JP3421574B2

JP3421574B2 - 半導体装置

Info

Publication number: JP3421574B2
Application number: JP13954098A
Authority: JP
Inventors: 大三郎高島; 雅之関村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-05-21
Filing date: 1998-05-21
Publication date: 2003-06-30
Anticipated expiration: 2018-05-21
Also published as: JPH11330254A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に係わ
り、特にクーロン力で配線を移動させることにより、集
積回路素子の配線接続を切り替えるようにした半導体装
置に関する。

【０００２】

【従来の技術】今日、ＬＳＩは微細加工技術等によるト
ランジスタのスケーリングにより、数１００万トランジ
スタが数ｃｍ²角の１チップ上に搭載されるまでにな
り、大型コンピュータ，パーソナルコンピュータ，家電
製品，自動車，携帯電話等、至る所で利用されるまでに
なっている。ＬＳＩの種類として、マイクロプロセッ
サ，マイクロコントローラ，ＤＳＰ等のデジタルＬＳ
Ｉ、ＤＲＡＭ，ＳＲＡＭ，フラッシュ等のメモリ、Ａ
Ｄ，ＤＡコンバータ等のアナログＬＳＩ、等の大規模な
量産をしているＬＳＩから、顧客対応少量生産のＡＳＩ
Ｃ（Application SpecificIC ）等がある。

【０００３】ＡＳＩＣの中でも、中量生産で良いからチ
ップ面積が小さくて高速動作が要求される顧客に対して
は、殆どのマスクレイアウトをカスタマイズするスタン
ダードセルが利用されている。さらに、チップサイズが
少し大きく動作速度が多少遅くなる犠牲を払っても、製
造期間が短く少量生産が可能な顧客に対しては、メタル
配線，ビアコンタクト等のみマスクレイアウトをカスタ
マイズするゲートアレイが利用されている。しかし、ゲ
ートアレイでも、数千個〜数万個単位でないのでコスト
が高く、納期に数ヶ月の時間がかかるため、システムの
試作の段階や、さらに少量生産の目的には適していな
い。

【０００４】そこで最近、ＬＳＩ生産後にユーザがＬＳ
Ｉ内部の論理接続情報を定義できる、即ちカスタマイズ
できるデバイス（ＰＬＤ：Programable Logic Devices
）として、Field ＰＬＡ，Field Programmable ゲー
トアレイ（ＦＰＧＡ）等の製品が使われている。これら
は、ユーザが所望の論理回路をソフトウエアで記述し、
ＦＰＧＡライタ等によりＦＰＧＡに論理接続情報，論理
回路，順序回路等の情報を書き込んで用いる。ＦＰＧＡ
等においては、論理接続情報等は、ＦＰＧＡ内部の信号
配線と信号配線を電気的或いは物理的に接続、又は切断
することで実現している。

【０００５】図３２に、従来のＦＰＧＡの例を示す。チ
ップ内にマトリクス状に各種論理回路を持つセル・ライ
ブラリ・ブロック（ＣＬＢ１，ＣＬＢ２，ＣＬＢ３）が
配置されており、これらのセル・ライブラリ・ブロック
間に、水平，垂直方向に信号配線が配設されている。こ
れらの配線の交点や配線間には、図３３に示すようなス
イッチ素子が配設されている。この例では、スイッチ素
子にトランジスタを用いており、このトランジスタをＯ
Ｎ或いはＯＦＦするかどうかを決める、即ちトランジス
タのゲート電圧の情報は、これを制御するメモリに記憶
している。

【０００６】従来のＦＰＧＡにおいては、スイッチ素子
として、次の３つの方式が採用されている。

【０００７】(1) メタル配線間にアモルファスＳｉを挟
みイニシャルとして絶縁状態にしておき、所望のメタル
配線間に電流を流し、この絶縁膜を破壊して短絡させる
方式（アンチ・ヒューズ方式）、逆にポリＳｉ等で短絡
しておいて、レーザ等で切断する方式（ヒューズ方
式）。

【０００８】(2) 図３２や図３３の例のように、通常の
ＭＯＳトランジスタをスイッチ素子とし、このゲートの
電位状態をメモリで記憶する方式。メモリとしては、揮
発性のＤＲＡＭ，ＳＲＡＭ等を用いるものや、不揮発性
のＥＥＰＲＯＭを用いるものがあり、強誘電体メモリ
（ＦＲＡＭ）を用いるものも提案されている。揮発性の
ものは、利用の度に論理接続，配線接続情報をＦＰＧＡ
内部に取り込まなければならないデメリットがある反
面、何回でも情報が変えられる Reconfigurable Logic
となり得る。これに対して不揮発性のものは、電源をＯ
ＦＦ／ＯＮしても論理接続，配線接続情報が保てるメリ
ットがある。

【０００９】(3) スイッチ素子自身をＥＥＰＲＯＭ等で
構成して、トランジスタのＯＮ／ＯＦＦの情報を記憶さ
せる方式。

【００１０】しかしながら、スイッチ素子としてトラン
ジスタを用いる場合、配線の経由全てにトランジスタを
介することになり、トランジスタ１個１個のＯＮ抵抗
は、１ｍＡのＯＮ電流が流せても３Ｖ／１ｍＡ＝３ｋΩ
と大きく、ＬＳＩの配線遅延が非常に大きなものとな
る。

【００１１】アンチ・ヒューズ，ヒューズ方式を用いて
も、５００Ω程度と抵抗が大きく、配線経路に４個のア
ンチ・ヒューズがあるとそれだけで抵抗は２ｋΩとな
り、負荷容量が１ｐＦ時、遅延は２ｎｓと非常に大きく
なる。また、ヒューズ方式は、１個１個レーザを当てる
ために論理情報の書き込み時間に時間がかかり過ぎる。
このように、従来提案されているＦＰＧＡ方式において
は、スイッチ素子の抵抗が大きく、配線遅延が非常に大
きくなる問題があり、従来のゲートアレイ等に比べて動
作速度が１０倍（動作周波数が１／１０）程度遅い問題
があった。

【００１２】また、従来のＦＰＧＡにおいては、上記信
号配線やスイッチ素子ばかりでなく、マトリクス状に配
置してある任意のスイッチ、及びスイッチのＯＮ／ＯＦ
Ｆ情報を選択し情報を書き込む制御回路が必要となる。
このため、まず第１にスイッチ素子自身が大きいこと、
第２にスイッチ素子のＯＮ／ＯＦＦ情報を記憶するメモ
リ領域が大きいこと、第３に制御回路，制御回路配線の
占める割合が大きいことにより、ＦＰＧＡの集積度は汎
用ＭＰＵの１／１０００〜１／１００となり、チップサ
イズ（チップコスト）もゲートアレイ等に比べて１桁以
上大きくなる問題点があった。また、この低集積化によ
り、ＦＰＧＡの動作速度がさらに遅くなる問題点があっ
た。図３４に、各種ＦＰＧＡの種類と問題点をまとめて
示してある。

【００１３】一方、ミクロのサイズで、金属配線間のク
ーロン力（静電気力）等の力で、配線を曲げたり移動さ
せたり回転させたりすることにより、マイクロモータ，
マイクロギアホイール，マイクログリッパ等を実現す
る、マイクロマシニング技術を用いたマイクロエレクト
ロメカニカルシステム（Micro Electro Mechanical Sys
tem ：ＭＥＭＳ）が提案され、試作されている。しかし
ながら、これらのＭＥＭＳは、ミクロではあるが実際に
物体が動くために、疲労，摩耗の問題があり、実用化の
点で問題がある。このため、摩耗の心配のないマイクロ
センサや表示装置としての摩耗の程度が小さいマイクロ
ミラーデバイス等が実用化されているのに過ぎなかっ
た。

【００１４】また従来、図３５に示すように、ビーム部
の配線の一端を固定して、一端をクーロン力で引っ張り
トランジスタのようにＯＮ／ＯＦＦさせるものが提案さ
れている。このスイッチは、電気的なスイッチとは異な
り、ＯＦＦ時は金属配線と金属配線が距離を持ってＯＦ
Ｆ特性が半導体トランジスタより良く、ＯＮ時は金属配
線同士が直に接触するため、ＯＮ抵抗はこの例では５０
ｍΩ程度と、半導体トランジスタに比べ桁違いに非常に
小さい特徴がある。

【００１５】しかしながら、このようなスイッチをＬＳ
ＩにおけるＮＡＮＤ，ＮＯＲ，インバータ等の論理回路
を構成するトランジスタの代わりに用いるには、１）疲
労，摩耗がありスイッチング回数が制約される、２）応
力によりクーロン力が大きくないと配線が曲がらないた
め、スイッチのビームの配線長さをビームの配線厚みに
対して非常に大きな値にする必要がある。その結果とし
て、半導体のトランジスタサイズに比べスイッチのサイ
ズが非常に大きくなる問題点が存在した。そして、上記
の疲労，摩耗の問題、更にはスイッチサイズの問題か
ら、従来のＬＳＩの論理回路を構成する半導体トランジ
スタを置き換えるのには無理があった。

【００１６】また、別の問題点として、従来のＭＥＭＳ
において、誘電率をε、配線間に印加される電圧をＶ、
配線間距離をｄとすると、平行平板近似でクーロン力Ｆ
が、Ｆ＝ (1/2)ε×Ｖ²／ｄ² となり、現状のままでは電源電圧Ｖｄｄより大きな電圧
を印加しないと物体が移動しにくい問題点を抱えてい
る。

【００１７】

【発明が解決しようとする課題】このように従来のＦＰ
ＧＡ等のＰＬＤにおいては、スタンダードセルやゲート
アレイ等のＡＳＩＣに比べ、ＬＳＩ製造後、１個のＬＳ
Ｉ単位で直にユーザが所望のカスタムＬＳＩを実現でき
る反面、スイッチ素子のＯＮ抵抗が大きい、制御回路が
大きい等の欠点があり、動作速度が１／１０倍、集積度
が１／１０００〜１／１００倍、１チップ当りコストも
１０倍となる大きな問題点を抱えていた。

【００１８】また、従来のＭＥＭＳは疲労，摩耗の問題
があり、実用化の点で問題があり、論理ゲートを構成す
るトランジスタとしてＭＥＭＳ型スイッチを用いるに
は、疲労，摩耗の問題ばかりでなく、スイッチ素子自身
が大きくなる問題や動作電源が現状の５Ｖ，３．３Ｖよ
り大きくなり信頼性の面でも問題を抱えていた。

【００１９】本発明は、上記事情を考慮して成されたも
ので、その目的とするところは、論理接続情報，配線接
続情報をチップ製造後に書き換えることができるＦＰＧ
Ａ等の論理可変ＬＳＩにおいて、ＭＥＭＳ型の小型でＦ
ＰＧＡのスイッチに適したスイッチ素子を実現して配線
の接続・切断に用いることにより、配線接続抵抗を大幅
に低減した高速な論理可変ＬＳＩを可能にする半導体装
置を提供することにある。

【００２０】また、本発明の他の目的は、高電圧印加を
可能にし、制御回路部を無くし或いは低減し、高集積化
及び低コスト化を可能にする半導体装置を提供すること
にある。

【００２１】

【課題を解決するための手段】（構成）上記課題を解決
するために本発明は、次のような構成を採用している。

【００２２】(1) 半導体基板上に集積された複数の半導
体素子と、これらの半導体素子に接続された複数の信号
配線と、これらの信号配線の内の任意の２本をそれぞれ
接続する複数のスイッチ素子と、これらのスイッチ素子
を外部からの信号により選択的に駆動するスイッチ駆動
手段とを備えた半導体装置であって、前記各スイッチ素
子は、前記複数の信号配線の内の異なる２本にそれぞれ
接続された第１及び第２の接続用配線と、第１及び第２
の接続用配線に隣接して配置された移動可能な配線と、
この移動可能な配線に隣接して配置された制御用配線と
から構成され、前記スイッチ駆動手段により選択された
スイッチ素子において前記制御用配線に所定の電圧を印
加することにより、前記移動可能な配線をクーロン力に
より移動させて、前記移動可能な配線と第１の接続用配
線間、及び前記移動可能な配線と第２の接続用配線間を
それぞれ接続するものであることを特徴とする。

【００２３】(2) 半導体基板上に集積された複数の半導
体素子と、これらの半導体素子に接続された複数の信号
配線と、これらの信号配線の内の任意の２本をそれぞれ
接続する複数のスイッチ素子と、これらのスイッチ素子
を外部からの信号により選択的に駆動するスイッチ駆動
手段とを備えた半導体装置であって、前記各スイッチ素
子は、前記複数の信号配線の内の異なる２本にそれぞれ
接続された第１及び第２の接続用配線と、第１及び第２
の接続用配線に隣接して配置された移動可能な配線と、
この移動可能な配線に隣接して配置された制御用配線と
からなり、前記スイッチ駆動手段により選択されたスイ
ッチ素子において前記制御用配線に所定の電圧を印加す
ることにより、前記移動可能な配線と前記制御用配線
間、前記移動可能な配線と第１の接続用配線間、前記移
動可能な配線と第２の接続用配線間、の全てにクーロン
力による引力を働かせて、前記移動可能な配線と第１の
接続用配線間、及び前記移動可能な配線と第２の接続用
配線間が接続され、かつ前記移動可能な配線と前記制御
用配線間が接続されないように構成されていることを特
徴とする。

【００２４】(3) 半導体基板上に集積された複数の半導
体素子と、これらの半導体素子に接続された複数の信号
配線と、これらの信号配線の内の任意の２本をそれぞれ
接続する複数のスイッチ素子と、これらのスイッチ素子
を外部からの信号により選択的に駆動するスイッチ駆動
手段とを備えた半導体装置であって、前記各スイッチ素
子は、前記複数の信号配線の内の異なる２本にそれぞれ
接続された第１及び第２の接続用配線と、第１及び第２
の接続用配線に隣接して配置された移動可能な配線と、
この移動可能な配線に隣接して配置された第１及び第２
の制御用配線とからなり、前記スイッチ駆動手段により
選択されたスイッチ素子において第１及び第２の制御用
配線の両方に所定の電圧を印加することにより、前記移
動可能な配線と第１の制御用配線間、前記移動可能な配
線と第２の制御用配線間、前記移動可能な配線と第１の
接続用配線間、前記移動可能な配線と第２の接続用配線
間、の全てにクーロン力による引力を働かせて、前記移
動可能な配線と第１の接続用配線間、及び前記移動可能
な配線と第２の接続用配線間が接続され、かつ前記移動
可能な配線と第１の制御用配線間、及び前記移動可能な
配線と第２の制御用配線間が接続されないように構成さ
れていることを特徴とする。

【００２５】(4) 半導体基板上に集積された複数の半導
体素子と、これらの半導体素子に接続された複数の信号
配線と、これらの信号配線の内の任意の２本をそれぞれ
接続する複数のスイッチ素子と、これらのスイッチ素子
を外部からの信号により選択的に駆動するスイッチ駆動
手段とを備えた半導体装置であって、前記各スイッチ素
子は、前記複数の信号配線の内の異なる２本にそれぞれ
接続された第１及び第２の接続用配線と、第１及び第２
の接続用配線に隣接して配置された移動可能な配線と、
この移動可能な配線の移動方向に沿って該移動可能な配
線を挟んで配置された第１及び第２の制御用配線とから
なり、前記スイッチ駆動手段により選択されたスイッチ
素子において第１及び第２の制御用配線のいずれか一方
に所定の電圧を印加することにより、前記移動可能な配
線と第１の制御用配線間、又は前記移動可能な配線と第
２の制御用配線間にクーロン力による引力を働かせて、
前記移動可能な配線と第１の接続用配線間、及び前記移
動可能な配線と第２の接続用配線間が接続され、かつ前
記移動可能な配線と第１の制御用配線間、及び前記移動
可能な配線と第２の制御用配線間が接続されないように
構成されていることを特徴とする。

【００２６】(5) 半導体基板上に集積された複数の半導
体素子と、これらの半導体素子に接続された複数の信号
配線と、これらの信号配線の内の任意の２本をそれぞれ
接続する複数のスイッチ素子と、これらのスイッチ素子
を外部からの信号により選択的に駆動するスイッチ駆動
手段とを備えた半導体装置であって、前記各スイッチ素
子は、前記複数の信号配線の内の異なる２本にそれぞれ
接続された第１及び第２の接続用配線と、第１及び第２
の接続用配線に隣接して配置された移動可能な配線と、
この移動可能な配線の移動方向の一旦側に対向配置され
た第１及び第２の制御用配線と、前記移動可能な配線の
移動方向の他端側に対向配置された第３及び第４の制御
用配線とからなり、前記スイッチ駆動手段により選択さ
れたスイッチ素子において第１及び第２の制御用配線の
両方、又は第３及び第４の制御用配線の両方のいずれか
一方に所定の電圧を印加することにより、前記移動可能
な配線と第１及び第２の制御用配線間、又は前記移動可
能な配線と第３及び第４の制御用配線間にクーロン力に
よる引力を働かせて、前記移動可能な配線と第１の接続
用配線間、及び前記移動可能な配線と第２の接続用配線
間が接続され、かつ前記移動可能な配線と第１及び第２
の制御用配線間、及び前記移動可能な配線と第３及び第
４の制御用配線間が接続されないように構成されている
ことを特徴とする。

【００２７】(6) 半導体基板上に集積された複数の半導
体素子と、これらの半導体素子に接続された複数の信号
配線と、これらの信号配線の内の任意の２本をそれぞれ
接続する複数のスイッチ素子と、これらのスイッチ素子
を外部からの信号により選択的に駆動するスイッチ駆動
手段とを備えた半導体装置であって、前記各スイッチ素
子は、前記複数の信号配線の内の異なる２本にそれぞれ
接続された第１及び第２の接続用配線と、第１及び第２
の接続用配線に隣接して配置された湾曲可能な配線と、
この湾曲可能な配線に隣接して配置された制御用配線と
からなり、前記スイッチ駆動手段により選択されたスイ
ッチ素子において前記制御用配線に所定の電圧を印加す
ることにより、前記湾曲可能な配線と前記制御用配線
間、前記湾曲可能な配線と第１の接続用配線間、前記湾
曲可能な配線と第２の接続用配線間、の全てにクーロン
力による引力を働かせて、前記湾曲可能な配線と第１の
接続用配線間、及び前記湾曲可能な配線と第２の接続用
配線間が接続され、かつ前記湾曲可能な配線と前記制御
用配線間が接続されないように構成されていることを特
徴とする。

【００２８】(7) 半導体基板上に集積された複数の半導
体素子と、これらの半導体素子に接続された複数の信号
配線と、これらの信号配線の内の任意の２本をそれぞれ
接続する複数のスイッチ素子と、これらのスイッチ素子
を外部からの信号により選択的に駆動するスイッチ駆動
手段とを備えた半導体装置であって、前記各スイッチ素
子は、前記複数の信号配線の内の異なる２本にそれぞれ
接続された第１及び第２の接続用配線と、第１及び第２
の接続用配線に隣接して配置された回転可能な配線と、
この回転可能な配線に隣接して配置された制御用配線と
からなり、前記スイッチ駆動手段により選択されたスイ
ッチ素子において前記制御用配線に所定の電圧を印加す
ることにより、前記回転可能な配線と前記制御用配線
間、前記回転可能な配線と第１の接続用配線間、前記回
転可能な配線と第２の接続用配線間、の全てにクーロン
力による引力を働かせて、前記回転可能な配線と第１の
接続用配線間、及び前記回転可能な配線と第２の接続用
配線間が接続され、かつ前記回転可能な配線と前記制御
用配線間が接続されないように構成されていることを特
徴とする。

【００２９】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。

【００３０】（ａ）前記 (1)〜(7) において、スイッチ
素子は１０２４個以上集積されていること。

【００３１】（ｂ）前記 (1)〜(7) において、接続用配
線，移動可能な配線，並びに制御用配線は、Ａｌ，Ｃ
ｕ，Ｎｉ等の金属配線で形成されていること。

【００３２】（ｃ）前記 (1)〜(7) において、移動可能
な配線が一定方向のみに移動するように絶縁膜に溝が形
成され、移動可能な配線は一部が絶縁膜の溝に埋め込み
形成されていること。

【００３３】（ｄ）前記(1)(2)(3) において、制御用配
線に電源電圧以上の正の電圧印加時にのみ移動可能な配
線が移動すること。

【００３４】（ｅ）前記(3) において、第１の制御用配
線に電源電圧以上の正の電圧、第２の制御用配線に電源
電圧の絶対値以上の負の電圧印加時にのみ移動可能な配
線が移動すること。

【００３５】（ｆ）前記(4) において、第１及び第２の
接続用配線と移動可能な配線間の容量の総計が、第１及
び第２の制御用配線と移動可能な配線間の容量の総計よ
り大きいこと。

【００３６】（ｇ）前記(5) において、第１及び第２の
接続用配線と移動可能な配線間の容量の総計が、第１及
び第２の制御用配線と移動可能な配線間の容量と、第３
及び第４の制御用配線と移動可能な配線間の容量との総
計より大きいこと。

【００３７】（ｈ）前記(2)(4)(6)(7)において、半導体
基板の一方向に複数並列に配設された第１の選択線と、
第１の選択線と垂直方向に複数並列に配設された第２の
選択線と、複数の第１，第２の選択線の中から任意の第
１，第２の選択線に対して選択的に電圧を印加する制御
回路と、第１，第２の選択線の交点に配設され、第１と
第２の選択線を少なくとも入力として論理積を取る論理
ゲートとを備え、論理ゲートの出力が、第１，第２の選
択線の交点に配置されたスイッチ素子と接続されるこ
と。

【００３８】（ｉ）前記(3)(5)において、第１の制御用
配線は半導体基板の一方向に複数並列に配設され、第２
の制御用配線は第１の制御用配線と垂直方向に複数並列
に配設され、スイッチ素子は第１及び第２の制御用配線
の交点に配置されており、これらの上の絶縁層にマトリ
クス状に形成され、第１及び第２の制御用配線と半導体
装置外部とをそれぞれ直接接続するための開口部が複数
配設されていること。

【００３９】（作用）前述したように、従来のＰＬＤ，
ＦＰＧＡ，ＦＰＬＡ，ReconfigurableＬＳＩ等の論理可
変ＬＳＩにおいては、配線接続部のトランジスタ，アン
チ・ヒューズ，ヒューズ部の抵抗が大きく、高速動作が
困難な問題であった。これに対し本発明（請求項１）に
よれば、所望位置の第１の接続用配線と第２の接続用配
線を、移動可能な金属配線を介してクーロン力で接続す
ることにより、接触抵抗を非常に小さな値（数Ω以下程
度）に低減することができ、従って高速な論理可変ＬＳ
Ｉを実現できる。さらに、従来のＭＥＭＳの応用におい
ては、疲労，摩耗の問題があったが、論理可変ＬＳＩに
用いる場合、１回のスイッチングでも良く、疲労が問題
とならない。

【００４０】また、従来のＭＥＭＳスイッチは、論理回
路のトランジスタの置き換えを目指し、多数回のスイッ
チングに適するように、湾曲する配線の一端を固定し、
配線の湾曲を利用してスイッチをＯＮ／ＯＦＦする方式
であり、小さなクーロン力で配線を湾曲する必要がある
ため、湾曲する配線を長く取る必要があり、スイッチと
して大きなものになった。

【００４１】これに対し本発明（請求項２）によれば、
僅か１回の利用ではあるが、制御用配線に電圧を印加す
ることにより、移動可能な配線とスイッチを構成する全
ての配線間、即ち移動可能な配線と制御用配線間、移動
可能な配線と第１の接続用配線間、移動可能な配線と第
２の接続用配線間、の全てにクーロン力による引力が働
き、斥力が働く部分を無くし、制御用配線に印加する電
圧を小さな値にすることができる。つまり、配線を容易
に移動させることができ、素子の小型化，接触抵抗の低
抵抗化は勿論のこと、配線間の距離のバラツキがあって
も、きちんと移動可能な配線を動作させることが可能に
なる。

【００４２】また、移動可能な配線が移動しても、移動
可能な配線と制御用配線間の余分に距離をとっておくこ
とにより、移動可能な配線と制御用配線が接触すること
を無くすことができ、この効果により、移動前，移動後
共に、制御用配線にＤＣ電流が流れることを防ぐことが
でき、配線接続情報の書き込み時の低消費電力化や、多
数のスイッチの同時書き込みができたり、ＤＣ電流が流
れることによる書き込み電位の降下を防ぐことができ
る。さらに、絶縁膜に移動可能な配線の一部がはめ込ま
れる溝を形成することにより、移動可能な配線を一定方
向にのみ安定に移動させることが可能になる。

【００４３】また、本発明（請求項３）では、上記した
（請求項２）の構成に加え、１つの制御用配線を２つの
第１，第２の制御用配線に別けている。これにより、第
１，第２制御用配線の両方に電圧を印加した場合のみ、
移動可能な配線を移動させることができる。これは、Ｘ
軸方向に複数配設した制御用配線と、Ｙ軸方向に複数配
設した制御用配線を用いて、これらの交点部分に本発明
のスイッチ素子を配置した場合、任意のスイッチ素子を
選択するのに、これら配線の交点でＸ軸の制御用配線と
Ｙ軸の制御用配線の信号の論理積の結果をスイッチ素子
の制御用配線の信号として入力する必要を無くし、Ｘ軸
の制御用配線とＹ軸の制御用配線を直接、第１，第２の
制御用配線の信号とすることができる。

【００４４】そしてこの場合、第１に、論理積を生成す
る論理回路を不要にでき、集積度を高める効果がある。
第２に、クーロン力を用いるスイッチ素子は、高電圧動
作を必要とするので、論理回路が不要にできれば、サイ
ズの大きな高耐圧トランジスタを不要にできる。またこ
れは、電源電圧と、制御用配線の印加電圧の乖離が大き
く、耐圧の高いトランジスタを形成できない場合には、
なおさら有効となる。

【００４５】また、本発明（請求項４）によれば、移動
可能な配線に対して第１及び第２の制御用配線を相互に
反対側に設け、第１の制御用配線或いは第２の制御用配
線に電圧を印加することにより、印加した方の第１或い
は第２の制御用配線と移動可能な配線間に、他のノード
間に比べて大きなクーロン力による引力を働かせて、移
動可能な配線を容易に移動させることができる。従っ
て、（請求項２）と同様に、素子の小型化，接触抵抗の
低抵抗化は勿論のこと、配線間の距離のバラツキがあっ
ても、きちんと移動可能な配線を動作させることが可能
になる。

【００４６】これは、第１及び第２の接続用配線と移動
可能な配線間の容量の総計が、第１及び第２の制御用配
線と移動可能な配線間の容量の総計より大きいため、電
圧印加した方の第１或いは第２の制御用配線と移動可能
な配線間の容量に比べて、電圧の印加されない第１或い
は第２の制御用配線，第１の接続用配線，第２の接続用
配線と移動可能な配線間との総容量が大きくなる。よっ
て、第１或いは第２の制御用配線に電圧を印加した場
合、電圧を印加された第１或いは第２の制御用配線と移
動可能な配線との間に大きな電位差が発生し、電圧の印
加されない第１或いは第２の制御用配線，第１の接続用
配線，第２の接続用配線の各々と移動可能な配線との間
には小さな電位差が発生する。よって、電圧を印加され
た第１或いは第２の制御用配線と移動可能な配線間の引
力が大きくなり、移動可能な配線の移動は容易となる。

【００４７】また、第１，第２の制御用配線と移動可能
な配線が面する方向、即ち移動可能な配線が移動する方
向に対し、第１，第２の接続用配線が移動可能な配線と
面する方向が垂直方向となるよう設定することにより、
移動可能な配線の移動に関して、第１の接続用配線と移
動可能な配線間の引力と、第２の接続用配線と移動可能
な配線間の引力が影響しないようになる。

【００４８】また、移動可能な配線が移動しても、移動
可能な配線と第１，第２の制御用配線間Ｉ余分に距離を
とっておくことにより、移動可能な配線と第１，第２の
制御用配線が接触することを無くすことができ、この効
果により、移動前，移動後共に、第１の制御用配線にＤ
Ｃ電流が流れることを防ぐことができ、配線接続情報の
書き込み時の低消費電力化や、多数のスイッチの同時書
き込みができたり、ＤＣ電流が流れることによる書き込
み電位の降下を防ぐことができる。さらに、移動可能な
配線と絶縁膜に溝を形成することにより、一定方向にの
み安定に移動することが可能になる。

【００４９】また、本発明（請求項５）は、上記した
（請求項３）と（請求項４）を組み合わせた構成である
ことから、（請求項３）の効果に加え（請求項４）の効
果を足し合わせた効果を持つ。

【００５０】また、本発明（請求項６）によれば、所望
位置の第１の接続用配線と第２の接続用配線を、湾曲可
能な配線を介してクーロン力で接続することにより、接
触抵抗を非常に小さな値（数Ω以下程度）に低減でき、
上記した（請求項２）と同様の効果が得られる。

【００５１】また、本発明（請求項７）によれば、所望
位置の第１の接続用配線と第２の接続用配線を、回転可
能な配線を介してクーロン力で接続することにより、接
触抵抗を非常に小さな値（数Ω以下程度）に低減でき、
上記した（請求項２）と同様の効果が得られる。

【００５２】また、前記（ｈ）は、本発明（請求項２，
４，６，７）に適用できる本発明の論理可変ＬＳＩのマ
トリクス構成を示しており、この構成により、マトリク
ス状に配設された任意の本発明のスイッチ素子を選択で
きる。

【００５３】また、前記（ｉ）は、本発明（請求項３，
５）に適用できる本発明の論理可変ＬＳＩのマトリクス
構成を示しており、この構成により、マトリクス状に配
設された任意の本発明のスイッチ素子を外部パッドから
論理回路素子を通さずに、直接選択して電圧を印加でき
る。これにより、第１の移動可能な配線を移動されるの
に必要な電位が高く、ＬＳＩ内部のトランジスタ耐圧が
低い場合でも論理可変ＬＳＩを構成できる。さらに、余
分な制御回路を全く無くすることができる。

【００５４】

【発明の実施の形態】以下、図面を参照として、本発明
の実施形態を説明する。

【００５５】（第１の実施形態）図１は、本発明の第１
の実施形態に係わる半導体装置を説明するためのもの
で、論理可変ＬＳＩに適用できるスイッチ素子を示して
いる。

【００５６】図には示さないが、半導体基板上に、ｎＭ
ＯＳ，ｐＭＯＳ等の半導体素子を形成後、素子間を接続
し、論理回路を構成する金属配線層を形成している。ス
イッチ素子は、この金属配線層のいずれか１層の金属配
線層で形成され、構造的には、２個の信号配線（接続用
配線）１１，１２と、１個の制御用配線２０と、１個の
移動可能な配線３０で構成されている。後述するよう
に、移動可能な配線３０とそれを覆う絶縁膜との間には
隙間が開けてあり、さらに移動可能な配線３０が一定方
向に移動できるように、絶縁膜には溝が形成され、その
上に移動可能配線３０の下部が逆凸の形で収まっている
構造をとる。

【００５７】ＬＳＩ製造後は、移動可能な配線３０は、
完全に他のノードから分離されている。本実施形態のス
イッチ素子は、ＬＳＩチップ上に複数配設され、この複
数配設されたスイッチ素子の内の任意のスイッチ素子を
選択し、選択したスイッチ素子の制御用配線２０に電圧
を印加することにより、制御用配線２０と移動可能な配
線３０間には、クーロン力による引力が働き、移動可能
な配線３０が図の上下側に移動して、左の接続用配線１
１と移動可能な配線３０、右の接続用配線１２と移動可
能な配線３０が両方接触し、結果として、左の接続用配
線１１と右の接続用配線１２が導通する。

【００５８】ＬＳＩチップ上の多数の接続用配線間に、
このスイッチ素子を配設して、任意のスイッチ素子の制
御用配線２０に電圧を印加することにより、ＬＳＩ製造
後、ＬＳＩ内部の配線接続を変更でき、この切替えによ
り所望の論理回路を構成することが可能となる。金属配
線材料としては、Ａｌ，Ｃｕ，Ｎｉ等が可能で、通常の
ＬＳＩの配線と同様な材料が可能である。

【００５９】本実施形態の特徴として、次のような点が
あげられる。従来のＰＬＤ，ＦＰＧＡ，ＦＰＬＡ，Reco
nfigurableＬＳＩ等の論理可変ＬＳＩにおいては、配線
接続部のトランジスタ，アンチ・ヒューズ，ヒューズ部
の抵抗が大きく、高速動作が困難な問題であった。これ
に対し本実施形態によれば、所望の位置の金属配線信号
と金属配線信号を、移動可能な金属配線を介してクーロ
ン力で接続することにより、接触抵抗を非常に小さな値
（数Ω以下程度）に低減でき、高速な論理可変ＬＳＩを
実現できる。さらに、従来のＭＥＭＳの応用において
は、疲労，摩耗の問題があったが、論理可変ＬＳＩに用
いる場合、１回のスイッチングでも良く、本実施形態の
ように１回のＯＦＦ〜ＯＮへの移動では、この疲労の問
題は関係なくなる。

【００６０】また、従来の論理回路のトランジスタの置
き換えを目指し、多数回のスイッチングに適するよう
に、湾曲する配線の一端を固定して、配線の湾曲を利用
して、スイッチをＯＮ／ＯＦＦする方式ＭＥＭＳスイッ
チと比べて、１）湾曲を利用しないため、スイッチ素子
サイズを小さくできる。２）図１に示すように、制御用
配線２０に電圧を印加し、移動可能な配線３０が移動す
る方向（図中下側）に接続用配線１１，１２も配置され
ているため、制御用配線２０に電圧を印加すると、全て
の配線間、即ち移動可能な配線３０と制御用配線２０
間、移動可能な配線３０と２つの接続用配線１１，１２
間の全てにクーロン力による引力が働き、斥力が働く部
分が無い。

【００６１】これにより、制御用配線２０に印加する電
圧を小さくでき、容易に配線を移動できる、或いはクー
ロン力が働く面を小さくでき、スイッチ素子の小型化が
実現できる。これらは、接触時の抵抗の低抵抗化は勿論
のこと、配線間の距離のバラツキがあっても、移動可能
な配線を確実に動作させることにつながる。

【００６２】例えば、制御用配線２０を０Ｖ、２個の接
続用配線１１，１２を０Ｖ、移動可能な配線３０を０Ｖ
の状態から、制御用配線２０に電圧Ｖを印加すると、移
動可能な配線３０と制御用配線２０間の容量をＣｍｃ、
距離をＴｍｃ、移動可能な配線３０と接続用配線１１，
１２間の容量をＣｍｓ、距離をＴｍｓとした場合、移動
可能な配線３０と接続用配線１１，１２間の電位差Ｖｍ
ｓはＶｍｓ＝Ｃｍｃ／（２Ｃｍｓ＋Ｃｍｃ）Ｖとなり、移動可能な配線３０と制御用配線２０間の電位
差Ｖｍｃは、Ｖｍｃ＝２Ｃｍｓ／（２Ｃｍｓ＋Ｃｍｃ）となる。

【００６３】そして、移動可能な配線３０と接続用配線
１１，１２間に働く力は、Ｆｍｓ＝ (1/2)Ｖｍｓ²／Ｔｍｓ² の引力となり、同様に、移動可能な配線３０と制御用配
線２０間に働く力は、Ｆｍｃ＝ (1/2)Ｖｍｃ²／Ｔｍｃ² の引力となり、総計の力は、Ｆtotal ＝２× (1/2)Ｖｍｓ²／Ｔｍｓ²＋ (1/2)Ｖｍ
ｃ²／Ｔｍｃ² の引力となり、容量，距離の条件に関係なく、即ちバラ
ツキ等に関係なく、移動可能な配線３０は図中下に向っ
て移動するわけである。よって、移動を拒む斥力が無い
分だけ効率的に移動可能であり、上記の印加電圧を低下
させることができる等の効果がある。

【００６４】また図１に示すように、移動可能な配線３
０が移動しても、移動可能な配線３０と制御用配線２０
間に余分に距離をとっておくことにより、移動可能な配
線３０と制御用配線２０が接触することを無くすことが
でき、この効果により、移動前，移動後共に、制御用配
線２０にＤＣ電流が流れることを防ぐことができ、配線
接続情報の書き込み時の低消費電力化や、多数のスイッ
チの同時書き込みができたり、ＤＣ電流が流れることに
よる書き込み電位の降下を防ぐことができる。

【００６５】（第２の実施形態）図２は、本発明の第２
の実施形態を説明するためのもので、論理可変ＬＳＩに
適用できるスイッチ素子を示す図である。なお、図１と
同一部分には同一符号を付して、その詳しい説明は省略
する。

【００６６】本実施形態が図１に示した第１の実施形態
と異なる点は、移動可能な配線３０はフローティングで
は無く、０Ｖ或いは−Ｖの電位を供給する電位供給端子
４０に接続されている点である。ここで、移動可能な配
線３０と電位供給端子４０とは、切断可能な細い配線に
より接続されている。

【００６７】図１と異なり本実施形態の場合は、例えば
電位供給端子４０に０Ｖを印加し、制御用配線２０を０
Ｖ、２個の信号配線１１，１２を０Ｖ、移動可能な配線
３０の０Ｖの状態から、制御用配線２０に電圧Ｖを印加
すると、移動可能な配線３０と制御用配線２０間の容量
をＣｍｃ、距離をＴｍｃ、移動可能な配線３０と接続用
配線１１，１２間の容量をＣｍｓ、距離をＴｍｓとした
場合、移動可能な配線３０と接続用配線１１，１２間の
電位差Ｖｍｓは０Ｖとなり、移動可能な配線３０と制御
用配線２０間の電位差はＶｍｃ＝Ｖとなる。

【００６８】そして、移動可能な配線３０と接続用配線
１１，１２間に働く力はＦｍｓ＝０、移動可能な配線３
０と制御用配線２０間に働く力はＦｍｃ＝ (1/2)Ｖ²／Ｔｍｃ² の引力となり、総計の力はＦtotal ＝ (1/2)Ｖ²／Ｔｍｃ² の引力となり、クーロン力は電圧の２乗に比例して大き
くなることから、通常の条件では、図１に比べて図２の
方が総引力は大きくなる効果がある。

【００６９】この引力により、移動可能な配線３０の移
動により電位供給端子４０と、移動可能な配線３０は切
断され、信号配線同士は、移動可能な配線を介して接続
される。但し、引力が大きくなる分、切断力が必要であ
り、切断部をいかに弱くできるかによって、図１と図２
の移動のし易さは異なる。

【００７０】また、電位供給端子に−Ｖの電位を印加す
ると、移動可能な配線と信号配線間に働く力はＦｍｓ＝ (1/2)Ｖ²／Ｔｍｓ² 移動可能な配線と制御信号配線間に働く力はＦｍｃ＝ (1/2)Ｖ²／Ｔｍｃ² の引力となり、総計の力はＦtotal ＝２× (1/2)Ｖ²／Ｔｍｓ²＋ (1/2)Ｖ²／Ｔ
ｍｃ² の引力と最も大きなものにできる。

【００７１】（第３の実施形態）図３は、本発明の第３
の実施形態を説明するためのもので、論理可変ＬＳＩに
適用できるスイッチ素子を示す図である。なお、図１と
同一部分には同一符号を付して、その詳しい説明は省略
する。

【００７２】本実施形態が図１に示した第１の実施形態
と異なる点は、制御用配線がＸ軸用の制御用配線２１
と、Ｙ軸用の制御用配線２２の２種類に分割された点で
ある。これにより、Ｘ軸用，Ｙ軸用の制御用配線２１，
２２の両方に電圧を印加した場合のみ、移動可能な配線
３０を移動させることができる。これは、Ｘ軸方向に複
数配設した制御信号線と、Ｙ軸方向に複数配設した制御
信号線を用いて、これらの交点部分に本発明のスイッチ
素子を配置した場合、図１の実施形態と比較して次のよ
うな効果がある。

【００７３】任意のスイッチ素子を選択する図１の実施
形態では、これら配線の交点で、Ｘ軸の制御信号線とＹ
軸の制御信号線の各信号の論理積の結果をスイッチ素子
の制御用配線の信号として入力する必要があったが、図
３の本実施形態によれば、Ｘ軸の制御信号線とＹ軸の制
御信号線を直接、Ｘ軸用の制御用配線２１の信号、Ｙ軸
用の制御用配線２２の信号とすることにより、第１に、
論理積を生成する論理回路が不要にでき、集積度を高め
る効果がある。第２に、クーロン力を用いる本発明のス
イッチ素子は、高電圧動作を必要とするので、論理回路
が不要にできれば、サイズの大きな高耐圧トランジスタ
を不要にできる。またこれは、電源電圧と、制御信号配
線の印加電圧の乖離が大きく、耐圧あるトランジスタを
形成できない場合には、なおさら有効となる。

【００７４】（第３の実施形態の変形例）図４に、図３
と等価回路的には同一構造であるが、各配線間の接する
面積，距離を変えて、動作条件を変えた場合と、動作方
式を変えた場合の変形例を示す。第３の実施形態では、
Ｘ軸用，Ｙ軸用の制御用配線２１，２２の両方に電圧を
印加した場合のみ、移動可能な配線３０を移動させるこ
とができるとした。これは、移動可能な配線３０と制御
用配線２１，２２間の容量をＣｍｃ、距離をＴｍｃ、移
動可能な配線３０と接続用配線１１，１２間の容量をＣ
ｍｓ、距離をＴｍｓとした場合、Ｃｍｓ＞Ｃｍｃの条件
下でのみ成り立つ条件である。

【００７５】簡単に言うとＣｍｓが大きい時に、Ｘ軸用
或いはＹ軸用の制御用配線２１又は２２に電圧Ｖを印加
すると、ほぼＶに近い電位が、移動可能な配線３０と電
圧を印加した制御用配線２１又は２２間にかかる。よっ
て、２個の制御用配線２１，２２の両方に電圧を印加し
た方が総計の引力は大きくなる。移動が可能な配線３０
が移動するしきい値の引力が、制御用配線１個に電圧を
印加した場合の引力と２個に電圧を印加した場合の引力
の中間にある場合、第３の実施形態のような動作が可能
になる。即ち、第３の実施形態の動作を実現するには、
Ｃｍｓ＞Ｃｍｃであるようにスイッチを設計する必要が
あるわけである。

【００７６】これとは逆に、Ｃｍｓ＜Ｃｍｃの条件下で
は、図４に示すように、一方の制御用配線にのみ電圧を
印加した場合、移動可能な配線３０が移動することにな
る。これは簡単にいえば、Ｃｍｃが大きい時、２個の制
御用配線２１，２２に電圧を印加してしまうと、逆に、
移動可能な配線３０の電位が上がり過ぎてしまい、移動
可能な配線３０と制御用配線２１，２２間のクーロン力
が、１個の制御用配線に電圧を印加するのに比べて小さ
くなってしまうためである。

【００７７】また、図４に示すように、Ｘ軸用，Ｙ軸用
の制御用配線２１，２２の一方に＋Ｖの電位、他方に−
Ｖの電位を印加して、Ｘ軸用の多数の制御用配線２１
と、Ｙ軸用の多数の制御用配線２２のマトリクスの交点
に配設した本発明のスイッチ素子のうちの任意のスイッ
チ素子を選択するようにすれば、容量関係の条件なく、
強いクーロン力で移動可能な配線３０を移動できる。こ
れは、Ｖと−Ｖの印加により、移動可能な配線３０の電
位は相殺されて０Ｖとなり、２倍のＶ²に比例した無駄
の無い大きなクーロン力が働くためである。

【００７８】例えばこれは、Ｘ軸の制御用配線２１は非
選択時０Ｖ、選択時Ｖとして、Ｙ軸の制御用配線２２は
非選択時０Ｖ、選択時−Ｖとして、制御すれば容易に実
現できる。本方式においては、Ｘ軸の制御信号線とＹ軸
の制御信号線を直接、Ｘ軸用の制御用配線２１とＹ軸用
の制御用配線２２の入力とすることができ、論理積を生
成する論理回路が不要なため、マイナスの電位も容易に
利用できる。

【００７９】（第４の実施形態）図５は、本発明の第４
の実施形態を説明するためのもので、論理可変ＬＳＩに
適用できるスイッチ素子を示す図である。なお、図２及
び図３と同一部分には同一符号を付して、その詳しい説
明は省略する。

【００８０】本実施形態は、図２と図３の実施形態を組
み合わせたものであり、制御用配線はＸ軸用の制御用配
線２１とＹ軸用の制御配線２２に分割され、移動可能な
配線２０はフローティングでは無く、０Ｖ或いは−Ｖの
電位を供給する電位供給端子４０に接続されている。こ
こで、移動可能な配線３０と電位供給端子４０とは、切
断可能な細い配線により接続されている。効果として
は、図２と図３の実施形態の両方の効果が得られる。

【００８１】本実施形態の動作条件例を、図６に示す。
第２の実施形態と同様に、電位供給端子を０Ｖに設定す
ることにより、制御用配線２１，２２に印加した電圧Ｖ
がそのまま、制御用配線２１，２２と移動可能な配線３
０間に印加するため、大きなクーロン力を持てるし、容
量関係，形状関係に依存すること無く、２個の制御用配
線２１，２２に電圧を印加した時のみ、移動可能な配線
３０を移動できる。さらに、図６に示すように、２個の
制御用配線２１，２２に＋Ｖと＋Ｖ、＋Ｖと−Ｖと電圧
を変えて印加しても、移動可能な配線３０は移動でき
る。また同様に、−Ｖと−Ｖ電圧でも移動するため結果
として、スイッチ素子を制御する側の自由度が増す効果
がある。

【００８２】（第５の実施形態）図７は、本発明の第５
の実施形態を説明するためのもので、論理可変ＬＳＩに
適用できるスイッチ素子を示す図である。なお、図中の
１１１，１１２は接続用配線、１２１，１２２は制御用
配線、１３０は移動可能な配線を示している。本実施形
態では、移動可能な配線１３０に対して該配線１３０の
移動方向の一端側に制御用配線１２１を配置し、他端側
に制御用配線１２２を配置している。

【００８３】主な効果は図１、図２の実施形態と同じで
ある。異なる点は、図１、図２の実施形態おいてはスイ
ッチング回数が１回のみであったが、本実施形態では多
数回スイッチングが行えることである。この場合、疲
労，摩耗は発生するため、スイッチングの回数は制限さ
れるが、ＦＰＧＡ等の応用においては何ら問題ない。

【００８４】ここで、クーロン力を利用し物体を移動し
てスイッチングさせるには、単純な構成では実現できな
い。図３６は、従来の電極０と電極１の間に導体を配置
した場合を示す。電極０に０Ｖ、電極１にＶ［Ｖ］の電
圧を印加して、各電極と導体間のクーロン力を計算して
みた。この時、電極０と導体間の面する面積をＳ０、距
離をｄ０として、電極１と導体間の面する面積をＳ１、
距離をｄ１とした場合、電極０と導体間の容量はＣ０＝
εＳ０／ｄ０、電極１と導体間の容量はＣ１＝εＳ１／
ｄ１であるため、導体の電位は、Ｖ０１＝（ｄ０Ｓ１）／（ｄ１Ｓ０＋ｄ０Ｓ１）とな
る。

【００８５】よって、電極０と導体間に働く引力は、Ｆ０＝ε／２×（Ｓ０×Ｓ１²）×Ｖ²／（ｄ１Ｓ０＋
ｄ０Ｓ１）² となり、電極１と導体間に働く引力は、Ｆ１＝ε／２×（Ｓ１×Ｓ０²）×Ｖ²／（ｄ１Ｓ０＋
ｄ０Ｓ１）² となる。Ｓ１＝Ｓ０＝Ｓの場合、２つの式は等しくＦ＝ε／２×Ｓ×Ｖ²／（ｄ１＋ｄ０）² となる。

【００８６】電極０と電極１の距離が一定の場合、この
距離をｄとするとｄ＝ｄ０＋ｄ１となり、結果としてＦ＝２×ε×Ｓ×Ｖ²／ｄ²＝一定となる。この結果は、導体がどの位置にあろうと、導体
の両側の電極とのクーロン力は同じ且つ一定であること
を示し、導体は電圧を印加しても動かないことを示す。

【００８７】本実施形態の図７に戻ると、この図３６で
示した動かない問題を解決して移動可能な配線１３０を
動かすようにするため、移動可能な配線１３０の上下に
２個の制御用配線１２１，１２２を配設し、左右に接続
用配線１１１，１１２を配設して、移動可能な配線１３
０と制御用配線１２１，１２２間の容量Ｃｍｃに比べ
て、移動可能な配線１３０と接続用配線１１１，１１２
間の容量Ｃｍｓが大きな値を示すように、移動可能な配
線１３０と接続用配線１１１，１１２間の隣接する面積
を大きくなるような構成を取っている。

【００８８】これは例えば、２個の接続用配線１１１，
１１２に０［Ｖ］の電位を供給し、上の制御用配線１２
１に０［Ｖ］、下の制御用配線１２２にＶ［Ｖ］の電位
を供給した場合、移動可能な配線１３０の電位は、０Ｖ
に隣接する容量が大きい分、(1/2)Ｖ［Ｖ］より小さ
な、Ｃｍｃ／（２Ｃｍｃ＋２Ｃｍｓ）×Ｖの値となり、
移動可能な配線１３０と下の制御用配線１２２間の電位
Ｖｍｃが移動可能な配線１３０と上の制御用配線１２１
間の電位＝移動可能な配線１３０と左右の接続用配線１
１１，１１２間の電位より大きな値を取り、結果とし
て、総計のクーロン力は下側への引力となり、移動可能
な配線１３０は下側に移動する。

【００８９】同様に、これは例えば、２個の接続用配線
１１１，１１２に０［Ｖ］の電位を供給して、下の制御
用配線１２２に０［Ｖ］、上の制御用配線１２１にＶ
［Ｖ］の電位を供給した場合、総計のクーロン力は上側
への引力となり、移動可能な配線１３０は上側に移動す
る。また、図３６の原理で、移動可能な配線１３０と、
接続用配線１１１，１１２間の大部分を占める横方向の
クーロン力の総計は相殺されてゼロとなり、移動可能な
配線１３０が移動し易くなっている。

【００９０】（第６の実施形態）図８は、本発明の第６
の実施形態を説明するためのもので、論理可変ＬＳＩに
適用できるスイッチ素子を示す図である。なお、図７と
同一部分には同一符号を付して、その詳しい説明は省略
する。

【００９１】本実施形態が図７に示した第５の実施形態
と異なる点は、制御用配線１２１，１２２が、１２１
ｂ，１２１ｂと１２２ａ，１２２ｂに、それぞれ２つに
分割された点である。移動の原理及び主な効果は、図７
の実施形態と同様である。

【００９２】（第７の実施形態）図９は、本発明の第９
の実施形態を説明するためのもので、論理可変ＬＳＩに
適用できるスイッチ素子の断面図を示す。この断面図
は、移動可能な配線と、絶縁膜の形状を示しており、図
１〜８の発明全てに適用できる、また他の後半の発明に
も適用できる。

【００９３】図９（ａ）においては、絶縁膜２５０には
凹型のレール状の溝２５１が形成されており、その上に
移動可能な配線２３０が下に凸の型ではめ込まれてい
る。このレール構成により、移動可能な配線２３０は紙
面表裏方向にのみ安定に移動できるようになる。絶縁膜
２５０と移動可能な配線２３０間には、空気，真空（気
圧の低い），ガス，或いは液体２６０が満たされる構成
になっており、ＬＳＩチップ完成後は、これらのものを
満たしてパッキングする。

【００９４】図９（ｂ）（ｃ）においては、移動可能な
配線２３０は絶縁膜２５０の溝２５１と完全に鍵穴のよ
うにはまっており、左右上下の移動を制限している。従
ってこの場合、図９（ａ）の効果に加え、さらに安定動
作が可能となる。

【００９５】（第８の実施形態）図１０は、本発明の第
８の実施形態を説明するためのもので、論理可変ＬＳＩ
に適用できるスイッチ素子の一部を示す図である。これ
は、溝２５１を形成した絶縁膜２５０と、移動可能な配
線２３０の下に凸部分の両方含まれるＸ軸−Ｙ軸面で切
った平面の断面図を示しており、図１〜９の発明全てに
適用できる、また他の後半の発明にも適用できる。

【００９６】移動可能な配線２３０が上或いは下の位置
にある時は、下の絶縁膜２５０と上の移動可能な配線２
３０間の距離が長く、移動可能な配線２３０が中央付近
の位置にある時は、下の絶縁膜２５０と上の移動可能な
配線２３０間の距離が短くなるようにしてある。これに
より、移動可能な配線２３０が上或いは下にある時安定
であり、クーロン力が働かない時は上下に移動しにくく
してあり、クーロン力が上或いは下に働いた時のみ移動
可能な配線２３０が移動できるようにしてある。これに
より、半導体装置の落下等外部の重力加速度等の影響を
排除でき、装置の安定性を高められる。

【００９７】（第９の実施形態）図１１及び図１２は、
本発明の第９の実施形態を説明するためのもので、論理
可変ＬＳＩに適用できるスイッチ素子を示す図である。
（ａ）は断面図、（ｂ）は平面図を示している。

【００９８】図１〜図１０までにおいては、平面型のス
イッチ素子の例を示したが、この例では立体構成でスイ
ッチ素子を構成した例を示している。図１１において
は、制御用配線３２０は上のメタル２で形成され、２個
の接続用配線３１１，３１２は下のメタル１で形成さ
れ、移動可能な配線３３０は、メタル１とメタル２及び
これらのコンタクトで形成されている。

【００９９】図１２においては、制御用配線３２０は上
のメタル２で形成され、２個の接続用配線３１１，３１
２は１つは下のメタル１で、もう１つは上のメタル２で
形成され、移動可能な配線３３０は、メタル１とメタル
２及びこれらのコンタクトで形成されている。

【０１００】このように複数の配線層を用いて本発明の
スイッチ素子を構成することによって、今までの実施形
態の効果に加え、素子が小さくなり配線の自由度が上が
る、例えば、図１１においては、メタル１を接続用配線
として主に用い、メタル２を制御用配線として主に用い
る場合に適しているし、図１２においては、メタル１で
構成したＸ軸方向信号線（接続用配線）とメタル２で構
成したＹ軸方向の信号線（接続用配線）を、それら交点
に配置した本発明のスイッチ素子で接続、非接続する場
合等に適している。この例の上下逆にした例や、３層以
上で構成した例等も容易に実現できる。

【０１０１】（第１０の実施形態）図１３、図１４、図
１５は、本発明の第１０の実施形態を説明するためのも
ので、論理可変ＬＳＩに適用できるスイッチ素子を示す
図である。本実施形態がこれまでに説明した実施形態と
異なる点は、移動可能な配線を移動してスイッチングす
るのではなく、てこの原理で回転可能な配線を回転して
スイッチングする点である。図中の４１１，４１２は接
続用配線、４２０は制御用配線、４３０は回転可能な配
線、４４０は電圧供給端子、４６０は軸溝を示してい
る。

【０１０２】図１３は回転可能な配線４３０がフローテ
ィングの場合、図１４は回転可能な配線４３０が電圧供
給端子４４０と細い配線で接続されており、クーロン力
で切断する方式、図１５は回転可能な配線４３０が電圧
供給端子４４０と細い配線で接続されており、クーロン
力で細い配線を曲げて用いる場合を示す。いずれも回転
可能な配線４３０の一端を絶縁膜の溝４６０にはめ込ん
で、配線４３０は回転動作しかしないようにしてある。

【０１０３】これらの例では回転軸を基準に、制御用配
線４２０より接続用配線４１１，４１２が遠い例を示し
たが、その関係を逆にしてもよい。但し、図１４、１５
に示すように、回転軸を基準にして制御用配線４２０よ
りも、切断或いは曲げる細い配線は近い方が効果があ
る。

【０１０４】（第１１の実施形態）図１６及び図１７
は、本発明の第１１の実施形態を説明するためのもの
で、論理可変ＬＳＩに適用できる従来型スイッチ素子を
示す。図中の５１１，５１２は接続用配線、５２１，５
２２，５２３は制御用配線、５３０は湾曲可能な配線を
示している。

【０１０５】素子構成としては、湾曲可能な配線５３０
の両側を固定しイニシャルとして、湾曲可能な配線長を
２点固定間の距離より長くしておくことにより、上下ど
ちらかで安定する方式である。このスイッチ構成として
は従来のＭＥＭＳ型スイッチと同じであり、従来の論理
回路を構成するトランジスタの替わりに用いるには、疲
労，摩耗の問題があり困難であったが、本発明のように
チップ製造後に論理接続情報、配線接続を変えることが
できる論理可変ＬＳＩに適用する場合はスイッチング回
数が有限でも良く、十分な効果がある。但し、素子サイ
ズが大きくなる等の問題は残る。

【０１０６】図１６は、湾曲可能な配線５３０の一方側
に制御用配線５２１，５２２を配置した１回限りのスイ
ッチ例である。図１７は、図１６の構成に加え、湾曲可
能な配線５３０の他方側にも制御用配線５２３を配置
し、複数回スイッチングできるスイッチ例である。な
お、湾曲，曲がり等する配線を信号配線の一端として、
湾曲、曲がり等で他の信号配線と接続する形のＭＥＭＳ
スイッチも考えられるが、湾曲，曲がり等を実現するに
は、細く長い配線となるため、信号配線間の抵抗が大き
くなる問題があり、現実的でない。

【０１０７】（第１２の実施形態）図１８〜図２４は、
本発明の第１２の実施形態を説明するためのもので、論
理可変ＬＳＩに適用できるスイッチ素子を含む回路構成
例を示す。

【０１０８】図１８の例では、Ｘ軸方向にＸ−信号線
（接続用配線），Ｘ−選択線（制御用配線）を複数配設
し、Ｙ軸方向にＹ−信号線（接続用配線），Ｙ−選択線
（制御用配線）を複数配設して、これらの交点に、前記
図３、図５等の制御用配線が２本ある方式のスイッチ素
子をマトリクス状に配置した場合の一部分を示す。

【０１０９】この構成により、任意のＸ−信号線とＹ−
信号線の交点部分を接続、非接続にできる。これにより
第１に、論理積を生成する論理回路が不要にでき、集積
度を高める効果がある。第２に、クーロン力を用いる本
発明のスイッチ素子は高電圧動作を必要とするので、論
理回路が不要にできれば、サイズの大きな高耐圧トラン
ジスタを不要にできる。またこれは、電源電圧と制御用
配線の印加電圧の乖離が大きく、耐圧の大きなトランジ
スタを形成できない場合には、なおさら有効となる。

【０１１０】図１９の例では、Ｘ軸方向にＸ−信号線
（接続用配線），Ｘ−選択線（制御用配線）を複数配設
して、Ｙ軸方向にＹ−信号線（接続用配線），Ｙ−選択
線（制御用配線）を複数配設して、これら交点に、前記
図１、図２等の制御用配線が１本ある方式のスイッチ素
子をマトリクス状に配置した場合の一部分を示す。この
構成により、交点に論理積を実現する論理回路を介して
本発明スイッチ素子と接続すれば、任意のＸ−信号線と
Ｙ−信号線の交点部分を接続、非接続にできる。

【０１１１】図２０の例では、Ｘ軸方向にＸ−信号線
（接続用配線），Ｘ−選択線（制御用配線）を複数配設
して、Ｙ軸方向にＹ−信号線（接続用配線），Ｙ−選択
線（制御用配線）を複数配設して、これらの交点に、前
記図１、図２等の制御用配線が１本ある方式のスイッチ
素子をマトリクス状に配置した場合の一部分を示す。

【０１１２】この構成によって、交点に論理積を実現す
る論理回路を設け、Ｘ−選択線群とＹ−選択線群の中か
ら所望のＸ−選択線と、Ｙ−選択線を論理回路に入力す
ることにより、例えばＮ本のＸ−選択線では２^N乗の場
合が存在するため、分けて用いれば、図１９に比べて選
択線群の本数をＮ／２^N倍に大幅に減らすことができ
る。

【０１１３】図２１の例では、Ｘ軸方向にＸ−信号線
（接続用配線）を複数配設し、Ｙ軸方向にＸ−選択線
（制御用配線）、Ｘ軸方向にＹ−選択線（制御用配線）
を複数配設して、これらの交点に、前記図３、図５等の
制御用配線が２本ある方式のスイッチ素子をマトリクス
状に配置した場合の一部分を示す。この構成により、任
意のＸ−信号線とＸ−信号線を接続、非接続にできる。

【０１１４】図２２の例では、Ｙ軸方向にＹ−信号線
（接続用配線）を複数配設して、Ｙ軸方向にＸ−選択線
（制御用配線）、Ｘ軸方向にＹ−選択線（制御用配線）
を複数配設して、これらの交点に、前記図３、図５等の
制御信号配線が２本ある方式のスイッチをマトリクス状
に配置した場合の一部分を示す。この構成により、任意
のＹ−信号線とＹ−信号線を接続、非接続にできる。

【０１１５】以上の図１８、図２１、図２２の構成を組
み合わせれば、任意のＸ，Ｙ−信号線を引き延ばした
り、縮めたり、途中でＸ，Ｙ軸を変えたりと、自由に配
線を切替え可能となる。

【０１１６】図２３の例では、Ｘ軸或いはＹ軸方向にＸ
（Ｙ）−信号線（接続用配線）、Ｙ軸方向にＸ（Ｙ）−
選択線（制御用配線）、Ｘ軸方向にＹ（Ｘ）−選択線
（制御用配線）を複数配設して、これらの交点に、前記
図１、図２等の制御用配線が１本ある方式のスイッチを
マトリクス状に配置した場合の一部分を示す。この構成
により、交点に論理積を実現する論理回路を介して本発
明のスイッチ素子と接続すれば、任意のＸ（Ｙ）信号配
線の交点部分を接続、非接続により、配線長の長短を変
えることができる。

【０１１７】図２４は図２３の構成に加え、図２０と同
様にＸ−選択線群とＹ−選択線群を設けたものである。
この構成により、Ｘ−選択線群とＹ−選択線群の中から
所望のＸ−選択線と、Ｙ−選択線を論理回路に入力する
ことにより、例えばＮ本のＸ−選択線では２^N乗の場合
が存在するため、分けて用いれば、図２３に比べて選択
線群の本数をＮ／２^N倍に大幅に減らすことができる。

【０１１８】（第１３の実施形態）図２５は、本発明の
第１３の実施形態を説明するためのもので、論理可変Ｌ
ＳＩに適用できるスイッチ素子を複数配設したブロック
或いはチップ構成を示す図である。

【０１１９】チップ（或いはブロック）においては、複
数の論理回路ブロックとその周りに図１から図１７で示
したようなスイッチ素子を配置して、Ｘラインコントロ
ーラ，Ｙラインコントローラの各々で任意のＸ，Ｙ軸の
選択線を選択し、その交点を図１８から図２４の構成に
してスイッチ素子のＯＮ／ＯＦＦを切り替える。Ｘライ
ンコントローラ，Ｙラインコントローラの内部にはレジ
スタが入っており、外部信号により順番に各マトリクス
状のスイッチ素子にＯＮ／ＯＦＦを書き込んでいけば、
ＬＳＩ製造後でもユーザが所望の論理ＬＳＩを得ること
が可能になる。

【０１２０】なお、クーロン力を利用するスイッチの印
加電圧が高い場合は、Ｘラインコントローラ，Ｙライン
コントローラ回路を高耐圧の大き目のトランジスタを用
いてやればよい。この場合でも、チップ或いはブロック
の端にあるこれら回路は集積度が低くても、全体サイズ
をさほど大きくしなくて済む。

【０１２１】（第１４の実施形態）図２６は、本発明の
第１４の実施形態を説明するためのもので、論理可変Ｌ
ＳＩに適用できるスイッチ素子を複数配設したブロック
或いはチップ構成を示す図である。

【０１２２】チップ（或いはブロック）においては、複
数のＸ−選択線と複数のＹ−選択線と、それら交点に図
３、図５で示したような２個の制御用配線を持つスイッ
チ素子をマトリクス状に複数配置し、図１８、図２１、
図２２の回路構成で、Ｘ，Ｙ−選択線とスイッチ素子を
接続する。複数のＸ−選択線と複数のＹ−選択線とが配
設された全体の領域上に、マトリクス状にチップ外部と
の接続を行うパッドを配設し、２次元配置された各パッ
ドは、複数のＸ−選択線と複数のＹ−選択線のどれか１
つと一対一対応で、図中黒丸で示したコンタクトを介し
て接続される。この結果、パッドがＸ軸にＮ列、Ｙ軸に
Ｎ列あるとパッド数はＮ×Ｎで、各々のＸ，Ｙ−選択線
は、２分すると各々Ｎ×Ｎ／２本用いることができ、結
果として（Ｎ×Ｎ／２）²個のスイッチ素子を制御でき
る。

【０１２３】本実施形態の構成により、マトリクス状に
配設された任意のスイッチ素子を、外部パッドから論理
回路素子を通さずに、直接選択して電圧を印加できる。
これにより、移動可能な配線を移動されるのに必要な電
位が高く、ＬＳＩ内部のトランジスタ耐圧が低い場合で
も論理可変ＬＳＩを構成できる。さらに、余分な制御回
路を全く無くすることができる。これにより、上記まで
述べた本発明のスイッチ素子の低抵抗による高速動作に
加え、高集積，大容量，低コストの論理可変ＬＳＩを実
現できる。

【０１２４】（第１５の実施形態）図２７は、本発明の
第１５の実施形態を説明するためのもので、図２６の方
式における具体的なチップ例を示している。

【０１２５】この例に示すように、１ｃｍ角の論理可変
ＬＳＩにおいて、２００μｍピッチで２次元にパッドを
配置した場合、パッド数は５０個×５０個＝２５００個
のパッドとなり、Ｘ−選択線が１２５０本、Ｙ−選択線
が１２５０本利用でき、これら交点に配設されるスイッ
チ素子の数は１２５０×１２５０＝1,562,500 となる。
つまり、約１．５メガトランジスタと膨大な量にでき、
現在の１０万素子程度のＦＰＧＡに比べても、十分自由
度の高い論理可変ＬＳＩを実現できつつ、高速動作に加
え、高集積、大容量、低コストのものが実現できる。

【０１２６】（第１６の実施形態）図２８は、本発明の
第１６の実施形態を説明するためのもので、論理可変Ｌ
ＳＩに用いる書き込み装置例を示す。これは、図２６、
図２７等に適用できるものである。

【０１２７】図２８（ａ）に示すように、論理可変ＬＳ
Ｉ６０２を乗せる台６０１と、２次元に配置されたパッ
ドに対応するプローブ６０３（図２８（ｂ））側に２次
元配置のピンを持つヘッド部６０４と、ヘッド部６０４
を上げ下げすると共に位置合わせをする移動可能ステー
ジ６０５と、ユーザが設計した論理をソフトウエアで変
換して、どのスイッチ素子をＯＮ／ＯＦＦするか機能を
有し、どの手法で論理配線情報を書きこむかを決めるコ
ンピュータ６０６とを備えている。ここで、書き込み後
に検証する機能も備えることも可能であるのは、勿論で
ある。

【０１２８】ＬＳＩ製造において２００μｍピッチのパ
ッドの位置合わせ技術は確立しており、現実的である
し、さらに微細なピッチにすることにより、扱えるスイ
ッチ素子数は２乗で増大する。本実施形態では、製品群
が異なってもプローブ６０３のみを取り替えれば済む。

【０１２９】（第１７の実施形態）図２９は、本発明の
第１７の実施形態を説明するためのもので、論理可変Ｌ
ＳＩにおけるパッド部分の拡大図である。これは、図２
６のパッド部の拡大を示している。（ａ）は平面図、
（ｂ）は断面図である。

【０１３０】縦に走る選択線７０１上に設けた絶縁膜７
０２にコンタクト７０３を開け、その上にパッド用配線
層７０４でパッドを作り、その上に保護膜７０５を付
け、パッドの内側の保護膜を取り除くと完成する。この
構成により、選択線７０１より幅の大きいパッドを容易
に実現できる。なお、パッドから選択線、選択線からス
イッチ素子と論理回路を介さずに構成できるが、書き込
み時以外はこのノードが０Ｖになるように、どこかで電
流が無視できる程度の高抵抗の抵抗等を介して、ＧＮＤ
に接続しておくことが望ましい。

【０１３１】（第１８の実施形態）図３０は、本発明の
第１８の実施形態を説明するためのもので、論理可変Ｌ
ＳＩにおける素子構造を示す断面図である。図中の８０
１はＳｉ基板、８０２は素子分離絶縁膜、８０３はソー
ス・ドレイン領域、８０４はゲート電極、８０６は第１
層メタル、８０８は第２層メタルを示している。また、
８１１，８１２，８３０は第３層メタルを示しており、
８１１，８１２は接続用配線であり、８３０は移動可能
な配線である。

【０１３２】この例ではｎＭＯＳ，ｐＭＯＳ等のアクテ
ィブ素子形成後、一部の配線は下層の配線で不変の接続
を行い、上層の配線で本発明のスイッチ素子を構成し
て、配線接続情報を変えるようにできる。本説明では図
の説明では省略したが、本発明のスイッチ素子はセルブ
ロック間に配置するばかりでなく、セルブロック内の接
続切替え素子として用いることにより、自由度の高い論
理可変ＬＳＩを実現できる。

【０１３３】（第１９の実施形態）図３１は、本発明の
第１９の実施形態を説明するためのもので、クーロン力
を利用したスイッチを示す図であり、（ａ）はＯＮ時、
（ｂ）はＯＦＦ時を示している。

【０１３４】この例は、ソース・ドレイン間のチャネル
となる領域に移動可能な配線を配置すると共に、この移
動可能な配線の移動方向両側にゲート（Gate，／Gate）
となる制御用配線をそれぞれ配置したものであり、論理
回路を構成するトランジスタの替わりとして用いること
ができる。疲労、摩耗の問題はあるが、図７で説明した
ように、トランジスタ素子として動かすために、移動可
能な配線の左右両面にバイアスノードを配設して負荷容
量を負荷し、Gate，／Gateに電圧を印加してもそれほど
移動可能な配線の電位が上がらないようにしておけば、
繰り返しスイッチングできるＭＥＭＳ型トランジスタが
実現できる。

【０１３５】本実施形態の特徴は、ＯＮ／ＯＦＦの電流
差が従来トランジスタより大きい、移動可能な配線が上
にある場合ＯＮし、ソース・ドレイン部と移動可能な配
線が近すぎて、従来のトランジスタでは実現できないく
らい小さい場合でも、本実施形態では移動可能な物体が
上にある場合、バリスティックやクーロンブロケット効
果で伝導し、下に下がると完全に絶縁できる。さらに、
半導体トランジスタのような、Ｓファクタ、しきい値落
ちの問題も無く、０．１Ｖ以下でも動作可能となる。

【０１３６】なお、本発明は上述した各実施形態に限定
されるものではなく、その要旨を逸脱しない範囲で、種
々変形して実施することができる。

【０１３７】

【発明の効果】以上詳述したように本発明によれば、ク
ーロン力を用いてＬＳＩ製造後論理接続情報を書き換え
ることができる論理可変ＬＳＩにおいては、１）配線接
続部の抵抗を従来よりも桁違いに小さくでき、高速な論
理可変ＬＳＩを実現することが可能となる。２）従来に
比べて無駄のないＭＥＭＳ型スイッチ素子を構成でき、
低電圧動作化、小型化，低配線接続抵抗化，バラツキ許
容，安定動作が可能となる。また、スイッチ以外の制御
回路部を無くし、或いは大幅に削減でき、高い信頼性を
確保しつつ、高集積化，低コスト化を可能にする。

【図面の簡単な説明】

【図１】第１の実施形態に係わる半導体装置を説明する
ためのもので、論理可変ＬＳＩに適用できるスイッチ素
子の平面図。

【図２】第２の実施形態に係わる論理可変ＬＳＩに適用
できるスイッチ素子の平面図。

【図３】第３の実施形態に係わる論理可変ＬＳＩに適用
できるスイッチ素子の平面図。

【図４】第３の実施形態の変形例を説明するための図。

【図５】第４の実施形態に係わる論理可変ＬＳＩに適用
できるスイッチ素子の平面図。

【図６】第４の実施形態の変形例を説明するための図。

【図７】第５の実施形態に係わる論理可変ＬＳＩに適用
できるスイッチ素子の平面図。

【図８】第６の実施形態に係わる論理可変ＬＳＩに適用
できるスイッチ素子の平面図。

【図９】第７の実施形態に係わる論理可変ＬＳＩに適用
できるスイッチ素子の断面図。

【図１０】第８の実施形態に係わる論理可変ＬＳＩに適
用できるスイッチ素子の断面図。

【図１１】第９の実施形態に係わる論理可変ＬＳＩに適
用できるスイッチ素子を示す平面図と断面図。

【図１２】第９の実施形態に係わる論理可変ＬＳＩに適
用できるスイッチ素子の別の例を示す平面図と断面図。

【図１３】第１０の実施形態に係わる論理可変ＬＳＩに
適用できるスイッチ素子を示す断面図。

【図１４】第１０の実施形態に係わる論理可変ＬＳＩに
適用できるスイッチ素子の別の例を示す断面図。

【図１５】第１０の実施形態に係わる論理可変ＬＳＩに
適用できるスイッチ素子のさらに別の例を示す断面図。

【図１６】第１１の実施形態に係わる論理可変ＬＳＩに
適用できる従来型スイッチ素子の例を示す断面図。

【図１７】第１１の実施形態に係わる論理可変ＬＳＩに
適用できる従来型スイッチ素子の別の例を示す断面図。

【図１８】第１２の実施形態に係わる論理可変ＬＳＩに
適用できるスイッチ素子を含む回路構成例を示す図。

【図１９】第１２の実施形態に係わる論理可変ＬＳＩに
適用できるスイッチ素子を含む回路構成例を示す図。

【図２０】第１２の実施形態に係わる論理可変ＬＳＩに
適用できるスイッチ素子を含む回路構成例を示す図。

【図２１】第１２の実施形態に係わる論理可変ＬＳＩに
適用できるスイッチ素子を含む回路構成例を示す図。

【図２２】第１２の実施形態に係わる論理可変ＬＳＩに
適用できるスイッチ素子を含む回路構成例を示す図。

【図２３】第１２の実施形態に係わる論理可変ＬＳＩに
適用できるスイッチ素子を含む回路構成例を示す図。

【図２４】第１２の実施形態に係わる論理可変ＬＳＩに
適用できるスイッチ素子を含む回路構成例を示す図。

【図２５】第１３の実施形態に係わる論理可変ＬＳＩに
適用できるスイッチ素子を複数配設したブロック或いは
チップ構成を示す図。

【図２６】第１４の実施形態に係わる論理可変ＬＳＩに
適用できるスイッチ素子を複数配設したブロック或いは
チップ構成を示す図。

【図２７】第１５の実施形態に係わる論理可変ＬＳＩに
適用できるスイッチ素子を複数配設したブロック或いは
チップ構成を示す図。

【図２８】第１６の実施形態に係わる論理可変ＬＳＩに
用いる書き込み装置例を示す図。

【図２９】第１７の実施形態に係わる論理可変ＬＳＩに
おけるパッド部分の拡大図。

【図３０】第１８の実施形態に係わる論理可変ＬＳＩに
おける素子構造を示す断面図。

【図３１】第１９の実施形態を説明するためのもので、
クーロン力を利用したスイッチ素子を示す図。

【図３２】従来のＦＰＧＡの例を示すブロック図。

【図３３】従来のＦＰＧＡの例を示すブロック図。

【図３４】従来のＦＰＧＡの方式、問題点をまとめて示
す図。

【図３５】従来のＭＥＭＳ型スイッチ例を示す図。

【図３６】従来の電極間に挟まる導体に働く力の例を示
す図。

【符号の説明】

１１，１２，111 ，112 ，311 ，312 ，411 ，412 ，51
1 ，512 …接続用配線２０，２１，２２，121 ，122 ，320 ，420 ，521 ，52
2 …制御用配線３０，１３０，２３０，３３０…移動可能な配線４０，４４０…電位供給端子２５０…絶縁膜２５１…溝４３０…回転可能な配線４６０…軸溝５３０…湾曲可能な配線６０１…台６０２…ＬＳＩ６０３…プローブ６０４…ヘッド部６０５…ステージ６０６…ＣＰＵ７０１…選択線７０２…絶縁膜７０３…コンタクト７０４…パッド用配線７０５…保護膜８０１…Ｓｉ基板８０２…素子分離絶縁膜８０３…ソース・ドレイン領域８０４…ゲート電極８０６…第１層メタル８０８…第２層メタル８１１，８１２…第３層メタル（接続用配線）８３０…第３層メタル（移動可能な配線）Ｑ…正電荷 −Ｑ…負電荷＋Ｖ，−Ｖ…電圧印加ノードＣｍｓ，Ｃｍｃ…容量 Metal １，Metal ２…金属配線ＳＷ…スイッチ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/82 H01L 21/88 H01L 21/3205 H01L 49/00

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板上に集積された複数の半導体素
子と、これらの半導体素子に接続された複数の信号配線
と、これらの信号配線の内の任意の２本をそれぞれ接続
する複数のスイッチ素子と、これらのスイッチ素子を外
部からの信号により選択的に駆動するスイッチ駆動手段
とを備えた半導体装置であって、前記各スイッチ素子は、前記複数の信号配線の内の異な
る２本にそれぞれ接続された第１及び第２の接続用配線
と、第１及び第２の接続用配線に隣接して配置された移
動可能な配線と、この移動可能な配線に隣接して配置さ
れた制御用配線とから構成され、前記スイッチ駆動手段により選択されたスイッチ素子に
おいて前記制御用配線に所定の電圧を印加することによ
り、前記移動可能な配線をクーロン力により移動させ
て、前記移動可能な配線と第１の接続用配線間、及び前
記移動可能な配線と第２の接続用配線間をそれぞれ接続
するものであることを特徴とする半導体装置。
【請求項２】半導体基板上に集積された複数の半導体素
子と、これらの半導体素子に接続された複数の信号配線
と、これらの信号配線の内の任意の２本をそれぞれ接続
する複数のスイッチ素子と、これらのスイッチ素子を外
部からの信号により選択的に駆動するスイッチ駆動手段
とを備えた半導体装置であって、前記各スイッチ素子は、前記複数の信号配線の内の異な
る２本にそれぞれ接続された第１及び第２の接続用配線
と、第１及び第２の接続用配線に隣接して配置された移
動可能な配線と、この移動可能な配線に隣接して配置さ
れた制御用配線とからなり、前記スイッチ駆動手段により選択されたスイッチ素子に
おいて前記制御用配線に所定の電圧を印加することによ
り、前記移動可能な配線と前記制御用配線間、前記移動
可能な配線と第１の接続用配線間、前記移動可能な配線
と第２の接続用配線間、の全てにクーロン力による引力
を働かせて、前記移動可能な配線と第１の接続用配線
間、及び前記移動可能な配線と第２の接続用配線間が接
続され、かつ前記移動可能な配線と前記制御用配線間が
接続されないように構成されていることを特徴とする半
導体装置。
【請求項３】半導体基板上に集積された複数の半導体素
子と、これらの半導体素子に接続された複数の信号配線
と、これらの信号配線の内の任意の２本をそれぞれ接続
する複数のスイッチ素子と、これらのスイッチ素子を外
部からの信号により選択的に駆動するスイッチ駆動手段
とを備えた半導体装置であって、前記各スイッチ素子は、前記複数の信号配線の内の異な
る２本にそれぞれ接続された第１及び第２の接続用配線
と、第１及び第２の接続用配線に隣接して配置された移
動可能な配線と、この移動可能な配線に隣接して配置さ
れた第１及び第２の制御用配線とからなり、前記スイッチ駆動手段により選択されたスイッチ素子に
おいて第１及び第２の制御用配線の両方に所定の電圧を
印加することにより、前記移動可能な配線と第１の制御
用配線間、前記移動可能な配線と第２の制御用配線間、
前記移動可能な配線と第１の接続用配線間、前記移動可
能な配線と第２の接続用配線間、の全てにクーロン力に
よる引力を働かせて、前記移動可能な配線と第１の接続
用配線間、及び前記移動可能な配線と第２の接続用配線
間が接続され、かつ前記移動可能な配線と第１の制御用
配線間、及び前記移動可能な配線と第２の制御用配線間
が接続されないように構成されていることを特徴とする
半導体装置。
【請求項４】半導体基板上に集積された複数の半導体素
子と、これらの半導体素子に接続された複数の信号配線
と、これらの信号配線の内の任意の２本をそれぞれ接続
する複数のスイッチ素子と、これらのスイッチ素子を外
部からの信号により選択的に駆動するスイッチ駆動手段
とを備えた半導体装置であって、前記各スイッチ素子は、前記複数の信号配線の内の異な
る２本にそれぞれ接続された第１及び第２の接続用配線
と、第１及び第２の接続用配線に隣接して配置された移
動可能な配線と、この移動可能な配線の移動方向に沿っ
て該移動可能な配線を挟んで配置された第１及び第２の
制御用配線とからなり、前記スイッチ駆動手段により選択されたスイッチ素子に
おいて第１及び第２の制御用配線のいずれか一方に所定
の電圧を印加することにより、前記移動可能な配線と第
１の制御用配線間、又は前記移動可能な配線と第２の制
御用配線間にクーロン力による引力を働かせて、前記移
動可能な配線と第１の接続用配線間、及び前記移動可能
な配線と第２の接続用配線間が接続され、かつ前記移動
可能な配線と第１の制御用配線間、及び前記移動可能な
配線と第２の制御用配線間が接続されないように構成さ
れていることを特徴とする半導体装置。
【請求項５】半導体基板上に集積された複数の半導体素
子と、これらの半導体素子に接続された複数の信号配線
と、これらの信号配線の内の任意の２本をそれぞれ接続
する複数のスイッチ素子と、これらのスイッチ素子を外
部からの信号により選択的に駆動するスイッチ駆動手段
とを備えた半導体装置であって、前記各スイッチ素子は、前記複数の信号配線の内の異な
る２本にそれぞれ接続された第１及び第２の接続用配線
と、第１及び第２の接続用配線に隣接して配置された移
動可能な配線と、この移動可能な配線の移動方向の一旦
側に対向配置された第１及び第２の制御用配線と、前記
移動可能な配線の移動方向の他端側に対向配置された第
３及び第４の制御用配線とからなり、前記スイッチ駆動手段により選択されたスイッチ素子に
おいて第１及び第２の制御用配線の両方、又は第３及び
第４の制御用配線の両方のいずれか一方に所定の電圧を
印加することにより、前記移動可能な配線と第１及び第
２の制御用配線間、又は前記移動可能な配線と第３及び
第４の制御用配線間にクーロン力による引力を働かせ
て、前記移動可能な配線と第１の接続用配線間、及び前
記移動可能な配線と第２の接続用配線間が接続され、か
つ前記移動可能な配線と第１及び第２の制御用配線間、
及び前記移動可能な配線と第３及び第４の制御用配線間
が接続されないように構成されていることを特徴とする
半導体装置。
【請求項６】半導体基板上に集積された複数の半導体素
子と、これらの半導体素子に接続された複数の信号配線
と、これらの信号配線の内の任意の２本をそれぞれ接続
する複数のスイッチ素子と、これらのスイッチ素子を外
部からの信号により選択的に駆動するスイッチ駆動手段
とを備えた半導体装置であって、前記各スイッチ素子は、前記複数の信号配線の内の異な
る２本にそれぞれ接続された第１及び第２の接続用配線
と、第１及び第２の接続用配線に隣接して配置された湾
曲可能な配線と、この湾曲可能な配線に隣接して配置さ
れた制御用配線とからなり、前記スイッチ駆動手段により選択されたスイッチ素子に
おいて前記制御用配線に所定の電圧を印加することによ
り、前記湾曲可能な配線と前記制御用配線間、前記湾曲
可能な配線と第１の接続用配線間、前記湾曲可能な配線
と第２の接続用配線間、の全てにクーロン力による引力
を働かせて、前記湾曲可能な配線と第１の接続用配線
間、及び前記湾曲可能な配線と第２の接続用配線間が接
続され、かつ前記湾曲可能な配線と前記制御用配線間が
接続されないように構成されていることを特徴とする半
導体装置。
【請求項７】半導体基板上に集積された複数の半導体素
子と、これらの半導体素子に接続された複数の信号配線
と、これらの信号配線の内の任意の２本をそれぞれ接続
する複数のスイッチ素子と、これらのスイッチ素子を外
部からの信号により選択的に駆動するスイッチ駆動手段
とを備えた半導体装置であって、前記各スイッチ素子は、前記複数の信号配線の内の異な
る２本にそれぞれ接続された第１及び第２の接続用配線
と、第１及び第２の接続用配線に隣接して配置された回
転可能な配線と、この回転可能な配線に隣接して配置さ
れた制御用配線とからなり、前記スイッチ駆動手段により選択されたスイッチ素子に
おいて前記制御用配線に所定の電圧を印加することによ
り、前記回転可能な配線と前記制御用配線間、前記回転
可能な配線と第１の接続用配線間、前記回転可能な配線
と第２の接続用配線間、の全てにクーロン力による引力
を働かせて、前記回転可能な配線と第１の接続用配線
間、及び前記回転可能な配線と第２の接続用配線間が接
続され、かつ前記回転可能な配線と前記制御用配線間が
接続されないように構成されていることを特徴とする半
導体装置。