CN206516624U - 一种基于硅转接板的三维封装结构 - Google Patents

一种基于硅转接板的三维封装结构 Download PDF

Info

Publication number
CN206516624U
CN206516624U CN201621454836.XU CN201621454836U CN206516624U CN 206516624 U CN206516624 U CN 206516624U CN 201621454836 U CN201621454836 U CN 201621454836U CN 206516624 U CN206516624 U CN 206516624U
Authority
CN
China
Prior art keywords
ceramic substrate
silicon
silicon pinboard
pinboard
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621454836.XU
Other languages
English (en)
Inventor
周鸣昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU HAICATIN HEARING TECHNOLOGY CO., LTD.
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201621454836.XU priority Critical patent/CN206516624U/zh
Application granted granted Critical
Publication of CN206516624U publication Critical patent/CN206516624U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型公开了一种基于硅转接板的三维封装结构,包括陶瓷基板和硅转接板,所述陶瓷基板上端面的外周设置有环形台阶,硅转接板位于陶瓷基板上环形台阶所围合的凹槽内;所述硅转接板的底端面上通过凸点结构倒装下层芯片,硅转接板所在的凹槽内填充有固定下层芯片和硅转接板的填充胶层,所述硅转接板的顶端面设置有有焊盘,所述硅转接板的焊盘与陶瓷基板台阶上的焊盘通过引线键合;所述陶瓷基板、硅转接板以及引线通过设置在陶瓷基板上方的封盖封装。本实用新型制作简单,能够利用陶瓷基板实现多芯片高密度的三维封装,同时还不会对陶瓷基板的线宽线距增加额外要求,易于实施,且可靠性大大提高。

Description

一种基于硅转接板的三维封装结构
技术领域
本实用新型涉及半导体封装技术领域,特别是一种基于硅转接板的封装结构。
背景技术
半导体封装结构中,除了单独的芯片封装形式外,常见的有多芯片模组的系统级封装元件,即在一块封装基板上安装许多数位芯片,并通过基板将这些元件连接在一起,然后再将基板和元件封装成一体。系统级封装结构包括2D封装结构和2.5D封装结构,其中2D封装结构指的是封装内的芯片都安装在基板的单个平面内;2.5D封装结构指的是在基板和芯片之间设置了一个转接板,转接板中设置有连接上表面金属层和下表面金属层的硅穿孔TSV,可大大提高封装结构的容量和性能。
然而,目前2.5D封装结构上贴装的所有芯片都需要凸点结构,在转接板上安装时采用倒装结构,不仅制作较为麻烦,而且可靠性较差。
发明内容
本实用新型需要解决的技术问题是提供一种制作简单、可靠性高的基于硅转接板的三维封装结构。
为解决上述技术问题,本实用新型所采取的技术方案如下。
一种基于硅转接板的三维封装结构,包括陶瓷基板和硅转接板,所述陶瓷基板上端面的外周设置有环形台阶,硅转接板位于陶瓷基板上环形台阶所围合的凹槽内;所述硅转接板的底端面上通过凸点结构倒装下层芯片,硅转接板所在的凹槽内填充有固定下层芯片和硅转接板的填充胶层,所述硅转接板的顶端面设置有焊盘,所述硅转接板的焊盘与陶瓷基板台阶上的焊盘通过引线键合;所述陶瓷基板、硅转接板以及引线通过设置在陶瓷基板上方的封盖封装。
上述一种基于硅转接板的三维封装结构,所述硅转接板的顶端面上通过焊盘结构正装上层芯片,所述上层芯片通过引线与陶瓷基板台阶上的焊盘或者硅转接板上的焊盘键合;所述陶瓷基板、硅转接板、上层芯片以及引线通过设置在陶瓷基板上方的封盖封装。
由于采用了以上技术方案,本实用新型所取得技术进步如下。
本实用新型制作简单,能够利用陶瓷基板实现多芯片高密度的三维封装,同时还不会对陶瓷基板的线宽线距增加额外要求,易于实施,且可靠性大大提高。
附图说明
图1为实施例1的结构示意图;
图2为实施例2的结构示意图;
图3为实施例3的结构示意图。
其中:1.陶瓷基板,2.硅转接板,3.填充胶层,4.上层芯片,5.下层芯片,6.引线,7.盖板,8.台阶。
具体实施方式
下面将结合附图和具体实施例对本实用新型进行进一步详细说明。
实施例1
一种基于硅转接板的三维封装结构,其结构如图1所示,包括陶瓷基板1、硅转接板2以及下层芯片5,陶瓷基板1上端面的外周设置有环形台阶8,环形台阶8上设置有焊盘。
硅转接板2位于陶瓷基板1上环形台阶所围合的凹槽内。硅转接板2的底端面上通过凸点结构倒装下层芯片5,硅转接板2所在的凹槽内填充有固定下层芯片和硅转接板的填充胶层3;硅转接板2的顶端面上设置有焊盘,硅转接板2通过引线与陶瓷基板台阶上的焊盘键合。
整个封装结构通过设置在陶瓷基板上的盖板7进行封帽工艺保护,采用此种方式可实现气密封装。
实施例2
一种基于硅转接板的三维封装结构,其结构如图2所示,包括陶瓷基板1、硅转接板2、上层芯片4以及下层芯片5,陶瓷基板1上端面的外周设置有环形台阶8,环形台阶8上设置有焊盘。
硅转接板2位于陶瓷基板1上环形台阶所围合的凹槽内。硅转接板2的底端面上通过凸点结构倒装下层芯片5,硅转接板2所在的凹槽内填充有固定下层芯片和硅转接板的填充胶层3;硅转接板2的顶端面上通过焊盘结构正装上层芯片4,上层芯片4和硅转接板2均通过引线与陶瓷基板台阶上的焊盘键合。本实施例中,上层芯片4和硅转接板2分别通过引线6与陶瓷基板台阶上的焊盘键合。
整个封装结构通过设置在陶瓷基板上方的盖板7进行封帽工艺保护,采用此种方式可实现气密封装。
实施例3
本实施例与实施例2的区别在于:上层芯片4通过引线与硅转接板2顶端面上的焊盘键合,而硅转接板2上端面的焊盘则另外通过引线与陶瓷基板台阶上的焊盘键合,如图3所示。

Claims (2)

1.一种基于硅转接板的三维封装结构,其特征在于:包括陶瓷基板(1)和硅转接板(2),所述陶瓷基板(1)上端面的外周设置有环形台阶(8),硅转接板(2)位于陶瓷基板(1)上环形台阶所围合的凹槽内;所述硅转接板(2)的底端面上通过凸点结构倒装下层芯片(5),硅转接板(2)所在的凹槽内填充有固定下层芯片和硅转接板的填充胶层(3),所述硅转接板(2)的顶端面设置有焊盘,所述硅转接板(2)的焊盘与陶瓷基板台阶上的焊盘通过引线键合;所述陶瓷基板(1)、硅转接板(2)、以及引线通过设置在陶瓷基板上方的封盖(7)封装。
2.根据权利要求1所述的一种基于硅转接板的三维封装结构,其特征在于:所述硅转接板(2)的顶端面上通过焊盘结构正装上层芯片(4),所述上层芯片(4)通过引线与陶瓷基板台阶上的焊盘或者硅转接板(2)上的焊盘键合;所述陶瓷基板(1)、硅转接板(2)、上层芯片(4)以及引线通过设置在陶瓷基板上方的封盖(7)封装。
CN201621454836.XU 2016-12-28 2016-12-28 一种基于硅转接板的三维封装结构 Active CN206516624U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201621454836.XU CN206516624U (zh) 2016-12-28 2016-12-28 一种基于硅转接板的三维封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201621454836.XU CN206516624U (zh) 2016-12-28 2016-12-28 一种基于硅转接板的三维封装结构

Publications (1)

Publication Number Publication Date
CN206516624U true CN206516624U (zh) 2017-09-22

Family

ID=59863249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621454836.XU Active CN206516624U (zh) 2016-12-28 2016-12-28 一种基于硅转接板的三维封装结构

Country Status (1)

Country Link
CN (1) CN206516624U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112444781A (zh) * 2020-10-10 2021-03-05 北京无线电测量研究所 一种用于收发组件的控制信号传输结构及该相控阵雷达

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112444781A (zh) * 2020-10-10 2021-03-05 北京无线电测量研究所 一种用于收发组件的控制信号传输结构及该相控阵雷达
CN112444781B (zh) * 2020-10-10 2024-04-12 北京无线电测量研究所 一种用于收发组件的控制信号传输结构及该相控阵雷达

Similar Documents

Publication Publication Date Title
CN101330068B (zh) 模制重配置晶片、使用其的叠置封装及该封装的制造方法
TWI531044B (zh) 半導體封裝及其製造方法
CN102598257B (zh) 微电子封装及其制造方法
KR102649471B1 (ko) 반도체 패키지 및 그의 제조 방법
CN102241388B (zh) Mems圆片级三维混合集成封装结构及方法
CN108807307B (zh) 具有多个共面中介元件的半导体封装
TW202111907A (zh) 以矽中介層作為互連橋的封裝晶片結構
CN102280418A (zh) 带有散热装置的半导体封装
US11227842B2 (en) Electronic package and substrate structure having chamfers
CN106560917A (zh) 半导体封装结构
CN202394958U (zh) 晶圆级半导体封装构造
CN102097338B (zh) 封装晶片上的电子元件的方法
CN206516624U (zh) 一种基于硅转接板的三维封装结构
CN203774319U (zh) 堆叠式封装结构
CN112185903A (zh) 电子封装件及其制法
US11227814B2 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
US20120319262A1 (en) Integrated circuit packaging system with support structure and method of manufacture thereof
KR20090096181A (ko) 스택 패키지
CN203179875U (zh) 一种电子器件的封装结构
CN110634856A (zh) 一种倒装加打线混合型封装结构及其封装方法
KR20110000138A (ko) 반도체 패키지 및 그 제조방법
TW201440194A (zh) 半導體封裝件及其製法
TWI501379B (zh) 共用封膠體之封裝層疊構造
CN219738949U (zh) 半导体封装件
KR100620203B1 (ko) 반도체의 더블 사이드 스택 패키징 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190211

Address after: 215000 Handa Science and Technology Park, Huqiu District, Suzhou City, Jiangsu Province, 2 401 buildings

Patentee after: SUZHOU HAICATIN HEARING TECHNOLOGY CO., LTD.

Address before: 214135 Jiangsu Wuxi New District Taihu international science and Technology Park, No. 200, Linghu Road, China, D1 International Innovation Park, China sensor network.

Patentee before: National Center for Advanced Packaging Co., Ltd.