CN108807307B - 具有多个共面中介元件的半导体封装 - Google Patents

具有多个共面中介元件的半导体封装 Download PDF

Info

Publication number
CN108807307B
CN108807307B CN201810730421.8A CN201810730421A CN108807307B CN 108807307 B CN108807307 B CN 108807307B CN 201810730421 A CN201810730421 A CN 201810730421A CN 108807307 B CN108807307 B CN 108807307B
Authority
CN
China
Prior art keywords
interposer
die
elements
intermediate element
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810730421.8A
Other languages
English (en)
Other versions
CN108807307A (zh
Inventor
施信益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN108807307A publication Critical patent/CN108807307A/zh
Application granted granted Critical
Publication of CN108807307B publication Critical patent/CN108807307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种半导体封装，包含第一、一第二中介元件，及一细缝，位于所述第一、第二中介元件间。第一、第二中介元件是共平面的。第一晶粒，设于第一、第二中介元件上。第一晶粒包含第一连接件，连接第一晶粒至第一或第二中介元件。重分布层结构，设于第一、第二中介元件下表面，电连接第一、第二中介元件。RDL结构包含至少一架桥绕线，跨越所述细缝，用以电连接第一、第二中介元件。

Description

具有多个共面中介元件的半导体封装
分案申请的相关信息
本案是申请日为2017年02月15日、申请号为201710082023.5、发明名称为“具有多个共面中介元件的半导体封装”的发明专利申请案的分案申请。
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种具有多个共面中介元件的半导体封装。
背景技术
如本领域技术人员所熟知的，集成电路芯片通常是先被组装成封装构件，再以焊锡连接至印刷电路板上。各个集成电路芯片可以利用常规控制崩溃芯片接合(ControlledCollapsed Chip Connection，简称C4)工艺所形成的焊锡凸块与封装构件内的基材电连接。
已知，在半导体封装中，有时会利用一中介衬底(interposer substrate)，例如具有穿硅通孔(through silicon via，TSV)的硅中介衬底，将集成电路芯片上的接点扇出(fan out)。当有多个芯片被组装在单一封装构件中时，上述中介衬底的尺寸及面积也会跟着增加。
举例来说，若要将一处理器芯片，例如绘图处理器(Graphics Processing Unit，GPU)，及多个存储器芯片，例如绘图双倍数据传输率(Graphics Double Data Rate，GDDR)芯片或高带宽存储器(High-Bandwidth Memory，HBM)芯片，安装在一中介衬底上，此中介衬底的表面积通常需要33mmx28mm以上。
然而，受限于光刻机台，目前制造中介衬底的生产厂商能制造出的中介衬底的最大面积仅能达到26mmx32mm。此外，要制造出较大尺寸的中介衬底，通常会使得工艺良率下降，造成使用此中介衬底的半导体封装的成本增加。
并且，较大尺寸中介衬底作为半导体封装的元件时，往往会有明显的翘曲现象，特别是在回焊工艺过程中。在半导体封装的制造过程中，中介衬底的翘曲现象会降低工艺良率，并影响到封装的可靠度。因此，有必要进一步改善。
发明内容
本发明的主要目的在提供一种改良的半导体封装，具有多个共面(共平面)的中介元件，且所述中介元件具有相对较小的尺寸，以解决上述背景技术的不足与缺点。
根据本发明实施例，提供一种半导体封装，包含：一第一中介元件、一第二中介元件及一细缝，位于所述第一中介元件与所述第二中介元件之间。所述第一中介元件与所述第二中介元件位于共平面。一第一晶粒，设于所述第一中介元件与所述第二中介元件上，其中所述第一晶粒包含多个第一连接件，连接所述第一晶粒至所述第一中介元件或所述第二中介元件。一重分布层(RDL)结构，设于所述第一中介元件与所述第二中介元件的下表面，用以电连接所述第一中介元件与所述第二中介元件。所述RDL结构包含至少一架桥绕线，跨越所述细缝，用以电连接所述第一中介元件与所述第二中介元件。
根据本发明实施例，半导体封装另包含一第二晶粒，设于所述第一中介元件与所述第二中介元件上，其中所述第二晶粒包含多个第二连接件，连接所述第二晶粒至所述第一中介元件或所述第二中介元件。所述第一晶粒与所述第二晶粒位于共平面。其中所述第一连接件与所述第二连接件包含焊锡凸块或金属凸块。
根据本发明实施例，半导体封装另包含一第一模塑料，围绕所述第一晶粒及所述第二晶粒，以及一第二模塑料，包覆所述第一连接件、所述第二连接件、所述第一中介元件及所述第二中介元件。其中所述第一模塑料及所述第二模塑料具有彼此不同的组成。其中所述细缝被所述第二模塑料填满。
无庸置疑的，本领域的技术人士读完接下来本发明优选实施例的详细描述与附图后，均可了解本发明的目的。
附图说明
附图提供对于此实施例更深入的了解，并纳入此说明书成为其中一部分。这些附图与描述，用来说明一些实施例的原理。
图1是依据本发明实施例所绘示的具有两个中介元件的半导体封装的上视图。
图2是沿着图1中切线I-I’所视的剖面示意图。
图3是沿着图1中切线II-II’所视的剖面示意图。
图4至图10是剖面示意图，例示制造图1中具有两个中介元件的半导体封装的方法。
图11是依据本发明另一实施例所绘示的具有三个中介元件的半导体封装的上视图。
图12是沿着图11中切线III-III’所视的剖面示意图。
图13是沿着图11中切线IV-IV’所视的剖面示意图。
图14是依据本发明另一实施例所绘示的具有两个中介元件的半导体封装的上视图。
图15是沿着图14中切线V-V’所视的剖面示意图。
图16是沿着图14中切线VI-VI’所视的剖面示意图。
图17是依据本发明另一实施例所绘示的具有四个中介元件的半导体封装的上视图。
图18是沿着图17中切线VII-VII’所视的剖面示意图。
图19是沿着图17中切线VIII-VIII’所视的剖面示意图。
其中，附图标记说明如下：
1、2、3、4 半导体封装
10 晶粒
10a 连接件
11 第一晶粒
11a 上表面
11b 下表面(有源面)
12第二晶粒
12a 上表面
12b 下表面(有源面)
21第一中介元件
21a 上表面
21b 下表面
22第二中介元件
22a 上表面
22b 下表面
23第三中介元件
24第四中介元件
30重分布层(RDL)结构
40第一模塑料
45界面
50第二模塑料
100 载板
101 黏着层
110、120 连接件
200、200a、200b 细缝
210、220、230 穿硅通孔(TSV)
310 金属层
310a、310b 金属绕线(架桥绕线)
320 介电层
320a 开孔
510 接点
L 长度
W 宽度
具体实施方式
接下来的详细叙述是参照相关附图所示内容，用来说明可依据本发明具体实行的实施例。这些实施例已提供足够的细节，可使本领域技术人员充分了解并具体实行本发明。在不悖离本发明的范围内，仍可做结构上的修改，并应用在其他实施例上。
因此，接下来的详细描述并非用来对本发明加以限制。本发明涵盖的范围由其权利要求界定。与本发明权利要求具均等意义，也应属本发明涵盖的范围。
本发明实施例所参照的附图是示意图，并未按原比例绘制，且相同或类似的特征通常以相同的附图标记描述。在本说明书中，“晶粒”、“半导体芯片”与“半导体晶粒”具相同含意，可交替使用。
在本说明书中，“晶圆”与“衬底”意指任何包含一暴露面，可依据本发明实施例所示在其上沉积材料，制造集成电路结构的结构物，例如重分布层(RDL)。须了解的是“衬底”包含半导体晶圆，但并不限于此。"衬底"在工艺中也意指包含制造于其上的材料层的半导体结构物。
请参阅图1至图3，其中图1是依据本发明实施例所绘示的具有两个中介元件的半导体封装的上视图，图2是沿着图1中切线I-I’所视的剖面示意图，图3是沿着图1中切线II-II’所视的剖面示意图。
如图1至图3所示，半导体封装1包含两个独立分离的中介元件：第一中介元件21及第二中介元件22。第一中介元件21及第二中介元件22可以并列排列。根据本发明实施例，第一中介元件21及第二中介元件22是沿着参考y轴方向上平行排列。第一中介元件21具有一上表面(或芯片安置面)21a以及一相对于上表面21a的下表面21b。第二中介元件22具有一上表面(或芯片安置面)22a以及一相对于上表面22a的下表面22b。根据本发明实施例，第一中介元件21及第二中介元件22是共平面的，换句话说，第一中介元件21的上表面21a与第二中介元件22的上表面22a齐平。
根据本发明实施例，第一中介元件21及第二中介元件22有相同的尺寸大小，然而，在其它实施例中，第一中介元件21及第二中介元件22也可以有不同的尺寸。根据本发明实施例，从上往下看时，第一中介元件21及第二中介元件22两者均为矩形，具有长度L及宽度W。根据本发明实施例，例如，长度L可以小于或等于32mm，宽度W可以小于或等于26mm，但不限于此。在第一中介元件21与第二中介元件22之间，可以设有一连续的狭长细缝200。通过细缝200，第一中介元件21与第二中介元件22彼此分离。
根据本发明实施例，第一中介元件21及第二中介元件22可以是由硅、玻璃或有机材料所构成。在不脱离本发明范畴下，中介元件也可以是由其它材料所构成。第一中介元件21及第二中介元件22可以在晶圆或矩阵型态下制造，并且可以包括有源或无源元件(图未示)。第一中介元件21及第二中介元件22还可以分别另包括穿硅通孔(Through SiliconVia，TSV)210及220。
半导体封装1另包含一第一晶粒(或芯片)11及一第二晶粒(或芯片)12，以覆晶方式安装在第一中介元件21的上表面21a及第二中介元件22的上表面22a。根据本发明实施例，第一晶粒11与第二晶粒12位于共平面上。根据本发明实施例，第一晶粒11与第二晶粒12是沿着参考x轴方向上平行排列。虽然图中仅显示两个晶粒11及12，但应理解在其它实施例中，可以有更多的晶粒，例如3个或4个晶粒，被安装在图中的两个中介元件上。第一晶粒11具有一上表面11a及一相对于上表面11a的下表面(又称有源面)11b。第二晶粒12具有一上表面12a及一相对于上表面12a的下表面(又称有源面)12b。在第一晶粒11及第二晶粒12的有源面11b及有源面12b上，分别提供有多个输出/输入(I/O)垫(图未示)。
从图2及图3中可看出，第一晶粒11是通过形成在其下表面11b上的多个连接件110，例如焊锡凸块或金属凸块，电连接至第一中介元件21及第二中介元件22。第二晶粒12是通过形成在其下表面12b上的多个连接件120，例如焊锡凸块或金属凸块，电连接至第一中介元件21及第二中介元件22。
根据本发明实施例，第一晶粒11及第二晶粒12被一第一模塑料40所围绕。根据本发明实施例，连接件110、连接件120、第一中介元件21及第二中介元件22则是被一第二模塑料50所包覆住。根据本发明实施例，第一晶粒11的上表面11a及第二晶粒12的上表面12a可以从第一模塑料40显露出来。根据本发明实施例，第一晶粒11的下表面11b及第二晶粒12的下表面12b可以被第二模塑料50覆盖。第一模塑料40与第二模塑料50之间的界面45可以是与第一晶粒11的下表面(有源面)11b及第二晶粒12的下表面12b齐平。细缝200则是被第二模塑料50填满。
根据本发明实施例，第一模塑料40及第二模塑料50可以经过一固化工艺。第一模塑料40及第二模塑料50例如环氧树脂与二氧化硅填充剂的混和物，但并不限于此。根据本发明实施例，第一模塑料40及第二模塑料50可以具有彼此不相同的组成，而且可以在不同的温度下进行固化，但不限于此。
根据本发明实施例，在第一中介元件21的下表面21b及第二中介元件22的下表面22b上，设有一重分布层(redistribution layer，RDL)结构30。RDL结构30可以包含至少一金属层310与至少一介电层320。上述介电层320可包含有机材料，例如，聚亚酰胺(polyimide，PI)，或者无机材料，例如氮化硅、氧化硅等，但不限于此。金属层310可包含铝、铜、钨、钛、氮化钛或类似的材料。需理解的是，在其它实施例中，RDL结构30可以包含多个金属层或多个层绕线。
根据本发明实施例，在第一中介元件21中包含TSV 210的电路及在第二中介元件22中包含TSV 220的电路可以经由至少一金属绕线(或架桥绕线)310a而彼此电连接。金属绕线310a跨过细缝200。RDL结构30的金属绕线310a与金属层310可以传递第一晶粒11与第二晶粒22之间的信号。接点510，例如锡球、球格矩阵(ball grid array，BGA)锡球、C4凸块、金属凸块或金属柱等，可以被形成在RDL结构30的下表面上，并电连接至金属绕线310a与金属层310。
根据本发明实施例，半导体封装1可以是一2.5D多晶粒封装，具有两个晶粒及两个并列的中介元件21、22。各个中介元件21、22所占面积小于常规技艺中对同等半导体封装中所通常要求的中介衬底的面积。因此，在制造所述等中介元件时的工艺良率可以提升。此外，借由采用多个共面且具有较小尺寸的中介元件，半导体封装的翘曲现象得以获得改善。
彼此分离独立的两个中介元件21、22并不会互相直接接触。中介元件21、22是经由形成在中介元件21、22的下表面上的RDL结构30彼此电链接在一起。本发明另一结构上特征在于半导体封装1另包含两个模塑料40、50。模塑料40、50可以具有彼此不同的组成。中介元件21、22之间的细缝200被第二模塑料50所填满。
图4至图10是剖面示意图，例示制造图1中具有两个中介元件的半导体封装的方法，其中相同的区域、层或元件仍沿用相同的符号来表示。图1中具有两个中介元件的半导体封装可以利用一晶圆级封装(wafer-level packaging)方法来制造。
首先，如图4所示，提供一载板100。载板100可以是一可卸式衬底，具有一黏着层101，但不限于此。在载板100上以覆晶方式设置有多个半导体晶粒10。各个晶粒10在其有源面上包含多个连接件10a。所述连接件10a可以贴附在载板100的黏着层101上。
如图5所示，形成一第一模塑料40，使第一模塑料40覆盖住安置在载板100上的多个晶粒10以及黏着层101的上表面。后续可以对第一模塑料40进行一固化工艺。第一模塑料40可以包含环氧树脂与二氧化硅填充剂的混和物，但并不限于此。后续可以再对第一模塑料40进行一研磨工艺或一抛光工艺，去除第一模塑料40的上部。此时，晶粒10的上表面被显露出来，并且与第一模塑料40的上表面齐平。
如图6所示，将载板100及黏着层101去除，如此显露出晶粒10的有源面及连接件10a。在移除载板100之前，可选择使晶粒10的有源面贴附至另一载板(图未示)上，以提供临时的支撑。上述去除载板100可以利用激光工艺或紫外线(UV)照射工艺，但不限于此。
如图7所示，接着在连接件10a上设置多个预先制造的第一中介元件21及多个预先制造的第二中介元件22。如前所述，第一中介元件21及第二中介元件22可以在晶圆或矩阵型态下制造，再从晶圆切割下来，形成个别分离的中介元件。各个中介元件可以包含有源、无源元件(图未示)或穿硅通孔。根据本发明实施例，在预先制造的第一中介元件21中的电路可以与在预先制造的第二中介元件22中的电路不相同。
根据本发明实施例，例如，第一中介元件21中的穿硅通孔210与第二中介元件22中的穿硅通孔220可以分别对准连接件10a。需理解的是，在中介元件中可以制造有金属层或接垫结构(图未示)。根据本发明实施例，各个穿硅通孔210、220其一端电连接至各个连接件10a，而另一端此时仍被埋在中介元件的本体中。
如图8所示，接着形成一第二模塑料50，使第二模塑料50覆盖住第一中介元件21及第二中介元件22。第二模塑料50可以填入介于中介元件与晶粒之间的间隙，并且围绕连接件10a。后续可以对第二模塑料50进行一固化工艺。第二模塑料50可以包含环氧树脂与二氧化硅填充剂的混和物，但并不限于此。后续可以再对第二模塑料50进行一研磨工艺或一抛光工艺，去除第二模塑料50的上部、部分的第一中介元件21及部分的第二中介元件22，显露出穿硅通孔210、220的另一端。
如图9所示，形成一重分布层(RDL)结构30。RDL结构30可以包含至少一金属层310与至少一介电层320。上述介电层320可包含有机材料，例如，聚亚酰胺(PI)，或者无机材料，例如氮化硅、氧化硅等，但不限于此。金属层310可包含铝、铜、钨、钛、氮化钛或类似的材料。在其它实施例中，RDL结构30可以包含多个金属层或多个层绕线。
根据本发明实施例，在第一中介元件21中包含TSV 210的电路及在第二中介元件22中包含TSV 220的电路可以经由至少一金属绕线(或架桥绕线)310a而彼此电连接。金属绕线310a跨过第一中介元件21及第二中介元件22之间的细缝200。在RDL结构30中可以形成多个开孔320a，显露出金属层310中的焊垫。
如图10所示，接着在开孔320a内形成接点510，例如锡球、球格矩阵(BGA)锡球、C4凸块、金属凸块或金属柱等，并电连接至金属绕线310a与金属层310。再对此晶圆级封装进行一晶圆切割工艺，将个别的半导体封装1彼此分离。举例来说，在进行晶圆切割工艺之前，可以将此晶圆级封装先贴合至一切割胶带(图未示)，其中接点510面朝向所述切割胶带且可以接触所述切割胶带。
请参阅图11至图13，其中图11是依据本发明另一实施例所绘示的具有三个中介元件的半导体封装的上视图，图12是沿着图11中切线III-III’所视的剖面示意图，图13是沿着图11中切线IV-IV’所视的剖面示意图。
如图11至图13所示，半导体封装2具有三个独立分离的中介元件：第一中介元件21、第二中介元件22及第三中介元件23。第一中介元件21、第二中介元件22及第三中介元件23可以具有相同的尺寸大小且是并列排列。根据本发明实施例，第一中介元件21、第二中介元件22及第三中介元件23是沿着参考x轴方向上平行排列。
根据本发明实施例，从上往下看时，第一中介元件21、第二中介元件22及第三中介元件23均为矩形，具有长度L及宽度W。根据本发明实施例，例如，长度L可以小于或等于32mm，宽度W可以小于或等于26mm，但不限于此。
在第一中介元件21与第二中介元件22之间，可以设有一连续的狭长细缝200a，在第二中介元件22与第三中介元件23之间，可以设有一连续的狭长细缝200b。通过细缝200a、200b，第一中介元件21、第二中介元件22及第三中介元件23彼此分离。
根据本发明实施例，第一中介元件21、第二中介元件22及第三中介元件23可以是由硅、玻璃或有机材料所构成。在不脱离本发明范畴下，中介元件也可以是由其它材料所构成。第一中介元件21、第二中介元件22及第三中介元件23可以在晶圆或矩阵型态下制造，并且可以包括有源、无源元件(图未示)或穿硅通孔210、220、230。
在第一中介元件21、第二中介元件22及第三中介元件23上以覆晶方式设置有一第一晶粒11及一第二晶粒12。根据本发明实施例，第一晶粒11与第二晶粒12位于共平面上。根据本发明实施例，第一晶粒11与第二晶粒12是沿着参考x轴方向上平行排列。虽然图中仅显示两个晶粒11及12，但应理解在其它实施例中，可以有更多的晶粒，例如3个或4个晶粒，被安装在图中的三个中介元件上。
根据本发明实施例，第一晶粒11是设置在第一中介元件21及第二中介元件22之间，且跨越细缝200a。根据本发明实施例，第二晶粒12是设置在第二中介元件22及第三中介元件23之间，且跨越细缝200b。从图12及图13中可看出，第一晶粒11是通过多个连接件110，例如焊锡凸块或金属凸块，电连接至第一中介元件21及第二中介元件22。第二晶粒12是通过多个连接件120，例如焊锡凸块或金属凸块，电连接至第二中介元件22及第三中介元件23。
根据本发明实施例，第一晶粒11及第二晶粒12被一第一模塑料40所围绕。根据本发明实施例，连接件110、连接件120、第一中介元件21、第二中介元件22及第三中介元件23则是被一第二模塑料50所包覆住。细缝200a、200b被第二模塑料50填满。根据本发明实施例，第一模塑料40及第二模塑料50可以具有彼此不相同的组成，而且可以在不同的温度下进行固化，但不限于此。
半导体封装2可以另包含一重分布层(RDL)结构30。RDL结构30可以包含至少一金属层310与至少一介电层320。上述介电层320可包含有机材料，例如，聚亚酰胺(polyimide，PI)，或者无机材料，例如氮化硅、氧化硅等，但不限于此。金属层310可包含铝、铜、钨、钛、氮化钛或类似的材料。需理解的是，在其它实施例中，RDL结构30可以包含复数金属层或复数层绕线。
根据本发明实施例，在第一中介元件21中包含TSV 210的电路及在第二中介元件22中包含TSV 220的电路可以经由至少一金属绕线(或架桥绕线)310a而彼此电连接。金属绕线310a跨过细缝200a。根据本发明实施例，在第二中介元件22中包含TSV 220的电路及在第三中介元件23中包含TSV230的电路可以经由至少一金属绕线(或架桥绕线)310b而彼此电连接。金属绕线310b跨过细缝200b。RDL结构30的金属绕线310a、金属绕线310b与金属层310可以传递第一晶粒11与第二晶粒22之间的信号。接点510，例如锡球、球格矩阵(BGA)锡球、C4凸块、金属凸块或金属柱等，可以被形成在RDL结构30的下表面上，并电连接至金属绕线310a、310b与金属层310。
请参阅图14至图16，其中图14是依据本发明另一实施例所绘示的具有两个中介元件的半导体封装的上视图，图15是沿着图14中切线V-V’所视的剖面示意图，图16是沿着图14中切线VI-VI’所视的剖面示意图。
如图14至图16所示，半导体封装3包含两个独立分离的中介元件：第一中介元件21及第二中介元件22。第一中介元件21及第二中介元件22可以具有相同的尺寸大小且并列排列。根据本发明实施例，第一中介元件21及第二中介元件22是沿着参考x轴方向上平行排列。根据本发明实施例，从上往下看时，第一中介元件21及第二中介元件22均为矩形。在第一中介元件21与第二中介元件22之间，设有一连续的狭长细缝200a。通过细缝200a，第一中介元件21与第二中介元件22彼此分离。
根据本发明实施例，第一中介元件21及第二中介元件22可以是由硅、玻璃或有机材料所构成。在不脱离本发明范畴下，中介元件也可以是由其它材料所构成。第一中介元件21及第二中介元件22可以在晶圆或矩阵型态下制造，并且可以包括有源、无源元件(图未示)或穿硅通孔210、220。
在第一中介元件21上以覆晶方式设置有一第一晶粒11，在第二中介元件22上以覆晶方式设置有一第二晶粒12。根据本发明实施例，第一晶粒11与第二晶粒12位于共平面上。根据本发明实施例，第一晶粒11与第二晶粒12是沿着参考x轴方向上平行排列。虽然图中仅显示两个晶粒11及12，但应理解在其它实施例中，可以有更多的晶粒，例如3个或4个晶粒，被安装在图中的两个中介元件上。
根据本发明实施例，第一晶粒11及第二晶粒12均不跨越细缝200a或与细缝200a重叠。从图15及图16中可看出，第一晶粒11是通过多个连接件110，例如焊锡凸块或金属凸块，电连接至第一中介元件21。第二晶粒12是通过多个连接件120，例如焊锡凸块或金属凸块，电连接至第二中介元件22。
根据本发明实施例，第一晶粒11及第二晶粒12被一第一模塑料40所围绕。根据本发明实施例，连接件110、连接件120、第一中介元件21、第二中介元件22则是被一第二模塑料50所包覆住。细缝200a被第二模塑料50填满。根据本发明实施例，第一模塑料40及第二模塑料50可以具有彼此不相同的组成，而且可以在不同的温度下进行固化，但不限于此。
半导体封装3可以另包含一重分布层(RDL)结构30。RDL结构30可以包含至少一金属层310与至少一介电层320。上述介电层320可包含有机材料，例如，聚亚酰胺(PI)，或者无机材料，例如氮化硅、氧化硅等，但不限于此。金属层310可包含铝、铜、钨、钛、氮化钛或类似的材料。需理解的是，在其它实施例中，RDL结构30可以包含多个金属层或多个层绕线。
根据本发明实施例，在第一中介元件21中包含TSV 210的电路及在第二中介元件22中包含TSV 220的电路可以经由至少一金属绕线(或架桥绕线)310a而彼此电连接。金属绕线310a跨过细缝200a。RDL结构30的金属绕线310a与金属层310可以传递第一晶粒11与第二晶粒22之间的信号。接点510，例如锡球、球格矩阵(BGA)锡球、C4凸块、金属凸块或金属柱等，可以被形成在RDL结构30的下表面上，并电连接至金属绕线310a与金属层310。
请参阅图17至图19，其中图17是依据本发明另一实施例所绘示的具有四个中介元件的半导体封装的上视图，图18是沿着图17中切线VII-VII’所视的剖面示意图，图19是沿着图17中切线VIII-VIII’所视的剖面示意图。
如图17至图19所示，半导体封装4包含四个独立分离的中介元件：第一中介元件21、第二中介元件22、第三中介元件23及第四中介元件24。上述四个中介元件可以具有相同的尺寸大小且并列排列。根据本发明实施例，上述四个中介元件可以分别位于一参考坐标的四个象限。根据本发明实施例，从上往下看时，上述四个中介元件均为矩形。
在第一中介元件21与第二中介元件22之间、在第三中介元件23与第四中介元件24之间，设有一连续的狭长细缝200a，其沿着参考y轴延伸。通过细缝200a，第一中介元件21与第二中介元件22彼此分离，第三中介元件23与第四中介元件24彼此分离。在第一中介元件21与第三中介元件23之间、在第二中介元件22与第四中介元件24之间，设有一连续的狭长细缝200b，其沿着参考x轴延伸。细缝200a与细缝200b交错。
根据本发明实施例，上述四个中介元件可以是由硅、玻璃或有机材料所构成。在不脱离本发明范畴下，中介元件也可以是由其它材料所构成。上述四个中介元件可以在晶圆或矩阵型态下制造，并且可以包括有源、无源元件(图未示)或穿硅通孔。
在第一中介元件21及第三中介元件23上，以覆晶方式设置有一第一晶粒11，且第一晶粒11与细缝200b重叠。在第二中介元件22及第四中介元件24上，以覆晶方式设置有一第二晶粒12，且第二晶粒12与细缝200b重叠。根据本发明实施例，第一晶粒11及第二晶粒12不会与细缝200a重叠。根据本发明实施例，第一晶粒11与第二晶粒12位于共平面上。根据本发明实施例，第一晶粒11与第二晶粒12是沿着参考x轴方向上平行排列。虽然图中仅显示两个晶粒11及12，但应理解在其它实施例中，可以有更多的晶粒，例如3个或4个晶粒，被安装在图中的中介元件上。
从图18及图19中可看出，第一晶粒11是通过多个连接件110，例如焊锡凸块或金属凸块，电连接至第一中介元件21及第三中介元件23。第二晶粒12是通过多个连接件120，例如焊锡凸块或金属凸块，电连接至第二中介元件22及第四中介元件24。
根据本发明实施例，第一晶粒11及第二晶粒12被一第一模塑料40所围绕。根据本发明实施例，连接件110、连接件120、第一至第四中介元件21～24则是被一第二模塑料50所包覆住。细缝200a、200b则是被第二模塑料50填满。根据本发明实施例，第一模塑料40及第二模塑料50可以具有彼此不相同的组成，而且可以在不同的温度下进行固化，但不限于此。
半导体封装4可以另包含一重分布层(RDL)结构30。RDL结构30可以包含至少一金属层310与至少一介电层320。上述介电层320可包含有机材料，例如，聚亚酰胺(PI)，或者无机材料，例如氮化硅、氧化硅等，但不限于此。金属层310可包含铝、铜、钨、钛、氮化钛或类似的材料。需理解的是，在其它实施例中，RDL结构30可以包含多个金属层或多个层绕线。
根据本发明实施例，在第一中介元件21中包含TSV 210的电路及在第二中介元件22中包含TSV 220的电路可以经由至少一金属绕线(或架桥绕线)310a而彼此电连接。金属绕线310a跨过细缝200a。RDL结构30的金属绕线310a与金属层310可以传递第一晶粒11与第二晶粒22之间的信号。接点510，例如锡球、球格矩阵(BGA)锡球、C4凸块、金属凸块或金属柱等，可以被形成在RDL结构30的下表面上，并电连接至金属绕线310a与金属层310。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (32)

1.一种半导体封装，其包括：
第一中介元件和与所述第一中介元件共平面的第二中介元件；
细缝，其位于所述第一中介元件与所述第二中介元件之间；
第一晶粒，其安装在所述第一中介元件与所述第二中介元件上，所述第一晶粒包括第一连接件，所述第一连接件直接从所述第一晶粒的表面延伸至所述第一中介元件与所述第二中介元件中的至少一个的对表面上且将所述第一晶粒电连接至所述第一中介元件与所述第二中介元件中的所述至少一个上；以及
重分布层RDL结构，其设于所述第一中介元件与所述第二中介元件的下表面，其电连接所述第一中介元件与所述第二中介元件，其中所述重分布层RDL结构包括至少一架桥绕线，所述至少一架桥绕线跨越所述细缝以电连接所述第一中介元件与所述第二中介元件。
2.根据权利要求1所述的半导体封装，其中所述重分布层RDL结构包括至少一金属层与至少一介电层，其中所述金属层包括所述至少一架桥绕线。
3.根据权利要求2所述的半导体封装，其进一步包括接点，所述接点位于所述重分布层RDL结构的下表面以电连接所述金属层。
4.根据权利要求3所述的半导体封装，其中所述接点包括球格矩阵、控制崩溃芯片接合凸块、金属凸块或金属柱。
5.根据权利要求1所述的半导体封装，其进一步包括第二晶粒，其安装在所述第一中介元件和所述第二中介元件上，所述第二晶粒包括第二连接件，所述第二连接件直接从所述第二晶粒的表面延伸至所述第一中介元件与所述第二中介元件中的至少一个的对表面上且将所述第二晶粒电连接至所述第一中介元件与所述第二中介元件中的所述至少一个上。
6.根据权利要求5所述的半导体封装，其中所述第一连接件与所述第二连接件包括焊锡凸块或金属凸块。
7.根据权利要求5所述的半导体封装，其进一步包括第一模塑料，所述第一模塑料围绕所述第一晶粒和所述第二晶粒。
8.根据权利要求7所述的半导体封装，其进一步包括第二模塑料，所述第二模塑料包覆所述第一连接件、所述第二连接件、所述第一中介元件和所述第二中介元件。
9.根据权利要求8所述的半导体封装，其中所述第一模塑料和所述第二模塑料具有彼此不同的组成。
10.根据权利要求8所述的半导体封装，其中所述细缝被所述第二模塑料填满。
11.根据权利要求8所述的半导体封装，其中所述第一模塑料和所述第二模塑料之间的界面与所述第一晶粒和所述第二晶粒的有源面齐平。
12.根据权利要求1所述的半导体封装，其进一步包括第二晶粒，及与所述第一中介元件和所述第二中介元件共平面的第三中介元件；以及
细缝，其位于所述第二中介元件与所述第三中介元件之间；
所述第二晶粒安装在所述第二中介元件与所述第三中介元件上，所述第二晶粒包括第二连接件，所述第二连接件直接从所述第二晶粒的表面延伸至所述第二中介元件和所述第三中介元件中的至少一个的对表面上且将所述第二晶粒电连接至所述第二中介元件和所述第三中介元件中的所述至少一个上；
其中设于所述第一中介元件与所述第二中介元件的下表面的所述重分布层RDL结构，其进一步设于所述第三中介元件的下表面，其电连接所述第二中介元件与所述第三中介元件。
13.根据权利要求12所述的半导体封装，其中所述重分布层RDL结构包括至少另一架桥绕线，所述至少另一架桥绕线跨越所述第二中介元件与所述第三中介元件之间的所述细缝以电连接所述第二中介元件与所述第三中介元件。
14.根据权利要求1所述的半导体封装，其进一步包括第二晶粒，及与所述第一中介元件和所述第二中介元件共平面的第三中介元件和第四中介元件；以及
细缝，其位于所述第一中介元件、所述第二中介元件、所述第三中介元件和第四中介元件中的每两者之间；
所述第二晶粒安装在所述第三中介元件与所述第四中介元件上，所述第二晶粒包括第二连接件，所述第二连接件直接从所述第二晶粒的表面延伸至所述第三中介元件与所述第四中介元件中的至少一个的对表面上且将所述第二晶粒电连接至所述第三中介元件与所述第四中介元件中的所述至少一个上。
15.根据权利要求14所述的半导体封装，其中所述重分布层RDL结构包括至少另一架桥绕线，所述至少另一架桥绕线跨越所述第三中介元件与所述第四中介元件之间的所述细缝以电连接所述第三中介元件与所述第四中介元件。
16.一种制造半导体封装的方法，所述方法包括：
将第一中介元件和第二中介元件放置成与所述第一中介元件和所述第二中介元件之间的细缝共平面关系；
将第一晶粒安装在所述第一中介元件与所述第二中介元件上；
用第一连接件将所述第一晶粒电连接至所述第一中介元件和所述第二中介元件中的至少一个上，所述第一连接件直接从所述第一晶粒的表面延伸至所述第一中介元件和所述第二中介元件中的所述至少一个的对表面上；
将重分布层RDL结构设于所述第一中介元件和所述第二中介元件的下表面上，以电连接所述第一中介元件与所述第二中介元件；及
设置所述RDL结构使其包括至少一架桥绕线，所述至少一架桥绕线跨越所述细缝以电连接所述第一中介元件与所述第二中介元件。
17.根据权利要求16所述的方法，其进一步包括设置所述重分布层RDL结构使其包括至少一金属层和至少一介电层，所述金属层包括跨越所述细缝的所述至少一架桥绕线。
18.根据权利要求17所述的方法，其进一步包括在所述重分布层RDL结构的下表面上提供接点以电连接至所述金属层。
19.根据权利要求18所述的方法，其进一步包括提供球格矩阵、控制崩溃芯片接合凸块、金属凸块或金属柱形式的所述接点。
20.根据权利要求16所述的方法，其进一步包括将第二晶粒安装在所述第一中介元件与所述第二中介元件上，且用第二连接件将所述第二晶粒电连接至所述第一中介元件与所述第二中介元件中的至少一个上，所述第二连接件直接从所述第二晶粒的表面延伸至所述第一中介元件和所述第二中介元件中的所述至少一个的对表面上。
21.根据权利要求20所述的方法，其中分别用所述第一连接件和所述第二连接件将所述第一晶粒和所述第二晶粒电连接至所述第一中介元件和所述第二中介元件中的至少一个上，包括用焊锡凸块或金属凸块将所述第一晶粒与所述第二晶粒连接至所述第一中介元件和所述第二中介元件中的至少一个上。
22.根据权利要求20所述的方法，其进一步包括用第一模塑料围绕所述第一晶粒和所述第二晶粒。
23.根据权利要求22所述的方法，其进一步包括用第二模塑料包覆所述第一连接件、所述第二连接件、所述第一中介元件和所述第二中介元件。
24.根据权利要求23所述的方法，其进一步包括提供具有彼此不同组成的所述第一模塑料和所述第二模塑料。
25.根据权利要求23所述的方法，其进一步包括用所述第二模塑料填满所述细缝。
26.根据权利要求23所述的方法，其进一步包括在所述第一模塑料和所述第二模塑料之间形成与所述第一晶粒和所述第二晶粒的有源面齐平的界面。
27.根据权利要求16所述的方法，其进一步包括：
将第三中介元件放置成与所述第一中介元件和所述第二中介元件共平面关系，且在所述第二中介元件和所述第三中介元件之间具有细缝；以及
将第二晶粒安装在所述第二中介元件与所述第三中介元件上，且用第二连接件将所述第二晶粒电连接至所述第二中介元件和所述第三中介元件中的至少一个上，所述第二连接件直接从所述第二晶粒的表面延伸至所述第二中介元件和所述第三中介元件中的所述至少一个的对表面上，其中：
将重分布层RDL结构设于所述第一中介元件和所述第二中介元件的下表面上以电连接所述第一中介元件与所述第二中介元件的步骤进一步包括将所述RDL结构设于所述第三中介元件的下表面上，以电连接所述第二中介元件与所述第三中介元件。
28.根据权利要求27所述的方法，其进一步包括用所述重分布层RDL结构的至少另一架桥绕线跨越所述第二中介元件与所述第三中介元件之间的所述细缝以电连接所述第二中介元件与所述第三中介元件。
29.根据权利要求16所述的方法，其进一步包括：
将第三中介元件和第四中介元件放置成与所述第一中介元件和所述第二中介元件共平面关系，且所述第一中介元件、所述第二中介元件、所述第三中介元件和所述第四中介元件中的每两者之间具有细缝；以及
将第二晶粒安装在所述第三中介元件和所述第四中介元件上，且用第二连接件将所述第二晶粒电连接至所述第三中介元件与所述第四中介元件中的至少一个上，所述第二连接件直接从所述第二晶粒的表面延伸至所述第三中介元件和所述第四中介元件中的所述至少一个的对表面上。
30.根据权利要求29所述的方法，其进一步包括用所述重分布层RDL结构的至少另一架桥绕线跨越所述第三中介元件与所述第四中介元件之间的所述细缝以电连接所述第三中介元件与所述第四中介元件。
31.一种半导体封装，其包括：
第一中介元件及与所述第一中介元件共平面的第二中介元件；
细缝，其位于所述第一中介元件与所述第二中介元件之间；
第一晶粒，其安装在所述第一中介元件上，且包括第一连接件，所述第一连接件直接在所述第一晶粒和所述第一中介元件的对表面之间延伸且将所述第一晶粒电连接至所述第一中介元件；
第二晶粒，其安装在所述第二中介元件上，且包括第二连接件，所述第二连接件直接在所述第二晶粒和所述第二中介元件的对表面之间延伸且将所述第二晶粒电连接至所述第二中介元件；以及
重分布层RDL结构，其设于所述第一中介元件和所述第二中介元件的下表面上，其电连接所述第一中介元件与所述第二中介元件，其中所述重分布层RDL结构包括至少一架桥绕线，所述至少一架桥绕线跨越所述第一中介元件与所述第二中介元件之间的所述细缝以电连接所述第一中介元件与所述第二中介元件。
32.一种制造半导体封装的方法，所述方法包括：
将第一中介元件和第二中介元件放置成与所述第一中介元件和所述第二中介元件之间的细缝共平面关系；
将第一晶粒安装在所述第一中介元件上，且用第一连接件将所述第一晶粒电连接至所述第一中介元件，所述第一连接件直接在所述第一晶粒和所述第一中介元件的对表面之间延伸；
将第二晶粒安装在所述第二中介元件上，且用第二连接件将所述第二晶粒电连接至所述第二中介元件，所述第二连接件直接在所述第二晶粒和所述第二中介元件的对表面之间延伸；
将重分布层RDL结构设于所述第一中介元件与所述第二中介元件的下表面上，以电连接所述第一中介元件与所述第二中介元件；以及
用所述重分布层RDL结构的至少一架桥绕线跨越所述第一中介元件与所述第二中介元件之间的所述细缝以电连接所述第一中介元件与所述第二中介元件。
CN201810730421.8A 2016-04-14 2017-02-15 具有多个共面中介元件的半导体封装 Active CN108807307B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/098,341 2016-04-14
US15/098,341 US9721923B1 (en) 2016-04-14 2016-04-14 Semiconductor package with multiple coplanar interposers
CN201710082023.5A CN107301978B (zh) 2016-04-14 2017-02-15 具有多个共面中介元件的半导体封装

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710082023.5A Division CN107301978B (zh) 2016-04-14 2017-02-15 具有多个共面中介元件的半导体封装

Publications (2)

Publication Number Publication Date
CN108807307A CN108807307A (zh) 2018-11-13
CN108807307B true CN108807307B (zh) 2023-02-28

Family

ID=59382651

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810730421.8A Active CN108807307B (zh) 2016-04-14 2017-02-15 具有多个共面中介元件的半导体封装
CN201710082023.5A Active CN107301978B (zh) 2016-04-14 2017-02-15 具有多个共面中介元件的半导体封装

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710082023.5A Active CN107301978B (zh) 2016-04-14 2017-02-15 具有多个共面中介元件的半导体封装

Country Status (3)

Country Link
US (3) US9721923B1 (zh)
CN (2) CN108807307B (zh)
TW (2) TWI689068B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721923B1 (en) * 2016-04-14 2017-08-01 Micron Technology, Inc. Semiconductor package with multiple coplanar interposers
US9859245B1 (en) 2016-09-19 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with bump and method for forming the same
US10403599B2 (en) * 2017-04-27 2019-09-03 Invensas Corporation Embedded organic interposers for high bandwidth
US11217555B2 (en) * 2017-09-29 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Aligning bumps in fan-out packaging process
TWI638410B (zh) * 2017-11-14 2018-10-11 蔡宜興 降低封裝基板翹曲的方法及半成品結構
US10504824B1 (en) 2018-09-21 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
KR102577265B1 (ko) 2018-12-06 2023-09-11 삼성전자주식회사 반도체 패키지
KR20200092566A (ko) * 2019-01-25 2020-08-04 에스케이하이닉스 주식회사 브리지 다이를 포함한 반도체 패키지
US11569172B2 (en) * 2019-08-08 2023-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
DE102020115288A1 (de) * 2019-08-08 2021-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen und herstellungsverfahren

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP4343044B2 (ja) * 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
TWI256092B (en) * 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
US20080237855A1 (en) * 2007-03-28 2008-10-02 Powertech Technology Inc. Ball grid array package and its substrate
US8350382B2 (en) * 2007-09-21 2013-01-08 Infineon Technologies Ag Semiconductor device including electronic component coupled to a backside of a chip
EP2359669A1 (en) * 2008-11-11 2011-08-24 Pv Powered, Inc. Solar inverter cabinet architecture
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8383457B2 (en) * 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8237278B2 (en) 2009-11-16 2012-08-07 International Business Machines Corporation Configurable interposer
KR20110085481A (ko) * 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지
US8274149B2 (en) * 2010-03-29 2012-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a buffer structure and method of fabricating the same
US9082869B2 (en) * 2010-09-14 2015-07-14 Terapede Systems, Inc. Apparatus and methods for high-density chip connectivity
US20130082383A1 (en) * 2011-10-03 2013-04-04 Texas Instruments Incorporated Electronic assembly having mixed interface including tsv die
US8704364B2 (en) * 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
KR101904926B1 (ko) * 2012-05-04 2018-10-08 에스케이하이닉스 주식회사 반도체 패키지
US9006908B2 (en) * 2012-08-01 2015-04-14 Marvell Israel (M.I.S.L) Ltd. Integrated circuit interposer and method of manufacturing the same
US9337120B2 (en) 2012-08-17 2016-05-10 Cisco Technology, Inc. Multi-chip module with multiple interposers
CN104051399B (zh) * 2013-03-15 2018-06-08 台湾积体电路制造股份有限公司 晶圆级芯片尺寸封装中间结构装置和方法
US8748245B1 (en) * 2013-03-27 2014-06-10 Io Semiconductor, Inc. Semiconductor-on-insulator integrated circuit with interconnect below the insulator
US9379090B1 (en) * 2015-02-13 2016-06-28 Qualcomm Incorporated System, apparatus, and method for split die interconnection
US9576933B1 (en) * 2016-01-06 2017-02-21 Inotera Memories, Inc. Fan-out wafer level packaging and manufacturing method thereof
US9721923B1 (en) * 2016-04-14 2017-08-01 Micron Technology, Inc. Semiconductor package with multiple coplanar interposers
US10643943B2 (en) * 2018-06-25 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, package-on-package structure and manufacturing method thereof

Also Published As

Publication number Publication date
US9721923B1 (en) 2017-08-01
US20170323866A1 (en) 2017-11-09
TWI689068B (zh) 2020-03-21
CN107301978B (zh) 2018-08-03
TW201820566A (zh) 2018-06-01
CN107301978A (zh) 2017-10-27
CN108807307A (zh) 2018-11-13
US10529689B2 (en) 2020-01-07
US20190378818A1 (en) 2019-12-12
TWI619216B (zh) 2018-03-21
US11469210B2 (en) 2022-10-11
TW201737446A (zh) 2017-10-16

Similar Documents

Publication Publication Date Title
CN108807307B (zh) 具有多个共面中介元件的半导体封装
US11637084B2 (en) Semiconductor package having a through intervia through the molding compound and fan-out redistribution layers disposed over the respective die of the stacked fan-out system-in-package
US11152344B2 (en) Integrated circuit package and methods of forming same
TWI670778B (zh) 封裝結構及其形成方法
US10319699B2 (en) Chip package having die structures of different heights
TWI615932B (zh) 半導體封裝及其製作方法
US9607967B1 (en) Multi-chip semiconductor package with via components and method for manufacturing the same
US9437583B1 (en) Package-on-package assembly and method for manufacturing the same
TWI578481B (zh) 封裝上封裝構件及其製作方法
TWI631676B (zh) 電子封裝件及其製法
US9818720B2 (en) Structure and formation method for chip package
US8922005B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
TWI831969B (zh) 半導體結構及其製造方法
TW201715676A (zh) 堆疊式積體電路結構
US11145633B2 (en) Semiconductor package and manufacturing method thereof
CN111710664A (zh) 半导体装置
CN113380727A (zh) 包括虚设晶粒的微电子器件
CN112864109A (zh) 半导体封装件
US9847320B2 (en) Semiconductor structure and method of fabricating the same
TWI777732B (zh) 半導體裝置封裝以及形成半導體裝置封裝的方法
KR20210042212A (ko) 반도체 패키지
CN107301981B (zh) 集成的扇出型封装件以及制造方法
US20220319944A1 (en) Semiconductor package and method of manufacturing semiconductor package
TWI575691B (zh) 柱頂互連（ｐｔｉ）之半導體封裝構造
KR102644598B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant