CN204720440U - 无基板超薄单层电镀封装结构 - Google Patents
无基板超薄单层电镀封装结构 Download PDFInfo
- Publication number
- CN204720440U CN204720440U CN201520420983.4U CN201520420983U CN204720440U CN 204720440 U CN204720440 U CN 204720440U CN 201520420983 U CN201520420983 U CN 201520420983U CN 204720440 U CN204720440 U CN 204720440U
- Authority
- CN
- China
- Prior art keywords
- pin
- dao
- chip
- product
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型涉及一种无基板超薄单层电镀封装结构，它包括基岛和引脚，所述基岛正面通过导电或不导电粘结物质设置有芯片，所述芯片正面与引脚正面之间用金属线相连接，所述基岛外围的区域、基岛和引脚之间的区域、基岛和引脚上部的区域以及芯片和金属线外均包封有塑封料，在所述基岛和引脚的背面分别设置有外露基岛和外管脚，在所述外露基岛和外管脚之间以及外侧区域涂覆有绝缘材料。在制程工艺中，设计使产品的引脚之间或引脚与基岛之间镀上金属联筋，供后续引脚与基岛电镀的导电作用，供后续管脚电镀的导电作用，增加产品管脚的结构强度，保护内部线路，提高产品的密封性能，保证产品的可靠性，实现超薄封装。
Description
技术领域
本发明涉及一种无基板超薄单层电镀封装结构。属于集成电路封装领域。
背景技术
集成电路封装目前一直朝着微小型化的发展趋势前进，其中一专利申请号201310445536.X，专利名称为一种AAQFN框架产品无铜扁平封装件及其制作工艺，介绍了一种新型的封装结构，由引线框架上面电镀银层形成线路层，芯片直接电性连接镀银线路层，除去多余的引线框架，背面涂覆绿油，完成较薄的封装体结构。
然而上述封装结构存在以下不足和缺陷：
1、产品外露管脚镀层为银，不能较好聚锡上板。
2、管脚的材质是单层银，银层结构较软，经过焊线制程，银层容易被破坏，从而引线可能会外露，影响产品的可靠性。
3、银层较薄，完成封装后产品密封性能差，水气可以从芯片与管脚处进入，影响产品的可靠性。
发明内容
本发明的目的在于克服上述不足，提供一种无基板超薄单层电镀封装结构，先在基板上镀银或其他可用金属，镀出所需要的内部线路层，为了保证后续电镀的导电性，这些线路用联筋的方式进行联接，基板正面完成芯片封装后去除基板，最后进行塑封体背面电镀及处理形成外接线路，可以保护内部线路层，从而提高产品的封装可靠性和密封性。
本发明的目的是这样实现的： 一种无基板超薄单层电镀封装结构，包括基岛和引脚，基岛正面通过导电或不导电粘结物质设置有芯片，所述芯片正面与引脚正面之间用金属线相连接，所述基岛外围的区域、基岛和引脚之间的区域、基岛和引脚上部的区域以及芯片和金属线外均包封有塑封料，在所述基岛和引脚的背面分别设置有外露基岛和外管脚，在所述外露基岛和外管脚之间以及外侧区域涂覆有绝缘材料。
与现有技术相比，本发明的有益效果是：
1、在制程工艺中，设计使产品的引脚之间或引脚与基岛之间镀上金属联筋，供后续引脚与基岛电镀的导电作用；
2、完成封装后对产品引脚与基岛背面进行二次电镀，不仅增强了产品引脚与基岛的结构强度，而且可以保护引脚内部线路，提高产品的密封性能，保证产品的可靠性。
3、产品引脚可以根据产品功能需要进行线宽线距的灵活布线，而外管脚与外露基岛可以根据客户上板需求做成各种所需形状，从而整个产品的设计更加灵活，可以适应于大部分市场的需求。
附图说明
图1为本发明一种无基板超薄单层电镀封装结构的结构示意图。
图2为本发明一种无基板超薄单层电镀封装结构的另一种形式的结构示意图。
其中：
基岛1、引脚2、芯片3、金属线4、塑封料5、外露基岛6、外管脚7、绝缘材料8。
具体实施方式
参见图1—图2，本发明涉及一种无基板超薄单层电镀封装结构，包括基岛1和引脚2，所述基岛1正面通过导电或不导电粘结物质设置有芯片3，所述芯片3正面与引脚2正面之间用金属线4相连接，所述基岛1外围的区域、基岛1和引脚2之间的区域、基岛1和引脚2上部的区域以及芯片3和金属线4外均包封有塑封料5，在所述基岛1和引脚2的背面分别设置有外露基岛6和外管脚7，在所述外露基岛6和外管脚7之间以及外侧区域涂覆有绝缘材料8。
Claims (1)
1.一种无基板超薄单层电镀封装结构，其特征在于它包括基岛（1）和引脚（2），所述基岛（1）正面通过导电或不导电粘结物质设置有芯片（3），所述芯片（3）正面与引脚（2）正面之间用金属线（4）相连接，所述基岛（1）外围的区域、基岛（1）和引脚（2）之间的区域、基岛（1）和引脚（2）上部的区域以及芯片（3）和金属线（4）外均包封有塑封料（5），在所述基岛（1）和引脚（2）的背面分别设置有外露基岛（6）和外管脚（7），在所述外露基岛（6）和外管脚（7）之间以及外侧区域涂覆有绝缘材料（8）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520420983.4U CN204720440U (zh) | 2015-06-18 | 2015-06-18 | 无基板超薄单层电镀封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520420983.4U CN204720440U (zh) | 2015-06-18 | 2015-06-18 | 无基板超薄单层电镀封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204720440U true CN204720440U (zh) | 2015-10-21 |
Family
ID=54319416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520420983.4U Active CN204720440U (zh) | 2015-06-18 | 2015-06-18 | 无基板超薄单层电镀封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204720440U (zh) |
-
2015
- 2015-06-18 CN CN201520420983.4U patent/CN204720440U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103824836B (zh) | 半导体承载元件及半导体封装件 | |
| CN110010560A (zh) | 半导体装置及制造半导体装置的方法 | |
| CN104779220A (zh) | 一种芯片封装结构及其制造方法 | |
| CN105720034B (zh) | 引线框架、半导体装置 | |
| CN104916606B (zh) | 半导体装置及其制造方法 | |
| KR20150009668A (ko) | 반도체 패키지 및 그 제조 방법 | |
| US9713252B2 (en) | Ceramic insulator for electronic packaging and method for fabricating the same | |
| CN103050467B (zh) | 封装结构及其制造方法 | |
| CN106298743B (zh) | 具有屏蔽效果的封装结构及其制作方法 | |
| CN206584922U (zh) | 预包封无导线可电镀引线框架封装结构 | |
| CN102569242B (zh) | 整合屏蔽膜的半导体封装件及其制造方法 | |
| TW201131673A (en) | Quad flat no-lead package and method for forming the same | |
| CN104505375A (zh) | 半导体封装结构 | |
| CN105097758A (zh) | 衬底、其半导体封装及其制造方法 | |
| JP6683542B2 (ja) | 電磁シールドを備えた半導体装置の製造方法 | |
| CN104966709B (zh) | 封装基板及其制作方法 | |
| TWI661509B (zh) | 晶片封裝方法及晶片封裝結構 | |
| CN101131978A (zh) | 集成电路封装构造及其使用的多层导线架 | |
| CN204720440U (zh) | 无基板超薄单层电镀封装结构 | |
| CN107342354A (zh) | 一种ic封装工艺 | |
| CN108364928B (zh) | 一种集成电路封装结构及其加工方法 | |
| CN105355567A (zh) | 双面蚀刻水滴凸点式封装结构及其工艺方法 | |
| CN105023849A (zh) | 无基板单层电镀封装结构及其制作方法 | |
| TW200849419A (en) | Semiconductor package and method for fabricating the same | |
| CN106486382B (zh) | 封装基板、封装结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |