CN203911749U - 包括开关元件、整流元件和电荷存储元件的电路 - Google Patents

包括开关元件、整流元件和电荷存储元件的电路 Download PDF

Info

Publication number
CN203911749U
CN203911749U CN201420082316.5U CN201420082316U CN203911749U CN 203911749 U CN203911749 U CN 203911749U CN 201420082316 U CN201420082316 U CN 201420082316U CN 203911749 U CN203911749 U CN 203911749U
Authority
CN
China
Prior art keywords
terminal
current
electrode
switch element
carrying electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201420082316.5U
Other languages
English (en)
Inventor
G·H·罗切尔特
C·卡斯蒂尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN203911749U publication Critical patent/CN203911749U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

一种包括开关元件、整流元件和电荷存储元件的电路可包括一对开关元件，所述开关元件具有电连接到电源端子的端子，且具有电连接到输出端子的其它端子。所述电路可包括整流元件和一个或多个电荷存储元件。所述电路可用作降压转换器。所述整流元件和电荷存储元件可帮助减少在正常操作期间所述电路的输出端子处的振铃，且减小在开关操作期间超过所述电路内的开关元件的载流电极之间的击穿电压的可能性。

Description

包括开关元件、整流元件和电荷存储元件的电路
技术领域
本实用新型涉及包括开关元件、整流元件和电荷存储元件的电路。
背景技术
绝缘栅场效应晶体管（IGFET）是常见类型的功率开关设备。IGFET可被连接以提供开关电路，如图1中的开关电路100，其允许输出电压大体上处在电源102的较高电压或较低电压。两个n沟道IGFET122和124被连接使得IGFET122的漏极电连接到电源102的正极端子，且IGFET124的源极被电连接到电源102的负极端子。IGFET122的源极和IGFET124的漏极电连接到提供Vout的输出端子。IGFET122和124的栅极电连接到提供Vin1和Vin2的输入端子。
输入端子控制开关电路100。理想地，当IGFET122和124的状态被切换使得IGFET122开启且IGFET124关闭时，在输出端子处没有任何电压过冲，电压下冲，或振铃（过冲电压与下冲电压之间振荡）的情况下，Vout将立即为电源102的正极端子的电压。理想地，当IGFET122与124的状态被切换使得IGFET122关闭且IGFET124开启时，在输出端子处没有任何电压过冲、电压下冲或振铃（过冲电压与下冲电压之间振荡）的情况下，Vout将立即为电源102的负极端子的电压。
切换电路100不是理想的且在IGFET122的源极、IGFET124的漏极与输出端子Vout之间具有寄生特性，虽然这三者彼此电连接。寄生特性可被模拟为寄生元件，如寄生电阻和寄生电感，其在图中的虚线框内表示。在开关电路100中，寄生特性用在IGFET122的源极与输出端子之间串联连接的寄生电阻132和寄生电感134模拟。如随后将在本说明书中讨论，寄生特性可在输出节点处导致振铃，其可包括可超过IGFET124的漏极到源极击穿电压的显著电压过冲，损害耦接到输出端子的负载（未图示）或另外的不利影响。
实用新型内容
本实用新型提供了一种电路，其特征在于包括：第一开关元件，其具有第一载流电极和第二载流电极；第二开关元件，其具有第一载流电极和第二载流电极，其中所述第二开关元件的所述第一载流电极耦接到所述第一开关元件的所述第二载流电极；第一整流元件，其具有阳极和阴极，其中所述第一整流元件的所述阳极耦接到所述第一开关元件的所述第二载流电极，且所述第一整流元件的所述阴极耦接到所述第一开关元件的所述第一载流电极；第二整流元件，其具有阳极和阴极，其中所述第二整流元件的所述阳极耦接到所述第二开关元件的所述第二载流电极，且所述第二整流元件的所述阴极耦接到所述第二开关元件的所述第一载流电极；和第一电荷存储元件，其具有第一端子和第二端子，其中所述第一电荷存储元件的所述第一端子耦接到所述第一整流元件的所述阴极，且所述第一电荷存储元件的所述第二端子耦接到所述第二开关元件的所述第二载流电极。
根据一方面，本实用新型的特征在于进一步包括：第二电荷存储元件，其具有第一端子和第二端子，其中所述第二电荷存储元件的所述第一端子耦接到所述第一开关元件的所述第一载流电极，且其中所述第二电荷存储元件的所述第二端子耦接到所述第二整流元件的所述阳极。
根据一方面，本实用新型的特征在于所述第一整流元件、所述第二整流元件或所述第一整流元件和第二整流元件的每个包括肖特基二极管或pn结二极管。
根据一方面，本实用新型的特征在于所述第一整流元件、所述第二整流元件或所述第一整流元件和第二整流元件的每个包括并联电连接的肖特基二极管和pn结二极管；所述第一整流元件具有不大于所述第一开关元件的漏极到源极击穿电压约2.0倍的击穿电压；且所述第二整流元件具有不大于所述第二开关元件的漏极到源极击穿电压约2.0倍的击穿电压。
根据一方面，本实用新型的特征在于所述第一开关元件是包括栅极的绝缘栅场效应晶体管，其中所述第一开关元件的所述第一载流电极是漏极，且所述第一晶体管的所述第二载流电极是源极；且所述第二开关元件是包括栅极的另一绝缘栅场效应晶体管，其中所述第二开关元件的所述第一载流电极是漏极，且所述第二开关元件的所述第二载流电极是源极。
本实用新型提供了一种电路，其特征在于包括：高侧晶体管，其具有第一载流电极和第二载流电极；低侧晶体管，其具有第一载流电极和第二载流电极，其中所述低侧晶体管的所述第一载流电极耦接到所述高侧晶体管的所述第二载流电极；整流元件，其具有阳极和阴极，其中所述整流元件的所述阳极耦接到所述高侧晶体管的所述第二载流电极，且所述整流元件的所述阴极耦接到所述高侧晶体管的所述第一载流电极；和电荷存储元件，其具有第一端子和第二端子，其中所述电荷存储元件的所述第一端子耦接到所述高侧晶体管的所述第一载流电极，且所述电荷存储元件的所述第二端子耦接到所述低侧晶体管的所述第二载流电极。
根据一方面，本实用新型的特征在于所述电荷存储元件包括电容器并且具有电容，所述高侧晶体管、所述低侧晶体管或所述高侧晶体管和低侧晶体管的每个具有在其对应的第一载流电极与第二载流电极之间的电容，且所述电容与其对应的第一载流电极和第二载流电极之间的电容的比率是至少1.5:1。
根据一方面，本实用新型的特征在于所述整流元件包括并联电连接的肖特基二极管和pn二极管。
根据一方面，本实用新型的特征在于所述整流元件具有不大于所述高侧晶体管的漏极到源极击穿电压约2.0倍的击穿电压。
本实用新型提供了一种开关电路，其特征在于包括：高侧晶体管，其具有源极、栅极和漏极，其中：所述高侧晶体管的所述漏极电连接到第一电源端子；所述高侧晶体管的所述栅极电连接到所述开关电路的第一输入；且所述高侧晶体管的所述源极电连接到所述开关电路的输出端子；低侧晶体管，其具有源极、栅极和漏极，其中：所述低侧晶体管的所述漏极电连接到所述输出端子；所述低侧晶体管的所述栅极电连接到所述开关电路的第二输入；和所述低侧晶体管的所述源极电连接到第二电源端子；第一肖特基二极管，其具有阳极和阴极，其中所述第一肖特基二极管的所述阳极电连接到所述输出端子，且所述第一肖特基二极管的所述阴极电连接到所述第一电源端子；第二肖特基二极管，其具有阳极和阴极，其中所述第二肖特基二极管的所述阳极电连接到所述第二电源端子，且所述肖特基二极管的所述阴极电连接到所述输出端子；第一电容器，其具有第一端子和第二端子，其中所述第一电容器的所述第一端子电连接到所述第一电源端子，且所述第一电容器的所述第二端子电连接到所述第二电源端子；和第二电容器，其具有第一端子和第二端子，其中所述第二电容器的所述第一端子电连接到所述第一电源端子，且所述第二电容器的所述第二端子电连接到所述第二电源端子，其中：所述第一电容器和第二电容器的每个具有在约1.5nF至约40nF的范围内的电容；以及所述第一肖特基二极管和第二肖特基二极管的每个具有不大于所述低侧晶体管和高侧晶体管的每个的漏极到源极击穿电压约2.0倍的击穿电压。
附图说明
实施方案通过举例来图示，且不在附图中受限制。
图1包括开关电路的图（现有技术）。
图2包括根据实施方案的电路的图。
图3包括根据特定实施方案的图2中的电路的图，其具有特定电路元件。
图4包括图3的电路的图，其中寄生特性用寄生电路元件表示。
图5包括图示根据图1和图4的电路在输出端子处的电压从相对低电压改变到相对高电压之后的输出电压的图。
技术人员了解到，图中的元件为简单和清楚起见而图示，且不一定按比例绘制。例如，图中元件的一些尺寸可相对于其它元件夸大，以帮助改善对本实用新型实施方案的理解。另外，为概念的简单起见，由单个电路元件表示的一些结构可实际上对应于串联、并联或以某些其它串联和并联组合连接的多个物理元件。
具体实施方式
与图结合的下文描述被提供来帮助理解本文中公开的教导。下文的讨论将关注教导的特定实施和实施方案。提供这种关注来帮助描述所述教导，且不应被解译为对本教导的范畴或适用性的限制。然而，本申请中当然可利用其它教导。
如本文中所使用，术语“耦接”意在意味着两个或多个电子组件、电路、系统或（1）至少一个电子组件、（2）至少一个电路、或（3）至少一个系统的任何组合以信号（例如，电流，电压或光学信号）可从一个传递到另一个的这样一种方式的连接、链接或关联。“耦接”的非限制性实例可包括在电子组件、电路之间的电连接或具有在其间连接的开关（例如，晶体管）的电子组件，或类似物。
关于电子组件、电路或其部分的术语“电连接”意在意味着所述两个或多个电子组件、电路或至少一个电子组件和至少一个电路的任何组合不具有位于其间的任何干预电子组件。寄生电阻、寄生电容、寄生电感或其任何组合就本定义的目的而言不被考虑为电子组件。在一个实施方案中，当电子组件彼此被电短路且位于大体上相同电压时，电子组件被电连接。
术语“正常操作”和“正常操作状态”指电子组件或设备处在被设计来操作的条件下。所述条件可从关于电压、电流、电容、电阻或其它电气条件的数据表或其它信息而获得。因此，正常操作不包括操作远超过其设计限制的电子组件或设备。
术语“功率晶体管”意在意味着能够当场效应或双极晶体管处于关闭状态时在场效应晶体管的漏极与源极之间或在双极晶体管的集电极与发射极之间维持至少10V差异的晶体管。
术语“包括”（comprises,comprising,includes,including）、“具有”（has,having）或其任何其它变化意在覆盖非排他性包括。例如，包括特征列表的方法、物品或装置不一定仅限于那些特征，而是可包括没有明确列出或这种方法、物品或装置所固有的其它特征。此外，除非明确相反地陈述，否则“或”指的是包含性的或且并非指排他性的或。例如，条件A或B被以下项的任何一个所满足：A为真（或存在）且B为假（或不存在），A为假（或不存在）且B为真（或存在），且A和B两者都为真（或存在）。
另外，使用“一个”（a或an）是用来描述本文中描述的元件和组件。这仅是出于方便且给出本实用新型范畴的一般意义来完成。这个描述应被阅读来包括一个或至少一个，且单数也包括复数，或反之亦然，除非显然其有另外意义。例如，当在本文中描述单项时，可代替单项使用多于一项。类似地，在本文中描述多于一项时，单项可取代所述多于一项。
除非另外定义，否则本文中使用的所有技术和科学术语具有与本领域一般技术人员通常所理解的本实用新型所属的相同意义。材料、方法和实例仅为说明性的且并非意在成为限制。在本文中没有描述的一定程度上，关于特定材料和处理行为的许多细节是常规的，且可在半导体和电子领域内的教科书和其它来源中找到。
一种电路可包括一对开关元件，所述开关元件具有电连接到电源端子的端子，且具有电连接到输出端子的其它端子。所述电路可包括一个或多个整流元件，其与对应的开关元件并联电连接。所述电路还可以包括在电源的端子之间电连接的一个或多个电荷存储元件。在特定实施方案中，开关元件是晶体管，且每个晶体管具有与晶体管并联电连接的对应整流元件。整流元件可以是pn结二极管，肖特基二极管或其任何组合。存储元件可以是具有平行板电容器结构，晶体管结构或类似物的电容器。在特定实施方案中，电容器被实施使得电容器的电极与电源端子之一之间的寄生特性显著小于电容器的另一电极与电源另一端子的寄生特性。在特定实施方案中，电路可以是降压转换器。关于电路的细节关于如下文描述的特定实施方案而更好理解，其中这些实施方案仅是说明性的，且不限制本实用新型的范畴。
图2包括根据实施方案的电路200的图。电源202将电力提供到电路200，且包括正极端子和耦接到接地的负极端子。在另一实施方案中，可使用多于一个电源，或电源202的端子的仅一个被耦接到电路200。在另外实施方案中，电路200耦接到电源的端子，所述电源具有并非处于接地电位的端子。电源202可提供1V、5V、12V、19V或另一适当电压的额定电压。在特定实施方案中，电源202是直流（DC）电源。电源202可包括电池、发电机、交流发电机、电容器或可将电力提供到电路202的另一适当设备。如果需要或期望，可使用额外电路。例如，当电源202是交流发电机时，可使用桥式整流器（未图示）或另一适当电路，且电路200接收DC电压，而非交流（AC）电压。在特定实施方案中，电源202的端子电连接到电路200。
电路200包括开关元件222，其具有耦接到电源202的正极端子的载流端子，和耦接到提供Vout的电路200的输出端子的另一载流端子。电路200包括开关元件224，其具有耦接到电源202的负极端子的载流端子，和耦接到输出端子的另一载流端子。开关元件222和224具有耦接到电路200的输入端子的控制电极，其分别将Vin1和Vin2提供到电路200。
开关元件222和224可为场效应晶体管，双极晶体管，对于开关电路的另一适当开关元件结构或其任何组合。开关元件222和224的每个可包括并联连接的多个晶体管结构，使得晶体管结构的组合电等效于单个晶体管。
电路200还包括整流元件242和244。整流元件242具有耦接到电源202的负极端子的阳极，和耦接到开关元件222和224的载流电极的阴极。整流元件244具有耦接到开关元件222和224的载流电极的阳极，和耦接到电源202的正极端子的阴极。
整流元件242和244可以是pn结二极管，肖特基二极管，另一适当的整流元件结构，或其任何组合。整流元件242和244的每个可包括并联连接的多个二极管，使得二极管的组合电等效于单个二极管。
电路200又还包括电荷存储元件262和264。电荷存储元件262具有耦接到电源202的正极端子的电极，和耦接到整流元件242的阳极的另一电极。电荷存储元件264具有耦接到整流元件244的阴极的电极，和耦接到电源202的负极端子的另一电极。
电荷存储元件262和264可以平行板电容器结构、场效应晶体管结构、另一适当的电荷存储元件结构或其任何组合的形式。电荷存储元件262和264的每个可包括并联连接的多个结构，使得结构的组合电等效于单个电容器。
图3包括特定电路300的图，其是根据实施方案的电路200的非限制实施。如图3中图示的电路300是开关电路，且更特定而言是降压转换器，且可被用作高频电压调节器。图2中的开关元件222和224是图3中的n沟道IGFET322和324。IGFET322和324使其主体绑定到其源极。
IGFET322和324的活动区形成pn结二极管。IGFET322和324的pn结二极管可用于确定可跨IGFET322和324的漏极和源极维持的最大可持续电压差。这种电压差可称为漏极到源极击穿电压。开关电路200的正常操作电压可在选择IGFET时确定击穿电压。击穿电压可为电源202端子之间的电压的至少两倍。例如，如果电源202具有12V的额定电压，那么IGFET322和324可具有至少约24V的漏极到源极击穿电压。在非限制性实施方案中，IGFET322和324的漏极到源极击穿电压为至少约30V。IGFET322和324可具有约相同的漏极到源极击穿电压或不同的漏极到源极击穿电压。如随后将在本说明书中讨论，整流元件和电荷存储元件帮助减小在一个或两个IGFET的状态改变之后的过度时间期间不发生IGFET的漏极到源极击穿的可能性。
图2中的整流元件242和244是图3中的肖特基二极管342和344。在另一实施方案中，肖特基二极管342和344的每个可被pn二极管，或pn结二极管和肖特基二极管的组合代替。反向偏置击穿电压可为不大于漏极到源极击穿电压的约2.0倍。在特定实施方案中，反向偏置击穿电压可为不大于漏极到源极击穿电压的约1.5倍，且在更特定的实施方案中，反向偏置击穿电压可为不大于漏极到源极击穿电压的约1.2倍。在甚至更特定的实施方案中，反向偏置击穿电压可为不大于漏极到源极击穿电压的约1.0倍。肖特基二极管342和344可具有相同的反向偏置击穿电压或不同的反向偏置击穿电压。在实施方案中，整流元件242，整流元件244，或整流元件242和244的每个可包括多个二极管，其中所述二极管的至少一个具有如前文描述的反向偏置击穿。在特定实施方案中，组成整流元件242、整流元件244或整流元件242和244的每个的一组二极管内的所有二极管可具有如前文描述的反向偏置击穿。
图2中的电荷存储元件262和264是图3中的电容器362和364。电容器362、电容器364或电容器362和364的每个的电容与IGFET322、IGFET324或IGFET322和324的每个的漏极到源极电容的比率可为至少约1.5:1。在特定实施方案中，电容器362、电容器364或电容器362和364的每个的电容与漏极到源极电容可为至少约2:1，且在一些更特定实施方案中，电容器362、电容器364或电容器362和364的每个的电容与漏极到源极电容可为至少约4:1。在另一实施方案中，电容器362、电容器364或电容器362和364的每个的电容与漏极到源极电容可为不大于约25:1。在特定实施方案中，电容器362、电容器364或电容器362和364的每个的电容与漏极到源极电容可为不大于约16:1，且在更特定实施方案中，电容器362、电容器364或电容器362和364的每个的电容与漏极到源极电容可为不大于约9:1。
电容器362、电容器364或电容器362和364的每个的电容可以绝对（而非相对）术语来表达。在实施方案中，电容器362、电容器364或电容器362和364的每个的电容可为至少约80pF。在特定实施方案中，电容器362、电容器364或电容器362和364的每个的电容可为至少约200pF，且在更特定实施方案中，电容器362、电容器364或电容器362和364的每个的电容可为至少约1.5nF。在另一实施方案中，电容器362、电容器364或电容器362和364的每个的电容可为不大于约40nF。在特定实施方案中，电容器362、电容器364或电容器362和364的每个的电容可为不大于约30nF，且在更特定实施方案中，电容器362、电容器364或电容器362和364的每个的电容可为不大于约20nF。在另外实施方案中，电容器362、电容器364或电容器362和364的每个的电容可在约1.5nF至约40nF的范围中。
对于电路200和300内的电子元件已提供许多值。这些值被提供来说明，且并非限制如本文中描述的概念的范畴。在阅读本说明书之后，技术人员将了解，绝对值或相对值的选择取决于电路操作的特定应用或环境。
在如图2和图3中的200和300中所描述的电路中，电路元件之间的耦接可为电连接。关于图3，电路300的输出节点可包括IGFET322的源极、IGFET324的漏极、肖特基二极管342的阴极和肖特基二极管344的阳极。另一节点可包括电源202的正极端子，IGFET322的漏极，电容器362和364的电极和肖特基二极管344的阴极。另外的节点可包括电源202的负极端子，IGFET324的源极、电容器362和364的其它电极，和肖特基二极管342的阳极。
图3中的电路300由于组件之间的互连而不考虑寄生特性。例如，IGFET322和324可在不同晶片上且包括金属条，以将IGFET322的源极、IGFET324的漏极和输出端子彼此电连接。这些连接可具有可显著影响电路操作的寄生特性。当模拟所述电路时可使用寄生特性。
图4包括类似于图3中的电路300的电路400。电路400包括图示于虚线框内的寄生电阻和寄生电感。寄生电阻器432和寄生电感器434在肖特基二极管342的阴极与输出端子之间串联电连接。比起电源202的负极端子，肖特基二极管342和电容器362物理上定位成更接近于IGFET322。电源202的负极端子与肖特基二极管342和电容器362的每个之间的寄生特性比IGFET322与肖特基二极管342和电容器362的每个之间的寄生特性更显著。因此，寄生特性使用在电源202的负极端子与肖特基二极管342和电容器362的每个之间串联连接的寄生电阻器452和寄生电感器454模拟。比起电源202的正极端子，肖特基二极管344和电容器364物理上定位成更接近于IGFET324。电源202的正极端子与肖特基二极管344和电容器364的每个之间的寄生特性比IGFET324与肖特基二极管344和电容器364的每个之间的寄生特性更显著。因此，寄生特性使用在电源202的正极端子与肖特基二极管344和电容器364的每个之间串联连接的寄生电阻器472和寄生电感器474模拟。
出于模拟的目的，图1和图4中的寄生电阻器可分派小于1mΩ的值，且图1和图4中的寄生电感器可分派小于1nH的值。虽然电感相对较低，但是如本文中描述的电路（包括图1）操作于以显著电流的约1MHz数量级的频率下，所述电流超过数字逻辑电路（如存储器）中使用的晶体管的常见电流1000倍。电压与电感之间的关系是V=L*(di/dt)，且因此非常大的di/dt值可导致振铃，如将在图1的电路中所见。
如本文中描述的电路可用作移动电子设备（如膝上型计算机、上网本、桌面个人计算机或类似物）的高频电压调节器。在非限制性实施方案中，电源可为12VDC的电池。在移动电子设备的正常操作期间，电池可连接到充电器，且跨电源的端子的电压可到达高达19V。因此，电路需要能够承受这种电压。
许多不同方面和实施方案是可行的。在下文描述那些方面和实施方案中的一些。在阅读本说明书之后，技术人员将了解，那些方面和实施方案仅是说明性的且不限制本实用新型的范畴。实施方案可根据任何一个或多个如下文列出的项。
项1.一种电路，其包括：第一开关元件，其具有第一载流电极和第二载流电极；和第二开关元件，其具有第一载流电极和第二载流电极，其中所述第二开关元件的所述第一载流电极耦接到所述第一开关元件的所述第二载流电极。所述电路还可以包括第一整流元件和第二整流元件，其各具有阳极和阴极。所述第一整流元件的所述阳极可耦接到所述第一开关元件的所述第二载流电极，且所述第一整流元件的所述阴极可耦接到所述第一开关元件的所述第一载流电极。所述第二整流元件的所述阳极可耦接到所述第二开关元件的所述第二载流电极，且所述第二整流元件的所述阴极可耦接到所述第二开关元件的所述第一载流电极。所述电路又还可以包括第一电荷存储元件，其具有第一端子和第二端子，其中所述第一电荷存储元件的所述第一端子耦接到所述第一整流元件的所述阴极，且所述第一电荷存储元件的所述第二端子耦接到所述第二开关元件的所述第二载流电极。
项2.根据项1所述的电路，其进一步包括：第二电荷存储元件，其具有第一端子和第二端子，其中所述第二电荷存储元件的所述第一端子耦接到所述第一开关元件的所述第一载流电极，且其中所述第二电荷存储元件的所述第二端子耦接到所述第二整流元件的所述阳极。
项3.根据项2所述的电路，其中所述第一电荷存储元件、所述第二电荷存储元件或所述第一电荷存储元件和第二电荷存储元件的每个包括电容器。
项4.根据项3所述的电路，其中所述第一电荷存储元件、所述第二电荷存储元件或所述第一电荷存储元件和第二电荷存储元件的每个具有至少约80pF的电容。
项5.根据项3所述的电路，其中所述第一电荷存储元件、所述第二电荷存储元件或所述第一电荷存储元件和第二电荷存储元件的每个具有在约1.5nF至约40nF的范围内的电容。
项6.根据项3所述的电路，其中所述第一电荷存储元件、所述第二电荷存储元件或所述第一电荷存储元件和第二电荷存储元件的每个具有特定电容；所述第一开关元件、所述第二开关元件或所述第一开关元件和所述第二开关元件的每个具有在其对应的第一载流电极与第二载流电极之间的电容，且所述特定电容与其对应的第一载流电极与第二载流电极之间的电容的比率是至少1.5:1。
项7.根据项1所述的电路，其中所述第一整流元件、所述第二整流元件或所述第一整流元件和第二整流元件的每个包括肖特基二极管或pn结二极管。
项8.根据项1所述的电路，其中所述第一整流元件、所述第二整流元件或所述第一整流元件和第二整流元件的每个包括并联电连接的肖特基二极管或pn结二极管。
项9.根据项8所述的电路，其中所述第一整流元件具有不大于所述第一开关元件的漏极到源极击穿电压约2.0倍的击穿电压；且所述第二整流元件具有不大于所述第二开关元件的漏极到源极击穿电压约2.0倍的击穿电压。
项10.根据项1所述的电路，其中所述第一开关元件是包括栅极的绝缘栅场效应晶体管，其中所述第一开关元件的所述第一载流电极是漏极，且所述第一晶体管的所述第二载流电极是源极；且所述第二开关元件是包括栅极的另一绝缘栅场效应晶体管，其中所述第二开关元件的所述第一载流电极是漏极，且所述第二开关元件的所述第二载流电极是源极。
项11.根据项1所述的电路，其中所述电路是电压调节器的开关电路。
项12.一种电路，其包括：高侧晶体管，其具有第一载流电极和第二载流电极；和低侧晶体管，其具有第一载流电极和第二载流电极，其中所述低侧晶体管的所述第一载流电极耦接到所述高侧晶体管的所述第二载流电极。所述电路还可以包括整流元件，其具有阳极和阴极，其中所述整流元件的所述阳极耦接到所述高侧晶体管的所述第二载流电极，且所述整流元件的所述阴极耦接到所述高侧晶体管的所述第一载流电极。所述电路又还包括电荷存储元件，其具有第一端子和第二端子，其中所述电荷存储元件的所述第一端子耦接到所述高侧晶体管的所述第一载流电极，且所述电荷存储元件的所述第二端子耦接到所述低侧晶体管的所述第二载流电极。
项13.根据项12所述的电路，其中所述电荷存储元件包括电容器。
项14.根据项13所述的电路，其中所述电荷存储元件具有电容，所述高侧晶体管、所述低侧晶体管或所述高侧晶体管和低侧晶体管的每个具有在其对应的第一载流电极与第二载流电极之间的电容，且所述电容与其对应的第一载流电极和第二载流电极之间的电容的比率是至少1.5:1。
项15.根据项12所述的电路，其中所述整流元件包括并联电连接的肖特基二极管和pn二极管。
项16.根据项15所述的电路，其中所述整流元件具有不大于所述高侧晶体管的漏极到源极击穿电压约2.0倍的击穿电压。
项17.一种开关电路，其包括：高侧晶体管，其具有源极、栅极和漏极，其各具有源极、栅极和漏极。所述高侧晶体管的所述漏极可电连接到第一电源端子，所述高侧晶体管的所述栅极可电连接到所述开关电路的第一输入；且所述高侧晶体管的所述源极可电连接到所述开关电路的输出端子。所述低侧晶体管的所述漏极可电连接到所述输出端子；所述低侧晶体管的所述栅极可电连接到所述开关电路的第二输入；且所述低侧晶体管的所述源极可电连接到第二电源端子。所述开关电路还可以包括第一肖特基二极管和第二肖特基二极管，其各具有阳极和阴极。所述第一肖特基二极管的所述阳极可电连接到所述输出端子，且所述第一肖特基二极管的所述阴极可电连接到所述第一电源端子；且所述第二肖特基二极管的所述阳极可电连接到所述第二电源端子，且所述肖特基二极管的所述阴极可电连接到所述输出端子。所述开关电路又还可以包括第一电容器和第二电容器，其各具有第一端子和第二端子。所述第一电容器的所述第一端子可电连接到所述第一电源端子，且所述第一电容器的所述第二端子可电连接到所述第二电源端子；且所述第二电容器的所述第一端子可电连接到所述第一电源端子，且所述第二电容器的所述第二端子可电连接到所述第二电源端子。
项18.根据项17所述的电路，其中所述第一电容器和所述第二电容器的每个具有在约1.5nF至约40nF的范围内的电容。
项19.根据项17所述的电路，其中所述第一肖特基二极管和第二肖特基二极管的每个具有不大于所述低侧晶体管和高侧晶体管的每个的漏极到源极击穿电压约2.0倍的击穿电压。
实例
本文中描述的概念将在实例中进一步描述，所述实例不限制权利要求中描述的本实用新型的范畴。实例证实可使用整流元件和电荷存储电容器的组合来减少电源开关电路的输出端子处的振铃。
图1和图4的电路用于产生图5的时序图的数据。将以下值分派给图1和图4中的寄生电阻和电感器。
寄生电阻器132,250μΩ；
寄生电感器134,300pH;
寄生电阻器432,250μΩ；
寄生电感器434,300pH；
寄生电阻器452,25mΩ；
寄生电感器454,150pH；
寄生电阻器472,50mΩ；和
寄生电感器474,250pH。
图5包括比较提供Vout的输出端子上的电压的时序图，所述电压作为当电源跨其端子具有19V时已发生切换情况之后的时间的函数。在t=0时，IGFET122关闭，且IGFET124开启。输出端子上的电压是约0V。在大约t=15ns时，IGFET124关闭，且接着IGFET122开启。在t=0时，IGFET322关闭，且IGFET324开启。输出端子上的电压是约0V。在大约t=15ns时，IGFET324关闭，且接着IGFET322开启。理想地，输出端子上的电压将在没有电压过冲、下冲或振铃的情况下立即从0V进到19V。图1和图4中图示的电路不是理想的，且因此会发生电压过冲、电压下冲和振铃。
显然，图4中的电路400对比于图1中的电路100提供显著更好的性能。电容器362和364可快速充电且允许存储过多电荷，且减小电压过冲和电压下冲的量。肖特基二极管342和344帮助在电压过冲或下冲期间将低阻抗电流路径提供到电容器362和364，同时当输出端子处在等于电源正极端子和负极端子上的电压的电压下或介于所述电压之间时阻断电流流动。在没有电容器362和364和肖特基二极管342和344时，如图1中的电路100，Vout可到达34V，其超过了IGFET124的30V的漏极到源极的击穿电压。具有电容器362和364和肖特基二极管342和344时，如图4中的电路400，Vout可到达26V，其低于IGFET324的30V的漏极到源极击穿电压。此外，图4中的电路400的输出端子处所见的振铃比图1中的电路100的输出端子处大体上快至少15ns不存在。
注意，并非所有上文描述的在一般描述或实例中的活动都是必需的，可能不需要一部分特定活动，且除了那些描述的活动之外，可执行一个或多个另外活动。而且此外，所列出的活动顺序不一定是其被执行的顺序。
已关于特定实施方案描述了利益、其它优点和对问题的解决方案。然而，所出现的或变得更明显的利益、优点、对问题的解决方案和可导致任何利益、优点或解决方案的任何特征不被视作任何或所有权利要求的关键、所需或基本特征。
本文中描述的实施方案的说明书和图示意在提供各种实施方案的结构的一般理解。说明书和图示意在作为使用本文中描述的结构或方法的装置和系统的所有元件和特征的详尽和全面的描述。为清楚起见在本文中描述的单独实施方案的上下文中的某些特征也可以在单个实施方案中组合提供。相反，为简洁起见在单个实施方案的上下文中描述的各种特征也可以单独提供或以任何子组合提供。此外，范围中陈述的对值的引用包括所述范围内的每一个值。许多其它实施方案可能仅在阅读本说明书之后对技术人员显而易见。因而，本公开被视为是说明性而非限制性的。

Claims (10)

1.一种电路，其特征在于包括： 
第一开关元件，其具有第一载流电极和第二载流电极； 
第二开关元件，其具有第一载流电极和第二载流电极，其中所述第二开关元件的所述第一载流电极耦接到所述第一开关元件的所述第二载流电极； 
第一整流元件，其具有阳极和阴极，其中所述第一整流元件的所述阳极耦接到所述第一开关元件的所述第二载流电极，且所述第一整流元件的所述阴极耦接到所述第一开关元件的所述第一载流电极； 
第二整流元件，其具有阳极和阴极，其中所述第二整流元件的所述阳极耦接到所述第二开关元件的所述第二载流电极，且所述第二整流元件的所述阴极耦接到所述第二开关元件的所述第一载流电极；和 
第一电荷存储元件，其具有第一端子和第二端子，其中所述第一电荷存储元件的所述第一端子耦接到所述第一整流元件的所述阴极，且所述第一电荷存储元件的所述第二端子耦接到所述第二开关元件的所述第二载流电极。 
2.根据权利要求1所述的电路，其特征在于进一步包括： 
第二电荷存储元件，其具有第一端子和第二端子， 
其中所述第二电荷存储元件的所述第一端子耦接到所述第一开关元件的所述第一载流电极，且其中所述第二电荷存储元件的所述第二端子耦接到所述第二整流元件的所述阳极。 
3.根据权利要求1所述的电路，其特征在于所述第一整流元件、 所述第二整流元件或所述第一整流元件和第二整流元件的每个包括肖特基二极管或pn结二极管。 
4.根据权利要求1或2所述的电路，其特征在于： 
所述第一整流元件、所述第二整流元件或所述第一整流元件和第二整流元件的每个包括并联电连接的肖特基二极管和pn结二极管； 
所述第一整流元件具有不大于所述第一开关元件的漏极到源极击穿电压2.0倍的击穿电压；且 
所述第二整流元件具有不大于所述第二开关元件的漏极到源极击穿电压2.0倍的击穿电压。 
5.根据权利要求1-3中任意一项所述的电路，其特征在于： 
所述第一开关元件是包括栅极的绝缘栅场效应晶体管，其中所述第一开关元件的所述第一载流电极是漏极，且所述第一开关元件的所述第二载流电极是源极；且 
所述第二开关元件是包括栅极的另一绝缘栅场效应晶体管，其中所述第二开关元件的所述第一载流电极是漏极，且所述第二开关元件的所述第二载流电极是源极。 
6.一种电路，其特征在于包括： 
高侧晶体管，其具有第一载流电极和第二载流电极； 
低侧晶体管，其具有第一载流电极和第二载流电极，其中所述低侧晶体管的所述第一载流电极耦接到所述高侧晶体管的所述第二载流电极； 
整流元件，其具有阳极和阴极，其中所述整流元件的所述阳极耦接到所述高侧晶体管的所述第二载流电极，且所述整流元件的所述阴 极耦接到所述高侧晶体管的所述第一载流电极；和 
电荷存储元件，其具有第一端子和第二端子，其中所述电荷存储元件的所述第一端子耦接到所述高侧晶体管的所述第一载流电极，且所述电荷存储元件的所述第二端子耦接到所述低侧晶体管的所述第二载流电极。 
7.根据权利要求6所述的电路，其特征在于所述电荷存储元件包括电容器并且具有电容，所述高侧晶体管、所述低侧晶体管或所述高侧晶体管和低侧晶体管的每个具有在其对应的第一载流电极与第二载流电极之间的电容，且所述电容与其对应的第一载流电极和第二载流电极之间的电容的比率是至少1.5∶1。 
8.根据权利要求6或7所述的电路，其特征在于所述整流元件包括并联电连接的肖特基二极管和pn二极管。 
9.根据权利要求8所述的电路，其特征在于所述整流元件具有不大于所述高侧晶体管的漏极到源极击穿电压2.0倍的击穿电压。 
10.一种开关电路，其特征在于包括： 
高侧晶体管，其具有源极、栅极和漏极，其中： 
所述高侧晶体管的所述漏极电连接到第一电源端子； 
所述高侧晶体管的所述栅极电连接到所述开关电路的第一输入；且 
所述高侧晶体管的所述源极电连接到所述开关电路的输出端子； 
低侧晶体管，其具有源极、栅极和漏极，其中： 
所述低侧晶体管的所述漏极电连接到所述输出端子； 
所述低侧晶体管的所述栅极电连接到所述开关电路的第二输入；和 
所述低侧晶体管的所述源极电连接到第二电源端子； 
第一肖特基二极管，其具有阳极和阴极，其中所述第一肖特基二极管的所述阳极电连接到所述输出端子，且所述第一肖特基二极管的所述阴极电连接到所述第一电源端子； 
第二肖特基二极管，其具有阳极和阴极，其中所述第二肖特基二极管的所述阳极电连接到所述第二电源端子，且所述肖特基二极管的所述阴极电连接到所述输出端子； 
第一电容器，其具有第一端子和第二端子，其中所述第一电容器的所述第一端子电连接到所述第一电源端子，且所述第一电容器的所述第二端子电连接到所述第二电源端子； 
第二电容器，其具有第一端子和第二端子，其中所述第二电容器的所述第一端子电连接到所述第一电源端子，且所述第二电容器的所述第二端子电连接到所述第二电源端子； 
其中： 
所述第一电容器和第二电容器的每个具有在1.5nF至40nF的范围内的电容；以及 
所述第一肖特基二极管和第二肖特基二极管的每个具有不大于所述低侧晶体管和高侧晶体管的每个的漏极到源极击穿电压2.0倍的击穿电压。 
CN201420082316.5U 2013-03-11 2014-02-26 包括开关元件、整流元件和电荷存储元件的电路 Expired - Fee Related CN203911749U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/794,038 2013-03-11
US13/794,038 US9070562B2 (en) 2013-03-11 2013-03-11 Circuit including a switching element, a rectifying element, and a charge storage element

Publications (1)

Publication Number Publication Date
CN203911749U true CN203911749U (zh) 2014-10-29

Family

ID=50190353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420082316.5U Expired - Fee Related CN203911749U (zh) 2013-03-11 2014-02-26 包括开关元件、整流元件和电荷存储元件的电路

Country Status (6)

Country Link
US (1) US9070562B2 (zh)
EP (1) EP2779453B1 (zh)
JP (1) JP6300349B2 (zh)
KR (1) KR102121719B1 (zh)
CN (1) CN203911749U (zh)
TW (1) TWI601380B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437832A (zh) * 2016-05-25 2017-12-05 快捷半导体有限公司 旁路充电电路和方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469976B (zh) * 2015-08-20 2019-03-15 台达电子工业股份有限公司 变换器及电压箝位单元
US10153213B2 (en) 2015-08-27 2018-12-11 Semiconductor Components Industries, Llc Process of forming an electronic device including a drift region, a sinker region and a resurf region
US20170062410A1 (en) * 2015-08-31 2017-03-02 Semiconductor Components Industries, Llc Circuit including a rectifying element, an electronic device including a diode and a process of forming the same
US9680381B1 (en) 2016-01-29 2017-06-13 Semiconductor Components Industries, Llc Circuit including rectifying elements and a charge storage element and a method of using an electronic device including a circuit having switching elements
US10116303B2 (en) 2016-07-01 2018-10-30 Toyota Motor Engineering & Manufacturing North America, Inc. Parallel devices having balanced switching current and power

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58202623A (ja) * 1982-05-21 1983-11-25 Hitachi Ltd トランジスタスイツチ回路
US5966003A (en) * 1997-05-15 1999-10-12 Fujitsu Limited DC-DC converter control circuit
US6617642B1 (en) 2000-02-23 2003-09-09 Tripath Technology, Inc. Field effect transistor structure for driving inductive loads
JP4051875B2 (ja) * 2000-10-31 2008-02-27 富士電機ホールディングス株式会社 整流回路及びその制御方法
JP2002217416A (ja) 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
JP2002290224A (ja) 2001-03-23 2002-10-04 Tdk Corp 半導体素子
US6867553B2 (en) * 2003-04-16 2005-03-15 General Electric Company Continuous mode voltage fed inverter
US6940189B2 (en) * 2003-07-31 2005-09-06 Andrew Roman Gizara System and method for integrating a digital core with a switch mode power supply
JP4565879B2 (ja) * 2004-04-19 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
JP2006049341A (ja) 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
JP4075884B2 (ja) * 2004-11-05 2008-04-16 株式会社デンソー 電荷蓄積素子の電力制御回路
US7462897B2 (en) * 2005-01-31 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
WO2007048196A1 (en) 2005-10-26 2007-05-03 Sf2 Infrastructure Limited Mosfet circuits
US7495877B2 (en) * 2006-03-26 2009-02-24 Alpha & Omega Semiconductor, Ltd. Circuit configuration and method to reduce ringing in the semiconductor power switching circuits
JP5186095B2 (ja) * 2006-10-02 2013-04-17 株式会社日立製作所 ゲート駆動回路
TW200820166A (en) * 2006-10-27 2008-05-01 Beyond Innovation Tech Co Ltd Driving device and switching circuit thereof
US8427235B2 (en) * 2007-04-13 2013-04-23 Advanced Analogic Technologies, Inc. Power-MOSFETs with improved efficiency for multi-channel class-D audio amplifiers and packaging thereof
JP2009159184A (ja) * 2007-12-26 2009-07-16 Hitachi Ltd フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器
JP4557015B2 (ja) * 2008-02-15 2010-10-06 株式会社デンソー パワースイッチング回路
US8026704B2 (en) * 2008-06-06 2011-09-27 Infineon Technologies Austria Ag System and method for controlling a converter
JP5217849B2 (ja) * 2008-09-29 2013-06-19 サンケン電気株式会社 電気回路のスイッチング装置
US8222695B2 (en) 2009-06-30 2012-07-17 Semiconductor Components Industries, Llc Process of forming an electronic device including an integrated circuit with transistors coupled to each other
TW201105015A (en) * 2009-07-22 2011-02-01 Green Solution Tech Co Ltd Charge pump circuit
US20110156682A1 (en) 2009-12-30 2011-06-30 Dev Alok Girdhar Voltage converter with integrated schottky device and systems including same
JP2011152011A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置及びそれを用いた電源装置
US8299560B2 (en) 2010-02-08 2012-10-30 Semiconductor Components Industries, Llc Electronic device including a buried insulating layer and a vertical conductive structure extending therethrough and a process of forming the same
JP5525917B2 (ja) * 2010-05-27 2014-06-18 ローム株式会社 電子回路
JP2012005249A (ja) * 2010-06-17 2012-01-05 Sanken Electric Co Ltd スイッチング電源回路
CN103238269B (zh) * 2010-12-01 2015-06-24 株式会社安川电机 电力变换装置
JP5727300B2 (ja) * 2011-05-31 2015-06-03 トランスフォーム・ジャパン株式会社 電圧レギュレータ
US9166028B2 (en) * 2011-05-31 2015-10-20 Infineon Technologies Austria Ag Circuit configured to adjust the activation state of transistors based on load conditions
US8570005B2 (en) * 2011-09-12 2013-10-29 Solaredge Technologies Ltd. Direct current link circuit
JP5420711B2 (ja) * 2012-04-18 2014-02-19 株式会社日立製作所 フリーホイールダイオードを有する回路装置
US9192424B2 (en) * 2012-05-31 2015-11-24 Covidien Lp AC active load

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437832A (zh) * 2016-05-25 2017-12-05 快捷半导体有限公司 旁路充电电路和方法
CN107437832B (zh) * 2016-05-25 2022-04-15 快捷半导体有限公司 旁路充电电路和方法

Also Published As

Publication number Publication date
US9070562B2 (en) 2015-06-30
TW201503584A (zh) 2015-01-16
KR20140111594A (ko) 2014-09-19
JP2014176290A (ja) 2014-09-22
TWI601380B (zh) 2017-10-01
EP2779453A1 (en) 2014-09-17
KR102121719B1 (ko) 2020-06-11
JP6300349B2 (ja) 2018-03-28
EP2779453B1 (en) 2018-08-22
US20140252409A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
CN203911749U (zh) 包括开关元件、整流元件和电荷存储元件的电路
CN204131210U (zh) 电源切换电路和便携式电子设备
CN101232916A (zh) Cmos全波整流器
CN106663940A (zh) 三级电力拓扑
CN105684289B (zh) 连续电流模式多负载功率调节器
WO2021013101A1 (zh) 升压电路以及升压电路的控制方法
CN106605360A (zh) 逆变器
US10148196B2 (en) Inverter and control method thereof
CN103715920A (zh) 一种整流电路以及包括该整流电路的射频识别标签芯片
CN103887962A (zh) 功率因数校正电路
Maeng et al. A high-voltage dual-input buck converter with bidirectional inductor current for triboelectric energy-harvesting applications
US8896365B2 (en) Semiconductor switch having reverse voltage application circuit and power supply device including the same
CN210608929U (zh) 直流输出切换电路
CN106301318A (zh) Mosfet器件的隔离驱动电路
Huang et al. Improving the efficiency of mixed-structure charge pumps by the multi-phase technique
Srdic et al. A buck-boost converter modified to utilize 600V GaN power devices in a PV application requiring 1200V devices
Li et al. Single Switch DC-DC Boost Converter using Diode-Capacitor Module and Capacitor-Inductor-Capacitor Lift
CN104796016A (zh) 一种高压功率管及电源模块
CN205453524U (zh) 有源前端变换器
EP2490335A2 (en) Semiconductor device
Song et al. A 96.3%-Efficiency Wide-Voltage-Range Three-Level Boost Converter with Loop-Free Self-Balancing and Dead-Zone PWM Control for Backlight LED Drivers
CN204481708U (zh) 一种高压功率管及电源模块
CN219420289U (zh) 整流单元以及整流电路
CN216599090U (zh) 锂电池供电电路和可移动电子设备
CN203278646U (zh) 一种电荷泵

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141029