JP4051875B2 - 整流回路及びその制御方法 - Google Patents
整流回路及びその制御方法 Download PDFInfo
- Publication number
- JP4051875B2 JP4051875B2 JP2000332544A JP2000332544A JP4051875B2 JP 4051875 B2 JP4051875 B2 JP 4051875B2 JP 2000332544 A JP2000332544 A JP 2000332544A JP 2000332544 A JP2000332544 A JP 2000332544A JP 4051875 B2 JP4051875 B2 JP 4051875B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- circuit
- capacitors
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/2173—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a biphase or polyphase circuit arrangement
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/23—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only arranged for operation in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/0085—Partially controlled bridges
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、Ｎ相（Ｎは２以上の自然数）の交流電圧を直流電圧に変換する整流回路及びその制御方法に関する。
【０００２】
【従来の技術】
図１４は三相交流電圧を直流電圧に変換する従来の整流回路を示している。この従来技術は、特開平９−１８２４４１号公報に記載された三相整流装置の請求項１及び請求項２に記載されたものと実質的に同一である。
図１４において、Ｒ，Ｓ，Ｔは交流入力端子、Ｐ，Ｎは直流出力端子、Ｌ１，Ｌ２，Ｌ３はリアクトル、Ｄ１〜Ｄ１８はダイオード、Ｓ１〜Ｓ３は各相のスイッチング素子、Ｃ１，Ｃ２はコンデンサである。
【０００３】
次に、この動作を説明する。なお、以下では、場合により素子名称を省略してその参照符号のみを記す。例えばスイッチング素子Ｓ１，Ｓ２をオンすることで、Ｒ→Ｌ１→Ｄ１→Ｓ１→Ｄ８→Ｄ９→Ｓ２→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２にエネルギーが蓄積される。さらに、Ｓ２がオンの状態でＳ１をオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ１３→Ｃ１→Ｄ９→Ｓ２→Ｄ４→Ｌ２→Ｓ→Ｒの経路でリアクトルＬ１，Ｌ２のエネルギーはコンデンサＣ１に充電される。
一方、Ｓ１がオンの状態でＳ２をオフすると、Ｒ→Ｌ１→Ｄ１→Ｓ１→Ｄ８→Ｃ２→Ｄ１６→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、Ｌ１，Ｌ２のエネルギーはコンデンサＣ２に充電される。
【０００４】
また、Ｓ１，Ｓ２の両方がオフ状態になると、Ｒ→Ｌ１→Ｄ１→Ｄ１３→Ｃ１→Ｃ２→Ｄ１６→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、Ｌ１，Ｌ２のエネルギーはコンデンサＣ１，Ｃ２の両方に充電される。
このようなスイッチング動作を繰り返すことにより、入力電流を高力率に制御しながら交流電圧を直流電圧に変換することができる。また、スイッチング素子Ｓ１〜Ｓ３のオン時間を調整することで、二つのコンデンサＣ１，Ｃ２の電圧を個別に調整することができる。
【０００５】
【発明が解決しようとする課題】
図１４に示した三相入力の従来技術において、半導体素子（スイッチング素子とダイオード）の通過数は、リアクトルにエネルギーを蓄える場合に６つ、コンデンサＣ１またはＣ２を個別に充電する場合に５つ、コンデンサＣ１，Ｃ２の両方を同時に充電する場合に４つとなる。このため電流が通過する素子数が多く、半導体素子におけるエネルギー損失も大きくなってしまう。
また、エネルギー損失として発生する熱を冷却するための冷却部品が大きくなり、装置が大型化・高価格化してしまうとともに、主回路における半導体素子の数が２１個と多い。
【０００６】
そこで本発明は、電流が通過する半導体素子の数を従来よりも減少させ、エネルギー損失を低減させるとともに、半導体素子の部品点数を少なくして装置の小型軽量化及び低価格化を可能にした整流回路及びその制御方法を提供しようとするものである。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、二つのスイッチング素子の直列回路をＮ＋１個形成してこれら第１〜第Ｎ＋１のスイッチング素子直列回路を並列接続するとともに、各スイッチング素子にそれぞれダイオードを逆並列接続し、
二つのダイオードの直列回路をＮ個形成して、第１〜第Ｎのダイオード直列回路をダイオードのカソード同士、アノード同士がそれぞれ一括接続されるように並列接続し、前記カソード同士を正極の直流出力端子に接続するとともに前記アノード同士を負極の直流出力端子に接続し、
正極及び負極の直流出力端子間に二つのコンデンサを直列に接続し、
第１〜第Ｎのダイオード直列回路におけるダイオード同士の接続点と、第１〜第Ｎのスイッチング素子直列回路におけるスイッチング素子同士の接続点とをそれぞれ接続し、第１〜第Ｎのダイオード直列回路におけるダイオード同士の接続点をそれぞれリアクトルを介して各相の交流入力端子に接続し、
第Ｎ＋１のスイッチング素子直列回路におけるスイッチング素子同士の接続点を前記二つのコンデンサ同士の接続点に接続したものである。
【００１３】
請求項２記載の発明は、二つのスイッチング素子の直列回路をＮ＋１個形成してこれら第１〜第Ｎ＋１のスイッチング素子直列回路を並列接続するとともに、各スイッチング素子にそれぞれダイオードを逆並列接続し、
第１〜第Ｎ＋１のスイッチング素子直列回路の並列接続回路におけるダイオードのカソード側をダイオードを介して正極の直流出力端子に接続するとともに、第１〜第Ｎ＋１のスイッチング素子直列回路の並列接続回路におけるダイオードのアノード側をダイオードを介して負極の直流出力端子に接続し、
正極及び負極の直流出力端子間に二つのコンデンサを直列に接続し、
第１〜第Ｎのスイッチング素子直列回路におけるスイッチング素子同士の接続点をそれぞれリアクトルを介して各相の交流入力端子に接続し、
第Ｎ＋１のスイッチング素子直列回路におけるスイッチング素子同士の接続点を前記二つのコンデンサ同士の接続点に接続したものである。
【００１４】
請求項３記載の発明は、請求項１または２に記載した整流回路を対象として、
直流出力端子間に接続された二つのコンデンサの両方の電圧検出値を各々の指令値に対してフィードバックし、前記電圧検出値と指令値との偏差に基づいて前記二つのコンデンサの充電経路に各々存在するスイッチング素子を独立して制御することにより、二つのコンデンサの電圧を個別に制御するものである。
【００１５】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は本発明にかかる整流回路の第１参考形態である。図において、Ｒ，Ｓ，Ｔは交流入力端子、Ｐ，Ｎは直流出力端子、Ｌ１，Ｌ２，Ｌ３はリアクトル、Ｓ１〜Ｓ６はＭＯＳＦＥＴからなるスイッチング素子、Ｄ１〜Ｄ１２はダイオード、Ｃ１，Ｃ２は直流出力端子Ｐ，Ｎ間に直列接続されたコンデンサ、１０１，２０１，３０１は双方向スイッチ回路である。
【００１６】
双方向スイッチ回路１０１，２０１，３０１はいずれも同一の構成であり、一例としてスイッチ回路１０１は、スイッチング素子Ｓ１，Ｓ２の直列回路とダイオードＤ１，Ｄ２の直列回路とを並列接続して構成されている。スイッチング素子Ｓ１，Ｓ２同士の接続点はリアクトルＬ１の一端に接続され、ダイオードＤ１，Ｄ２同士の接続点はコンデンサＣ１，Ｃ２同士の接続点に接続される。
ダイオードＤ１，Ｄ２の直列回路の両端はダイオードＤ７，Ｄ８を介してコンデンサＣ１，Ｃ２の直列回路の両端に接続されている。
【００１７】
また、他の双方向スイッチ回路２０１，３０１についても、ダイオードＤ３，Ｄ４の直列回路の両端、ダイオードＤ５，Ｄ６の直列回路の両端が、それぞれダイオードＤ９，Ｄ１０、ダイオードＤ１１，Ｄ１２を介してコンデンサＣ１，Ｃ２の直列回路の両端に接続されている。更に、ダイオードＤ３，Ｄ４同士の接続点、Ｄ５，Ｄ６同士の接続点も、コンデンサＣ１，Ｃ２同士の接続点に接続されている。
【００１８】
この動作を説明すると、例えばスイッチング素子Ｓ２，Ｓ３をオンさせた場合、Ｒ→Ｌ１→Ｓ２→Ｄ２→Ｄ３→Ｓ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２にエネルギーが蓄積される。
Ｓ３がオンの状態でＳ２をオフすると、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｄ３→Ｓ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１が充電される。また、Ｓ２がオンの状態でＳ３をオフすると、Ｒ→Ｌ１→Ｓ２→Ｄ２→Ｃ２→Ｄ１０→Ｓ４の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ２が充電される。
更に、Ｓ２，Ｓ３を同時にオフすると、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｃ２→Ｄ１０→Ｓ４の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１，Ｃ２が同時に充電される。
【００１９】
このようなスイッチング動作を繰り返すことにより、入力電流を高力率に制御しながら交流電圧を直流電圧に変換することができる。本参考形態において電流が通過する半導体素子（スイッチング素子とダイオード）は、リアクトルにエネルギーを蓄える場合に４つ、コンデンサＣ１またはＣ２に充電する場合に４つとなり、従来技術よりも少なくなる。
従って、半導体素子におけるエネルギー損失が少なくなり、高効率化や冷却部品の小形軽量化が可能になるとともに、全体的な半導体素子数の減少によって装置の小形軽量化・低コスト化が可能である。
【００２０】
図２は本発明にかかる整流回路の第２参考形態である。この参考形態の双方向スイッチ回路１０２，２０２，３０２は、例えばスイッチ回路１０２について説明すると、ダイオードＤ１とスイッチング素子Ｓ１との直列回路と、ダイオードＤ２とスイッチング素子Ｓ２との直列回路とを並列接続して構成される。他のスイッチ回路２０２，３０２も同様の構成である。
また、ダイオードＤ１とスイッチング素子Ｓ１との接続点はリアクトルＬ１の一端に接続され、ダイオードＤ２とスイッチング素子Ｓ２との接続点はコンデンサＣ１，Ｃ２同士の接続点に接続されている。更に、ダイオードＤ１，Ｄ２のカソードは一括してダイオードＤ７のアノードに接続され、スイッチング素子Ｓ１，Ｓ２のドレインは一括してダイオードＤ８のカソードに接続されている。その他の構成については、図１と同様である。
【００２１】
この参考形態の動作を説明すると、例えばスイッチング素子Ｓ１，Ｓ４をオンさせた場合、Ｒ→Ｌ１→Ｓ１→Ｓ２の寄生ダイオード→Ｓ４→Ｓ３の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２にエネルギーが蓄積される。
Ｓ４がオンの状態でＳ１をオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｓ４→Ｓ３の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１が充電される。また、Ｓ１がオンの状態でＳ４をオフすると、Ｒ→Ｌ１→Ｓ１→Ｓ２の寄生ダイオード→Ｃ２→Ｄ１０→Ｓ３の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ２が充電される。
更に、Ｓ１，Ｓ４を同時にオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｃ２→Ｄ１０→Ｓ３の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１，Ｃ２が同時に充電される。
【００２２】
本参考形態においても、上記スイッチング動作の繰り返しにより、入力電流を高力率に制御しながら交流電圧を直流電圧に変換することができる。また、リアクトルへのエネルギー蓄積時やコンデンサの充電時に電流が通過する半導体素子数が従来よりも少なくなるので、エネルギー損失が少なくなり、高効率化や冷却部品の小形軽量化、低コスト化が可能である。
【００２３】
図３は本発明にかかる整流回路の第３参考形態である。
この参考形態の双方向スイッチ回路１０３，２０３，３０３は、例えばスイッチ回路１０３について説明すると、スイッチング素子Ｓ１とダイオードＤ１との直列回路と、スイッチング素子Ｓ２とダイオードＤ２との直列回路とが並列接続される点では図２の実施形態と同様であるが、本実施形態ではスイッチング素子Ｓ１，Ｓ２が上側アームに、ダイオードＤ１，Ｄ２が下側アームに接続される。すなわち、スイッチング素子Ｓ１，Ｓ２のソースは一括してダイオードＤ７のアノードに接続され、ダイオードＤ１，Ｄ２のアノードは一括してダイオードＤ８のカソードに接続されている。
他のスイッチ回路２０３，３０３も同様の構成である。
【００２４】
この参考形態の動作を説明すると、例えばスイッチング素子Ｓ２，Ｓ３をオンさせた場合、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｓ２→Ｓ４の寄生ダイオード→Ｓ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２にエネルギーが蓄積される。
Ｓ３がオンの状態でＳ２をオフすると、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｓ４の寄生ダイオード→Ｓ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１が充電される。また、Ｓ２がオンの状態でＳ３をオフすると、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｓ２→Ｃ２→Ｄ１０→Ｄ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ２が充電される。
更に、Ｓ２，Ｓ３を同時にオフすると、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｃ２→Ｄ１０→Ｄ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１，Ｃ２が同時に充電される。
本参考形態においても、上記各参考形態と同様の作用効果を得ることができる。
【００２５】
図４は本発明にかかる整流回路の第４参考形態を示している。
この参考形態における双方向スイッチ回路１０４，２０４，３０４は、例えばスイッチ回路１０４について説明すると、図１におけるスイッチング素子Ｓ１，Ｓ２の直列回路とダイオードＤ１，Ｄ２の直列回路とを入れ替えた構成になっており、ダイオードＤ１，Ｄ２同士の接続点がリアクトルＬ１の一端に接続され、スイッチング素子Ｓ１，Ｓ２同士の接続点がコンデンサＣ１，Ｃ２同士の接続点に接続されている。これは、他のスイッチ回路２０４，３０４についても同様である。
【００２６】
この参考形態の動作を説明すると、例えばスイッチング素子Ｓ１，Ｓ４をオンすると、Ｒ→Ｌ１→Ｄ１→Ｓ１→Ｓ４→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２にエネルギーが蓄積される。
また、Ｓ４がオンの状態でＳ１をオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｓ４→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１が充電される。一方、Ｓ１がオンの状態でＳ４をオフすると、Ｒ→Ｌ１→Ｄ１→Ｓ１→Ｃ２→Ｄ１０→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ２が充電される。更に、Ｓ１，Ｓ４の両方がオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｃ２→Ｄ１０→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１，Ｃ２の両方が充電される。
本参考形態においても、上記各参考形態と同様の作用効果を得ることができる。
【００２７】
次に、図５は上述した図１〜図４の整流回路、及び、後述する図６〜図８の整流回路の制御に適用可能な制御回路を示している。
図５において、４００は制御回路、４０１は正弦波指令手段、４０２は位相検出手段、４０３〜４０６はＰＩ調節手段、４０７〜４０９は比較手段、４１０〜４１５は論理積演算手段、４１６はゲート駆動手段を示す。
【００２８】
この制御回路の動作を説明すると、各相入力電圧と位相が同期した正弦波指令ＶＲ，ＶＳ，ＶＴを正弦波指令手段４０１により作成し、入力電圧の極性と同期した信号ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮを位相検出手段４０２により作成する。また、主回路から検出した直流出力電圧ＶＣ１を指令値にマイナーフィードバックし、ＰＩ調節手段４０３を介してＶＲ，ＶＳ，ＶＴ正弦波指令と乗算する。
これらの乗算結果に対し、主回路から検出した各相入力電流ＩＲ，ＩＳ，ＩＴをマイナーフィードバックし、ＰＩ調節手段４０４〜４０６を介して比較手段４０７〜４０９によりキャリア信号と比較することで、ＰＷＭ信号を得る。
【００２９】
さらに、入力電圧に同期した前記信号ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮとＰＷＭ信号との論理積を演算手段４１０〜４１５により求め、ゲート駆動手段４１６を介して各スイッチング素子Ｓ１〜Ｓ６に対する制御信号を作成する。
ここで、スイッチング素子Ｓ１に対する制御信号はＲ相の負極性同期信号ＲＮとＰＷＭ信号との比較により、スイッチング素子Ｓ２に対する制御信号はＲ相の正極性同期信号ＲＰとＰＷＭ信号との比較により作成される。同様に、スイッチング素子Ｓ３に対する制御信号はＳ相の負極性同期信号ＳＮとＰＷＭ信号との比較により、スイッチング素子Ｓ４に対する制御信号はＳ相の正極性同期信号ＳＰとＰＷＭ信号との比較により作成される。また、スイッチング素子Ｓ５に対する制御信号はＴ相の負極性同期信号ＴＮとＰＷＭ信号との比較により、スイッチング素子Ｓ６に対する制御信号はＴ相の正極性同期信号ＴＰとＰＷＭ信号との比較により作成される。
【００３０】
このように、入力電流のマイナーフィードバック制御によって入力電流は入力電圧と同期した正弦波状の波形に制御され、出力電圧もマイナーフィードバック制御によって一定の直流電圧に制御することができる。よって、入力電流を高力率に制御しながら、交流電圧を直流電圧に変換することができる。
【００３１】
なお、図１〜図４における双方向スイッチ回路１０１〜１０４，２０１〜２０４，３０１〜３０４内のスイッチング素子は、ＭＯＳＦＥＴに変えてＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）を用いてもよい。
その場合、図５に示した制御回路の適用が可能であるが、各相のスイッチング素子に対するゲート駆動手段４１６の出力を、図５にカッコ書きしたように入れ替える必要がある（例えばＲ相については、Ｓ１に対する制御信号はＲ相の正極性同期信号ＲＰとＰＷＭ信号との比較により、Ｓ２に対する制御信号はＲ相の負極性同期信号ＲＮとＰＷＭ信号との比較により作成する）。
【００３２】
図６は、本発明にかかる整流回路の第５参考形態を示している。図６において、双方向スイッチ回路１０５，２０５，３０５は、図２におけるダイオードＤ１，Ｄ３，Ｄ５をサイリスタＴＨ１，ＴＨ２，ＴＨ３に置き換えた構成となっている。その他の構成は図２と同一である。
【００３３】
例えば、図２において、電源投入前にコンデンサＣ１，Ｃ２の直列回路の両端（直流出力端子Ｐ，Ｎ間）の電圧が入力線間電圧以上になっていない場合、図９（ａ）に示すタイミングで電源を投入すると、図２のＲ→Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｃ２→Ｄ１０→Ｓ３の寄生ダイオードの経路で電流が流れ、コンデンサＣ１，Ｃ２を充電する。これにより、図９（ａ）に示すように過大な突入電流Ｉinが流れてしまい、装置が破損する恐れがある。
【００３４】
そこで、第５参考形態では、図２のダイオードＤ１，Ｄ３，Ｄ５をサイリスタＴＨ１，ＴＨ２，ＴＨ３に置き換えるとともに、図９（ｂ）に示すように入力線間電圧ＶRSが零または零付近のタイミングでサイリスタＴＨ１をオンする。他のサイリスタＴＨ２，ＴＨ３についても、ＶST，ＶTRが零または零付近のタイミングでオンする。
例えばＶRSが零付近でサイリスタＴＨ１がオンすると、コンデンサＣ１，Ｃ２を徐々に充電することができ、過大な突入電流を抑制することができる。さらに、コンデンサ電圧が飽和してからサイリスタＴＨ２，ＴＨ３をオンすれば、図２と同様な動作に移行させることができる。
【００３５】
図７は本発明にかかる整流回路の第６参考形態、図８は第７参考形態である。これらは、それぞれ図３，図４におけるダイオードＤ１，Ｄ３，Ｄ５をサイリスタＴＨ１，ＴＨ２，ＴＨ３に置き換えたものである。なお、図７，図８において、１０６，１０７，２０６，２０７，３０６，３０７は双方向スイッチ回路である。
これらの第６，第７参考形態においても、電源電圧の位相によってコンデンサに突入電流が流れるのを防止することができる。
【００３６】
図１０は、本発明にかかる制御方法の参考形態を示すものである。この制御回路は図１〜図４及び図６〜図８の整流回路の制御に適用可能である。
この制御回路において、例えば図１の整流回路に対しては、コンデンサＣ１の電圧を制御するように双方向スイッチ回路１０１，２０１，３０１の上側のスイッチング素子Ｓ１，Ｓ３，Ｓ５のオンオフのパルス幅を変化させ、コンデンサＣ２の電圧を制御するように下側のスイッチング素子Ｓ２，Ｓ４，Ｓ６のオンオフのパルス幅を変化させることで、コンデンサＣ１とＣ２の電圧を個別に制御する。これによりコンデンサ電圧をバランスさせ、コンデンサや半導体素子に耐圧以上の電圧が印加されるのを防止することができる。
【００３７】
図１０において、４３０は制御回路、４０１は正弦波指令手段、４０２は位相検出手段、４０３〜４０６，４１７〜４２０はＰＩ調節手段、４０７〜４０９，４２１〜４２３は比較手段、４１０〜４１５は論理積演算手段、４１６はゲート駆動手段を示す。
【００３８】
この制御回路の動作を説明すると、各相入力電圧と位相が同期した正弦波指令ＶＲ，ＶＳ，ＶＴを正弦波指令手段４０１により作成し、入力電圧の極性と同期した信号ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮを位相検出手段４０２により作成する。
また、主回路から検出した直流出力電圧ＶＣ１を指令値にマイナーフィードバックし、ＰＩ調節手段４１７を介してＶＲ，ＶＳ，ＶＴ正弦波指令と乗算する。更に、主回路から検出した直流出力電圧ＶＣ２を指令値にマイナーフィードバックし、ＰＩ調節手段４０３を介してＶＲ，ＶＳ，ＶＴ正弦波指令と乗算する。
【００３９】
これらの乗算結果に対し、主回路から検出した各相入力電流ＩＲ，ＩＳ，ＩＴをマイナーフィードバックし、ＰＩ調節手段４０４〜４０６を介して比較手段４０７〜４０９によりキャリア信号と比較することでスイッチング素子Ｓ２，Ｓ４，Ｓ６に対するＰＷＭ信号を得るとともに、ＰＩ調節手段４１８〜４２０を介して比較手段４２１〜４２３によりキャリア信号と比較することでスイッチング素子Ｓ１，Ｓ３，Ｓ５に対するＰＷＭ信号を得る。
さらに、入力電圧に同期した前記信号ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮとＰＷＭ信号との論理積を演算手段４１０〜４１５により求め、ゲート駆動手段４１６を介して各スイッチング素子Ｓ１〜Ｓ６に対する制御信号を作成する。
【００４０】
例えば、コンデンサＣ１の電圧が低下するとスイッチング素子Ｓ３のパルス幅が広くなり、Ｃ１の電圧が上昇するとＳ３のパルス幅が狭くなるように制御回路４３０が動作する。これにより、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｄ３→Ｓ３→Ｌ２→Ｓ→Ｒの経路で流れるコンデンサＣ１の充電電流が変化し、コンデンサＣ１の電圧が一定に維持される。
また、コンデンサＣ２の電圧が低下するとスイッチング素子Ｓ２のパルス幅が広くなり、Ｃ２の電圧が上昇するとＳ２のパルス幅が狭くなるように制御回路４３０が動作する。これにより、Ｒ→Ｌ１→Ｓ２→Ｄ２→Ｃ２→Ｄ１０→Ｓ４の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で流れるコンデンサＣ２の充電電流が変化し、コンデンサＣ２の電圧が一定に維持される。
このような動作により、コンデンサＣ１，Ｃ２の電圧をそれぞれ独立して制御することが可能である。
【００４１】
また、入力電流のマイナーフィードバック制御によって入力電流は入力電圧と同期した正弦波状の波形に制御され、出力電圧もマイナーフィードバック制御によって一定の直流電圧に制御することができる。これにより、入力電流を高力率に制御しながら交流電圧を直流電圧に変換することができる。
【００４２】
図１１は、本発明にかかる整流回路の第１実施形態を示しており、請求項１の発明の実施形態に相当する。 なお、この図１１から後述する図１３までの実施形態では、スイッチング素子としてＩＧＢＴを使用した例を示しているが、ＭＯＳＦＥＴを使用することも可能である。
図１１において、ダイオードＤ１，Ｄ２の直列回路と、Ｄ３，Ｄ４の直列回路と、Ｄ５，Ｄ６の直列回路と、コンデンサＣ１，Ｃ２の直列回路とが並列に接続されている。
また、スイッチング素子Ｓ１，Ｓ２の直列回路と、Ｓ３，Ｓ４の直列回路と、Ｓ５，Ｓ６の直列回路と、Ｓ７，Ｓ８の直列回路とが並列に接続され、これらの書くスイッチング素子Ｓ１〜Ｓ８にはそれぞれダイオードＤ７〜Ｄ１４が逆並列接続されている。
【００４３】
ダイオードＤ１，Ｄ２同士の接続点はリアクトルＬ１の一端とスイッチング素子Ｓ１，Ｓ２同士の接続点に接続され、ダイオードＤ３，Ｄ４同士の接続点はリアクトルＬ２の一端とスイッチング素子Ｓ３，Ｓ４同士の接続点に接続され、ダイオードＤ５，Ｄ６同士の接続点はリアクトルＬ３の一端とスイッチング素子Ｓ５，Ｓ６同士の接続点に接続される。また、スイッチング素子Ｓ７，Ｓ８同士の接続点はコンデンサＣ１，Ｃ２同士の接続点に接続されている。
【００４４】
次に、この実施形態の動作を説明する。例えばスイッチング素子Ｓ２がオンすると、Ｒ→Ｌ１→Ｓ２→Ｄ１０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２，Ｌ３にエネルギーが蓄積される。
ここでスイッチング素子Ｓ２をオフすると、Ｒ→Ｌ１→Ｄ１→Ｃ１→Ｃ２→Ｄ４，Ｄ６→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ１，Ｃ２が充電される。また、このときＳ７がオンしていると、Ｒ→Ｌ１→Ｄ７→Ｓ７→Ｃ２→Ｄ４，Ｄ６→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ２が充電される。一方、Ｓ８がオンしていると、Ｒ→Ｌ１→Ｄ１→Ｃ１→Ｓ８→Ｄ１０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ１が充電される。
【００４５】
このようなスイッチングを繰り返すことにより、入力電流を高力率に制御しながら交流電圧を直流電圧に変換することができる。また、スイッチング素子Ｓ７，Ｓ８のオンオフのパルス幅を調整すれば、コンデンサＣ１，Ｃ２の電圧を個別に制御してこれらをバランスさせることができ、半導体素子やコンデンサの電圧がそれらの耐圧以上になるのを防止することができる。
更に、電流が通過する半導体素子（スイッチング素子及びダイオード）の数は、リアクトルへのエネルギー蓄積時に２つ、コンデンサＣ１，Ｃ２を同時に充電する場合に２つ、一方のコンデンサを充電する場合に３つとなり、従来技術に比べてエネルギー損失を少なくし、高効率化や冷却部品の小型軽量化、低コスト化を図ることができる。
【００４６】
図１２は本発明にかかる制御方法の実施形態を示す回路図であり、請求項３に記載した発明の実施形態に相当する。この制御回路は、図１１及び後述の図１３の整流回路に適用可能である。
図１２において、４４０は制御回路、４４１は正弦波指令手段、４４２，４４３はＰＩ調節手段、４４４〜４４８は比較手段、４４９はゲート駆動手段を示す。
【００４７】
その動作を説明すると、主回路から検出したコンデンサＣ１，Ｃ２の電圧ＶＣ１，ＶＣ２を各指令値にマイナーフィードバックし、これらの偏差をＰＩ調節手段４４２を介して加算するとともに、その加算結果を正弦波指令ＶＲ，ＶＳ，ＶＴに乗算して正弦波指令を振幅変調する。また、ＰＩ調節手段４４２ の出力信号を比較手段４４７，４４８によりキャリア信号と比較してＰＷＭ信号を得、ゲート駆動手段４４９を介してスイッチング素子Ｓ７，Ｓ８に対する制御信号を作成する。
【００４８】
更に、主回路から検出した各相の入力電流を振幅変調後の正弦波指令にマイナーフィードバックし、それらの偏差をＰＩ調節手段４４３に入力して比較手段４４４〜４４６にてキャリア信号と比較することによりＰＷＭ信号を得、ゲート駆動手段４４９を介してスイッチング素子Ｓ１〜Ｓ６に対する制御信号を作成する。
このように、入力電流のマイナーフィードバック制御によって入力電流は入力電圧と同期した正弦波状の波形に制御される。
また、端子Ｐ，Ｎ間の出力電圧についても、マイナーフィードバック制御によって一定の直流電圧に制御することができ、コンデンサＣ１，Ｃ２の電圧も個別に制御することができる。例えば、コンデンサＣ１の電圧はスイッチング素子Ｓ８のオンオフのパルス幅を、コンデンサＣ２の電圧はスイッチング素子Ｓ７のオンオフのパルス幅を制御することにより、それぞれの充電電流を制御してコンデンサ電圧を所定値にすることができる。
【００４９】
図１３は、本発明にかかる整流回路の第２実施形態を示しており、請求項２の発明の実施形態に相当する。この実施形態の構成を図１１と比較して説明すると、図１１におけるダイオードＤ１〜Ｄ６が除去されているとともに、スイッチング素子Ｓ１，Ｓ２の直列回路とＳ３，Ｓ４の直列回路とＳ５，Ｓ６の直列回路とＳ７，Ｓ８の直列回路との並列接続回路を、ダイオードＤ１，Ｄ２を介してそれぞれ直流出力端子Ｐ，Ｎに接続した構成となっている。
【００５０】
この実施形態の動作を説明すると、例えばスイッチング素子Ｓ２がオンすると、Ｒ→Ｌ１→Ｓ２→Ｄ１０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２，Ｌ３にエネルギーが蓄積される。
ここでスイッチング素子Ｓ２をオフすると、Ｒ→Ｌ１→Ｄ７→Ｄ１→Ｃ１→Ｃ２→Ｄ２→Ｄ１０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ１，Ｃ２が充電される。また、このときＳ７がオンしていると、Ｒ→Ｌ１→Ｄ７→Ｓ７→Ｃ２→Ｄ２→Ｄ４，Ｄ６→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ２が充電される。一方、Ｓ８がオンしていると、Ｒ→Ｌ１→Ｄ７→Ｄ１→Ｃ１→Ｓ８→Ｄ１０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ１が充電される。
【００５１】
このようなスイッチングを繰り返すことにより、入力電流を高力率に制御しながら交流電圧を直流電圧に変換することができる。また、スイッチング素子Ｓ７，Ｓ８のオンオフのパルス幅を調整すれば、コンデンサＣ１，Ｃ２の電圧を個別に制御してこれらをバランスさせることができ、半導体素子やコンデンサの電圧がそれらの耐圧以上になるのを防止することができる。
この実施形態では、図１１と比べて電流が通過する半導体素子（スイッチング素子及びダイオード）の数は増えるが、回路全体としてダイオードの数を４つ減らすことができ、部品点数の削減や回路の小型軽量化が可能である。
【００５２】
なお、上記各実施形態ではもっぱら３相交流電圧を直流電圧に変換する場合について説明したが、本発明は一般にＮ相（Ｎは２以上の自然数）の交流電圧を直流電圧に変換する整流回路に適用可能である。
【００５３】
【発明の効果】
以上のように本発明の整流回路によれば、リアクトルへのエネルギー蓄積時やコンデンサの充電時に電流が通過する半導体素子の数を従来よりも減少させることができ、エネルギー損失を低減させるとともに、半導体素子の部品点数を少なくし、冷却装置を含めた装置全体の小型軽量化及び低価格化を図ることができる。
更に、本発明の制御方法によれば、出力側のコンデンサの電圧を個別に制御することができ、半導体素子やコンデンサを過電圧から保護することができる。
【図面の簡単な説明】
【図１】 本発明にかかる整流回路の第１参考形態を示す回路図である。
【図２】 本発明にかかる整流回路の第２参考形態を示す回路図である。
【図３】 本発明にかかる整流回路の第３参考形態を示す回路図である。
【図４】 本発明にかかる整流回路の第４参考形態を示す回路図である。
【図５】 本発明にかかる整流回路を制御する制御回路の構成図である。
【図６】 本発明にかかる整流回路の第５参考形態を示す回路図である。
【図７】 本発明にかかる整流回路の第６参考形態を示す回路図である。
【図８】 本発明にかかる整流回路の第７参考形態を示す回路図である。
【図９】 本発明にかかる整流回路の第５〜第７参考形態の動作説明図である。
【図１０】 本発明にかかる制御方法の参考形態を示す回路図である。
【図１１】 本発明にかかる整流回路の第１実施形態を示す回路図である。
【図１２】 本発明にかかる制御方法の実施形態を示す回路図である。
【図１３】 本発明にかかる整流回路の第２実施形態を示す回路図である。
【図１４】 従来技術を示す回路図である。
【符号の説明】
１０１〜１０７，２０１〜２０７，３０１〜３０７ 双方向スイッチ回路
４００，４３０，４４０ 制御回路
４０１，４４１ 正弦波指令手段
４０２ 位相検出手段
４０３〜４０６，４１７〜４２０，４４２，４４３ ＰＩ調節手段
４０７〜４０９，４２１〜４２３，４４４〜４４８ 比較手段
４１０〜４１５ 論理積手段
４１６，４４９ ゲート駆動手段
Ｒ，Ｓ，Ｔ 交流入力端子
Ｐ，Ｎ 直流出力端子
Ｓ１〜Ｓ８ スイッチング素子
Ｄ１〜Ｄ１４ ダイオード
Ｌ１〜Ｌ３ リアクトル
Ｃ１，Ｃ２ コンデンサ
ＴＨ１〜ＴＨ３ サイリスタ
【発明の属する技術分野】
本発明は、Ｎ相（Ｎは２以上の自然数）の交流電圧を直流電圧に変換する整流回路及びその制御方法に関する。
【０００２】
【従来の技術】
図１４は三相交流電圧を直流電圧に変換する従来の整流回路を示している。この従来技術は、特開平９−１８２４４１号公報に記載された三相整流装置の請求項１及び請求項２に記載されたものと実質的に同一である。
図１４において、Ｒ，Ｓ，Ｔは交流入力端子、Ｐ，Ｎは直流出力端子、Ｌ１，Ｌ２，Ｌ３はリアクトル、Ｄ１〜Ｄ１８はダイオード、Ｓ１〜Ｓ３は各相のスイッチング素子、Ｃ１，Ｃ２はコンデンサである。
【０００３】
次に、この動作を説明する。なお、以下では、場合により素子名称を省略してその参照符号のみを記す。例えばスイッチング素子Ｓ１，Ｓ２をオンすることで、Ｒ→Ｌ１→Ｄ１→Ｓ１→Ｄ８→Ｄ９→Ｓ２→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２にエネルギーが蓄積される。さらに、Ｓ２がオンの状態でＳ１をオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ１３→Ｃ１→Ｄ９→Ｓ２→Ｄ４→Ｌ２→Ｓ→Ｒの経路でリアクトルＬ１，Ｌ２のエネルギーはコンデンサＣ１に充電される。
一方、Ｓ１がオンの状態でＳ２をオフすると、Ｒ→Ｌ１→Ｄ１→Ｓ１→Ｄ８→Ｃ２→Ｄ１６→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、Ｌ１，Ｌ２のエネルギーはコンデンサＣ２に充電される。
【０００４】
また、Ｓ１，Ｓ２の両方がオフ状態になると、Ｒ→Ｌ１→Ｄ１→Ｄ１３→Ｃ１→Ｃ２→Ｄ１６→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、Ｌ１，Ｌ２のエネルギーはコンデンサＣ１，Ｃ２の両方に充電される。
このようなスイッチング動作を繰り返すことにより、入力電流を高力率に制御しながら交流電圧を直流電圧に変換することができる。また、スイッチング素子Ｓ１〜Ｓ３のオン時間を調整することで、二つのコンデンサＣ１，Ｃ２の電圧を個別に調整することができる。
【０００５】
【発明が解決しようとする課題】
図１４に示した三相入力の従来技術において、半導体素子（スイッチング素子とダイオード）の通過数は、リアクトルにエネルギーを蓄える場合に６つ、コンデンサＣ１またはＣ２を個別に充電する場合に５つ、コンデンサＣ１，Ｃ２の両方を同時に充電する場合に４つとなる。このため電流が通過する素子数が多く、半導体素子におけるエネルギー損失も大きくなってしまう。
また、エネルギー損失として発生する熱を冷却するための冷却部品が大きくなり、装置が大型化・高価格化してしまうとともに、主回路における半導体素子の数が２１個と多い。
【０００６】
そこで本発明は、電流が通過する半導体素子の数を従来よりも減少させ、エネルギー損失を低減させるとともに、半導体素子の部品点数を少なくして装置の小型軽量化及び低価格化を可能にした整流回路及びその制御方法を提供しようとするものである。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、二つのスイッチング素子の直列回路をＮ＋１個形成してこれら第１〜第Ｎ＋１のスイッチング素子直列回路を並列接続するとともに、各スイッチング素子にそれぞれダイオードを逆並列接続し、
二つのダイオードの直列回路をＮ個形成して、第１〜第Ｎのダイオード直列回路をダイオードのカソード同士、アノード同士がそれぞれ一括接続されるように並列接続し、前記カソード同士を正極の直流出力端子に接続するとともに前記アノード同士を負極の直流出力端子に接続し、
正極及び負極の直流出力端子間に二つのコンデンサを直列に接続し、
第１〜第Ｎのダイオード直列回路におけるダイオード同士の接続点と、第１〜第Ｎのスイッチング素子直列回路におけるスイッチング素子同士の接続点とをそれぞれ接続し、第１〜第Ｎのダイオード直列回路におけるダイオード同士の接続点をそれぞれリアクトルを介して各相の交流入力端子に接続し、
第Ｎ＋１のスイッチング素子直列回路におけるスイッチング素子同士の接続点を前記二つのコンデンサ同士の接続点に接続したものである。
【００１３】
請求項２記載の発明は、二つのスイッチング素子の直列回路をＮ＋１個形成してこれら第１〜第Ｎ＋１のスイッチング素子直列回路を並列接続するとともに、各スイッチング素子にそれぞれダイオードを逆並列接続し、
第１〜第Ｎ＋１のスイッチング素子直列回路の並列接続回路におけるダイオードのカソード側をダイオードを介して正極の直流出力端子に接続するとともに、第１〜第Ｎ＋１のスイッチング素子直列回路の並列接続回路におけるダイオードのアノード側をダイオードを介して負極の直流出力端子に接続し、
正極及び負極の直流出力端子間に二つのコンデンサを直列に接続し、
第１〜第Ｎのスイッチング素子直列回路におけるスイッチング素子同士の接続点をそれぞれリアクトルを介して各相の交流入力端子に接続し、
第Ｎ＋１のスイッチング素子直列回路におけるスイッチング素子同士の接続点を前記二つのコンデンサ同士の接続点に接続したものである。
【００１４】
請求項３記載の発明は、請求項１または２に記載した整流回路を対象として、
直流出力端子間に接続された二つのコンデンサの両方の電圧検出値を各々の指令値に対してフィードバックし、前記電圧検出値と指令値との偏差に基づいて前記二つのコンデンサの充電経路に各々存在するスイッチング素子を独立して制御することにより、二つのコンデンサの電圧を個別に制御するものである。
【００１５】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は本発明にかかる整流回路の第１参考形態である。図において、Ｒ，Ｓ，Ｔは交流入力端子、Ｐ，Ｎは直流出力端子、Ｌ１，Ｌ２，Ｌ３はリアクトル、Ｓ１〜Ｓ６はＭＯＳＦＥＴからなるスイッチング素子、Ｄ１〜Ｄ１２はダイオード、Ｃ１，Ｃ２は直流出力端子Ｐ，Ｎ間に直列接続されたコンデンサ、１０１，２０１，３０１は双方向スイッチ回路である。
【００１６】
双方向スイッチ回路１０１，２０１，３０１はいずれも同一の構成であり、一例としてスイッチ回路１０１は、スイッチング素子Ｓ１，Ｓ２の直列回路とダイオードＤ１，Ｄ２の直列回路とを並列接続して構成されている。スイッチング素子Ｓ１，Ｓ２同士の接続点はリアクトルＬ１の一端に接続され、ダイオードＤ１，Ｄ２同士の接続点はコンデンサＣ１，Ｃ２同士の接続点に接続される。
ダイオードＤ１，Ｄ２の直列回路の両端はダイオードＤ７，Ｄ８を介してコンデンサＣ１，Ｃ２の直列回路の両端に接続されている。
【００１７】
また、他の双方向スイッチ回路２０１，３０１についても、ダイオードＤ３，Ｄ４の直列回路の両端、ダイオードＤ５，Ｄ６の直列回路の両端が、それぞれダイオードＤ９，Ｄ１０、ダイオードＤ１１，Ｄ１２を介してコンデンサＣ１，Ｃ２の直列回路の両端に接続されている。更に、ダイオードＤ３，Ｄ４同士の接続点、Ｄ５，Ｄ６同士の接続点も、コンデンサＣ１，Ｃ２同士の接続点に接続されている。
【００１８】
この動作を説明すると、例えばスイッチング素子Ｓ２，Ｓ３をオンさせた場合、Ｒ→Ｌ１→Ｓ２→Ｄ２→Ｄ３→Ｓ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２にエネルギーが蓄積される。
Ｓ３がオンの状態でＳ２をオフすると、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｄ３→Ｓ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１が充電される。また、Ｓ２がオンの状態でＳ３をオフすると、Ｒ→Ｌ１→Ｓ２→Ｄ２→Ｃ２→Ｄ１０→Ｓ４の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ２が充電される。
更に、Ｓ２，Ｓ３を同時にオフすると、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｃ２→Ｄ１０→Ｓ４の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１，Ｃ２が同時に充電される。
【００１９】
このようなスイッチング動作を繰り返すことにより、入力電流を高力率に制御しながら交流電圧を直流電圧に変換することができる。本参考形態において電流が通過する半導体素子（スイッチング素子とダイオード）は、リアクトルにエネルギーを蓄える場合に４つ、コンデンサＣ１またはＣ２に充電する場合に４つとなり、従来技術よりも少なくなる。
従って、半導体素子におけるエネルギー損失が少なくなり、高効率化や冷却部品の小形軽量化が可能になるとともに、全体的な半導体素子数の減少によって装置の小形軽量化・低コスト化が可能である。
【００２０】
図２は本発明にかかる整流回路の第２参考形態である。この参考形態の双方向スイッチ回路１０２，２０２，３０２は、例えばスイッチ回路１０２について説明すると、ダイオードＤ１とスイッチング素子Ｓ１との直列回路と、ダイオードＤ２とスイッチング素子Ｓ２との直列回路とを並列接続して構成される。他のスイッチ回路２０２，３０２も同様の構成である。
また、ダイオードＤ１とスイッチング素子Ｓ１との接続点はリアクトルＬ１の一端に接続され、ダイオードＤ２とスイッチング素子Ｓ２との接続点はコンデンサＣ１，Ｃ２同士の接続点に接続されている。更に、ダイオードＤ１，Ｄ２のカソードは一括してダイオードＤ７のアノードに接続され、スイッチング素子Ｓ１，Ｓ２のドレインは一括してダイオードＤ８のカソードに接続されている。その他の構成については、図１と同様である。
【００２１】
この参考形態の動作を説明すると、例えばスイッチング素子Ｓ１，Ｓ４をオンさせた場合、Ｒ→Ｌ１→Ｓ１→Ｓ２の寄生ダイオード→Ｓ４→Ｓ３の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２にエネルギーが蓄積される。
Ｓ４がオンの状態でＳ１をオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｓ４→Ｓ３の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１が充電される。また、Ｓ１がオンの状態でＳ４をオフすると、Ｒ→Ｌ１→Ｓ１→Ｓ２の寄生ダイオード→Ｃ２→Ｄ１０→Ｓ３の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ２が充電される。
更に、Ｓ１，Ｓ４を同時にオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｃ２→Ｄ１０→Ｓ３の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１，Ｃ２が同時に充電される。
【００２２】
本参考形態においても、上記スイッチング動作の繰り返しにより、入力電流を高力率に制御しながら交流電圧を直流電圧に変換することができる。また、リアクトルへのエネルギー蓄積時やコンデンサの充電時に電流が通過する半導体素子数が従来よりも少なくなるので、エネルギー損失が少なくなり、高効率化や冷却部品の小形軽量化、低コスト化が可能である。
【００２３】
図３は本発明にかかる整流回路の第３参考形態である。
この参考形態の双方向スイッチ回路１０３，２０３，３０３は、例えばスイッチ回路１０３について説明すると、スイッチング素子Ｓ１とダイオードＤ１との直列回路と、スイッチング素子Ｓ２とダイオードＤ２との直列回路とが並列接続される点では図２の実施形態と同様であるが、本実施形態ではスイッチング素子Ｓ１，Ｓ２が上側アームに、ダイオードＤ１，Ｄ２が下側アームに接続される。すなわち、スイッチング素子Ｓ１，Ｓ２のソースは一括してダイオードＤ７のアノードに接続され、ダイオードＤ１，Ｄ２のアノードは一括してダイオードＤ８のカソードに接続されている。
他のスイッチ回路２０３，３０３も同様の構成である。
【００２４】
この参考形態の動作を説明すると、例えばスイッチング素子Ｓ２，Ｓ３をオンさせた場合、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｓ２→Ｓ４の寄生ダイオード→Ｓ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２にエネルギーが蓄積される。
Ｓ３がオンの状態でＳ２をオフすると、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｓ４の寄生ダイオード→Ｓ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１が充電される。また、Ｓ２がオンの状態でＳ３をオフすると、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｓ２→Ｃ２→Ｄ１０→Ｄ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ２が充電される。
更に、Ｓ２，Ｓ３を同時にオフすると、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｃ２→Ｄ１０→Ｄ３→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１，Ｃ２が同時に充電される。
本参考形態においても、上記各参考形態と同様の作用効果を得ることができる。
【００２５】
図４は本発明にかかる整流回路の第４参考形態を示している。
この参考形態における双方向スイッチ回路１０４，２０４，３０４は、例えばスイッチ回路１０４について説明すると、図１におけるスイッチング素子Ｓ１，Ｓ２の直列回路とダイオードＤ１，Ｄ２の直列回路とを入れ替えた構成になっており、ダイオードＤ１，Ｄ２同士の接続点がリアクトルＬ１の一端に接続され、スイッチング素子Ｓ１，Ｓ２同士の接続点がコンデンサＣ１，Ｃ２同士の接続点に接続されている。これは、他のスイッチ回路２０４，３０４についても同様である。
【００２６】
この参考形態の動作を説明すると、例えばスイッチング素子Ｓ１，Ｓ４をオンすると、Ｒ→Ｌ１→Ｄ１→Ｓ１→Ｓ４→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２にエネルギーが蓄積される。
また、Ｓ４がオンの状態でＳ１をオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｓ４→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１が充電される。一方、Ｓ１がオンの状態でＳ４をオフすると、Ｒ→Ｌ１→Ｄ１→Ｓ１→Ｃ２→Ｄ１０→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ２が充電される。更に、Ｓ１，Ｓ４の両方がオフすると、Ｒ→Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｃ２→Ｄ１０→Ｄ４→Ｌ２→Ｓ→Ｒの経路で電流が流れ、コンデンサＣ１，Ｃ２の両方が充電される。
本参考形態においても、上記各参考形態と同様の作用効果を得ることができる。
【００２７】
次に、図５は上述した図１〜図４の整流回路、及び、後述する図６〜図８の整流回路の制御に適用可能な制御回路を示している。
図５において、４００は制御回路、４０１は正弦波指令手段、４０２は位相検出手段、４０３〜４０６はＰＩ調節手段、４０７〜４０９は比較手段、４１０〜４１５は論理積演算手段、４１６はゲート駆動手段を示す。
【００２８】
この制御回路の動作を説明すると、各相入力電圧と位相が同期した正弦波指令ＶＲ，ＶＳ，ＶＴを正弦波指令手段４０１により作成し、入力電圧の極性と同期した信号ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮを位相検出手段４０２により作成する。また、主回路から検出した直流出力電圧ＶＣ１を指令値にマイナーフィードバックし、ＰＩ調節手段４０３を介してＶＲ，ＶＳ，ＶＴ正弦波指令と乗算する。
これらの乗算結果に対し、主回路から検出した各相入力電流ＩＲ，ＩＳ，ＩＴをマイナーフィードバックし、ＰＩ調節手段４０４〜４０６を介して比較手段４０７〜４０９によりキャリア信号と比較することで、ＰＷＭ信号を得る。
【００２９】
さらに、入力電圧に同期した前記信号ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮとＰＷＭ信号との論理積を演算手段４１０〜４１５により求め、ゲート駆動手段４１６を介して各スイッチング素子Ｓ１〜Ｓ６に対する制御信号を作成する。
ここで、スイッチング素子Ｓ１に対する制御信号はＲ相の負極性同期信号ＲＮとＰＷＭ信号との比較により、スイッチング素子Ｓ２に対する制御信号はＲ相の正極性同期信号ＲＰとＰＷＭ信号との比較により作成される。同様に、スイッチング素子Ｓ３に対する制御信号はＳ相の負極性同期信号ＳＮとＰＷＭ信号との比較により、スイッチング素子Ｓ４に対する制御信号はＳ相の正極性同期信号ＳＰとＰＷＭ信号との比較により作成される。また、スイッチング素子Ｓ５に対する制御信号はＴ相の負極性同期信号ＴＮとＰＷＭ信号との比較により、スイッチング素子Ｓ６に対する制御信号はＴ相の正極性同期信号ＴＰとＰＷＭ信号との比較により作成される。
【００３０】
このように、入力電流のマイナーフィードバック制御によって入力電流は入力電圧と同期した正弦波状の波形に制御され、出力電圧もマイナーフィードバック制御によって一定の直流電圧に制御することができる。よって、入力電流を高力率に制御しながら、交流電圧を直流電圧に変換することができる。
【００３１】
なお、図１〜図４における双方向スイッチ回路１０１〜１０４，２０１〜２０４，３０１〜３０４内のスイッチング素子は、ＭＯＳＦＥＴに変えてＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）を用いてもよい。
その場合、図５に示した制御回路の適用が可能であるが、各相のスイッチング素子に対するゲート駆動手段４１６の出力を、図５にカッコ書きしたように入れ替える必要がある（例えばＲ相については、Ｓ１に対する制御信号はＲ相の正極性同期信号ＲＰとＰＷＭ信号との比較により、Ｓ２に対する制御信号はＲ相の負極性同期信号ＲＮとＰＷＭ信号との比較により作成する）。
【００３２】
図６は、本発明にかかる整流回路の第５参考形態を示している。図６において、双方向スイッチ回路１０５，２０５，３０５は、図２におけるダイオードＤ１，Ｄ３，Ｄ５をサイリスタＴＨ１，ＴＨ２，ＴＨ３に置き換えた構成となっている。その他の構成は図２と同一である。
【００３３】
例えば、図２において、電源投入前にコンデンサＣ１，Ｃ２の直列回路の両端（直流出力端子Ｐ，Ｎ間）の電圧が入力線間電圧以上になっていない場合、図９（ａ）に示すタイミングで電源を投入すると、図２のＲ→Ｌ１→Ｄ１→Ｄ７→Ｃ１→Ｃ２→Ｄ１０→Ｓ３の寄生ダイオードの経路で電流が流れ、コンデンサＣ１，Ｃ２を充電する。これにより、図９（ａ）に示すように過大な突入電流Ｉinが流れてしまい、装置が破損する恐れがある。
【００３４】
そこで、第５参考形態では、図２のダイオードＤ１，Ｄ３，Ｄ５をサイリスタＴＨ１，ＴＨ２，ＴＨ３に置き換えるとともに、図９（ｂ）に示すように入力線間電圧ＶRSが零または零付近のタイミングでサイリスタＴＨ１をオンする。他のサイリスタＴＨ２，ＴＨ３についても、ＶST，ＶTRが零または零付近のタイミングでオンする。
例えばＶRSが零付近でサイリスタＴＨ１がオンすると、コンデンサＣ１，Ｃ２を徐々に充電することができ、過大な突入電流を抑制することができる。さらに、コンデンサ電圧が飽和してからサイリスタＴＨ２，ＴＨ３をオンすれば、図２と同様な動作に移行させることができる。
【００３５】
図７は本発明にかかる整流回路の第６参考形態、図８は第７参考形態である。これらは、それぞれ図３，図４におけるダイオードＤ１，Ｄ３，Ｄ５をサイリスタＴＨ１，ＴＨ２，ＴＨ３に置き換えたものである。なお、図７，図８において、１０６，１０７，２０６，２０７，３０６，３０７は双方向スイッチ回路である。
これらの第６，第７参考形態においても、電源電圧の位相によってコンデンサに突入電流が流れるのを防止することができる。
【００３６】
図１０は、本発明にかかる制御方法の参考形態を示すものである。この制御回路は図１〜図４及び図６〜図８の整流回路の制御に適用可能である。
この制御回路において、例えば図１の整流回路に対しては、コンデンサＣ１の電圧を制御するように双方向スイッチ回路１０１，２０１，３０１の上側のスイッチング素子Ｓ１，Ｓ３，Ｓ５のオンオフのパルス幅を変化させ、コンデンサＣ２の電圧を制御するように下側のスイッチング素子Ｓ２，Ｓ４，Ｓ６のオンオフのパルス幅を変化させることで、コンデンサＣ１とＣ２の電圧を個別に制御する。これによりコンデンサ電圧をバランスさせ、コンデンサや半導体素子に耐圧以上の電圧が印加されるのを防止することができる。
【００３７】
図１０において、４３０は制御回路、４０１は正弦波指令手段、４０２は位相検出手段、４０３〜４０６，４１７〜４２０はＰＩ調節手段、４０７〜４０９，４２１〜４２３は比較手段、４１０〜４１５は論理積演算手段、４１６はゲート駆動手段を示す。
【００３８】
この制御回路の動作を説明すると、各相入力電圧と位相が同期した正弦波指令ＶＲ，ＶＳ，ＶＴを正弦波指令手段４０１により作成し、入力電圧の極性と同期した信号ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮを位相検出手段４０２により作成する。
また、主回路から検出した直流出力電圧ＶＣ１を指令値にマイナーフィードバックし、ＰＩ調節手段４１７を介してＶＲ，ＶＳ，ＶＴ正弦波指令と乗算する。更に、主回路から検出した直流出力電圧ＶＣ２を指令値にマイナーフィードバックし、ＰＩ調節手段４０３を介してＶＲ，ＶＳ，ＶＴ正弦波指令と乗算する。
【００３９】
これらの乗算結果に対し、主回路から検出した各相入力電流ＩＲ，ＩＳ，ＩＴをマイナーフィードバックし、ＰＩ調節手段４０４〜４０６を介して比較手段４０７〜４０９によりキャリア信号と比較することでスイッチング素子Ｓ２，Ｓ４，Ｓ６に対するＰＷＭ信号を得るとともに、ＰＩ調節手段４１８〜４２０を介して比較手段４２１〜４２３によりキャリア信号と比較することでスイッチング素子Ｓ１，Ｓ３，Ｓ５に対するＰＷＭ信号を得る。
さらに、入力電圧に同期した前記信号ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮとＰＷＭ信号との論理積を演算手段４１０〜４１５により求め、ゲート駆動手段４１６を介して各スイッチング素子Ｓ１〜Ｓ６に対する制御信号を作成する。
【００４０】
例えば、コンデンサＣ１の電圧が低下するとスイッチング素子Ｓ３のパルス幅が広くなり、Ｃ１の電圧が上昇するとＳ３のパルス幅が狭くなるように制御回路４３０が動作する。これにより、Ｒ→Ｌ１→Ｓ１の寄生ダイオード→Ｄ７→Ｃ１→Ｄ３→Ｓ３→Ｌ２→Ｓ→Ｒの経路で流れるコンデンサＣ１の充電電流が変化し、コンデンサＣ１の電圧が一定に維持される。
また、コンデンサＣ２の電圧が低下するとスイッチング素子Ｓ２のパルス幅が広くなり、Ｃ２の電圧が上昇するとＳ２のパルス幅が狭くなるように制御回路４３０が動作する。これにより、Ｒ→Ｌ１→Ｓ２→Ｄ２→Ｃ２→Ｄ１０→Ｓ４の寄生ダイオード→Ｌ２→Ｓ→Ｒの経路で流れるコンデンサＣ２の充電電流が変化し、コンデンサＣ２の電圧が一定に維持される。
このような動作により、コンデンサＣ１，Ｃ２の電圧をそれぞれ独立して制御することが可能である。
【００４１】
また、入力電流のマイナーフィードバック制御によって入力電流は入力電圧と同期した正弦波状の波形に制御され、出力電圧もマイナーフィードバック制御によって一定の直流電圧に制御することができる。これにより、入力電流を高力率に制御しながら交流電圧を直流電圧に変換することができる。
【００４２】
図１１は、本発明にかかる整流回路の第１実施形態を示しており、請求項１の発明の実施形態に相当する。 なお、この図１１から後述する図１３までの実施形態では、スイッチング素子としてＩＧＢＴを使用した例を示しているが、ＭＯＳＦＥＴを使用することも可能である。
図１１において、ダイオードＤ１，Ｄ２の直列回路と、Ｄ３，Ｄ４の直列回路と、Ｄ５，Ｄ６の直列回路と、コンデンサＣ１，Ｃ２の直列回路とが並列に接続されている。
また、スイッチング素子Ｓ１，Ｓ２の直列回路と、Ｓ３，Ｓ４の直列回路と、Ｓ５，Ｓ６の直列回路と、Ｓ７，Ｓ８の直列回路とが並列に接続され、これらの書くスイッチング素子Ｓ１〜Ｓ８にはそれぞれダイオードＤ７〜Ｄ１４が逆並列接続されている。
【００４３】
ダイオードＤ１，Ｄ２同士の接続点はリアクトルＬ１の一端とスイッチング素子Ｓ１，Ｓ２同士の接続点に接続され、ダイオードＤ３，Ｄ４同士の接続点はリアクトルＬ２の一端とスイッチング素子Ｓ３，Ｓ４同士の接続点に接続され、ダイオードＤ５，Ｄ６同士の接続点はリアクトルＬ３の一端とスイッチング素子Ｓ５，Ｓ６同士の接続点に接続される。また、スイッチング素子Ｓ７，Ｓ８同士の接続点はコンデンサＣ１，Ｃ２同士の接続点に接続されている。
【００４４】
次に、この実施形態の動作を説明する。例えばスイッチング素子Ｓ２がオンすると、Ｒ→Ｌ１→Ｓ２→Ｄ１０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２，Ｌ３にエネルギーが蓄積される。
ここでスイッチング素子Ｓ２をオフすると、Ｒ→Ｌ１→Ｄ１→Ｃ１→Ｃ２→Ｄ４，Ｄ６→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ１，Ｃ２が充電される。また、このときＳ７がオンしていると、Ｒ→Ｌ１→Ｄ７→Ｓ７→Ｃ２→Ｄ４，Ｄ６→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ２が充電される。一方、Ｓ８がオンしていると、Ｒ→Ｌ１→Ｄ１→Ｃ１→Ｓ８→Ｄ１０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ１が充電される。
【００４５】
このようなスイッチングを繰り返すことにより、入力電流を高力率に制御しながら交流電圧を直流電圧に変換することができる。また、スイッチング素子Ｓ７，Ｓ８のオンオフのパルス幅を調整すれば、コンデンサＣ１，Ｃ２の電圧を個別に制御してこれらをバランスさせることができ、半導体素子やコンデンサの電圧がそれらの耐圧以上になるのを防止することができる。
更に、電流が通過する半導体素子（スイッチング素子及びダイオード）の数は、リアクトルへのエネルギー蓄積時に２つ、コンデンサＣ１，Ｃ２を同時に充電する場合に２つ、一方のコンデンサを充電する場合に３つとなり、従来技術に比べてエネルギー損失を少なくし、高効率化や冷却部品の小型軽量化、低コスト化を図ることができる。
【００４６】
図１２は本発明にかかる制御方法の実施形態を示す回路図であり、請求項３に記載した発明の実施形態に相当する。この制御回路は、図１１及び後述の図１３の整流回路に適用可能である。
図１２において、４４０は制御回路、４４１は正弦波指令手段、４４２，４４３はＰＩ調節手段、４４４〜４４８は比較手段、４４９はゲート駆動手段を示す。
【００４７】
その動作を説明すると、主回路から検出したコンデンサＣ１，Ｃ２の電圧ＶＣ１，ＶＣ２を各指令値にマイナーフィードバックし、これらの偏差をＰＩ調節手段４４２を介して加算するとともに、その加算結果を正弦波指令ＶＲ，ＶＳ，ＶＴに乗算して正弦波指令を振幅変調する。また、ＰＩ調節手段４４２ の出力信号を比較手段４４７，４４８によりキャリア信号と比較してＰＷＭ信号を得、ゲート駆動手段４４９を介してスイッチング素子Ｓ７，Ｓ８に対する制御信号を作成する。
【００４８】
更に、主回路から検出した各相の入力電流を振幅変調後の正弦波指令にマイナーフィードバックし、それらの偏差をＰＩ調節手段４４３に入力して比較手段４４４〜４４６にてキャリア信号と比較することによりＰＷＭ信号を得、ゲート駆動手段４４９を介してスイッチング素子Ｓ１〜Ｓ６に対する制御信号を作成する。
このように、入力電流のマイナーフィードバック制御によって入力電流は入力電圧と同期した正弦波状の波形に制御される。
また、端子Ｐ，Ｎ間の出力電圧についても、マイナーフィードバック制御によって一定の直流電圧に制御することができ、コンデンサＣ１，Ｃ２の電圧も個別に制御することができる。例えば、コンデンサＣ１の電圧はスイッチング素子Ｓ８のオンオフのパルス幅を、コンデンサＣ２の電圧はスイッチング素子Ｓ７のオンオフのパルス幅を制御することにより、それぞれの充電電流を制御してコンデンサ電圧を所定値にすることができる。
【００４９】
図１３は、本発明にかかる整流回路の第２実施形態を示しており、請求項２の発明の実施形態に相当する。この実施形態の構成を図１１と比較して説明すると、図１１におけるダイオードＤ１〜Ｄ６が除去されているとともに、スイッチング素子Ｓ１，Ｓ２の直列回路とＳ３，Ｓ４の直列回路とＳ５，Ｓ６の直列回路とＳ７，Ｓ８の直列回路との並列接続回路を、ダイオードＤ１，Ｄ２を介してそれぞれ直流出力端子Ｐ，Ｎに接続した構成となっている。
【００５０】
この実施形態の動作を説明すると、例えばスイッチング素子Ｓ２がオンすると、Ｒ→Ｌ１→Ｓ２→Ｄ１０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、リアクトルＬ１，Ｌ２，Ｌ３にエネルギーが蓄積される。
ここでスイッチング素子Ｓ２をオフすると、Ｒ→Ｌ１→Ｄ７→Ｄ１→Ｃ１→Ｃ２→Ｄ２→Ｄ１０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ１，Ｃ２が充電される。また、このときＳ７がオンしていると、Ｒ→Ｌ１→Ｄ７→Ｓ７→Ｃ２→Ｄ２→Ｄ４，Ｄ６→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ２が充電される。一方、Ｓ８がオンしていると、Ｒ→Ｌ１→Ｄ７→Ｄ１→Ｃ１→Ｓ８→Ｄ１０，Ｄ１２→Ｌ２，Ｌ３→Ｓ，Ｔ→Ｒの経路で電流が流れ、コンデンサＣ１が充電される。
【００５１】
このようなスイッチングを繰り返すことにより、入力電流を高力率に制御しながら交流電圧を直流電圧に変換することができる。また、スイッチング素子Ｓ７，Ｓ８のオンオフのパルス幅を調整すれば、コンデンサＣ１，Ｃ２の電圧を個別に制御してこれらをバランスさせることができ、半導体素子やコンデンサの電圧がそれらの耐圧以上になるのを防止することができる。
この実施形態では、図１１と比べて電流が通過する半導体素子（スイッチング素子及びダイオード）の数は増えるが、回路全体としてダイオードの数を４つ減らすことができ、部品点数の削減や回路の小型軽量化が可能である。
【００５２】
なお、上記各実施形態ではもっぱら３相交流電圧を直流電圧に変換する場合について説明したが、本発明は一般にＮ相（Ｎは２以上の自然数）の交流電圧を直流電圧に変換する整流回路に適用可能である。
【００５３】
【発明の効果】
以上のように本発明の整流回路によれば、リアクトルへのエネルギー蓄積時やコンデンサの充電時に電流が通過する半導体素子の数を従来よりも減少させることができ、エネルギー損失を低減させるとともに、半導体素子の部品点数を少なくし、冷却装置を含めた装置全体の小型軽量化及び低価格化を図ることができる。
更に、本発明の制御方法によれば、出力側のコンデンサの電圧を個別に制御することができ、半導体素子やコンデンサを過電圧から保護することができる。
【図面の簡単な説明】
【図１】 本発明にかかる整流回路の第１参考形態を示す回路図である。
【図２】 本発明にかかる整流回路の第２参考形態を示す回路図である。
【図３】 本発明にかかる整流回路の第３参考形態を示す回路図である。
【図４】 本発明にかかる整流回路の第４参考形態を示す回路図である。
【図５】 本発明にかかる整流回路を制御する制御回路の構成図である。
【図６】 本発明にかかる整流回路の第５参考形態を示す回路図である。
【図７】 本発明にかかる整流回路の第６参考形態を示す回路図である。
【図８】 本発明にかかる整流回路の第７参考形態を示す回路図である。
【図９】 本発明にかかる整流回路の第５〜第７参考形態の動作説明図である。
【図１０】 本発明にかかる制御方法の参考形態を示す回路図である。
【図１１】 本発明にかかる整流回路の第１実施形態を示す回路図である。
【図１２】 本発明にかかる制御方法の実施形態を示す回路図である。
【図１３】 本発明にかかる整流回路の第２実施形態を示す回路図である。
【図１４】 従来技術を示す回路図である。
【符号の説明】
１０１〜１０７，２０１〜２０７，３０１〜３０７ 双方向スイッチ回路
４００，４３０，４４０ 制御回路
４０１，４４１ 正弦波指令手段
４０２ 位相検出手段
４０３〜４０６，４１７〜４２０，４４２，４４３ ＰＩ調節手段
４０７〜４０９，４２１〜４２３，４４４〜４４８ 比較手段
４１０〜４１５ 論理積手段
４１６，４４９ ゲート駆動手段
Ｒ，Ｓ，Ｔ 交流入力端子
Ｐ，Ｎ 直流出力端子
Ｓ１〜Ｓ８ スイッチング素子
Ｄ１〜Ｄ１４ ダイオード
Ｌ１〜Ｌ３ リアクトル
Ｃ１，Ｃ２ コンデンサ
ＴＨ１〜ＴＨ３ サイリスタ
Claims (3)
- Ｎ相（Ｎは２以上の自然数）の交流電圧を直流電圧に変換する整流回路において、
二つのスイッチング素子の直列回路をＮ＋１個形成してこれら第１〜第Ｎ＋１のスイッチング素子直列回路を並列接続するとともに、各スイッチング素子にそれぞれダイオードを逆並列接続し、
二つのダイオードの直列回路をＮ個形成して、第１〜第Ｎのダイオード直列回路をダイオードのカソード同士、アノード同士がそれぞれ一括接続されるように並列接続し、前記カソード同士を正極の直流出力端子に接続するとともに前記アノード同士を負極の直流出力端子に接続し、
正極及び負極の直流出力端子間に二つのコンデンサを直列に接続し、
第１〜第Ｎのダイオード直列回路におけるダイオード同士の接続点と、第１〜第Ｎのスイッチング素子直列回路におけるスイッチング素子同士の接続点とをそれぞれ接続し、第１〜第Ｎのダイオード直列回路におけるダイオード同士の接続点をそれぞれリアクトルを介して各相の交流入力端子に接続し、
第Ｎ＋１のスイッチング素子直列回路におけるスイッチング素子同士の接続点を前記二つのコンデンサ同士の接続点に接続したことを特徴とする整流回路。 - Ｎ相（Ｎは２以上の自然数）の交流電圧を直流電圧に変換する整流回路において、
二つのスイッチング素子の直列回路をＮ＋１個形成してこれら第１〜第Ｎ＋１のスイッチング素子直列回路を並列接続するとともに、各スイッチング素子にそれぞれダイオードを逆並列接続し、
第１〜第Ｎ＋１のスイッチング素子直列回路の並列接続回路におけるダイオードのカソード側をダイオードを介して正極の直流出力端子に接続するとともに、第１〜第Ｎ＋１のスイッチング素子直列回路の並列接続回路におけるダイオードのアノード側をダイオードを介して負極の直流出力端子に接続し、
正極及び負極の直流出力端子間に二つのコンデンサを直列に接続し、
第１〜第Ｎのスイッチング素子直列回路におけるスイッチング素子同士の接続点をそれぞれリアクトルを介して各相の交流入力端子に接続し、
第Ｎ＋１のスイッチング素子直列回路におけるスイッチング素子同士の接続点を前記二つのコンデンサ同士の接続点に接続したことを特徴とする整流回路。 - 請求項１または２に記載した整流回路を対象として、
直流出力端子間に接続された二つのコンデンサの両方の電圧検出値を各々の指令値に対してフィードバックし、前記電圧検出値と指令値との偏差に基づいて前記二つのコンデンサの充電経路に各々存在するスイッチング素子を独立して制御することにより、二つのコンデンサの電圧を個別に制御することを特徴とする整流回路の制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000332544A JP4051875B2 (ja) | 2000-10-31 | 2000-10-31 | 整流回路及びその制御方法 |
| US09/983,027 US6437998B1 (en) | 2000-10-31 | 2001-10-22 | Rectifying circuit and control method therefor |
| DE10153738A DE10153738B4 (de) | 2000-10-31 | 2001-10-31 | Gleichrichterschaltung und Verfahren zu deren Steuerung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000332544A JP4051875B2 (ja) | 2000-10-31 | 2000-10-31 | 整流回路及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002142458A JP2002142458A (ja) | 2002-05-17 |
| JP4051875B2 true JP4051875B2 (ja) | 2008-02-27 |
Family
ID=18808737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000332544A Expired - Lifetime JP4051875B2 (ja) | 2000-10-31 | 2000-10-31 | 整流回路及びその制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6437998B1 (ja) |
| JP (1) | JP4051875B2 (ja) |
| DE (1) | DE10153738B4 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004012325A1 (ja) * | 2002-07-30 | 2005-11-24 | ダイキン工業株式会社 | Ａｃ／ａｃ電力変換のための電力モジュール |
| JP4596866B2 (ja) * | 2003-09-09 | 2010-12-15 | パナソニック株式会社 | モータ駆動装置 |
| US7471529B2 (en) | 2003-10-30 | 2008-12-30 | The Regents Of The University Of California | Universal three phase controllers for power converters |
| JP2007288968A (ja) * | 2006-04-19 | 2007-11-01 | Fuji Electric Holdings Co Ltd | 整流回路のコンデンサ充電装置 |
| JP4893113B2 (ja) * | 2006-06-06 | 2012-03-07 | 富士電機株式会社 | 整流回路の制御装置 |
| JP2008153748A (ja) * | 2006-12-14 | 2008-07-03 | Matsushita Electric Ind Co Ltd | 双方向スイッチ及び双方向スイッチの駆動方法 |
| EP2114003A4 (en) * | 2007-02-22 | 2013-03-27 | Mitsubishi Electric Corp | POWER CONVERTER DEVICE |
| JP2009095083A (ja) * | 2007-10-04 | 2009-04-30 | Fuji Electric Systems Co Ltd | 電力変換装置 |
| JP5167884B2 (ja) | 2008-03-14 | 2013-03-21 | ダイキン工業株式会社 | コンバータの制御方法及び制御装置 |
| JP2012196072A (ja) * | 2011-03-17 | 2012-10-11 | Nabtesco Corp | スナバコンデンサの充電方法 |
| US9070562B2 (en) * | 2013-03-11 | 2015-06-30 | Semiconductor Components Industries, Llc | Circuit including a switching element, a rectifying element, and a charge storage element |
| DE102013212229A1 (de) * | 2013-06-26 | 2014-12-31 | Robert Bosch Gmbh | Spannungsumsetzer und Verfahren zum Betreiben eines Spannungsumsetzers |
| CN103762860B (zh) * | 2014-01-28 | 2016-07-06 | 华南理工大学 | N输入单相n+1开关组mmc整流器及其控制方法 |
| FR3056852B1 (fr) * | 2016-09-27 | 2018-09-28 | Renault S.A.S | Procede de commande d'un redresseur triphase pour un dispositif de charge embarque sur un vehicule electrique ou hybride |
| JP7149770B2 (ja) * | 2018-08-24 | 2022-10-07 | 株式会社日立産機システム | 電力変換装置及び、これを用いたインバータ装置 |
| JP2021035223A (ja) * | 2019-08-27 | 2021-03-01 | パナソニックＩｐマネジメント株式会社 | 力率改善回路 |
| CN110855164B (zh) * | 2019-11-29 | 2021-04-06 | 深圳市科华恒盛科技有限公司 | 控制方法、系统及终端设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4670828A (en) * | 1986-02-25 | 1987-06-02 | Sundstrand Corporation | Bi-directional switch for neutral point clamped PWM inverter |
| US6025999A (en) * | 1998-11-12 | 2000-02-15 | Lucent Technologies Inc. | Dual output power supply and method of operation thereof |
| DE10027575A1 (de) * | 1999-09-02 | 2001-04-05 | Abb Patent Gmbh | ARCP Mehrpunktstromrichter mit potentialvariablen Zwischenkapazitäten |
-
2000
- 2000-10-31 JP JP2000332544A patent/JP4051875B2/ja not_active Expired - Lifetime
-
2001
- 2001-10-22 US US09/983,027 patent/US6437998B1/en not_active Expired - Lifetime
- 2001-10-31 DE DE10153738A patent/DE10153738B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE10153738A1 (de) | 2002-05-02 |
| US6437998B1 (en) | 2002-08-20 |
| US20020064061A1 (en) | 2002-05-30 |
| JP2002142458A (ja) | 2002-05-17 |
| DE10153738B4 (de) | 2012-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4051875B2 (ja) | 整流回路及びその制御方法 | |
| Ahmed et al. | A new configuration of single-phase symmetrical PWM AC chopper voltage controller | |
| US5446646A (en) | Method and apparatus for control of pulse width modulation (PWM) converter | |
| US9722508B2 (en) | Power conversion device and three-phase alternating current power supply device | |
| US20090040800A1 (en) | Three phase rectifier and rectification method | |
| US7577009B2 (en) | PWM cycloconverter and control method for PWM cycloconverter | |
| EP1494343B1 (en) | Frequency converter and drive for electric motor | |
| EP1528660A1 (en) | Three-phase bridge rectifier | |
| WO2009075366A1 (ja) | ソフトスイッチング電力変換装置 | |
| JP3681596B2 (ja) | 直流電源装置 | |
| US10608554B2 (en) | Power supply having four quadrant converter and techniques for operation | |
| WO2013171800A1 (ja) | 電力変換装置 | |
| JPH07337036A (ja) | 交流電力変換装置 | |
| JP3129971B2 (ja) | トランスレス型三相コンバータ装置 | |
| JPH0823779B2 (ja) | 電力制御装置 | |
| JP3269532B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP2618931B2 (ja) | 電力変換装置 | |
| KR101990809B1 (ko) | 무정전 전원장치 | |
| JP4037284B2 (ja) | 静止型無効電力補償装置 | |
| JP3369981B2 (ja) | 正弦波入出力単相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置 | |
| JP2021058002A (ja) | 電力変換装置 | |
| JPS63268470A (ja) | 電力変換器 | |
| JPH0777515B2 (ja) | 単相−３相変換回路 | |
| JPH0789742B2 (ja) | 電力変換装置 | |
| JPS61240858A (ja) | 可変電圧電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20060215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4051875 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |