CN219420289U - 整流单元以及整流电路 - Google Patents
整流单元以及整流电路 Download PDFInfo
- Publication number
- CN219420289U CN219420289U CN202320565736.8U CN202320565736U CN219420289U CN 219420289 U CN219420289 U CN 219420289U CN 202320565736 U CN202320565736 U CN 202320565736U CN 219420289 U CN219420289 U CN 219420289U
- Authority
- CN
- China
- Prior art keywords
- resistor
- rectifying unit
- voltage
- controller
- switching device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
本实用新型提供整流单元以及整流电路,涉及电源技术领域,包括:模拟开关器件SR1、延时电路以及控制器;所述模拟开关器件SR1的漏极与所述模拟开关器件SR1的源极之间包括所述延时电路以及所述控制器;所述延时电路用于使得所述控制器的检测端电压延后达到第一芯片阈值;所述控制器,用于根据所述控制器的检测端电压向所述模拟开关器件SR1输出驱动信号,这样,在延时电路的作用下,使得芯片能够平稳驱动模拟开关器件SR1接近于二极管,从而在增强该整理单元的可靠性的情况下提高了该整流单元的效率。
Description
技术领域
本实用新型涉及电源技术领域,尤其涉及整流单元以及整流电路。
背景技术
随着科学技术的进步,各个行业设备集成化越来越高,电源模块的功率随之增加。整流电路是一种将交流电转换为直流电的电路,广泛的应用在电源模块中。
现有技术中,整流电路一般由二极管组成。由二极管构成的整流电路压降较大,在大电流下导通损耗很大,已经不能满足模块高效率的要求。从而诞生了同步整流,同步整流是采用通态电阻极低的金氧半场效晶体管(metal-oxide-semiconductor field-effecttransistor,MOSFET)来取代整流二极管以降低整流损耗的一项新技术。自驱动同步整流技术中驱动芯片根据同步整流MOSFET(又称SR MOS)寄生体二极管的导通状态,发出SR MOS驱动,依靠检测SR MOS源漏极电压(Vds),以及判断条件自主发出同步整流驱动波形,使得SRMOS接近于二极管正向导通,反向截止的特性。
然而,自驱动同步整流技术中驱动芯片应用于低频输入同步整流可能出现压降较大或者诸如雷击浪涌等造成的负向电流不能及时关断SR MOS等异常。
实用新型内容
本实用新型提供一种整流单元以及整流电路,在增强该整理单元的可靠性的前提下,有助于提高整流单元的效率。
第一方面,本实用新型提供一种整流单元,包括:模拟开关器件SR1、延时电路以及控制器;模拟开关器件SR1的漏极与模拟开关器件SR1的源极之间包括延时电路以及控制器;延时电路用于使得控制器的检测端电压延后达到第一芯片阈值;控制器,用于根据控制器的检测端电压向模拟开关器件SR1输出驱动信号。
这样,在延时电路的作用下,使得芯片能够平稳驱动模拟开关器件SR1接近于二极管,从而在增强该整理单元的可靠性的情况下提高了该整流单元的效率。
可选的,模拟开关器件SR1为同步整流金氧半场效晶体管。
可选的,整流单元还包括耐高压MOSFET Q1;所述模拟开关器件SR1的漏极连接所述耐高压MOSFET Q1,所述延时电路包括第二电阻R2、第二滤波电容C2和开关控制器件Q2。这样就可以使用耐高压MOSFET Q1的导通内阻来替代另一种方案中的第一电阻R1。
可选的,所述延时电路包括第一电阻R1、第二电阻R2、第二滤波电容C2和开关控制器件Q2。
可选的,在所述驱动信号用于表征高电平的情况下所述开关控制器件Q2关断;在所述驱动信号用于表征低电平的情况下所述开关控制器件Q2导通。
可选的,所述开关控制器件Q2为P沟道MOSFET。
可选的,在所述整流单元中的交流电流的负半周过零后,所述控制器的检测端电压Vd满足:其中,VD为模拟开关器件SR1的漏极电压,R1为第一电阻R1的电阻值,或者,R1为耐高压MOSFET Q1的导通内阻,或者,R1为第一电阻R1的电阻值与耐高压MOSFET Q1的导通内阻之和;R2为第二电阻R2的电阻值,Vc2为第二滤波电容C2的电压。
可选的,在所述控制器的检测端电压Vd达到芯片阈值电压的情况下,所述驱动信号用于驱动高电平;所述模拟开关器件SR1基于所述驱动信号饱和导通,所述开关控制器件Q2基于所述驱动信号关断。
可选的,所述第一电阻R1包括一个电阻,或者,所述第一电阻R1包括并联或串联的至少两个电阻。
可选的,该整理单元还包括:与所述控制器连接的第一滤波电容C1,第三电阻R3以及第三滤波电容C3;其中,所述第一滤波电容C1和所述第三滤波电容C3用于为所述控制器滤波,所述第三电阻R3用于为所述控制器设置控制参数。
第二方面,本实用新型提供一种整流电路,包括如上述第一方面以及第一方面任一可选方案所述的整流单元。
该整理电路的有益效果参考上述整流单元的有益效果,不再赘述。
应当理解的是,以上的一般描述和后文的细节描述仅仅为示例性和解释性的,并不能限制本实用新型。
附图说明
图1为本实用新型实施例所适用场景的波形示意图;
图2A为本实用新型实施例所提供的一种整流单元的结构示意图;
图2B为本实用新型实施例所提供的另一种整流单元的结构示意图;
图2C为本实用新型实施例所提供的另一种整流单元的结构示意图;
图3为本实用新型实施例所提供的一种整流单元在交流电的正半周电路工作示意图;
图4为本实用新型实施例所提供的一种整流单元在交流电的负半周电路工作示意图;
图5为本实用新型实施例所提供的一种整流电路的示意图。
具体实施方式
下面将结合附图对本实用新型实施例中的技术方案进行清楚、详尽地描述。其中,在本实用新型实施例的描述中,除非另有说明,“/”表示或的意思,例如,A/B可以表示A或B;文本中的“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。
本实用新型实施例中,“第一”、“第二”仅用于描述目的,而不能理解为暗示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征,在本实用新型实施例的描述中,除非另有说明,“多个”的含义是两个或两个以上。
绿色节能环保对电源模块的效率要求越来越高,然而传统的二极管整流压降大,在大电流下导通损耗很大,已经不能满足电源模块高效率的要求。进而衍生出了同步整流技术,同步整流是采用通态电阻极低的MOSFET,来取代整流二极管以降低整流损耗的一项新技术。自驱动同步整流芯片根据SR MOS寄生体二极管的导通状态,发出SR MOS驱动波形,使得SR MOS接近于二极管正向导通,反向截止的特性。
以品牌A芯片AUIRS1170S为例,自驱动同步整流芯片(以下简称芯片)的驱动原理是:当一个周期开始,SR MOS寄生体二极管有电流流过时,在SR MOS寄生体二极管上会产生一个负压降-Vf,当-Vf低于第二芯片阈值时,芯片发出驱动波形。其中,第二芯片阈值Vth2可以是-100mv。SR MOS寄生体二极管在驱动波形发出后饱和导通,其上的压降满足:压降=Ids×Rdson,其中,Ids为电流值,Rdson为导通电阻,SR MOS寄生体二极管导通后有一个最小开通时间(mininum on time,MOT),该最小开通时间用以防止一定时间内干扰信号对芯片的影响,在该最小开通时间内芯片不做判断维持驱动高电平,MOT时间过后当SR MOS寄生体二极管压降高于第一芯片阈值时驱动关闭,第一芯片阈值Vth1可以是-5mv。当SR MOSVds电压超过第三芯片阈值Vth3的情况下,芯片复位进入下一个周期。第三芯片阈值Vth3可以是3.9V。
当前,自驱动同步整流芯片是为高频输出整流设计的,应用于低频输入同步整流的情况下,MOT可设置时间过短。最长可设置时间为3us,工频输入电流在MOT时间内上升很少。SR MOS寄生体二极管在驱动波形发出后饱和导通,在MOT后由于经过SR MOS寄生体二极管的电流太小,使得SR MOS寄生体二极管的压降会高于第一芯片阈值,从而关闭驱动,在SRMOS Vds电压不超过第三芯片阈值Vth3的情况下,芯片不会复位进入下一个周期,芯片在进入下一个周期之前不会再发驱动波形,如图1所示波形图。在MOT时间内芯片维持高电平持续导通SR MOS,如果MOT时间设置过长,在MOT时间内可能产生异常情况,如雷击浪涌等造成的负向电流将不能及时关断SR MOS。
有鉴于此,本实用新型提供一种整流电路,模拟开关器件SR1、延时电路以及控制器,所述模拟开关器件SR1的漏极与模拟开关器件SR1的源极之间包括延时电路以及控制器;延时电路用于使得控制器的检测端电压延后达到第一芯片阈值;控制器,用于根据控制器的检测端电压向模拟开关器件SR1输出驱动信号。本实用新型提供方案中,在延时电路的作用下,使得芯片能够平稳驱动模拟开关器件SR1接近于二极管,从而在增强该整流单元的可靠性的情况下提高了该整流单元的效率。
可以理解的是,本实用新型实施例中控制器可以是芯片或其他处理器中的任意一种,以下控制器以自驱动同步整流芯片为例进行说明。本实用新型实施例中的模拟开关器件SR1可以是同步整流金氧半场效晶体管,或者,模拟开关器件SR1可以是其他金属氧化物半导体场效应管。本实用新型实施例对此不进行限定。
需要说明的是,本实用新型所提供的整流单元可以应用于单相输入、三相输入以及其他输入。图2A所示为本实用新型所提供的一种单相交流电同步整流单元,以下简称整流单元,图2A所示整流单元包括:
模拟开关器件SR1,延时电路以及芯片U1,所述模拟开关器件SR1的漏极与所述模拟开关器件SR1的源极之间包括所述延时电路以及所述芯片U1。
所述延时电路用于使得所述芯片U1的检测端电压延后达到第一芯片阈值;所述芯片U1,用于根据所述芯片U1的检测端电压向所述模拟开关器件SR1输出驱动信号。这样,在延时电路的作用下,在芯片U1适用于高频输出同步整流的情况下仍然能够适用于低频整流单元,使得芯片U1在低频环境下正常发出驱动模拟开关器件SR1的驱动信号,且能够稳定维持该驱动信号。
在一种可选的实施例中,如图2A所示,延时电路可以包括第一电阻R1、第二电阻R2、第二滤波电容C2和开关控制器件Q2。
本实用新型实施例中,上述第一电阻R1可以仅包括一个独立电阻,或者,第一电阻R1可以包括并联或串联的至少两个电阻。同样的,第二电阻R2可以包括一个独立电阻,也可以包括并联或串联的至少两个电阻。第二滤波电容C2可以是单独一个电容,也可以是并联或者串联的两个或者两个以上电容。该延时电路的延时时间常数满足(R1+R2)*C2。其中,R1为第一电阻R1的电阻值,R2为第二电阻R2的电阻值,C2为第二滤波电容C2的电容值,其延时时间常数和第一电阻R1、第二电阻R2以及芯片U1的第一芯片阈值Vth1配合,从而使得芯片U1的检测端电压延迟达到第一芯片阈值。
在另一种可选的实施例中,如图2B所示,整流单元还包括耐高压MOSFET Q1。这样,耐高压MOSFET Q1可以分担高压场景下的电压,使得芯片U1的使用场景更广泛。延时电路可以包括第一电阻R1、第二电阻R2、第二滤波电容C2以及开关控制器件Q2。
可以理解的是,本实用新型实施例中,第二电阻R2可以包括一个独立电阻,也可以包括并联或串联的至少两个电阻。第二滤波电容C2可以是单独一个电容,也可以是并联或者串联的两个或者两个以上电容。该延时电路的延时时间常数满足(R1+R2)*C2。其中,R1等效为耐高压MOSFET Q1的导通内阻与第一电阻R1的电阻值之和,R2为第二电阻R2的电阻值,C2为第二滤波电容C2的电容值,其延时时间常数和耐高压MOSFET Q1、第一电阻R1、第二电阻R2以及芯片U1的第一芯片阈值Vth1配合,从而使得芯片U1的检测端电压延迟达到第一芯片阈值。
在另一种可选的实施例中,如图2C所示,整流单元还包括耐高压MOSFET Q1。延时电路包括第二电阻R2、第二滤波电容C2以及开关控制器件Q2。该种实现方式中可以使用耐高压MOSFET Q1的导通内阻替代图2A所示方案中的第一电阻R1。该延时电路的延时时间常数满足(R1+R2)*C2。其中,R1为耐高压MOSFET Q1的导通内阻,R2为第二电阻R2的电阻值,C2为第二滤波电容C2的电容值,其延时时间常数和耐高压MOSFET Q1、第二电阻R2以及芯片U1的第一芯片阈值Vth1配合,从而使得芯片U1的检测端电压延迟达到第一芯片阈值。
本实用新型实施例中,上述驱动信号用于表征高电平的情况下开关控制器件Q2关断,在驱动信号用于表征低电平的情况下开关控制器件Q2导通。其中,开关控制器件Q2可以为P沟道MOSFET。
进一步的,本实用新型实施例中开关控制器件Q2的开关动作和芯片U1的驱动信号,即U1驱动高电平时开关控制器件Q2关闭,芯片U1驱动低电平时开关控制器件Q2导通。其中,开关控制器件Q2还可以是NPN晶体管、PNP晶体管、数字开关以及模拟开关等能够实现开关功能的器件中的任意一种。
如图2B所示整流单元,在所述芯片U1的检测端电压Vd达到所述第一芯片阈值的情况下,所述驱动信号用于驱动高电平;所述模拟开关器件SR1基于所述驱动信号饱和导通,所述开关控制器件Q2基于所述驱动信号关断。在开关控制器件Q2关断的情况下,延时电路将不再影响芯片U1的检测端电压Vd,芯片U1的检测端电压Vd等于模拟开关器件SR1的电压VD。若该延时电路没有Q2,则在模拟开关器件SR1饱和导通之后,模拟开关器件SR1的电压VD很小,略低于第一芯片阈值,再加上延时电路的影响,那么,芯片U1的检测端电压Vd满足:其中,VD为模拟开关器件SR1的漏极电压,R1为第一电阻R1的电阻值与耐高压MOSFET Q1的导通内阻之和,R2为第二电阻R2的电阻值,Vc2为第二滤波电容C2的电压。芯片U1的检测端电压Vd就超过了第一芯片阈值,导致芯片U1关闭驱动信号,而使得延时电路起到反作用。因而延时电路包括开关控制器件Q2,可以使得模拟开关器件SR1导通后,芯片U1仍然能够正常发出驱动信号,该驱动信号用于驱动高电平。
因而,本实用新型实施例中,在所述芯片U1的检测端电压Vd达到所述第一芯片阈值的情况下,所述驱动信号用于驱动高电平;所述模拟开关器件SR1基于所述驱动信号饱和导通,所述开关控制器件Q2基于所述驱动信号关断。
如图2B所示,本实用新型实施例所提供的整流单元还可以包括第一滤波电容C1,第三滤波电容C3以及第三电阻R3。其中,第一滤波电容C1和第三滤波电容C3用于为芯片U1滤波,第三电阻R3用于为芯片U1设置控制参数,其中,控制参数为芯片参数,包括:MOT时间。
如图3所示箭头方向为整流单元所输入交流电的正半周中电流方向,图3所示整流单元中模拟开关器件SR1截至,DS电压大于0,开关控制器件Q2为P沟道MOSFET,其体内寄生一个体二极管,电流流经耐高压MOSFET Q1、第一电阻R1、第二电阻R2以及开关控制器件Q2中体二极管给第二滤波电容C2充电。此时,模拟开关器件SR1驱动为低电平,记为0V,当第二滤波电容C2电压上升到开关控制器件Q2的驱动阈值时,开关控制器件Q2导通。通常Q2的驱动阈值的取值范围为2V~3V。由于延时时间常数为(R1+R2)*C2远小于输入交流电的正半周时间,在正半周,第二滤波电容C2的电压满足Vcc-耐高压MOSFET Q1的电压值,其中Vcc为芯片U1右上角电压,正半周接近结束时第二滤波电容C2电压约为Vcc-2V,此时第二滤波电容C2电压记为V0。
在整流电路不包括可控延时电路的情况下,整流电路的负半周过零后,开关控制器件Q2导通,但此时电流很小且上升缓慢。如果此时芯片U1发出驱动信号,则经过短暂的MOT时间后模拟开关器件SR1中SR MOS寄生体二极管压降高于第一芯片阈值Vth1而关闭驱动,之后在整个负半周芯片U1均不会发出驱动信号,因而失去了同步整流的效果。
但是,在增加了可控延时电路之后,如图4所示,图4中箭头所示方向为电流方向,在图4所示的整流单元所输入交流电的负半周过零后,开关控制器件Q2的体二极管导通,模拟开关器件SR1漏极电压VD=-0.7V。此时,耐高压MOSFET Q1饱和导通,开关控制器件Q2也是饱和导通,第一电阻R1、第二电阻R2以及第二滤波电容C2形成自由放电,延时时间常数为(R1+R2)*C2。由于第一滤波电容C1远小于第二滤波电容C2,因此,暂不考虑第一滤波电容C1。芯片U1检测端电压Vd满足:其中,VD为模拟开关器件SR1的漏极电压,R1为第一电阻R1的电阻值与耐高压MOSFET Q1的导通内阻之和,R2为第二电阻R2的电阻值,Vc2为第二滤波电容C2的电压,Vc2满足:/>在Vd=Vth2=-0.1V的情况下,芯片U1发出驱动高电平的驱动信号。第二滤波电容C2的电压满足其中,V0为所输入交流电的负半周开始时刻第二滤波电容C2的电压。C2为第二滤波电容C2的电容值。
基于上述关系,以及不同的芯片U1所需要的延时时间t,可以计算出R1,R2以及C2的取值,从而在常规整流单元中增加延时电路,该延时电路影响芯片U1检测端电压Vd。该延时电路包括如图2B所示第一电阻R1,电阻值为R2的第二电阻R2,电容值为C2的第二滤波电容C2以及开关控制器件Q2,第一电阻R1的电阻值与耐高压MOSFET Q1的导通内阻之和为R1。
当Vd电压达到第二芯片阈值Vth2=-0.1V后,芯片U1发出驱动高电平的驱动信号,模拟开关器件SR1饱和导通,开关控制器件Q2截止。开关控制器件Q2截止后可控延时电路断开不再影响自驱动同步整流芯片U1检测端电压Vd,该情况下,Vd=VD,芯片U1的芯片关断阈值不受电路影响。
本实用新型还提供一种整流电路,包括至少一个上述整流单元。示例性的,如图5所示整流电路包括第一整流单元SR1、第二整流单元SR2、第三整流单元SR3、第四整流单元SR4以及滤波电容Cin。其中,第一整流单元SR1、第二整流单元SR2、第三整流单元SR3以及第四整流单元SR4中的任意一个整流单元均可以是如图2所示整流单元。
以上,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应以权利要求的保护范围为准。
Claims (12)
1.一种整流单元,其特征在于,包括:
模拟开关器件SR1、延时电路以及控制器;所述模拟开关器件SR1的漏极与所述模拟开关器件SR1的源极之间包括所述延时电路以及所述控制器;所述延时电路用于使得所述控制器的检测端电压延后达到第一芯片阈值;
所述控制器,用于根据所述控制器的检测端电压向所述模拟开关器件SR1输出驱动信号。
2.根据权利要求1所述的整流单元,其特征在于,所述模拟开关器件SR1为同步整流金氧半场效晶体管。
3.根据权利要求2所述的整流单元,其特征在于,所述整流单元还包括耐高压MOSFETQ1;所述模拟开关器件SR1的漏极连接所述耐高压MOSFET Q1;
所述延时电路包括第二电阻R2、第二滤波电容C2和开关控制器件Q2,或者,所述延时电路包括第一电阻R1、第二电阻R2、第二滤波电容C2和开关控制器件Q2。
4.根据权利要求2所述的整流单元,其特征在于,所述延时电路包括第一电阻R1、第二电阻R2、第二滤波电容C2和开关控制器件Q2。
5.根据权利要求3或4所述的整流单元,其特征在于,在所述驱动信号用于表征高电平的情况下所述开关控制器件Q2关断;在所述驱动信号用于表征低电平的情况下所述开关控制器件Q2导通。
6.根据权利要求5所述的整流单元,其特征在于,所述开关控制器件Q2为P沟道MOSFET。
7.根据权利要求3所述的整流单元,其特征在于,在所述整流单元中的交流电流的负半周过零后,所述控制器的检测端电压Vd满足:其中,VD为所述模拟开关器件SR1的漏极电压,R1为所述耐高压MOSFET Q1的导通内阻,或者,R1为所述第一电阻R1的电阻值与所述耐高压MOSFET Q1的导通内阻之和;R2为所述第二电阻R2的电阻值,Vc2为所述第二滤波电容C2的电压。
8.根据权利要求4所述的整流单元,其特征在于,在所述整流单元中的交流电流的负半周过零后,所述控制器的检测端电压Vd满足:其中,VD为所述模拟开关器件SR1的漏极电压,R1为所述第一电阻R1的电阻值,R2为所述第二电阻R2的电阻值,Vc2为所述第二滤波电容C2的电压。
9.根据权利要求7或8所述的整流单元,其特征在于,在所述控制器的检测端电压Vd达到所述第一芯片阈值的情况下,所述驱动信号用于驱动高电平;所述模拟开关器件SR1基于所述驱动信号饱和导通,所述开关控制器件Q2基于所述驱动信号关断。
10.根据权利要求4所述的整流单元,其特征在于,所述第一电阻R1包括一个电阻,或者,所述第一电阻R1包括并联或串联的至少两个电阻。
11.根据权利要求1-4任一项所述的整流单元,其特征在于,还包括:与所述控制器连接的第一滤波电容C1,第三电阻R3以及第三滤波电容C3;其中,所述第一滤波电容C1和所述第三滤波电容C3用于为所述控制器滤波,所述第三电阻R3用于为所述控制器设置控制参数。
12.一种整流电路,其特征在于,包括如权利要求1-10任一项所述的整流单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320565736.8U CN219420289U (zh) | 2023-03-14 | 2023-03-14 | 整流单元以及整流电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320565736.8U CN219420289U (zh) | 2023-03-14 | 2023-03-14 | 整流单元以及整流电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219420289U true CN219420289U (zh) | 2023-07-25 |
Family
ID=87228583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320565736.8U Active CN219420289U (zh) | 2023-03-14 | 2023-03-14 | 整流单元以及整流电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219420289U (zh) |
-
2023
- 2023-03-14 CN CN202320565736.8U patent/CN219420289U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8513983B2 (en) | Gate drive circuit with overdrive protection | |
US4870555A (en) | High-efficiency DC-to-DC power supply with synchronous rectification | |
US9444351B2 (en) | Electrical power conversion device including normally-off bidirectional switch | |
EP2618443B1 (en) | Dynamic damper and lighting driving circuit comprising the dynamic damper | |
CN103887984A (zh) | 隔离式变换器及应用其的开关电源 | |
CN103095140B (zh) | 开关电源装置 | |
TWM531088U (zh) | Igbt短路檢測保護電路及基於igbt的可控整流電路 | |
US8797775B2 (en) | Driving circuit for low voltage drop bridge rectifier and method thereof | |
US20180302005A1 (en) | Equivalent transistor and three-level inverter | |
CN103917028A (zh) | 一种led恒流源及其控制方法 | |
CN106992670B (zh) | 用于pfm模式升压型dc-dc转换器的自适应导通时间控制电路 | |
CN103427618A (zh) | 一种软启动控制电路 | |
CN110768649B (zh) | 功率半导体开关的门极电路及门极驱动电路 | |
EP2410817A2 (en) | Light emitting device driving circuit | |
JP2007521543A (ja) | オンチップ電源 | |
CN101582628B (zh) | 定电流控制的高压启动电路 | |
CN109194126B (zh) | 一种电源切换电路 | |
CN116780887B (zh) | 一种具有驱动电阻选择功能的智能功率模块 | |
JP2011055597A (ja) | スイッチング素子駆動回路及び電力変換装置 | |
CN108199456B (zh) | 一种锂电池快速充电电路及充电方法 | |
US9800173B1 (en) | Rectification circuit for using in all types of linear and nonlinear input and loading | |
CN210578291U (zh) | 用于电源的整流电路 | |
CN219420289U (zh) | 整流单元以及整流电路 | |
US9755498B2 (en) | Semiconductor device, and inverter, converter and power conversion device employing the same | |
EP2672617A1 (en) | A buck converter with reverse current protection, and a photovoltaic system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |