CN203910777U - 表面装配封装结构及相关组件 - Google Patents

表面装配封装结构及相关组件 Download PDF

Info

Publication number
CN203910777U
CN203910777U CN201320574940.2U CN201320574940U CN203910777U CN 203910777 U CN203910777 U CN 203910777U CN 201320574940 U CN201320574940 U CN 201320574940U CN 203910777 U CN203910777 U CN 203910777U
Authority
CN
China
Prior art keywords
circuit board
package body
coupling element
depression
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201320574940.2U
Other languages
English (en)
Inventor
R·杜卡
K-Y·吴
张学仁
K·福莫萨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Malta Ltd
Original Assignee
STMicroelectronics SA
STMicroelectronics Malta Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Malta Ltd filed Critical STMicroelectronics SA
Application granted granted Critical
Publication of CN203910777U publication Critical patent/CN203910777U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本实用新型提供一种半导体器件的表面装配封装，具有：封包体，容纳包括半导体材料的至少一个裸片；以及电接触引线，从封包体突出以电耦合到电路板的接触焊盘；封包体具有被设计为与电路板的顶表面相向的主面，主面具有耦合特征，耦合特征被设计用于机械耦合到电路板以增加装配的封装的共振频率。耦合特征构思从主面开始在封包体内限定的至少一个第一耦合凹陷，第一耦合凹陷被设计为由被固定到电路板的对应耦合元件接合，由此约束装配的封装的移动。

Description

表面装配封装结构及相关组件
技术领域
本公开涉及一种用于半导体集成器件的表面装配封装及相关组件；具体而言，以下讨论将参照用于例如用于汽车应用的加速度计传感器的封装而这并未暗示任何有失一般性。 
背景技术
正如所知，半导体器件通常包括例如塑料或者陶瓷材料的封装，该封装被设计用于封包一个或者多个半导体材料裸片，该裸片集成对应微机械结构(例如MEMS感测结构)和/或集成电路(例如耦合到感测结构的ASIC电路)；普遍借助模制技术制作封装。 
例如图1示出用1表示的半导体器件，该半导体器件包括通常称为“鸥翼型有引线封装”的类型的表面装配封装2。 
封装2包括由例如环氧树脂材料的模具化合物制成的封包体3，该封包体在其内包含的容纳空间中封包半导体器件1的一个或者多个裸片(这里未示出)。金属材料的某一数目的引线4(在图1中示出每边四个引线作为示例)电连接到封包体3内的一个裸片(或者多个裸片)并且从其突出，以便允许通常经由焊接到外部电子装置的印刷电路板(PCB)来电连接到外界环境。 
引线4被成形为鸥翼(因此为用于封装类型的常用名称)并且在封包体3以外具有接合到封包体3的第一基本上平坦部分4a、将焊接到外部印刷电路板上的接触焊盘的第二基本上平坦部分4b以及连接和接合第一和第二基本上平坦部分4a、4b的倾斜部分4c。 
具体而言，已知包括(例如鸥翼型有引线类型的)封装的加速度计集成传感器，该封装封包相关微机械感测结构和电子电路。 
封装被设计用于例如经由焊接来耦合到电子装置的印刷电路板，该电子装置例如便携装置(诸如智能电话、写字板、PDA、便携PC、相机)或者汽车车辆的气囊控制模块。 
在若干应用中，在装配于外部印刷电路板上时，封装的半导体器件的机械共振频率是影响整个系统的性能的重要设计规范。 
例如在汽车领域中，通常希望用于气囊应用的加速度计传感器在装配于外部板上时具有至少45kHz的最小自然共振频率以便保证可靠操作。 
实用新型内容
本申请人已经认识到已知的封装和组装技术可能不能保证用于最小共振频率的所需值。 
具体而言，在以上讨论的表面装配封装的情况下，申请人已经认识到鸥翼形引线的非所需移动(例如其“摆动”)可能是对封装的组件的自然共振频率的值有限制的因素。 
本公开的一个或者多个实施例将提供一种实现增加机械共振频率性能的用于集成半导体器件的改进的封装和装配解决方案。 
根据本公开的一个或者多个实施例，提供一种集成半导体器件的封装及相关组件。 
根据本公开的一个或者多个实施例，提供一种表面装配封装，包括： 
封包体，容纳半导体材料的裸片，所述封包体包括具有耦合元件的第一表面，所述耦合元件被配置为机械地接合电路板的第一表面的对应耦合元件；以及 
电接触引线，从所述封包体突出并且被配置为耦合到所述电路板的所述第一表面的接触焊盘。 
优选地，所述封包体的所述耦合元件是凹陷，其中在所述封装被装配到所述电路板的所述表面上时所述凹陷和所述电路板的所述耦合元件之间的所述接合限制所述封包体的移动。 
优选地，所述凹陷具有沿着横切于所述第一表面的方向的在 50μm与150μm之间包括的深度。 
优选地，所述凹陷是第一凹陷，所述封装还包括第二凹陷，所述第二凹陷被配置为接收所述电路板的所述第一表面的第二耦合元件。 
优选地，所述封包体在平面图中具有总体矩形形状，所述矩形形状具有所述电接触引线从其突出的主边并且具有副边；其中所述第一凹陷和所述第二凹陷布置于所述副边中的相应副边处。 
优选地，所述第一凹陷和所述第二凹陷布置于所述副边中的所述相应副边的延伸的中间处。 
优选地，还包括容纳于所述封包体内并且支撑所述裸片的裸片焊盘。 
优选地，所述裸片是加速度计。 
优选地，所述封装是鸥翼型有引线类型的封装。 
根据本公开的一个或者多个实施例，提供一种组件，包括： 
封装，其包括容纳电子器件的封包体，所述封包体包括具有耦合元件的第一表面，所述封装包括从所述封包体突出的电接触引线； 
电路板，具有包括耦合元件的第一表面，所述电路板的所述耦合元件被配置为与所述封包体的所述耦合元件接合。 
优选地，所述电路板包括被配置为耦合到所述封装的相应电接触引线的接触焊盘，所述封包体的所述耦合元件是凹陷，所述电路板的所述耦合元件是锡堤区域，所述锡堤区域在相邻接触焊盘之间布置于所述电路板的所述第一表面上并且被配置为避免焊接材料在相邻接触焊盘之间流动。 
优选地，所述电路板的所述耦合元件包括布置于所述电路板的所述第一表面处的耦合焊盘，所述耦合焊盘耦合到所述锡堤区域。 
优选地，所述封包体的所述耦合元件是凹陷，所述电路板的所述耦合元件被配置为在所述凹陷内粘附到所述封包体。 
根据本公开的一个或者多个实施例，提供一种半导体器件的表面装配封装，包括： 
封包体，容纳包括半导体材料的至少一个裸片；以及 
电接触引线，从所述封包体突出并且被设计为耦合到由电路板的顶表面承载的接触焊盘， 
所述封包体具有主面，所述主面被设计为与所述电路板的所述顶表面相向并且具有耦合特征，所述耦合特征被设计为提供去往所述电路板的机械耦合，由此增加所述装配的封装的共振频率。 
根据一个实施例，所述耦合特征包括从所述主面开始在所述封包体内限定的至少第一耦合凹陷，所述第一耦合凹陷被设计为由被固定到所述电路板的对应耦合元件接合，由此在所述封装被装配到所述电路板上时约束所述封包体的移动。 
根据一个实施例，所述第一耦合凹陷具有沿着横切于所述主面的竖直方向的在50μm与150μm之间包括的深度。 
根据一个实施例，所述耦合特征包括从所述主面开始在所述封包体内限定的至少第二耦合凹陷，所述第二耦合凹陷被设计为由被固定到所述电路板的相应耦合元件接合。 
根据一个实施例，所述封包体在平面图中具有一般矩形形状，所述矩形形状具有所述电接触引线从其突出的主边并且具有副边；其中所述第一耦合凹陷和所述第二耦合凹陷布置于所述副边中的相应副边处。 
根据一个实施例，所述第一耦合凹陷和所述第二耦合凹陷布置于所述副边中的所述相应副边的延伸的中间处；或者沿着所述副边中的所述相应副边的延伸的三分之一处。 
根据一个实施例，还包括容纳于所述封包体内、耦合到所述电接触引线并且支撑所述至少一个裸片的引线框架；其中所述封包体由模制化合物制成。 
根据一个实施例，所述半导体器件是用于汽车应用的加速度计。 
根据一个实施例，为鸥翼型有引线类型。 
根据本公开的一个或者多个实施例，提供一种包括上述任何表 面装配封装和电路板的组件，其中所述耦合特征包括在所述封包体内从其所述主面开始限定的至少第一耦合凹陷；还包括固定到所述电路板的至少一个耦合元件，所述至少一个耦合元件接合所述第一耦合凹陷，由此约束所述装配的封装的移动。 
根据一个实施例，所述耦合元件由锡堤区域限定，所述锡堤区域在相邻接触焊盘之间布置于所述电路板的所述顶表面上并且被设计为避免焊接材料在所述相邻接触焊盘之间流动。 
根据一个实施例，包括布置于所述电路板的所述顶表面处的至少一个耦合焊盘，所述至少一个耦合焊盘耦合到所述锡堤区域。 
根据一个实施例，所述耦合元件被配置为在所述耦合凹陷内粘附到所述封包体。 
通过在集成半导体器件的封装与电路板之间提供附加耦合元件来提高装配于外部板上的封装的半导体器件的机械共振频率性能，从而增加了所得组件的自然共振频率。 
附图说明
为了更好地理解本公开，现在仅通过非限制示例并且参照附图描述其优选实施例，在附图中： 
图1是已知类型的封装的半导体器件的示意透视图； 
图2是装配于电路板上的根据本实用新型的一个实施例的封装的半导体器件的截面图； 
图3a-3c是与将封装的半导体器件组装到电路板相关的截面图； 
图4a-4d是封装的半导体器件在对应的模制工艺的相继步骤中的截面图； 
图5a和5b是根据本公开的实施例的封装的半导体器件的实施例的仰视图；并且 
图6是包括图2的封装的半导体器件的电子系统的简化框图。 
具体实施方式
本公开的一个方面构思通过在集成半导体器件的封装与外部板之间提供附加耦合元件来提高装配于外部板上的封装的半导体器件的机械共振频率性能，从而增加所得组件的自然共振频率，该附加耦合元件被设计以便约束例如在三维空间的所有三个方向x、y和z上的非所需移动。 
图2示意地示出再次用1表示的集成半导体器件(一般而言相同标号用来表示与图1中所示元件相似的元件)，该集成半导体器件包括例如“鸥翼型有引线”类型的表面装配封装2。 
封装2被焊接到外部电气或者电子电路板10(具体为印刷电路板PCB，其中用任何已知方式先前已经限定焊盘和传导迹线，例如经由网印技术)。 
引线4借助焊接来机械或者电耦合到在电路板10的与封装2相向的前表面10a处布置的相应接触焊盘12。 
封装2的封包体3具有与电路板10的前表面10a相向的底表面3a和沿着与封装2的主要延伸的水平平面xy正交的竖直方向z与底表面3a相对的顶表面3b。 
封包体3的底表面3a具有被设计用于与电路板10进一步机械耦合的耦合特征。 
具体而言，从底表面3a开始在封包体3内限定至少一个耦合凹陷(或者孔)14；耦合凹陷14具有在竖直方向z上的例如在50μm与150μm之间包括的深度和在水平平面中的在50μm与500μm之间包括的宽度(或者在圆形截面的情况下为直径) 
耦合凹陷14被设计用于在封装2被装配到电路板10上时与被耦合和固定到相同电路板10的相应耦合元件16接合(engage)。 
在一个实施例中，耦合元件16布置于电路板10的前表面10a，并且在距接触焊盘12适当距离处，以便进入耦合凹陷14中从而粘附到其侧壁和底壁(换而言之，耦合元件16在封装2被焊接到电路板10时呈现与耦合凹陷14的形状匹配的形状)。 
在耦合元件16与耦合凹陷14之间的接合阻碍封装的半导体器件1沿着竖直方向z以及也沿着水平平面xy的第一和第二水平方向x、y(与竖直方向z形成一组三个笛卡尔轴)的非所需移动。 
在一个可能实施例中，耦合元件16由在例如铜材料的相应耦合焊盘18上的在电路板10的顶表面10a处布置的锡堤(solder dam)形成。 
正如所知，锡堤是适当材料(例如聚酰亚胺或者焊膏)的如下区域，该区域在电路板10的前表面10a处被放置于相邻接触焊盘12(或者迹线)之间，以便防止焊料在焊接和回流操作期间从一个焊盘(或者迹线)流向另一焊盘(或者迹线)。 
如图3a(未按比例绘制)中所示，在锡堤区域19包括焊膏材料的情况下，首先例如通过网印在电路板10的前表面10a上形成锡堤区域19，而使适当量被放置于被设计为在耦合凹陷14中的每个耦合凹陷下面的区段处。在这一节段，也在被布置于电路板10的前表面10a处的每个接触焊盘12处形成焊接接触区域19’。 
然后如图3b中示意地所示，例如经由“拾取和放置”技术在电路板10上装配封装2。 
如图3c中所示，锡堤区域19因此填充耦合凹陷14，并且焊料接触区域19’接触封装2的相应引线4。在通常的焊料回流操作之后，锡堤材料粘附到耦合凹陷14的侧壁和底壁并且限定合适地接合相同耦合凹陷14的耦合元件16。 
现在参照图4a-4d讨论用于形成每个耦合凹陷14的可能解决方案；这一解决方案构思(在它们的形状有适当修改的情况下)利用通常在模具的底部部分中存在的顶杆(ejector pin)，从而用于在模制封包体3期间形成耦合凹陷14。 
具体而言，图4a示出用于模制半导体器件1的工艺的初始步骤，为了简化而示出该半导体器件为包括例如集成感测微机械结构的单个裸片20。 
具体而言，半导体器件1的引线框架21定位于(这里未具体 描述的已知类型的)模制装置的模具23的模制空腔22内。引线框架21包括支撑裸片20并且完全布置于模制空腔22内的裸片焊盘24，并且耦合到从模制空腔22出来的引线4(在图4a中仅图示这些引线中的两个引线)。方便地，裸片焊盘24和引线4具有例如数毫米的同一厚度，并且可以通过对金属材料(例如铜)的相同条带成形和处理来获得。接线25将引线4电连接到由裸片20的顶表面20a(与接触引线框架21的底表面20b相对)承载的电接触26。 
模具23包括根据与封包体3符合的所需形状被适当地成形并且一起限定模制空腔22(具体为其顶壁、侧壁和底壁)的顶半部23a和底半部23b。 
具体而言，模具23的底半部23b具有从与模制空腔22相向的其基部向相同模制空腔22中突出的至少一个“顶杆”27。 
在模制工艺的后续步骤(图4b)中，在模制空腔22内的压强之下通过例如在引线4从模制空腔22出来的点处设置的输入通道29注入在这一情况下为环氧树脂(或者其它不导电热固塑料材料)的封包材料28。在这一步骤中，模制空腔22逐渐地由封包材料填充，然而该封包材料尚未达到所需紧密度(热固工艺仍然在进行中)。显然，封包材料不能填充模制空腔22内的被“顶杆”27占据的空间。 
接着(图4c)，在热固工艺之后，在封包材料已经固化时，从形成的封包体3拉开模具23的顶半部23a。 
此后为图4d，也通过沿着竖直方向z(以这里未具体讨论的已知方式，例如在相同竖直方向z上沿着引导件滑动)施加推动动作的顶杆27的动作从模具23的底半部23b拆卸封包体3。 
在从模具23拆卸之后，因此形成具有在封包体3的底表面3a处限定的耦合特征(即至少一个耦合凹陷14)的封装2。 
图5a示出一个可能实施例，该实施例构思在封装2的封包体3的底表面3a处存在两个耦合凹陷(在这一情况下，在水平平面xy中具有一般圆形形状)；这里用14表示第一耦合凹陷而用14’表示第二和又一耦合凹陷。 
封包体3在平面图中(在水平平面xy中)具有一般矩形形状以及无引线4从其突出的第一和第二侧边3a’、3b’(例如这些边平行于第二水平轴y)；第一和第二侧边3a’、3b’在这一情况下在水平平面xy中是封包体3的周界中的短边。 
第一和第二耦合凹陷14、14’相对于封包体3的主体在相应短侧边3a’、3b’处横向布置于它的沿着第二水平轴y的延伸的大约中间处；沿着第一水平轴x对准第一和第二耦合凹陷14、14’。 
在图5b中所示第二实施例中，第一和第二耦合凹陷14、14’布置于相应第一或者第二侧边3a’、3b’的沿着第二水平轴y的延伸的三分之一处并且未沿着第一水平轴x对准，但是代之以相对于结构的中心对称。 
申请人已经示出装配于电路板10上的封装的半导体器件1的自然共振频率在一个或者多个耦合凹陷14、14’存在于封包体3的底部处时的明显增加。 
具体而言，与用于其中无耦合特征存在的标准情况的34kHz的自然共振频率(因此低于用于汽车应用的所需值45kHz)比较，申请人已经示出图5a的示例实施例中的约80kHz的自然共振频率(涉及第一共振模式)和图5b的示例实施例中的约77kHz的自然共振频率(再次涉及第一共振模式)。 
更具体而言，与具有标准封装(情况C)(即无耦合特征)的器件比较，下表1报告用于图5a(情况A)、图5b(情况B)的半导体器件1的模态频率的确切值。 
表1 
  情况A 情况B 情况C
模式1 80296Hz 76737Hz 34388Hz
模式2 81550Hz 78697Hz 38665Hz
模式3 84265Hz 84626Hz 43877Hz
模式4 102460Hz 94967Hz 46254Hz
 所描述的解决方案具有多个优点。 
具体而言，如上表1中清楚地所示，它允许提高在表面装配封装2与电路板10之间的耦合，从而约束非所需移动并且因此增加机械共振频率。 
如果在封装2的封包体3的模具化合物材料与填充耦合凹陷(或者多个耦合凹陷)14的材料(例如锡堤)之间的粘合性良好，则这一效果更明显；然而在耦合元件(或者多个耦合元件)16与对应耦合凹陷(或者多个耦合凹陷)14之间的接合在任何情况下允许增加整个组件的模态频率。 
以上特征使以上讨论的封装解决方案的使用特别适合于汽车应用。 
就这一点而言，图6示意地示出汽车车辆的气囊(这里未示出)的控制模块30，该控制模块包括：半导体器件1，在这一情况下限定加速度计传感器(因此以这里未具体示出的已知方式包括集成加速度感测结构的第一裸片和集成相关专用集成电路ASIC的第二裸片)；控制单元31，耦合到半导体器件1并且接收检测到的加速度信号／值；以及致动器32，由控制单元31控制并且被配置为在出现确定的加速度条件时激活气囊机构。 
半导体器件1和控制单元31电耦合到与以上讨论的电路板10对应的相同印刷电路板。 
最后清楚的是可以对这里描述和图示的内容进行修改和变化而未由此脱离本公开的范围。 
具体而言，可以根据具体应用适当地选择耦合凹陷14(各自被设计用于在组装期间限定相应耦合特征，从而阻碍非所需移动)的数目及其布置以便保证请求的模态频率；一般标准将在任何情况下为最小化耦合凹陷数目而仍然满足所需频率要求。 
每个耦合凹陷14的形状和深度也可以不同；例如耦合凹陷14的侧壁可以略微渐缩以便容易从模具23取出封装2。 
另外，可以构思不同解决方案来将封装2锚定(anchor)到电路板10，以便在组装到相同电路板10时限定对于它的共振移动的约束。 
例如粘胶或者其它适当粘合材料的点(或者小区域)可以放置于电路板10的前表面10a上，以便提供与封装2的更多所需机械耦合从而具有讨论的耦合特征。 
使用粘胶或者其它粘合材料可以允许避免重新设计电路板10的布局，因为它无需在其上限定更多耦合焊盘18；在任何情况下，需要使用恰当粘胶或者粘合材料，从而具有所需粘合和粘性性质。 
另外清楚的是可以构思不同形状用于封装2，如同可以构思有不同数目的引线4，这些引线从封包体3突出用于电焊接到电路板10。 
可以结合上述各个实施例以提供其它实施例。鉴于以上具体描述可以对实施例进行这些或者其它改变。具体而言，在权利要求中，所使用的术语不应当被解释为将权利要求限制于在说明书和权利要求中所公开的具体实施例，而应当被解释为包括所有可能的实施例以及这样的权利要求所享有的权利的等价物的全部范围。因此，权利要求不受本公开限制。 

Claims (13)

1.一种表面装配封装结构，其特征在于，包括： 
封包体，容纳半导体材料的裸片，所述封包体包括具有耦合元件的第一表面，所述耦合元件被配置为机械地接合电路板的第一表面的对应耦合元件；以及 
电接触引线，从所述封包体突出并且被配置为耦合到所述电路板的所述第一表面的接触焊盘。 
2.根据权利要求1所述的封装结构，其特征在于，所述封包体的所述耦合元件是凹陷，其中在所述封装结构被装配到所述电路板的所述表面上时所述凹陷和所述电路板的所述耦合元件之间的所述接合限制所述封包体的移动。 
3.根据权利要求2所述的封装结构，其特征在于，所述凹陷具有沿着横切于所述第一表面的方向的在50μm与150μm之间包括的深度。 
4.根据权利要求3所述的封装结构，其特征在于，所述凹陷是第一凹陷，所述封装结构还包括第二凹陷，所述第二凹陷被配置为接收所述电路板的所述第一表面的第二耦合元件。 
5.根据权利要求4所述的封装结构，其特征在于，所述封包体在平面图中具有总体矩形形状，所述矩形形状具有所述电接触引线从其突出的主边并且具有副边；其中所述第一凹陷和所述第二凹陷布置于所述副边中的相应副边处。 
6.根据权利要求5所述的封装结构，其特征在于，所述第一凹陷和所述第二凹陷布置于所述副边中的所述相应副边的延伸的中间处。 
7.根据权利要求1所述的封装结构，其特征在于，还包括容纳于所述封包体内并且支撑所述裸片的裸片焊盘。 
8.根据权利要求1所述的封装结构，其特征在于，所述裸片是加速度计。 
9.根据权利要求1所述的封装结构，其特征在于，所述封装结构是鸥翼型有引线类型的封装结构。 
10.一种组件，其特征在于，包括： 
封装结构，其包括容纳电子器件的封包体，所述封包体包括具有耦合元件的第一表面，所述封装结构包括从所述封包体突出的电接触引线； 
电路板，具有包括耦合元件的第一表面，所述电路板的所述耦合元件被配置为与所述封包体的所述耦合元件接合。 
11.根据权利要求10所述的组件，其特征在于，所述电路板包括被配置为耦合到所述封装结构的相应电接触引线的接触焊盘，所述封包体的所述耦合元件是凹陷，所述电路板的所述耦合元件是锡堤区域，所述锡堤区域在相邻接触焊盘之间布置于所述电路板的所述第一表面上并且被配置为避免焊接材料在相邻接触焊盘之间流动。 
12.根据权利要求11所述的组件，其特征在于，所述电路板的所述耦合元件包括布置于所述电路板的所述第一表面处的耦合焊盘，所述耦合焊盘耦合到所述锡堤区域。 
13.根据权利要求10所述的组件，其特征在于，所述封包体的所述耦合元件是凹陷，所述电路板的所述耦合元件被配置为在所述凹陷内粘附到所述封包体。 
CN201320574940.2U 2012-09-28 2013-09-13 表面装配封装结构及相关组件 Expired - Fee Related CN203910777U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT000854A ITTO20120854A1 (it) 2012-09-28 2012-09-28 Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
ITTO2012A000854 2012-09-28

Publications (1)

Publication Number Publication Date
CN203910777U true CN203910777U (zh) 2014-10-29

Family

ID=47278465

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201320574940.2U Expired - Fee Related CN203910777U (zh) 2012-09-28 2013-09-13 表面装配封装结构及相关组件
CN201310429654.1A Active CN103824835B (zh) 2012-09-28 2013-09-13 用于半导体集成器件的表面装配封装、相关组件和制造工艺

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310429654.1A Active CN103824835B (zh) 2012-09-28 2013-09-13 用于半导体集成器件的表面装配封装、相关组件和制造工艺

Country Status (3)

Country Link
US (1) US9257372B2 (zh)
CN (2) CN203910777U (zh)
IT (1) ITTO20120854A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104302102A (zh) * 2014-09-26 2015-01-21 中国科学院长春光学精密机械与物理研究所 一种红外焦平面传感器无封装应用方法
EP3026696B1 (en) 2014-11-26 2021-03-03 STMicroelectronics Srl Package for semiconductor devices sensitive to mechanical and thermo-mechanical stresses, such as mems pressure sensors
US10788509B2 (en) 2017-06-09 2020-09-29 Simmonds Precision Products, Inc. High frequency accelerometer housing including circuit board disposed directly above support pad
CN107293525A (zh) * 2017-08-12 2017-10-24 苏州锝耀电子有限公司 贴片式sod二极管
CN107492530A (zh) * 2017-08-12 2017-12-19 苏州锝耀电子有限公司 高可靠性整流半导体器件
EP3470366B1 (en) * 2017-10-12 2020-07-08 Murata Manufacturing Co., Ltd. Reducing vibration of a mems installation on a printed circuit board
DE102019120886A1 (de) * 2019-08-02 2021-02-04 Infineon Technologies Ag Halbleitergehäuse mit einem Hohlraum in seinem Gehäusekörper
US20210043466A1 (en) 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
JP2021067624A (ja) * 2019-10-28 2021-04-30 セイコーエプソン株式会社 慣性計測装置、電子機器及び移動体

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208847A (ja) * 1984-04-02 1985-10-21 Oki Electric Ind Co Ltd 表面実装型ｉｃに内在する水分の排出方法
JP2677632B2 (ja) * 1988-09-30 1997-11-17 株式会社東芝 超薄型表面実装樹脂封止半導体装置
US5028741A (en) * 1990-05-24 1991-07-02 Motorola, Inc. High frequency, power semiconductor device
JPH0677089A (ja) * 1992-05-27 1994-03-18 Nec Corp 電気二重層コンデンサ
WO1995028735A2 (en) * 1994-04-15 1995-10-26 Philips Electronics N.V. Method of manufacturing a device whereby a support bar is provided with conductor tracks for electrically contacting a semiconductor element
JPH08130267A (ja) * 1994-11-01 1996-05-21 Mitsubishi Electric Corp 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
US5659950A (en) * 1995-03-23 1997-08-26 Motorola, Inc. Method of forming a package assembly
US5837562A (en) * 1995-07-07 1998-11-17 The Charles Stark Draper Laboratory, Inc. Process for bonding a shell to a substrate for packaging a semiconductor
JPH1174439A (ja) * 1997-08-28 1999-03-16 Sharp Corp 樹脂モールドパッケージ
JP2001351929A (ja) * 2000-06-09 2001-12-21 Hitachi Ltd 半導体装置およびその製造方法
JP3520039B2 (ja) * 2000-10-05 2004-04-19 三洋電機株式会社 半導体装置および半導体モジュール
US6818973B1 (en) * 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
DE10327694A1 (de) * 2003-06-20 2005-01-05 Robert Bosch Gmbh Optische Sensoranordnung und entsprechendes Herstellungsverfahren
JP4094515B2 (ja) * 2003-09-26 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3805338B2 (ja) * 2003-11-07 2006-08-02 沖電気工業株式会社 半導体装置及びその製造方法
JP2005197491A (ja) * 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
KR100587020B1 (ko) * 2004-09-01 2006-06-08 삼성전기주식회사 고출력 발광 다이오드용 패키지
JP2006165114A (ja) * 2004-12-03 2006-06-22 Nec Corp 半導体素子の実装方法及び実装構造、装置
JP2007142044A (ja) * 2005-11-16 2007-06-07 Stanley Electric Co Ltd 半導体発光装置及びそれを用いた面光源
JP4422094B2 (ja) * 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
US7282786B2 (en) * 2006-01-17 2007-10-16 Advanced Semiconductor Engineering Inc. Semiconductor package and process for making the same
TWI326909B (en) * 2007-01-03 2010-07-01 Advanced Semiconductor Eng Chip package structure
JP4450031B2 (ja) * 2007-08-22 2010-04-14 株式会社デンソー 半導体部品
US7821111B2 (en) * 2007-10-05 2010-10-26 Texas Instruments Incorporated Semiconductor device having grooved leads to confine solder wicking
US8207607B2 (en) * 2007-12-14 2012-06-26 Denso Corporation Semiconductor device with resin mold
US7646089B2 (en) * 2008-05-15 2010-01-12 Fujitsu Limited Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
DE102008040565B4 (de) * 2008-07-21 2024-01-11 Robert Bosch Gmbh Gehäuse für ein Halbleiterbauelement
JP4609562B2 (ja) * 2008-09-10 2011-01-12 日立電線株式会社 微細構造転写用スタンパ及びその製造方法
US7871842B2 (en) * 2008-10-03 2011-01-18 E. I. Du Pont De Nemours And Company Production process for surface-mounting ceramic LED package, surface-mounting ceramic LED package produced by said production process, and mold for producing said package
US8022539B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Integrated circuit packaging system with increased connectivity and method of manufacture thereof
WO2011015642A1 (de) * 2009-08-05 2011-02-10 Continental Teves Ag & Co. Ohg Sensoranordnung und chip mit zusätzlichen befestigungsbeinen
US8575732B2 (en) * 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US9025919B2 (en) * 2010-06-28 2015-05-05 Lawrence Livermore National Security, Llc High voltage photo-switch package module having encapsulation with profiled metallized concavities
CN102339941A (zh) * 2010-07-28 2012-02-01 展晶科技(深圳)有限公司 发光二极管封装结构及发光二极管模组
US8198109B2 (en) * 2010-08-27 2012-06-12 Quarkstar Llc Manufacturing methods for solid state light sheet or strip with LEDs connected in series for general illumination
US8766422B2 (en) * 2010-12-30 2014-07-01 Stmicroelectronics Pte Ltd. Through hole via filling using electroless plating
US20120211886A1 (en) * 2011-02-21 2012-08-23 ISC8 Inc. Method for Fabricating a Small Footprint Chip-Scale Package and a Device Made from the Method
US20120306065A1 (en) * 2011-06-02 2012-12-06 Texas Instruments Incorporated Semiconductor package with pre-soldered grooves in leads
US8816390B2 (en) * 2012-01-30 2014-08-26 Infineon Technologies Ag System and method for an electronic package with a fail-open mechanism
WO2013116071A1 (en) * 2012-01-30 2013-08-08 3M Innovative Properties Company Apparatus, hybrid laminated body, method, and materials for temporary substrate support
US8790964B2 (en) * 2012-06-29 2014-07-29 Freescale Semiconductor, Inc. Power transistor with heat dissipation and method therefor
US9196958B2 (en) * 2012-07-26 2015-11-24 Apple Inc. Antenna structures and shield layers on packaged wireless circuits
US8946879B2 (en) * 2012-07-27 2015-02-03 Analog Devices, Inc. Packages and methods for 3D integration including two stacked dies with a portion of one die extending into a hole of the other die
JP5947165B2 (ja) * 2012-09-05 2016-07-06 ルネサスエレクトロニクス株式会社 電子装置
JP6092645B2 (ja) * 2013-02-07 2017-03-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP6030970B2 (ja) * 2013-02-12 2016-11-24 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
US9978667B2 (en) * 2013-08-07 2018-05-22 Texas Instruments Incorporated Semiconductor package with lead frame and recessed solder terminals
KR20150091886A (ko) * 2014-02-04 2015-08-12 삼성전자주식회사 방열부재를 구비하는 반도체 패키지

Also Published As

Publication number Publication date
US9257372B2 (en) 2016-02-09
CN103824835A (zh) 2014-05-28
ITTO20120854A1 (it) 2014-03-29
US20140091443A1 (en) 2014-04-03
CN103824835B (zh) 2017-12-22

Similar Documents

Publication Publication Date Title
CN203910777U (zh) 表面装配封装结构及相关组件
JP5707902B2 (ja) 半導体装置及びその製造方法
CN103632988B (zh) 层叠封装结构及其制作方法
US20090072334A1 (en) Semiconductor device, pre-mold package, and manufacturing method therefor
CN104254045A (zh) 用于麦克风组件的预制模及其制造方法
CN107240761B (zh) 电子封装件
CN102119333B (zh) 具有装入传感器壳体中的芯片组件的电子传感器或传感器装置、尤其是加速度传感器
US20200053483A1 (en) Sensor devices and methods for manufacturing the same
CN103426869B (zh) 层叠封装件及其制造方法
TWI495057B (zh) 封裝組件及調諧封裝之自然共振頻率之方法
CN204558444U (zh) 指纹识别模组封装结构以及电子设备
CN109495831B (zh) 一种mems麦克风的封装结构及其制造方法
CN104900438B (zh) 一种无外伸引脚贴片式硅胶弹性按键
WO2008091474A2 (en) Stackable leadless electronic package
CN103400826B (zh) 半导体封装及其制造方法
KR101450758B1 (ko) 집적회로 패키지
KR101300572B1 (ko) 마이크로-전자 기계적 시스템을 갖는 반도체 패키지
CN112911490B (zh) 传感器封装结构及其制作方法和电子设备
CN104733447A (zh) 具有堆叠元件的封装模块
CN103839896A (zh) 螺旋基板以及具有螺旋基板的三维封装件
CN203205400U (zh) 一种表面贴装用气密性金属外壳
US20150177028A1 (en) Sensor package and portable terminal having the same
CN203760464U (zh) 一种通用预封装基板结构、封装结构
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
EP4235772A1 (en) Semiconductor package with overlapping leads and die pad

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141029

Termination date: 20210913

CF01 Termination of patent right due to non-payment of annual fee