CN202772129U - 半导体器件系统级封装结构及封装模组 - Google Patents

半导体器件系统级封装结构及封装模组 Download PDF

Info

Publication number
CN202772129U
CN202772129U CN 201220506266 CN201220506266U CN202772129U CN 202772129 U CN202772129 U CN 202772129U CN 201220506266 CN201220506266 CN 201220506266 CN 201220506266 U CN201220506266 U CN 201220506266U CN 202772129 U CN202772129 U CN 202772129U
Authority
CN
China
Prior art keywords
chip
weld pad
semiconductor device
device system
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN 201220506266
Other languages
English (en)
Inventor
王之奇
喻琼
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN 201220506266 priority Critical patent/CN202772129U/zh
Application granted granted Critical
Publication of CN202772129U publication Critical patent/CN202772129U/zh
Anticipated expiration legal-status Critical
Withdrawn - After Issue legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型揭示了一种半导体器件系统级封装结构及封装模组，其中，所述封装结构包括：第一芯片，所述第一芯片包括设有再分布第一焊垫和控制电路的第一面，和与所述第一面相背的第二面，所述控制电路电性连接所述再分布第一焊垫；第二芯片，所述第二芯片包括设有第二焊垫203和控制电路的第一面，和与所述第一面相背的第二面，所述控制电路电性连接所述第二焊垫203；所述再分布第一焊垫和所述第二焊垫203贴合并电性连接。与现有技术相比，本实用新型通过芯片间相对的电连接，使得多个芯片的系统级封装尺寸大大缩小、生产效率提高、工艺简单。

Description

半导体器件系统级封装结构及封装模组
技术领域
本实用新型属于半导体制造领域技术，尤其涉及一种半导体器件系统级封装结构及封装模组。
背景技术
系统级封装，是指将多个具有不同功能的有源组件与无源组件，以及诸如微机电系统(MEMS)、光学(Optics)元件等其它元件组合在同一封装体，使其成为可提供多种功能的单颗标准封装组件，形成一个系统或子系统。其可以灵活而及时地对个别芯片或器件进行升级换代，因此可以缩短IC设计周期，降低设计费用，减少芯片测试时间。另外，系统级封装产品设计弹性大、开发时间快速，开发成本低，整合密度高，尺寸小，并使用更少的系统电路板空间，让产品设计拥有更多的发挥空间。
现有地系统级封装采用金属引线工艺，将芯片与芯片间的焊盘用金属线进行引线键合，起到电性连接的作用。然而，这样的封装方式会导致最后的产品尺寸较大，且生产效率较低。
发明内容
本实用新型的目的在于提供一种解决上述技术问题的半导体器件系统级封装结构及封装模组。
其中，该半导体器件系统级封装结构，包括：
第一芯片，所述第一芯片包括设有再分布第一焊垫和控制电路的第一面，和与所述第一面相背的第二面，所述控制电路电性连接所述再分布第一焊垫；
第二芯片，所述第二芯片包括设有第二焊垫203和控制电路的第一面，和与所述第一面相背的第二面，所述控制电路电性连接所述第二焊垫203；
所述再分布第一焊垫和所述第二焊垫203贴合并电性连接。
作为本实用新型的进一步改进，所述半导体器件系统级封装结构还包括设置于所述第一芯片的第一面上的焊球，所述焊球电性连接所述第一芯片的控制电路，所述焊球直径大于所述第二芯片的厚度。
作为本实用新型的进一步改进，所述半导体器件系统级封装结构还包括设置于所述第一芯片的第一面上的焊球，所述焊球电性连接所述第一芯片的控制电路，所述焊球直径小于所述第二芯片的厚度。
作为本实用新型的进一步改进，所述再分布第一焊垫与所述第二焊垫203间设有各向异性导电胶。
相应地，该半导体器件系统级封装模组，包括：
半导体器件系统级封装结构和与所述半导体器件系统级封装结构电性连接的外接电路板；所述半导体器件系统级封装结构包括：
第一芯片，所述第一芯片包括设有再分布第一焊垫和控制电路的第一面，和与所述第一面相背的第二面，所述控制电路电性连接所述再分布第一焊垫，所述第一芯片的第一面上设有焊球，所述焊球电性连接所述第一芯片的控制电路和所述外接电路板；
第二芯片，所述第二芯片包括设有第二焊垫203和控制电路的第一面，和与所述第一面相背的第二面，所述控制电路电性连接所述第二焊垫203；
所述再分布第一焊垫和所述第二焊垫203电性连接。
作为本实用新型的进一步改进，所述焊球直径大于所述第二芯片的厚度。
作为本实用新型的进一步改进，所述焊球直径小于所述第二芯片的厚度。
作为本实用新型的进一步改进，所述外接电路板设有配合所述第二芯片的中空部，所述第二芯片至少部分容纳于所述中空部内。
作为本实用新型的进一步改进，所述再分布第一焊垫与所述第二焊垫203间设有各向异性导电胶。
与现有技术相比，本实用新型通过芯片间相对的电连接，使得多个芯片的系统级封装尺寸大大缩小、生产效率提高、工艺简单。
附图说明
图1是本实用新型一实施方式中第一芯片的俯视结构示意图；
图2是本实用新型一实施方式中第二芯片连接第一芯片的俯视结构示意图；
图3是本实用新型一实施方式中半导体器件系统级封装结构的侧视结构示意图；
图4是本实用新型一实施方式中半导体器件系统级封装结构与PCB板连接的侧视结构示意图；
图5是本实用新型另一实施方式中半导体器件系统级封装结构的侧视结构示意图；
图6是另一实施方式中半导体器件系统级封装结构与PCB板连接的俯视结构示意图；
图7是图6V-V’剖视线方向的立体结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本实用新型进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。
参图1所示，在本实用新型一实施方式中，所述半导体器件系统级封装结构包括第一芯片10，该第一芯片10包括设置有控制电路（图中未示出）的第一面，和与所述第一面相背的第二面，其中，在该第一面上，还设有至少一个再分布电路101，该再分布电路101电性连接所述控制电路，并将该控制电路与设置在该第一面上的至少一个再分布第一焊垫103电性连接，优选地，在实施方式中，该第一面上设置有四个再分布第一焊垫103，该再分布第一焊垫103可作为该控制电路的输入端与第二芯片电性连接。另外，通过该再分布电路101，该控制电路还电性连接设置在第一面上的至少一个焊垫105，以通过焊垫105与外接电路板电性连接。
如图2所示，所述半导体器件系统级封装结构还包括第二芯片20，该第二芯片20与第一芯片10可实现不同的功能，并可与第一芯片10电性连接组成一个系统或者子系统。该第二芯片20的结构与第一芯片类似，其包括设有控制电路（图中未示出）的第一面，和与所述第一面相背的第二面，其中，在该第一面上，还设有至少一个再分布电路，该再分布电路电性连接所述控制电路，并将该控制电路与设置在该第一面上的至少一个与再分布第一焊垫位置相互匹配的第二焊垫203电性连接，优选地，在实施方式中，该第一面上设置有四个第二焊垫203，该第二焊垫203与所述再分布第一焊垫一一对应，并可作为该控制电路的输出端与第一芯片10电性连接。
在本实用新型的一实施方式中，在所述半导体器件系统级封装结构中，该第二芯片20的第一面朝向第一芯片10的第一面设置，并通过该第二芯片20上设置的第二焊垫203与第一芯片10上设置的再分布第一焊垫103贴合，形成电性连接，以直接的将第二芯片20电性连接第一芯片10。通过此结构，可无需采用金属引线工艺，将芯片与芯片间的焊垫直接键合，起到电性连接的作用。从而，使多个芯片的系统级封装尺寸大大缩小、提高了生产效率、简化了工艺流程。
优选地，在本实用新型的一实施方式中，该再分布第一焊垫103可通过各向异性导电胶205与所述第二焊垫203形成电性连接，即是在所述再分布第一焊垫103和所述第二焊垫203之间设置有各向异性导电胶205，且第一芯片与第二芯片间紧密贴合，不需要再在两芯片之间填料（underfilling）。具体为，将各向异性导电胶205置于第一芯片10的第一面，覆盖再分布第一焊垫103；再将第二芯片20的第二焊垫203对应再分布第一焊垫103键合；通过各向异性导电胶205的特性，受到键合压力的区域实现电性导通，即使得再分布第一焊垫103和第二焊垫203电性导通，显著的简化了工艺流程，提高了生产效率。
当然，在本实用新型的其他实施方式中，还可在再分布第一焊垫103上形成微凸块（Micro bump），或金凸块（如gold bump，或Au stad bump）的方式，与第二焊垫203电性连接。
如图3所示，在本实用新型的一实施方式中，所述半导体器件系统级封装结构还包括设置于所述第一芯片10的第一面上的焊球107，所述焊球107可电性连接第一芯片10上是焊垫105（参图1所示），也可电性连接第一芯片10上的再分布第二焊垫（图中未示出），并通过该焊垫105或再分布第二焊垫电性连接所述第一芯片10的控制电路。且该焊球107直径大于第二芯片20的厚度。即是设置在第一芯片10上时，该焊球107在垂直方向上高出所述第二芯片20。
如图4所示，为采用上述实施方式的半导体器件系统级封装结构的封装模组，该封装模组包括该封装结构和与该封装结构电性连接的外接电路板30，如PCB电路板，其中，该封装结构通过上述焊球107与所述外接电路板30电性连接。
如图5所示，在本实用新型的另一实施方式中，所述第一芯片10与第二芯片20的连接结构与上述实施方式相同，在此不再赘述。该实施方式与上述实施方式的不同点为：所述半导体器件系统级封装结构还包括设置于所述第一芯片10的第一面上的焊球107，所述焊球107可电性连接第一芯片10上的焊垫105（参图1所示），并通过该焊垫105电性连接所述第一芯片10的控制电路。且该焊球107直径小于第二芯片20的厚度。即是设置在第一芯片10上时，该焊球107在垂直方向上低于所述第二芯片20。
如图6、图7所示，为采用另一实施方式的半导体器件系统级封装结构的封装模组，该封装模组包括该封装结构和与该封装结构电性连接的外接电路板30，如PCB电路板，其中，该封装结构通过上述焊球107与所述外接电路板30电性连接。因为在该实施方式中，焊球107直径小于第二芯片20的厚度，故一般的外接电路板无法直接与该焊球107电性连接。在本实施方式中，所述外接电路板30设有配合所述第二芯片20的中空部301，使得所述第二芯片20至少部分容纳于所述中空部301内。优选地，所述第二芯片20和所述中空部的301内壁之间还设有空隙。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，它们并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。

Claims (9)

1.一种半导体器件系统级封装结构，包括：
第一芯片，所述第一芯片包括设有再分布第一焊垫和控制电路的第一面，和与所述第一面相背的第二面，所述控制电路电性连接所述再分布第一焊垫；
第二芯片，所述第二芯片包括设有第二焊垫（203）和控制电路的第一面，和与所述第一面相背的第二面，所述控制电路电性连接所述第二焊垫（203）；
其特征在于，所述再分布第一焊垫和所述第二焊垫（203）贴合并电性连接。
2.根据权利要求1所述的半导体器件系统级封装结构，其特征在于，所述半导体器件系统级封装结构还包括设置于所述第一芯片的第一面上的焊球，所述焊球电性连接所述第一芯片的控制电路，所述焊球直径大于所述第二芯片的厚度。
3.根据权利要求1所述的半导体器件系统级封装结构，其特征在于，所述半导体器件系统级封装结构还包括设置于所述第一芯片的第一面上的焊球，所述焊球电性连接所述第一芯片的控制电路，所述焊球直径小于所述第二芯片的厚度。
4.根据权利要求1至3中任意一项所述的半导体器件系统级封装结构，其特征在于，所述再分布第一焊垫与所述第二焊垫（203）间设有各向异性导电胶。
5.一种半导体器件系统级封装模组，包括：
半导体器件系统级封装结构和与所述半导体器件系统级封装结构电性连接的外接电路板；其特征在于，所述半导体器件系统级封装结构包括：
第一芯片，所述第一芯片包括设有再分布第一焊垫和控制电路的第一面，和与所述第一面相背的第二面，所述控制电路电性连接所述再分布第一焊垫，所述第一芯片的第一面上设有焊球，所述焊球电性连接所述第一芯片的控制电路和所述外接电路板；
第二芯片，所述第二芯片包括设有第二焊垫（203）和控制电路的第一面，和与所述第一面相背的第二面，所述控制电路电性连接所述第二焊垫（203）；
所述再分布第一焊垫和所述第二焊垫（203）电性连接。
6.根据权利要求5所述的半导体器件系统级封装模组，其特征在于，所述焊球直径大于所述第二芯片的厚度。
7.根据权利要求5所述的半导体器件系统级封装模组，其特征在于，所述焊球直径小于所述第二芯片的厚度。
8.根据权利要求7所述的半导体器件系统级封装模组，其特征在于，所述外接电路板设有配合所述第二芯片的中空部，所述第二芯片至少部分容纳于所述中空部内。
9.根据权利要求5至8中任意一项所述的半导体器件系统级封装模组，其特征在于，所述再分布第一焊垫与所述第二焊垫（203）间设有各向异性导电胶。
CN 201220506266 2012-09-29 2012-09-29 半导体器件系统级封装结构及封装模组 Withdrawn - After Issue CN202772129U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220506266 CN202772129U (zh) 2012-09-29 2012-09-29 半导体器件系统级封装结构及封装模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220506266 CN202772129U (zh) 2012-09-29 2012-09-29 半导体器件系统级封装结构及封装模组

Publications (1)

Publication Number Publication Date
CN202772129U true CN202772129U (zh) 2013-03-06

Family

ID=47778680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220506266 Withdrawn - After Issue CN202772129U (zh) 2012-09-29 2012-09-29 半导体器件系统级封装结构及封装模组

Country Status (1)

Country Link
CN (1) CN202772129U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856306A (zh) * 2012-09-29 2013-01-02 苏州晶方半导体科技股份有限公司 半导体器件系统级封装结构及封装模组

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856306A (zh) * 2012-09-29 2013-01-02 苏州晶方半导体科技股份有限公司 半导体器件系统级封装结构及封装模组

Similar Documents

Publication Publication Date Title
TWI529886B (zh) 封裝體、裝置的封裝方法以及封裝層疊裝置
CN207398139U (zh) 半导体器件及电路
TWI548042B (zh) 電子系統及其核心模組
CN101506975A (zh) 堆叠管芯封装
CN107408515A (zh) 具有用于晶片与晶片互连的桥接模块的半导体组件
TW200625570A (en) Die down ball grid array packages and method for making same
KR20080031508A (ko) 마이크로일렉트로닉 장치 패키지, 적층 마이크로일렉트로닉장치 패키지, 및 마이크로일렉트로닉 장치 제조 방법
JP2009506553A (ja) マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN104332462A (zh) 一种芯片倾斜堆叠的圆片级封装单元及其封装方法
CN101789420A (zh) 一种半导体器件的系统级封装结构及其制造方法
CN102856306B (zh) 半导体器件系统级封装结构及封装模组
CN106531710A (zh) 一种集成供电系统的封装件及封装方法
US8063474B2 (en) Embedded die package on package (POP) with pre-molded leadframe
CN202772129U (zh) 半导体器件系统级封装结构及封装模组
CN201655787U (zh) 半导体封装结构
CN107731764A (zh) 一种半导体封装结构
CN203707108U (zh) 一种硅基圆片级扇出封装结构
CN106409702A (zh) 一种多芯片堆叠封装结构及其制作方法
CN105914155A (zh) 一种倒装芯片及其封装方法
CN101266966B (zh) 多芯片封装模块及其制造方法
CN104867913A (zh) 多芯片混合集成的三维封装结构及加工方法
CN203839371U (zh) 一种dram双芯片堆叠封装结构
CN102556938B (zh) 芯片叠层封装结构及其制造方法
CN205657052U (zh) 一种倒装芯片

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20130306

Effective date of abandoning: 20150923

RGAV Abandon patent right to avoid regrant