CN1985370A - 包含esd器件的电子器件 - Google Patents

包含esd器件的电子器件 Download PDF

Info

Publication number
CN1985370A
CN1985370A CNA2005800235203A CN200580023520A CN1985370A CN 1985370 A CN1985370 A CN 1985370A CN A2005800235203 A CNA2005800235203 A CN A2005800235203A CN 200580023520 A CN200580023520 A CN 200580023520A CN 1985370 A CN1985370 A CN 1985370A
Authority
CN
China
Prior art keywords
contact mat
esd
electronic device
integrated circuit
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800235203A
Other languages
English (en)
Other versions
CN1985370B (zh
Inventor
W·施尼特
K·诺伊曼
M·耶伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yasuyo Co Ltd
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1985370A publication Critical patent/CN1985370A/zh
Application granted granted Critical
Publication of CN1985370B publication Critical patent/CN1985370B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

电子器件包括用于对静电放电保护的ESD器件(20)，并设置有与集成电路(10)相结合的合适保护元件(22)，集成电路(10)具体的为用于外部器件的所谓桥接电路或驱动电路，其中外部器件为例如SIM卡、记忆棒、USB总线或12C总线。ESD器件(20)具有芯片尺寸封装，其中突起(40)可被直接放置在印刷电路板上。集成电路(10)被层叠在ESD器件(20)上。

Description

包含ESD器件的电子器件
技术领域
本发明涉及一种电子器件，其包含半导体器件和保护该半导体器件的静电放电(ESD)器件或电路。
背景技术
半导体器件，尤其是集成电路，需要保护以防止不期望的干扰。保护水平不断地提高，这不仅是因为法定的要求，而且也是因为由于尺寸缩小导致的集成电路灵敏度的提高。不期望的干扰之一是静电放电，以下也称之为ESD。如果有人接触或接近半导体器件的一个输入端口时，将会发生ESD。在包含按钮、电缆端口等等的消费电子产品应用中尤其是这种情况。静电放电导致了进入到集成电路中的高压脉冲。如果不将其充分的导入地，这样的脉冲将很可能击毁集成电路。
通常，集成电路用属于集成电路一部分的特定保护电路或者另外分离的半导体器件来被保护防止ESD。两种现有的解决方案有一个主要的缺陷：考虑到电压和由此将被分配的功率，在集成电路中的特定保护电路必须大。这不符合更小尺寸晶体管和这种晶体管的更高密度的发展趋势。这些分离器件，如二极管，很大并且要求大量的装配和充分设计的印刷电路板。
此外，不幸地是，ESD不仅发生在器件的操作中当有人接触一个端口或其连接线时，并且在输入和输出之间也产生静电电压。ESD在集成电路的封装和装配中也同样会发生。分离元件不能够提供任何保护，这是因为分离元件只有在装配完后才存在于集成电路附近。因此，当集成电路不论怎样都需要有特定的保护电路时，其作用很有限。
发明内容
本发明的一个目的在于提供一种在起始段落中提到的电子器件，其可以在操作使用、封装和装配时提供ESD保护，超过了目前为芯片上(on-chip)ESD保护普遍使用的标准。
该目的可通过将ESD器件作为在半导体衬底上的集成器件来实现。设置有定位在器件的第一表面上的IC区域中的第一接触垫。在第一表面上的IC区域外还设置有第二接触垫。至少部分第一接触垫通过互连被电连接至第二接触垫之一。这些第二接触垫适合于耦合至外部板。优选地，它们设置有用于连接至外部板的焊球。至少一个第二接触垫直接连接至限定在半导体衬底内和/或半导体衬底处的保护元件。半导体器件，优选地是一个集成电路，被装配在IC区域内的第一表面上，且该集成电路的接触垫被电连接至相应的第一接触垫。
本发明提供以层叠管芯配置的集成电路和ESD保护。这导致在(灵敏的)集成电路和印刷电路板之间没有直接的连接。由此减少了在装配和封装过程中的静电放电脉冲的风险。首先，ESD器件中的所有导体都被包封在绝缘材料中，但是印刷电路板上的导体可以不被覆盖。因此，气体放电的可能性更小了。第二，在ESD器件和集成电路之间的突起设置有密封剂，例如底层填料，尽管在板和集成电路之间的空隔通常被空着。这也再次减少了气体放电的风险。第三，ESD器件一般只承载一个集成电路，但是在集成电路置于板上的同时，印刷电路板可以容纳其它的电子器件。因此，没有单独器件之间相互影响的风险。
更特别地并且优选地，本发明的ESD器件提供了对高放电脉冲的保护，同时置于集成电路中的保护电路将吸收更低电压的放电脉冲。不过，高和更低之间的界线会改变。根据人体模型(方法MIL883E-3015.7)集成电路通常具有2kV的接触放电保护，和至少8kV的已积分的离散(integrated discrete)接触放电保护(根据IEC61000-4-2，Level-4)。使用根据本发明的器件，集成电路的放电保护可以容易地降至1kV或0.5kV，反之，ESD器件甚至要承受超过15kV的脉冲。在印刷电路板和集成电路之间不再有直接连接的情况下可实现这个降低。
本发明中该器件的一个优点是导致了小型化，这里有双重效果：除了两个管芯的层叠外，能够缩小ESD器件的尺寸。通常，输出被形成为至外部板的焊球。在本发明中，输出是至集成电路的突起。该突起基本上具有更小的尺寸和间隔，即相邻突起之间的距离。
此外，第三个效果是集成电路的尺寸减小了，其中部分ESD电路被置换到ESD器件。在半导体衬底的基体上的载体的顶部上，集成电路的提供具有进一步的优点，其中在ESD器件和集成电路的热膨胀系数之间基本上没有区别。由此突起的尺寸和高度可以被减小，因为突起对于不同膨胀的补偿通常是必须的。
本发明的器件优选具有芯片尺寸封装。在这样的封装中，在第二接触垫上具有足够尺寸的焊球，另外的封装可以省略。如果焊球的高度超过集成电路的高度和在集成电路与ESD器件之间的接触装置的高度之和，则焊球的尺寸是足够的。如果必要，集成电路被安装至ESD器件之前可被变薄。如果需要，突起可被限定在ESD器件的半导体衬底上。那么对接触装置高度的要求被有效地减小。具有层叠管芯的芯片尺寸封装可以从US-A5,977,640知晓，特别是其中的图2。然而，现有技术的专利没有涉及ESD。
对于那些用作桥接电路也被称为驱动器的集成电路，尤其适合于将集成电路和ESD器件层叠。在消费电子器件中的数据交换通常以例如8位的格式进行。然而，对于与外部器件的交换已经建立了别的协议。这种外部器件包括其它的IC(用I2C总线通信)、记忆棒、SD卡、多媒体卡、USB器件、键盘、SIM卡。对于将一种格式转换为另一种格式，桥接电路是必须的，该转换通常包括放大步骤等等。每一个桥接电路可在单独的集成电路中实现，虽然其中一些可以被合并起来。
现在，特别是在接口处，对人体放电的ESD保护是必需的。并且，这些桥接电路的I/O端口的数量不是很高，经过具有大突起的芯片尺寸封装的布线要求大的间隔。其次，在ESD器件中可以包括另外的功能，例如对集成电路中驱动电路的功率控制。最后，对于和其它器件之间的交换，用户期望有一个合适的解决方法。而ESD器件和具有桥接功能的集成电路的组合是提供这种解决方法的子系统。并且，其激励了这种通信系统用于其他可替代的应用。
在进一步的改进中，ESD器件至少包括第一半导体元件，其中的输入和输出都被耦合至集成电路。这种元件尤其是功率开关、双极晶体管和二极管。如果其被集成在集成电路中，最终的技术更加复杂，且由此也比通常的CMOS技术更昂贵。对于功率开关，其在于大尺寸，对于双极晶体管，其涉及接触和扩散。然而，这些元件可以被形成在ESD器件中而不会出现很多问题。由于将被保护元件处理的电压，ESD器件的尺寸相对较大；并且双极晶体管和二极管通常被用为作保护元件。
在优选的实施例中，至少一个第二接触垫被接地，并为ESD电路和集成电路提供接地，其中ESD电路的接地被形成为在半导体衬底中的导电层或区。通过这种方式可获得进一步的小型化，并为在器件中所有的元件获得接地的适当定义。而且，导电层和包括它的整个衬底，在静电放电中被用作为散热器。
在另一实施例中，保护元件是耦合至衬底中导电埋置区的二极管。被反向配置的二极管具有作为保护元件的良好性能。使用雪崩击穿机制，对于超过它们击穿电压的电压其具有快速的反应。特别优选为齐纳二极管。对于ESD的对象，导电埋置区是极好的，因为，如果电荷到达ESD二极管，其能容易的将电流导出去。然后电流通过焊球被导至地。这个埋置区的一个优点是其在距第一表面短距离处构成了接地层，并因此在第一表面提供具有传输线特性的互连。
在关于这个的特定的改进中，集成电路适合于RF，和从一些第二接触垫至衬底中埋置区延伸的垂直互连。因为埋置区构成了良好的接地，所以对于埋置区来说，形成了从集成电路到地的最短连接。合适地，信号垫(signal pad)相对于地线连接被定位从而形成了同轴结构，这样减少了阻抗损失。
在进一步的实施例中，互连之一在第一表面的一个区域中延伸至集成电路被安装的区域。所述的互连提供一个参考电势，所述参考电势被分配给至少部分第一接触垫。基于参考电势的位置，其至第一接触垫的距离是短的，且对所有的都是相似的或者甚至相等。因此，参考电势被充分限定。在本示例中，参考电势是电源线。在用作I/O功能的接触垫和电源线之间插入具有大阻值的例如约10kΩ的上拉电阻。这使得其可以用作键盘解码器(keypad decoder)。
在进一步的实施例中，至少一个所述互连包括在第一金属层中的第一轨迹，和在第二金属层中的第二轨迹。这种双互连的使用减少了阻抗，并且特别是使到集成电路的功率传输没有过多的损耗。
附图说明
本发明电子器件的上述和其它方面将参考附图作进一步地解释说明，其中：
图1概略地示出了移动电话的体系结构；
图2概略地示出了电子器件的截面图；
图3示出了作为电子器件的一部分的ESD器件的顶视图，和
图4示出了电子器件的电气表示图。
具体实施方式
上述附图不是按比例画的，同一附图标记在不同的附图中表示相同的部件。
图1概略地示出了移动电话的体系结构。基本上划分为如左边所示的操作部分和如右边所示的与外部器件的连接部分。该划分由数据线100完成，其是移动电话内的主要通信通路。操作部分包括前端部分200和基带部分250，前端部分200包括RF接收器201，合成器202和调制器203。此外，还有用于连接天线230的驱动器210和功率放大器220。应该理解，在仔细看时还应有更多的部件，但是它们和目前的说明无关。基带部分250包括例如基带编码译码器，RISC，PMU和DSP的多个部分。
在基带部分250和前端部分200之间的互连260对ESD敏感的，虽然不是特别高。其可以集成为内插器的一部分，该内插器包括具有射频功能的元件，例如去耦电容和阻抗匹配过滤器。图右边可以一分为四，第一类包括连接110，其连接至用于数据通信的外部器件113，在桥接电路111和器件113之间具有互连112。这种器件113的例子为I2C总线113A，存储棒113B，保密数字卡113C，多媒体卡113D，USB总线113E和SIM(用户识别模块)卡113F。桥接电路111一般包括信号处理器，用于从内部格式向外部器件113、驱动电路和放大器(如果需要放大器的话)的总线格式的数据转换。所有的互连112都对ESD脉冲敏感，因此相应地需要保护。本发明的电子器件允许桥接电路111被置于一具有ESD保护器件的层叠管芯结构中。
第二类包括至音频编码译码器121的连接120。专有的音频接口包括至扬声器123的接口122，来自麦克风125的接口124，和至系统连接器127的接口126。除了提供所有通常的接口要求之外，音频接口的设计应该，(1)过滤来自长电缆的感应信号，(2)用非线性元件解调感应信号，(3)提供额外的ESD保护，因为变换器(transducer)位处ESD保护的上游，(4)提供信道阻抗(channel resistance)以匹配不同的信道和(5)允许偏置。这些功能可以通过包括π-滤波器的ESD器件来实现。在本发明中的器件中，模拟放大器适合于层叠在ESD器件上。
第三类包括至内部器件131的接口130，该内部器件例如UART总线131A，USB总线131B，这两个都通过互连128连接至系统连接器127，和存储器131C。如果需要任何的ESD保护，这些内部器件适合于以层叠管芯配置的方式来配备ESD保护。
第四类包括至位于移动电话内的例如键区141A和显示器141B的用户器件的接口140A，B。对于这种器件，ESD保护适合于与带通滤波器结合，以减少噪音。适合的滤波器布局是被修正的T-滤波器和π-滤波器。这里的修正是指在电源线和另外连接到电容器的地线之间的二极管。可选地，由于二极管的电容足够，通常在70-80pf量级，该电容器甚至可省略。这些滤波器一般包括电阻器。适合的材料包括一些公知的电阻器材料，例如TiN、TiW、TiWN、SiCr、NiCr、Si、掺杂多晶硅和Ta。使用这些材料可以实现从20Ω/到1kΩ/的全范围的电阻值。
图2概略地示出了包括ESD器件20和半导体器件10的电子器件的截面图。图3示出了其中ESD器件20的顶视图，图4示出了该电子器件的电气表示图。在这个示例中，ESD器件20和图1所示的桥接电路111结合在一起。然而，可选地，半导体器件10可以为放大器。
ESD器件20包括第一侧21，在其上具有第一接触垫28和第二接触垫29。至少部分第一和第二接触垫28、29通过互连26互相连接。这些互连26中的大部分，尤其是那些连接至I/O端口的部分，都设置有电阻器R1。这种情况下电阻器R1具有100Ω的电阻值，且由TiWN层构成。至少部分第二接触垫29直接与保护元件22连接。这里的保护元件22是反向的齐纳二极管。该齐纳二极管22包括第一区域23和第二区域24，其被掺杂有相反类型的杂质，例如n型和p型。被n型掺杂的底部区域被连接至衬底中导电良好且高掺杂的区域25。区域25用于内部接地。它被连接至地线垫。与埋置区域相结合作为保护元件的这个二极管22，其尺寸和选择使得其可以用作对于很高的例如8kV或更高的ESD脉冲的保护元件。
可以看出，器件20位于它的设置有凸点下金属化层(underbumpmetallisation)的接触垫28、29上，其对于第一和第二接触垫28、29其是相同的。在其上，提供另外的例如苯环丁烷(BCB)或聚酰亚胺的绝缘层31。这个绝缘层被图案化以空出第一接触垫28的区域。
在焊球30被设置在第二键合垫(bond pad)上之后，集成电路10以它的第一侧11安装到ESD器件第一侧21的方式被安装。集成电路10的接触垫18具有适合的焊料40，例如，PbSn、BiSn、SnAgCu和Au。突起的高度例如为40μm。由于集成电路的厚度约为150μm或可以被减薄为这个厚度，并且突起30的高度约为240μm，所以突起30的放置不会因集成电路的存在而受到妨碍。
将集成电路10安装到ESD器件20上后，用本领域公知的方式将底层填料32填充到器件10、20之间的空隙并固化。可选地，可在安装之前施加例如为氨化物或丙烯酸脂的底层填料。当安装在例如100℃的平缓的加热下进行时，底层填料将融化，集成电路10的突起40将下沉通过底层填料32。
图3以顶视图示出了ESD器件，并且图4示出了电气表示图。在该示例中，器件20包括16个I/O端口，每一个都连接至电源线38。在电源线和第一接触垫28之间，具有在这种情况下阻值为10kΩ的上拉电阻器R2。这种电阻适合用多晶硅来实现。除了I/O端口，还有地址线AD、串行时钟线SCL和串行数据线SDA的端口。这些用保护元件22来进行ESD保护，但并不连接至电源线35。电源线35被形成为具有足够宽度的互连并延伸到为安装集成电路10而保留的IC区域19之下。这样，其可以为每个I/O端口提供明确且相同的参考电压。INT连接提供一中断输出，并且具有阻值分别为7.5kΩ和50Ω的电阻R3、R4。
进一步示出了互连25A，其被用于接地互连。该互连在ESD器件内的不同位置连接至埋置区域25。并且，一个地线接触垫用于给集成电路10和ESD器件20提供地电位。为了将接地与其它互连隔离，其可以设置在一个分离的导电层中。进一步地，通过在靠近ESD器件20的半导体衬底的导电层中提供互连26，由于埋置地线区域25的存在这些都具有传输线特性。
如果ESD器件20包括开关和/或例如从功能上作为集成电路10的一部分的电容的其它元件，它们适合于存在IC区域19中。
本器件与任何的常规器件都不同，常规器件中ESD保护被设置在与集成电路10邻近的印刷电路板上。特别地，这种常规ESD器件的设计包括用于输入的第二接触垫，和用于输出的第二接触垫。在本器件中，输出实际上通过第一接触垫28来构成，它通过两个因素有效地减少第二接触垫的数量。另一方面，地址线AD、时钟信号SDA、SCL和中断INT是必需的，这些在独立设置ESD器件的情况下都不存在。

Claims (10)

1.一种电子器件，包括半导体器件和用于保护集成电路的静电放电(ESD)器件或电路，其中：
该ESD器件是半导体衬底上的集成器件，设置有位于第一表面上并定位在IC区域内的第一接触垫，该ESD器件还设置有在第一表面上且在IC区域外的第二接触垫，至少部分第一接触垫通过互连电连接至第二接触垫之一，所述第二接触垫适合于耦合至外部板，以及至少一个第二接触垫也直接连接到定义在半导体衬底内和/或半导体衬底处的保护元件，和
半导体器件被装配在IC区域内的第一表面上，该半导体器件的接触垫电连接至相应的第一接触垫。
2.根据权利要求1所述的电子器件，其中在第二接触垫上设置有用于连接至外部板的焊球。
3.根据权利要求1所述的电子器件，其中该半导体器件是一桥接接电路，用于转换数据格式并驱动信号至外部器件。
4.根据权利要求1所述的电子器件，其中该接触垫的第一部分被用于I/O端口，并且在第一和第二接触垫之间的互连包括电阻器以构成带通滤波器。
5.根据权利要求1所述的电子器件，其特征在于：至少一个第二接触垫被连接至地，并为ESD电路和半导体器件提供接地，其中ESD器件的接地被形成为在半导体衬底中的导电层或区。
6.根据权利要求5所述的电子器件，其中在第一和第二接触垫之间的互连被设定尺寸以使得它们作为带状线/传输线。
7.根据权利要求1所述的电子器件，其中该保护元件是二极管，其被耦合至衬底中的导电埋置区。
8.根据权利要求1所述的电子器件，其中在第一和第二接触垫之间的至少一个互连包括在第一金属层中的第一轨迹和第二金属层中的第二轨迹。
9.根据权利要求7所述的电子器件，其中凸点下金属化层被用作第二金属层。
10.具有半导体衬底的ESD器件，设置有：
位于第一表面上并定位在IC区域内的第一接触垫，其可以附着到一半导体器件；
位于第一表面上且位于IC区域的外的第二接触垫，至少部分第一接触垫通过互连电连接至第二接触垫之一，所述第二接触垫适合于耦合至外部板，
限定在半导体衬底内和/或在半导体衬底处的保护元件，至少部分第二接触垫与其连接。
CN2005800235203A 2004-07-13 2005-07-06 包含esd器件的电子器件 Active CN1985370B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04103327.5 2004-07-13
EP04103327A EP1617473A1 (en) 2004-07-13 2004-07-13 Electronic device comprising an ESD device
PCT/IB2005/052243 WO2006008680A1 (en) 2004-07-13 2005-07-06 Electronic device comprising an esd device

Publications (2)

Publication Number Publication Date
CN1985370A true CN1985370A (zh) 2007-06-20
CN1985370B CN1985370B (zh) 2010-09-08

Family

ID=35044676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800235203A Active CN1985370B (zh) 2004-07-13 2005-07-06 包含esd器件的电子器件

Country Status (5)

Country Link
US (1) US8159032B2 (zh)
EP (2) EP1617473A1 (zh)
JP (1) JP2008507124A (zh)
CN (1) CN1985370B (zh)
WO (1) WO2006008680A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789984A (zh) * 2009-12-28 2010-07-28 宇龙计算机通信科技(深圳)有限公司 一种sim卡接口电路及移动电话
CN103855135A (zh) * 2012-11-30 2014-06-11 辉达公司 三维硅穿孔构建
CN104584216A (zh) * 2012-09-28 2015-04-29 英特尔公司 用于静电放电（esd）保护的延伸漏极非平面mosfet
CN105264660A (zh) * 2013-05-21 2016-01-20 吉林克斯公司 用于经堆栈晶粒组件的中介物上的电荷损害保护
CN105279096A (zh) * 2014-07-04 2016-01-27 群联电子股份有限公司 系统级封装结构与其电镀模块及存储器存储装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100583437C (zh) 2005-03-02 2010-01-20 Nxp股份有限公司 电子器件及其使用
JP5394617B2 (ja) * 2006-06-16 2014-01-22 新光電気工業株式会社 半導体装置及び半導体装置の製造方法及び基板
US9070670B2 (en) 2009-01-29 2015-06-30 International Rectifier Corporation Electrical connectivity of die to a host substrate
US8648449B2 (en) * 2009-01-29 2014-02-11 International Rectifier Corporation Electrical connectivity for circuit applications
US8198736B2 (en) 2009-04-09 2012-06-12 Qualcomm Incorporated Reduced susceptibility to electrostatic discharge during 3D semiconductor device bonding and assembly
US8692360B1 (en) 2010-07-06 2014-04-08 International Rectifier Corporation Electrical connectivity for circuit applications
JP5925711B2 (ja) 2013-02-20 2016-05-25 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
CN205452284U (zh) 2013-04-05 2016-08-10 株式会社村田制作所 Esd保护器件
CN105652360A (zh) * 2016-01-04 2016-06-08 合肥京东方显示光源有限公司 导光结构、背光源及显示装置
US10014268B2 (en) * 2016-03-01 2018-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor chip, semiconductor device and manufacturing process for manufacturing the same
JP6190915B2 (ja) * 2016-04-20 2017-08-30 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
US11757281B2 (en) * 2021-12-07 2023-09-12 Infineon Technologies Ag Electrostatic discharge protection device with integrated series resistors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629456A (ja) * 1992-07-11 1994-02-04 Hitachi Ltd 半導体装置
JPH10242400A (ja) * 1997-02-18 1998-09-11 Motorola Inc 静電気放電の保護のための回路
US5895978A (en) * 1997-04-02 1999-04-20 International Business Machines Corporation High density signal multiplexing interposer
TW367603B (en) * 1998-06-20 1999-08-21 United Microelectronics Corp Electrostatic discharge protection circuit for SRAM
US6180426B1 (en) * 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
US6400541B1 (en) * 1999-10-27 2002-06-04 Analog Devices, Inc. Circuit for protection of differential inputs against electrostatic discharge
JP2001185676A (ja) * 1999-12-24 2001-07-06 Sharp Corp 半導体装置
NO315017B1 (no) * 2000-06-09 2003-06-23 Idex Asa Sensorbrikke, s¶rlig for måling av strukturer i en fingeroverflate
DE10124774B4 (de) * 2001-05-21 2016-05-25 Infineon Technologies Ag Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung
JP2002353396A (ja) * 2001-05-25 2002-12-06 Sharp Corp 半導体集積回路装置
KR100431066B1 (ko) * 2001-09-27 2004-05-12 삼성전자주식회사 정전 방전 보호 기능을 가진 반도체 장치
US6710990B2 (en) * 2002-01-22 2004-03-23 Lsi Logic Corporation Low voltage breakdown element for ESD trigger device
JP2007066922A (ja) * 2003-11-28 2007-03-15 Renesas Technology Corp 半導体集積回路装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789984A (zh) * 2009-12-28 2010-07-28 宇龙计算机通信科技(深圳)有限公司 一种sim卡接口电路及移动电话
CN101789984B (zh) * 2009-12-28 2013-09-25 宇龙计算机通信科技(深圳)有限公司 一种sim卡接口电路及移动电话
CN104584216A (zh) * 2012-09-28 2015-04-29 英特尔公司 用于静电放电（esd）保护的延伸漏极非平面mosfet
US9502883B2 (en) 2012-09-28 2016-11-22 Intel Corporation Extended drain non-planar MOSFETs for electrostatic discharge (ESD) protection
CN104584216B (zh) * 2012-09-28 2018-06-19 英特尔公司 用于静电放电(esd)保护的延伸漏极非平面mosfet
US10103542B2 (en) 2012-09-28 2018-10-16 Intel Corporation Extended drain non-planar MOSFETs for electrostatic discharge (ESD) protection
CN103855135A (zh) * 2012-11-30 2014-06-11 辉达公司 三维硅穿孔构建
CN105264660A (zh) * 2013-05-21 2016-01-20 吉林克斯公司 用于经堆栈晶粒组件的中介物上的电荷损害保护
CN105264660B (zh) * 2013-05-21 2019-01-18 吉林克斯公司 用于经堆栈晶粒组件的中介物上的电荷损害保护
CN105279096A (zh) * 2014-07-04 2016-01-27 群联电子股份有限公司 系统级封装结构与其电镀模块及存储器存储装置

Also Published As

Publication number Publication date
WO2006008680A1 (en) 2006-01-26
US8159032B2 (en) 2012-04-17
JP2008507124A (ja) 2008-03-06
US20090001607A1 (en) 2009-01-01
CN1985370B (zh) 2010-09-08
EP1769532A1 (en) 2007-04-04
EP1617473A1 (en) 2006-01-18

Similar Documents

Publication Publication Date Title
CN1985370B (zh) 包含esd器件的电子器件
CN108666303B (zh) 用于电过应力和静电放电保护的方法和器件
US20070120193A1 (en) Esd protection device
US7091584B2 (en) Semiconductor package assembly and method for electrically isolating modules
US5229846A (en) Semiconductor device having noise reducing die pads
US20120229941A1 (en) Semiconductor die with integrated electro-static discharge device
US7049663B2 (en) ESD protection device with high voltage and negative voltage tolerance
JP2001153017A (ja) 内燃機関用点火装置
KR20010023387A (ko) 반도체장치
KR20080085226A (ko) 집적 반도체 디바이스를 보호하기 위한 회로 장치, 집적 회로 소자 및 그 제조 방법
US6252256B1 (en) Overvoltage protection circuit
US6072683A (en) Miniaturized category 5 protection circuit
US8836418B2 (en) High frequency semiconductor switch
JPH06291257A (ja) 過電圧保護回路
JP3886905B2 (ja) Ｅｓｄ保護を備える半導体部品
CN100587951C (zh) 包括集成电路和电容元件的电子设备
US6952027B2 (en) Semiconductor integrated circuit device and electronic card using the same
WO2008015213A1 (en) Distributed esd protection
US20060103995A1 (en) Integrated circuit arrangement
JP2001044367A (ja) Ｉｃチップおよび高周波部品
JPH1140746A (ja) サージ保護回路装置およびこれに用いる半導体素子構造
JPH027250B2 (zh)
JPH03139121A (ja) 半導体装置
JP2005116648A (ja) Ｅｓｄ保護素子及びｅｓｄ保護素子内蔵集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20090410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090410

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160912

Address after: Holland Ian Deho Finn

Patentee after: Naizhiya Co., Ltd.

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Nijmegen

Patentee after: Yasuyo Co. Ltd.

Address before: Holland Ian Deho Finn

Patentee before: Naizhiya Co., Ltd.