CN1984105A - 用于测量数据视长的电路以及测量数据视长的方法 - Google Patents

用于测量数据视长的电路以及测量数据视长的方法 Download PDF

Info

Publication number
CN1984105A
CN1984105A CNA2006101635939A CN200610163593A CN1984105A CN 1984105 A CN1984105 A CN 1984105A CN A2006101635939 A CNA2006101635939 A CN A2006101635939A CN 200610163593 A CN200610163593 A CN 200610163593A CN 1984105 A CN1984105 A CN 1984105A
Authority
CN
China
Prior art keywords
data
clock signal
sampled data
phase
sampled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101635939A
Other languages
English (en)
Inventor
冈村均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1984105A publication Critical patent/CN1984105A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03356—Baseband transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明涉及一种测量视长的电路，该电路通过对具有恢复时钟信号的接收数据进行取样来产生第一取样数据，并通过对具有移位时钟信号的接收数据进行取样来产生第二取样数据，其中从接收数据中恢复具有不同相位的恢复时钟信号。通过将至少一个恢复时钟信号的每一个相位进行相应预定相位的移位来获得移位时钟信号。该电路产生错误计数，用于通过比较第一取样数据和第二取样数据来计算接收数据的视长，并通过获得其中错误计数等于零的相位范围来测量视长。因此，该电路可以在没有接收数据的频率偏移和/或抖动的干扰的情况下来测量视长。

Description

用于测量数据视长的电路以及测量数据视长的方法
技术领域
本发明涉及一种数据通信系统的串行数据接收器，更具体地说，涉及一种在数据通信系统的串行数据接收器中测量串行数据视长的电路和方法。
背景技术
在数据通信系统中的串行器-去串行器对数据进行串行化，以便通过诸如打印线那样的传送线传送串行数据，并对接收的串行数据进行去串行。
通常，串行器-去串行器包括前置放大器、均衡器、取样器和时钟数据恢复(CDR)电路。
串行器-去串行器恢复在CDR电路中的串行数据的频率，并将具有恢复频率的时钟信号提供给取样器。因此，即便发送器利用时钟信号进行操作并发送串行数据，该时钟信号的频率不同于接收器中所使用的参考时钟的频率，接收器也能接收串行数据。
当以高速经由诸如打印线那样的传送线传送数据时，由于传送线的特性，可能发生码元间干扰(ISI)。接收的数据信号的振幅和相位会由于码元间干扰而严重失真，而且失真的振幅和相位会导致接收器中的位错误。因此，当传送线的长度变得更长以及数据传送率变得更高时，就增加了接收信号的失真。
由于串行器-去串行器是一种串行接口，因此接收到的串行数据可以包括高抖动率。因此，当用于取样器中的触发器或锁存器接收数据时，数据的视长(eye size)就为该设备或整个系统的性能的关键。
串行器-去串行器中的前置放大器放大接收数据的电压电平，而串行器-去串行器中的均衡器就执行对接收数据的均衡以便减少接收数据中的抖动，特别是ISI，且然后输出均衡信号到取样器。
将用来基于接收数据的抖动属性调整均衡强度的控制位提供给均衡器。均衡器可以基于抖动属性来控制均衡功能。接收数据的相对小的视长指示该均衡是不足够的，然后均衡器加强该均衡。相反，接收数据的相对大的视长指示均衡是过度的，因此均衡器减弱该均衡以获得最佳视长。
传统的串行器-去串行器使用判定反馈电路来检测信号视长的变化，而不是直接测量均衡器的输出节点处的信号视长。
发明内容
本发明的示例性实施例提供了一种电路，用来在数据通信系统的接收器中的均衡器的输出端处直接测量数据信号的视长。
本发明的示例性实施例提供了一种数据通信系统的接收器，其包括用来测量数据信号的视长的电路。
本发明的示例性实施例提供了一种方法，用来在数据通信系统的接收器中的均衡器的输出端处直接测量数据信号的视长。
在本发明的示例性实施例中，一种用来测量视长的电路包括取样器和错误计数器。所述取样器通过基于至少一个移位时钟信号对接收数据进行取样来产生第一取样数据，其中通过对至少一个恢复时钟信号的每一个相位进行相应预定相位的移位来获得所述至少一个移位时钟信号，该恢复时钟信号具有彼此不同的相位并从接收数据中被恢复。错误接收器产生错误计数，该错误计数用于通过比较第一取样数据与第二取样数据来计算接收数据的视长，其中通过基于所述至少一个恢复时钟信号对接收数据进行取样来获得第二取样数据。
在本发明的示例性实施例中，一种用来测量视长的电路包括：取样器，被配置来通过基于至少一个移位时钟信号对接收数据进行取样来产生第一取样数据，其中通过对多个时钟信号中的至少一个的每一个相位进行相应预定相位的移位来获得所述至少一个移位时钟信号，而且该多个时钟信号具有彼此不同的相位；以及错误计数器，被配置来产生错误计数，用于通过比较第一取样数据与第二取样数据来计算接收数据的视长，其中通过基于至少一个恢复时钟信号对接收数据进行取样来获得第二取样数据，而且该恢复时钟信号具有不同的相位并且从接收数据中被恢复。
在本发明的示例性实施例中，一种数据通信系统的接收器包括：时钟数据恢复(CDR)电路，用来产生多个恢复时钟信号，该恢复时钟信号具有不同的各个相位并且从接收数据中被恢复；第一取样器，被配置来通过基于至少一个恢复时钟信号对接收数据进行取样来产生第一取样数据；以及视长测量电路，被配置来通过比较第一取样数据和第二取样数据来测量数据的视长，其中通过基于至少一个移位时钟信号对接收数据进行取样来获得该第二取样数据，通过将至少一个恢复时钟信号的每一个相位进行相应预定相位的移位来获得所述至少一个移位时钟信号。
在本发明的示例性实施例中，一种数据通信系统的接收器包括：时钟数据恢复电路，用来产生多个恢复时钟信号，该恢复时钟信号具有不同的各个相位并从接收数据中被恢复；第一取样器，被配置来基于至少一个恢复时钟信号对接收数据进行取样来产生第一取样数据；以及视长测量电路，被配置来通过比较第一取样数据和第二取样数据来测量数据的视长，其中通过基于至少一个移位时钟信号对接收数据进行取样来获得该第二取样数据，通过对多个时钟信号中的至少一个的每一个相位进行相应预定各个相位的移位来获得该至少一个移位时钟信号。
在本发明的示例性实施例中，一种用于测量数据视长的方法包括：通过基于至少一个恢复时钟信号对接收数据进行取样来产生第一取样数据，该恢复时钟信号具有不同的各个相位并从接收数据中被恢复；通过将至少一个恢复时钟信号的每一个相位进行相应预定相位的移位来产生至少一个移位时钟信号；通过基于至少一个移位时钟信号对接收数据进行取样来产生第二取样数据；以及产生用来通过比较第一取样数据和第二取样数据来计算接收数据的视长的错误计数。
在本发明的示例性实施例中，一种用于测量接收数据的视长的方法包括：通过基于至少一个恢复时钟信号对接收数据进行取样来产生第一取样数据，该恢复时钟信号具有不同的相位并从接收数据中被恢复；通过将多个具有不同相位的时钟信号中的至少一个的每一个相位进行相应预定相位的移位来产生至少一个移位时钟信号；通过基于所述至少一个移位时钟信号对接收数据进行取样来产生第二取样数据；产生用于通过比较第一取样数据和第二取样数据来计算接收数据的视长的错误计数。
因此，可以在没有接收数据的频率偏移和/或抖动的干扰的情况下来测量接收数据的视长。
附图说明
本发明的示例性实施例将从以下结合附图所作的详细描述中变得更易于理解，其中：
图1是说明根据本发明示例性实施例的包括串行器-去串行器的数据通信系统的接收器的方框图；
图2是说明根据本发明示例性实施例的包括串行器-去串行器的数据通信系统的接收器的方框图；
图3是说明根据本发明示例性实施例的包括图1中的视长测量电路的接收器的详细方框图；
图4和5是说明图3中的时钟数据恢复(CDR)电路的相位检测器的操作的概念性图；
图6是显示时钟信号的数字编码和相位之间的关系的曲线图；
图7是说明根据本发明示例性实施例的用于测量视长的方法的概念性图；
图8是说明用于时钟信号的连续相移的接收数据的视长测量的时序图；
图9是说明用于移位恢复时钟信号的错误计数与数字编码之间的关系的表；
图10是说明在用于移位恢复时钟信号的数字编码、错误计数、视长和均衡器控制位之间的关系的图；
图11是说明根据本发明示例性实施例的两级均衡器的电路图；
图12是说明图11中的两级均衡器中的第一级的电路图；
图13是显示使用均衡器控制位来调整的图12中的均衡器的f增益的曲线图；
图14是说明根据本发明示例性实施例的数字数据通信系统的接收器的方框图；
图15是说明根据本发明示例性实施例的包括串行器-去串行器的数据通信系统的接收器的方框图；
图16是说明根据本发明示例性实施例的包括图14中的视长测量电路的接收器的详细方框图；以及
图17到20是分别说明根据本发明示例性实施例的不同视长测量电路的详细方框图。
具体实施方式
图1是说明根据本发明示例性实施例的包括串行器-去串行器的数据通信系统的接收器1000的方框图。
参考图1，接收器1000包括前置放大器/均衡器100、第一取样器200、去串行器300、时钟数据恢复(CDR)电路420、锁相环(PLL)416、视长测量电路400和串行器/输出驱动器350。
前置放大器/均衡器100补偿从传送线(未示出)接收的串行数据流的接收数据信号10的振幅和延迟比例，并将补偿数据101输出到第一取样器200。更具体地说，前置放大器/均衡器100通过传送线接收串行数据流，并将接收的数据信号10的电压电平放大，然后通过均衡放大数据对由码元间干扰所导致的接收数据信号10的抖动或失真进行补偿。前置放大器/均衡器100基于反馈到其中的控制位401来调整均衡强度。
第一取样器200利用多个恢复时钟信号(I、Q、Ib和Qb)403对来自前置放大器/均衡器100的补偿数据101进行取样，以便输出取样数据201，其中通过CDR电路420从接收数据10中恢复该多个恢复时钟信号(I、Q、Ib和Qb)403。
去串行器300以1∶n的转换率将串行形式的取样数据201转换成并行形式的去串行数据301，即，一个并行数据字由n个串行位组成，其中通过第一取样器200从接收的数据信号10中取样该取样数据201。
CDR电路420使用来自PLL 416的多个参考时钟411，基于从去串行器300输出的去串行数据301来提取反馈到取样器200的恢复时钟信号(I、Q、Ib和Qb)403。
根据图2中所示的本发明示例性实施例的CDR电路420能够基于来自第一取样器200的取样数据201而非来自图1中的去串行器300的去串行数据301，提取从接收数据10中恢复的恢复时钟信号403。
视长测量电路400基于在通过移位时钟信号(Q’和Qb’)从前置放大器/均衡器100的放大数据中取样的取样数据101和来自第一取样器200的取样数据201之间的比较结果来对错误数进行计数。视长测量电路400基于错误数来计算接收数据10的视长。视长测量电路400还产生控制位401，该控制位401用来调整提供到前置放大器/均衡器100的前置放大器/均衡器100的均衡强度。
串行器/输出驱动器350对数据303进行串行化，该数据303已经由另一个功能块(未示出)基于来自去串行器单元300的输出301进行了处理，并通过传送线(未示出)来传送串行数据。该串行数据可以在由串行器/输出驱动器350进行传送之前就被放大。
图3是说明根据本发明示例性实施例的包括图1中的视长测量电路的接收器的详细方框图。
图3中省略了图1或图2中的串行器/输出驱动器350。图3中，在前置放大器/均衡器100和第一取样器200之间设置缓冲块110用来缓冲前置放大器/均衡器100的输出数据，以便将缓冲数据提供到第一取样器200和第二取样器410。然而，或者，前置放大器/均衡器100的输出数据可以不通过缓冲块110而直接被提供到第一取样器200或第二取样器410。包括在缓冲块110中的缓冲单元111和113彼此相同。缓冲块110可以只包括一个缓冲单元来提供一个缓冲器的输出到第一取样器200和第二取样器410这两者。
第一取样器200包括触发器I210、触发器Q220、触发器Ib230和触发器Qb240。第一取样器200根据来自CDR420中的第一相位内插器412的恢复时钟信号(I、Q、Ib和Qb)403来对前置放大器/均衡器100的输出数据101进行取样，以便输出取样数据(DI、DQ、DIb和DQb)201。
CDR420包括相位检测器422、CDR环路滤波器424、相位内插器(PI)412和相位内插器控制器(PI控制器)426。
当接收的数据信号10的频率为f并且去串行器300以1∶n的转换率执行去串行时，来自PLL 416的参考时钟411的频率可以被表示为f/2，而多个恢复时钟403的频率也可以被表示为f/2。相位检测器422、CDR环路滤波器424和PI控制器426可以以时钟频率f/(2n)进行操作。
频率f/2仅仅是说明性的目的。PLL 416的参考时钟411和恢复时钟403的频率并不一定要限制为频率f/2，也可以使用诸如f/4和f/8的其它频率。
CDR电路420通过重复进行其中将CDR电路420的输出反馈回到第一取样器200的恢复处理来从接收的数据信号10中恢复时钟信号和数据。
参考图4到6，根据示例性实施例，CDR电路420对相位检测器422、CDR环路滤波器424、PI控制器426和PI 412进行操作，以便能将来自第一PI 412的恢复时钟Q和/或恢复时钟Qb设置在数据201或数据301的脉冲的中心。
相位检测器422检测从第一取样器200输出的取样数据201或从去串行器300输出的去串行数据301以产生向上信号或向下信号。例如，当接收到的数据信号10的频率为f而去串行器以1∶n的转换率执行去串行时，在从第一取样器200接收取样数据201的情况下，相位检测器422、CDR环路滤波器424和PI控制器426可以以f/2的频率进行操作，而在从去串行器300接收去串行数据301的情况下，则相位检测器422、CDR环路滤波器424和PI控制器426可以以f/(2n)的频率进行操作。
CDR环路滤波器424分别产生与向上信号或向下信号相对应的向上命令或向下命令。PI控制器426响应于向上命令或向下命令产生数字编码405以控制第一PI 412。
向上命令与向下命令可以被给定为一个位编码，以便位值1指示向上命令而位值0指示向下命令。而且，数字编码405可以被给定为四位编码，因此可以使用从0000到1111变化的数字编码405来按照22.5°，即，360°/16对来自第一PI412的恢复时钟信号的相位进行调整。
如图5中所示，在接收向上命令UP时，PI控制器426可以对数字编码加1(1个移位)。另一方面，在接收向下命令DN时，PI控制器426可以对数字编码减1。
如图6中所示，当对数字编码移位四次时，第一PI 412可以对恢复时钟的相位进行90°的增加或减少，即，22.5°×4。
再参考图3，第一PI412从PLL 416接收四个分别具有相位0°、90°、180°和270°的时钟信号，并对这四个时钟信号进行内插以产生四个恢复时钟信号403。第一PI 412响应于来自PI控制器426的数字编码405来增加或减少这四个恢复时钟信号403的相位。
视长测量电路400包括第二取样器410、错误计数器430、移位时钟发生器440和视长控制器450。
如图7中所示，视长测量电路400将取样数据DQ’和DQb’与取样数据DQ和DQb进行比较。使用第二PI 442的移位时钟信号Q’和Qb’来从前置放大器/均衡器100的取样数据101中取样取样数据DQ’和DQb’，与此同时，使用第一PI 412的恢复时钟信号Q和Qb来从前置放大器/均衡器100的取样数据101中取样该取样数据DQ和DQb。而且，视长测量电路400对错误数进行计数，从而判定取样数据DQ’是否等于取样数据DQ和/或取样数据DQb’是否等于取样数据DQb。因此，视长测量电路400基于错误数来估算接收数据10的视长。
此外，视长测量电路400产生用来调整前置放大器/均衡器100的均衡强度的控制位401，并提供该控制位401到前置放大器/均衡器100。
如图3中所示，移位时钟发生器440包括移位器445和第二PI 442。
移位器445通过连续地对从CDR电路420中的PI控制器426输出的数字编码405的位进行移位来产生数字编码407。从移位器445向第二PI 442提供数字编码407。数字编码407具有与数字编码405相对应的数字值，以及基于该数字值，第二PI 422的输出时钟信号的相位在从-180°到180°的范围内进行移位。
第二PI 442从PLL 416中接收数字编码407和其相位分别为0°、90°、180°和270°的参考时钟信号411。基于接收的数字编码407和参考时钟信号411，第二PI 442产生移相时钟信号(Q’和Qb’)409，该移相时钟信号(Q’和Qb’)409具有相对于图7中所说明的来自第一PI 412的恢复时钟信号(I、0、Ib和Qb)403的、在±180°的最大范围之内的逐渐移位的相位。也就是说，移位器445和第二PI 442一起产生移相时钟信号(Q’和Qb’)409，其基于来自CDR电路420的恢复时钟信号而进行移位。因此，可以在没有由接收数据的频率偏移和/或接收数据信号中的抖动所导致的不利影响的情况下来测量视长。
如图6和图7中所示，移相时钟信号(Q’和Qb’)409相对于第一PI 412的恢复时钟信号(I、Q、Ib和Qb)403的相位而在从-180°到+180°的范围内进行连续移位。因此，可以扫描移相时钟信号(Q’和Qb’)409的整个相位范围。
图3中所示的第二取样器410使用移相时钟信号(Q’和Qb’)409来对前置放大器/均衡器100的放大数据101或缓冲块110的输出数据进行取样以便输出取样数据DQ’和DQb’。
图3中所示的错误计数器430包括1∶2多路去复用器431、锁存器433、比较器435和计数器437。比较器435可以由异或(XOR)门形成。
错误计数器430通过将第一取样器200的取样数据DQ和DQb与第二取样器410的取样数据DQ’和DQb’进行比较来对错误数进行计数。
如图7中所示，错误计数器430判定分别与位于接收数据中心处的恢复时钟信号Q和Qb同步的取样数据DQ和DQb是否分别等于取样数据DQ’和DQb’。如上所说明的，取样数据DQ’和DQb’是分别与移相时钟信号Q’和Qb’同步，其相对于恢复时钟信号Q和Qb从-180°到+180°被连续扫描。
参考图7，当移相时钟信号Q’相对于恢复时钟信号Q具有-180°的相位(情况(a))或具有+180°的相位(情况(b))时，与移相时钟信号Q’和Qb’相对应的取样数据DQ’和DQb’可以分别不同于与恢复时钟信号Q和Qb相对应的取样数据DQ和DQb，这是因为取样数据DQ’和DQb’被置于接收数据的抖动区域之内。
当将移相时钟信号Q’置于恢复时钟信号Q的左边(情况(b))，即，移相时钟信号Q’的相位在-180°到0°的范围内，且同时将与移相时钟信号Q’和Qb’对应的取样数据DQ’和DQb’置于接收数据的抖动区域之外时，与恢复时钟信号Q和Qb相对应的取样数据DQ和DQb分别等于与移相时钟信号Q’和Qb’相对应的取样数据DQ’和DQb’。
类似地，当将移相时钟信号Q’置于恢复时钟信号Q和Qb的右边时(情况(c))，即，移相时钟信号Q’的相位在0°和+180°的范围内，且同时将与移相时钟信号Q’和Qb’对应的取样数据DQ’和DQb’置于接收数据的抖动区域之外时，与恢复时钟信号Q和Qb相对应的取样数据DQ和DQb分别等于与移相时钟信号Q’和Qb’对应的取样数据DQ’和DQb’。
利用多路去复用器431以1∶2的比率多路去复用该取样数据DQ和DQ’，然后由锁存器433对其进行锁存以使其同步，且然后将其输入到XOR门之一。当取样数据DQ和DQ’彼此相同时，XOR门输出1，而当取样数据DQ和DQ’彼此不同时，XOR门输出0。
类似地，利用多路去复用器431以1∶2的比率多路去复用取样数据DQb和DQb’，然后由锁存器433对其进行锁存以使其同步，且然后将其输入到XOR门之一。当取样数据DQb和DQb’彼此相同时，XOR门输出1，而当取样数据DQb和DQb’彼此不同时，XOR门输出0。
为了解决数据比较中可能的定时限制而包括该1∶2多路去复用器431。或者，也可以采用1∶4多路去复用器和1∶8多路去复用器。
图8是说明在对移相时钟信号Q’和Qb’进行连续移位时获得的接收数据的视长测量的时序图。
参考图8，由CDR电路420将恢复时钟信号Q对准提供到第一和第二取样器200和410的数据P1的正中心。在第一取样器200的输出数据通过多路去复用器431期间对该数据进行给定延迟时间的延迟，如数据P2中所示。
数据P3对应于移相时钟信号Q’相对于恢复时钟信号Q而被置于-180°时的情况，而数据P4对应于移相时钟信号Qb’相对于恢复时钟信号Qb’而被置于-180°时的情况。
当将移相时钟信号Q’和Qb’分别置于恢复时钟信号Q和Qb的中心处时，对正在通过错误计数器430中的1∶2多路去复用器的第二取样器410的取样数据DQ’和DQb’进行1∶2比率的多路去复用，且同时进行给定延迟时间的延迟，如图8中的数据P5和P6所示。在由锁存器进行同步后，从锁存器中同步输出取样数据DQ’和DQb’，作为如图8中所示的数据P7和P8。
类似地，当将移相时钟信号Q’和Qb’分别置于恢复时钟信号Q和Qb的左边时，对正在通过1∶2多路去复用器的第二取样器410的取样数据DQ’和DQb’进行1∶2比率的多路去复用，且同时进行给定延迟时间的延迟，如数据P9和P10中所示。在由锁存器进行同步之后，从锁存器中同时输出取样数据DQ’和DQb’，如数据P11和P12中所示。
当将移相时钟信号Q’和Qb’分别置于恢复时钟信号Q和Qb的右边时，对正在通过1∶2多路去复用器的第二取样器410的取样数据DQ’和DQb’进行1∶2比率的多路去复用，且同时进行给定延迟时间的延迟，如P13和P14中所示。在由锁存器进行同步之后，从锁存器中同时输出取样数据DQ’和DQb’，如图8中的数据P15和P16所示。
图9是说明用于移位恢复时钟信号的错误计数与数字编码之间的关系的表。
通过对图3中的XOR门的输出进行求和来获得图9中的错误计数值，与此同时顺序移位数字编码405以便顺序移位移相时钟信号Q’和Qb’。
例如，当数字编码为零，例如，“0000”时，对应的移相时钟信号Q’和Qb’的相位相对于恢复时钟信号Q和Qb分别为-180°，因此错误计数为32。当数字编码为1，例如，“0001”时，对应的移相时钟信号Q’和Qb’的相位相对于恢复时钟信号Q和Qb分别为-167.5°，因此错误计数为21。当数字编码为从3到12，例如，从“0011”到“1100”时，对应的移相时钟信号Q’和Qb’的相位相对于恢复时钟信号Q和Qb分别为从-112.5°到+112.5°的范围内，并且错误计数为0。其中错误计数为零的相位范围指示接收数据的视长。在该示例中，具有所有错误计数都为零的数字编码405都在从3到12的范围内，即，从-112.5°到+112.5°。因此，相位范围225°是接收数据的视长。
返回到图3，视长控制器450配有来自错误计数器430的错误计数451，并且它计算接收的数据信号10的视长。然后视长控制器450根据计算的视长判定用来调整前置放大器/均衡器100的均衡强度的均衡器控制位401。视长控制器450将均衡器控制位401提供到前置放大器/均衡器100。
图10是说明错误计数、视长、均衡器控制位和用于移位恢复时钟信号的数字编码之间的关系的表。
图3中的视长控制器450将均衡器控制位00、01、10和11中的一个提供给前置放大器/均衡器100，并根据均衡器控制位来测量视长。
当需要时可以重复测量错误计数，例如，对于图10中的DIGITAL CODE列处所表示的每一个数字编码重复50次。例如，在图10中，当在图10中的EQ CONTROL BIT列处所表示的均衡器控制位为00并且数字编码为0时，错误计数从50次中去掉10次。当均衡器控制位为00并且数字编码为2时，错误计数从50次中去掉0次。可以通过对具有0值的连续错误计数的数量进行计数来获得视长。
视长控制器450可以向寄存器(未示出)存储所测量的视长。寄存器也可以存储数字编码、错误计数以及均衡器控制位。寄存器可以被包括在视长控制器450或任何其它的系统组件中。
如图10中所示，均衡器控制位00的视长被测量为8，均衡器控制位01的视长被测量为14，均衡器控制位10的视长被测量为12，以及均衡器控制位11的视长被测量为6。均衡器控制位01的视长具有其最大值，其中具有4位数字编码的视长1表示22.5°的相位差。
因此，视长控制器450设定均衡器控制位为“01”以便获得最大的视长。可以以控制前置放大器/均衡器100的这样的方式来实现自适合均衡器，以便获得最大的视长。
以下参考图11、12和13来描述用于使用均衡器控制位来调整均衡器增益的处理。
图11是说明根据本发明示例性实施例的两级均衡器的示意图。图12是说明图11中所示的两级均衡器的第一级的电路图。图13是显示使用均衡器控制位调整图12中的均衡器的增益的曲线图。在图11中，显示了两级均衡器，但是，也可以使用具有多于两级的多级均衡器。
参考图11，均衡器130在其控制输入端处接收均衡器控制位值EN0，而均衡器132在其控制输入端处接收均衡器控制位值EN1。
参考图12，当将均衡器控制位值EN0设定为0时，反相器131的输出为逻辑“高”，而开关SW被接通或闭合。因此，去激活均衡器的均衡功能，也就是说，将均衡强度设定为0。
当将均衡器控制位值EN0设定为1时，反相器131的输出转为逻辑“低”，开关SW断开或打开。因此，均衡器130充当放大器进行操作并且激活通过包括电容C的信号路径放大高频输入信号的均衡功能。因此，均衡器的增益可以是自适应调整的并可以被设为与最大视长的均衡器控制位相对应的最佳值。
图13中显示了涉及视长的均衡器的各种增益对比频率的关系曲线。
图14是说明根据本发明示例性实施例的数字数据通信系统的接收器的方框图。
图14中的接收器产生移相时钟信号Q’和Qb’，其中基于通过PLL 416从参考时钟信号REFCLK移位给定相位的时钟信号411来获得该移相时钟信号Q’和Qb’，而不是使用由图3中的接收器中的CDR电路420恢复的时钟信号。
图15是说明根据本发明示例性实施例的包括串行器-去串行器的数据通信系统的接收器的方框图。
图15的CDR电路420基于来自第一取样器200的取样数据201而非来自图14中所示的去串行器300的去串行数据301，来从接收数据10中提取多个恢复时钟信号403。
图16是说明根据本发明示例性实施例的包括如在图14中所示的视长测量电路的接收器的详细方框图。
图16中的接收器实质上具有与图3中所示的接收器相同的配置，只不过视长测量电路500的配置与图3中的视长测量电路400的配置不同。
图16中的视长测量电路500产生移相时钟信号Q’和Qb’，其中以通过PLL416从参考时钟信号REFCLK移位给定相位的时钟信号411为基础而由第二PI444获得该移相时钟信号Q’和Qb’，而不是使用来自图3中所示的接收器中的CDR电路420的数字编码405。
第二PI 444从视长控制器450接收均衡器控制位并每当改变均衡器控制位时初始化移相时钟信号的移位。
CDR电路420可以使用第一取样器200的取样数据201来产生从接收数据10的，如图15中所示，而不是从去串行器300的取样数据301中的恢复时钟信号403。
图17到20是分别说明根据本发明示例性实施例的不同视长测量电路的详细方框图。
图17到20中所示的视长测量电路实质上具有与图3和16中所示的视长测量电路相同的配置，只不过第二取样器和错误计数器的配置与图3和16中所示的第二取样器和错误计数器的配置不同。
图17中所示的视长测量电路400a包括包含仅仅一个Q’触发器411的第二取样器410a和错误计数器430a，其仅扫描移相时钟信号Q’并将取样数据DQ与取样数据DQ’进行比较以对错误进行计数，而不像图3中的视长测量电路400。
图18中所示的视长测量电路500a包括由仅仅一个Q’触发器411组成的第二取样器410a和错误计数器430a，其仅扫描移相时钟信号Q’并将取样数据DQ与取样数据DQ’进行比较以对错误进行计数，而不像图16中所示的视长测量电路500。
图19中所示的视长测量电路400b包括由仅仅一个Qb’触发器413组成的第二取样器410b和错误计数器430b，其仅扫描移相时钟信号Qb’并将取样数据DQ与取样数据DQ’进行比较以对错误进行计数，而不像图3中所示的视长测量电路400。
图20中所示的视长测量电路500b包括由仅仅一个Qb’触发器413组成的第二取样器410b和错误计数器430b，其仅扫描移相时钟信号Qb’并将取样数据DQ与取样数据DQ’进行比较以对错误进行计数，而不像图16中所示的视长测量电路500。
根据本发明示例性实施例的视长测量电路可以适于包括取样器和CDR电路的数据通信系统的接收器。例如，根据本发明示例性实施例的视长测量电路可以适于包括串行器-去串行器的数据通信系统的接收器。
然而，根据本发明示例性实施例的视长测量电路并不限定到包括串行器-去串行器的数据通信系统的接收器。根据本发明示例性实施例的视长测量电路还可以适于包括取样器和CDR电路的数据通信系统的接收器，即便该接收器不包括串行器和/或去串行器。
根据本发明的示例性实施例，视长测量电路、数据通信系统的接收器和测量视长的方法通过利用由从CDR电路的接收数据所恢复的恢复时钟信号执行对接收数据的第一取样而产生第一取样数据以及通过使用将所述恢复时钟信号进行给定相位的移位所获得的移相时钟信号来执行对接收数据的第二取样来产生第二取样数据。错误计数重复执行对第一和第二取样数据的比较并且通过获得错误计数为0的相位范围来测量视长。因此，可以在没有接收数据信号的频率偏移和/或抖动的不利影响的情况下来测量视长。
而且，当所测量的视长被最大化时，可以通过基于均衡器控制位来调整均衡器的均衡强度而实现自适应均衡。
以上内容是说明本发明，但并不是被认为对其进行限制。虽然已经描述了本发明的几个实施例，但本领域技术人员可以理解的是，在不背离本发明的新颖性技术和优点的情况下可以对本发明的示例性实施例进行改变。因此，所有的这类改变都被认为是包括在本发明的权利要求所限定的范围内。在权利要求中，装置加功能的表述试图覆盖这里所描述的执行所引述功能的结构，以及不仅结构性的等效物而且等效性的结构。因此，可以理解的是，前述仅是说明本发明，而并非打算要限制公开的具体实施例，并且对公开的实施例的修改以及其它的实施例都被认为包括在所附权利要求的范围内。本发明通过所述权利要求以及要包括在其中的权利要求的等效物来限定。
本申请要求申请日为2005年08月24日、韩国专利申请第2005-77834号的在35 U.S.C.§119(a)下的优先权，这里引用其整个公开内容作为参考。

Claims (39)

1.一种用来测量视长的电路，包括：
取样器，被配置来通过基于至少一个移位时钟信号对接收数据进行取样来产生第一取样数据，其中通过对至少一个恢复时钟信号的每一个相位进行相应预定相位的移位来获得所述至少一个移位时钟信号，所述恢复时钟信号具有彼此不同的相位并从接收数据中被恢复；以及
错误计数器，被配置来通过比较第一取样数据与第二取样数据来产生用于计算接收数据的视长的错误计数，其中通过基于至少一个恢复时钟信号对接收数据进行取样来获得第二取样数据。
2.按照权利要求1所述的电路，其中，所述接收数据是在被取样之前经过均衡的串行数据。
3.按照权利要求1所述的电路，其中，通过将至少一个恢复时钟信号对准到接收数据边缘之间的中心来从接收数据中取样该第二取样数据。
4.按照权利要求1所述的电路，其中，恢复时钟信号和移位时钟信号的频率大体是接收数据的频率的一半。
5.按照权利要求4所述的电路，其中，通过对至少一个恢复时钟信号以范围从-180°到+180°之间的预定相位进行移位来获得该移位时钟信号。
6.按照权利要求1所述的电路，其中，错误计数器通过对通过比较第一取样数据和第二取样数据而获得第一取样数据不同于第二取样数据的次数进行计数来产生错误计数。
7.按照权利要求6所述的电路，其中，错误计数器通过计算对第一取样数据和第二取样数据执行异或(XOR)运算而获得的值来产生错误计数。
8.按照权利要求1所述的电路，还包括：移位时钟信号发生器，被配置来产生至少一个移位时钟信号。
9.按照权利要求8所述的电路，其中，所述移位时钟信号发生器包括：移位器，被配置来产生与预定相位相对应的数字编码。
10.按照权利要求9所述的电路，其中，移位时钟信号发生器还包括：
锁相环，被配置来基于参考时钟产生多个时钟信号；以及
相位内插器，被配置来基于所述数字编码和多个从所述锁相环提供的时钟信号来产生至少一个移位时钟信号。
11.按照权利要求1所述的电路，其中，所述错误计数器包括：
第一多路去复用器，用于多路去复用第一取样数据；以及
第二多路去复用器，用于多路去复用第二取样数据。
12.按照权利要求11所述的电路，其中，所述错误计数器还包括：
第一锁存器，用来锁存第一多路去复用器的输出；以及
第二锁存器，用来与第一锁存器同步地锁存第二多路去复用器的输出。
13.按照权利要求12所述的电路，其中，所述错误计数器还包括对第一和第二锁存器的输出执行XOR运算的异或(XOR)逻辑门。
14.按照权利要求13所述的电路，其中，所述错误计数器还包括用来对XOR逻辑门的输出进行计数的计数器。
15.按照权利要求1所述的电路，还包括：视长控制器，被配置来基于错误计数来计算视长，并产生用来调整应用于输入数据的均衡强度的均衡器控制位。
16.一种用于测量视长的电路，包括：
取样器，被配置来通过基于至少一个移位时钟信号对接收数据进行取样来产生第一取样数据，其中通过对多个时钟信号中的至少一个的每一个相位进行相应预定相位的移位来获得所述至少一个移位时钟信号，以便该多个时钟信号具有彼此不同的相位；以及
错误计数器，被配置来通过比较第一取样数据与第二取样数据来产生用于计算接收数据的视长的错误计数，其中通过基于至少一个恢复时钟信号对接收数据进行取样来获得第二取样数据，所述恢复时钟信号具有不同的相位并从接收数据中被恢复。
17.按照权利要求16所述的电路，其中，接收数据是在取样器内被取样之前经过均衡的串行数据。
18.按照权利要求16所述的电路，还包括：
锁相环，被配置来基于反馈到其中的参考时钟信号产生多个时钟信号；以及
相位内插器，用来基于从所述锁相环提供的多个时钟信号来产生移位时钟信号。
19.按照权利要求16所述的电路，其中，通过将至少一个恢复时钟信号对准到接收数据的边缘之间的中心来从接收数据中取样所述第二取样数据。
20.按照权利要求16所述的电路，还包括：视长控制器，被配置来基于错误计数计算视长，以及被配置来产生用于调整均衡强度的均衡器控制位。
21.一种数据通信系统的接收器，该接收器包括：
时钟数据恢复(CDR)电路，用来产生多个恢复时钟信号，该恢复时钟信号具有不同的各个相位并从接收数据中被恢复；
第一取样器，被配置来通过基于至少一个恢复时钟信号对接收数据进行取样来产生第一取样数据；以及
视长测量电路，被配置来通过比较第一取样数据与第二取样数据来测量视长，其中通过基于至少一个移相时钟信号对接收数据进行取样来获得第二取样数据，通过对所述至少一个恢复时钟信号的每一个相位进行相应预定相位的移位来获得所述至少一个移相时钟信号。
22.按照权利要求21所述的接收器，其中，所述接收数据是在被取样之前经过均衡的串行数据。
23.按照权利要求22所述的接收器，其中，所述视长测量电路包括：
移位时钟信号发生器，被配置来产生所述至少一个移相时钟信号；
第二取样器，用来通过基于所述至少一个移相时钟信号对所述接收数据进行取样来产生第二取样数据；以及
错误计数器，被配置来通过比较第一取样数据与第二取样数据来产生错误计数。
24.按照权利要求23所述的接收器，其中，所述移位时钟信号发生器包括：移位器，被配置来产生与预定相位相对应的数字编码。
25.按照权利要求23所述的接收器，其中，所述移位时钟信号发生器还包括：
锁相环，用来基于反馈到其中的参考时钟信号产生多个时钟信号；以及
相位内插器，用来基于数字编码和从所述锁相环提供的多个时钟信号来产生移相时钟信号。
26.按照权利要求23所述的接收器，其中，所述视长测量电路还包括：视长控制器，被配置来基于错误计数计算视长，以及被配置来产生用于调整均衡强度的均衡器控制位。
27.按照权利要求21所述的接收器，还包括：去串行器，用来对从第一取样器接收的第一取样数据进行去串行。
28.按照权利要求21所述的接收器，还包括：串行器/输出驱动器，用于对要传送的数据进行串行化与放大。
29.一种数据通信系统的接收器，包括：
时钟数据恢复电路，用来产生多个恢复时钟信号，所述恢复时钟信号具有不同的各个相位并从接收数据中被恢复；
第一取样器，被配置来通过基于至少一个恢复时钟信号对所述接收数据进行取样来产生第一取样数据；以及
视长测量电路，被配置来通过比较第一取样数据与第二取样数据来测量视长，其中通过基于至少一个移位时钟信号对所述接收数据进行取样来获得第二取样数据，通过对多个时钟信号中的至少一个的每一个相位进行相应预定相位的移位来获得所述至少一个移位时钟信号。
30.按照权利要求29所述的接收器，其中，所述接收数据是在第一取样器中被取样之前经过均衡的串行数据。
31.按照权利要求30所述的接收器，其中，通过将所述至少一个恢复时钟信号对准到接收数据的边缘之间的中心来从所述接收数据中取样第一取样数据。
32.按照权利要求31所述的接收器，其中，错误计数器通过对比较第一取样数据和第二取样数据而获得第一取样数据不同于第二取样数据的次数进行计数来产生错误计数。
33.一种用于测量视长的方法，包括：
通过基于至少一个恢复时钟信号对接收数据进行取样来产生第一取样数据，所述恢复时钟信号具有不同的各个相位和从接收数据中被恢复；
对所述恢复时钟信号中的至少一个的每一个相位进行相应预定相位的移位来产生至少一个移位时钟信号；
通过基于至少一个移位时钟信号对所述接收数据进行取样来产生第二取样数据；以及
产生用于通过比较第一取样数据和第二取样数据来计算接收数据的视长的错误计数。
34.按照权利要求33所述的方法，其中，所述接收数据是在对所述接收数据进行取样之前经过均衡的串行数据。
35.按照权利要求33所述的方法，其中，通过将至少一个恢复时钟信号对准到所述接收数据的边缘之间的中心来从所述接收数据中取样第一取样数据。
36.按照权利要求33所述的方法，其中，所述错误计数器通过对比较第一取样数据和第二取样数据而获得第一取样数据不同于第二取样数据的次数进行计数来产生所述错误计数。
37.按照权利要求33所述的方法，还包括：通过对至少一个恢复时钟信号的每一个相位重复进行预定次数的相应预定相位的移位来计算视长。
38.按照权利要求37所述的方法，还包括：产生用来调整应用于所述接收数据的均衡强度的均衡器控制位。
39.一种用于测量视长的方法，包括：
通过基于至少一个恢复时钟信号对接收数据进行取样来产生第一取样数据，所述恢复时钟信号具有不同的相位并且从所述接收数据中被恢复；
对具有不同相位的多个时钟信号中的至少一个的每一个相位进行相应预定相位的移位来产生至少一个移相时钟信号；
通过基于至少一个移相时钟信号对所述接收数据进行取样来产生第二取样数据；以及
产生用于通过比较第一取样数据和第二取样数据来计算接收数据的视长的错误计数。
CNA2006101635939A 2005-08-24 2006-08-24 用于测量数据视长的电路以及测量数据视长的方法 Pending CN1984105A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050077834A KR100795724B1 (ko) 2005-08-24 2005-08-24 아이 사이즈 측정 회로, 데이터 통신 시스템의 수신기 및아이 사이즈 측정 방법
KR77834/05 2005-08-24

Publications (1)

Publication Number Publication Date
CN1984105A true CN1984105A (zh) 2007-06-20

Family

ID=37500899

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101635939A Pending CN1984105A (zh) 2005-08-24 2006-08-24 用于测量数据视长的电路以及测量数据视长的方法

Country Status (6)

Country Link
US (1) US7697649B2 (zh)
EP (1) EP1758287A3 (zh)
JP (1) JP2007060655A (zh)
KR (1) KR100795724B1 (zh)
CN (1) CN1984105A (zh)
TW (1) TW200709587A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714589A (zh) * 2010-01-14 2012-10-03 维特赛半导体公司 用于突发模式串行信号的时钟与数据恢复
CN108243127A (zh) * 2016-12-26 2018-07-03 爱思开海力士有限公司 符号干扰消除电路及包括其的系统
CN110932740A (zh) * 2018-09-18 2020-03-27 三星显示有限公司 接收器
CN114170452A (zh) * 2021-11-22 2022-03-11 中科可控信息产业有限公司 信号质量评估方法和装置、计算机设备、计算机可读存储介质

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8243869B2 (en) * 2006-11-28 2012-08-14 Broadlight Ltd. Burst mode clock and data recovery circuit and method
US7925156B2 (en) * 2007-01-16 2011-04-12 Broadlight, Ltd. Apparatus and method for measuring the quality of burst signals and performing optical line diagnostics
KR101300659B1 (ko) * 2007-01-19 2013-08-30 삼성전자주식회사 등화기를 갖는 수신기 및 그것의 등화방법
KR101021205B1 (ko) * 2007-03-27 2011-03-11 후지쯔 가부시끼가이샤 이퀄라이저 특성 최적화 방법, 전송 시스템, 통신 장치, 및 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
US7916780B2 (en) * 2007-04-09 2011-03-29 Synerchip Co. Ltd Adaptive equalizer for use with clock and data recovery circuit of serial communication link
WO2009003129A2 (en) * 2007-06-27 2008-12-31 Rambus Inc. Methods and circuits for adaptive equalization and channel characterization using live data
US8705603B2 (en) * 2008-02-05 2014-04-22 Vitesse Semiconductor Corporation Adaptive data recovery system with input signal equalization
JP5174493B2 (ja) 2008-03-06 2013-04-03 株式会社日立製作所 半導体集積回路装置及びアイ開口マージン評価方法
KR101083674B1 (ko) * 2008-11-11 2011-11-16 주식회사 하이닉스반도체 다중 위상 클럭 생성 회로
US8471960B2 (en) 2008-11-24 2013-06-25 Mediatek Inc. Method capable of avoiding data error from incorrect sampling points
JP2010278720A (ja) * 2009-05-28 2010-12-09 Renesas Electronics Corp 信号処理装置、信号処理方法、及び信号処理プログラム
US8249139B2 (en) * 2009-06-24 2012-08-21 Himax Technologies Limited Apparatus for data receiving and method for adjusting the same in real time
US8284888B2 (en) 2010-01-14 2012-10-09 Ian Kyles Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock
US8526551B2 (en) * 2010-06-01 2013-09-03 Synopsys, Inc. Multiple-input, on-chip oscilloscope
US8553754B2 (en) * 2010-12-20 2013-10-08 Advanced Micro Devices, Inc. Method and apparatus for using DFE in a system with non-continuous data
US8917803B1 (en) 2011-05-03 2014-12-23 Xilinx, Inc. Circuits and methods for characterizing a receiver of a communication signal
EP2530864A1 (en) * 2011-06-03 2012-12-05 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Apparatus and Method for Power Saving
US9071243B2 (en) 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
US8760188B2 (en) * 2011-06-30 2014-06-24 Silicon Image, Inc. Configurable multi-dimensional driver and receiver
US8798126B2 (en) * 2011-10-31 2014-08-05 Hewlett-Packard Development Company, L.P. Receiver calibration using offset-data error rates
US8687752B2 (en) * 2011-11-01 2014-04-01 Qualcomm Incorporated Method and apparatus for receiver adaptive phase clocked low power serial link
KR101405242B1 (ko) * 2012-07-27 2014-06-10 고려대학교 산학협력단 데이터 통신용 수신기
GB2504989B (en) * 2012-08-17 2019-11-06 Image Proc Techniques Ltd Eye pattern generating apparatus
US8995514B1 (en) * 2012-09-28 2015-03-31 Xilinx, Inc. Methods of and circuits for analyzing a phase of a clock signal for receiving data
JP5991181B2 (ja) 2012-12-12 2016-09-14 富士通株式会社 受信回路
US9001943B2 (en) 2013-03-14 2015-04-07 Altera Corporation Digital equalizer adaptation using on-die instrument
JP6241129B2 (ja) * 2013-08-19 2017-12-06 富士ゼロックス株式会社 伝送装置、画像形成装置、及び制御プログラム
US9240848B2 (en) * 2014-06-09 2016-01-19 Tyco Electronics Corporation Eye quality monitoring system and method
KR102163877B1 (ko) 2014-10-13 2020-10-12 삼성전자 주식회사 Serdes 회로 구동 방법
US9356775B1 (en) * 2015-07-09 2016-05-31 Xilinx, Inc. Clock data recovery (CDR) phase walk scheme in a phase-interpolater-based transceiver system
TWI580215B (zh) * 2015-07-31 2017-04-21 群聯電子股份有限公司 訊號調變方法、可適性等化器及記憶體儲存裝置
KR102450325B1 (ko) 2015-12-28 2022-10-04 에스케이하이닉스 주식회사 반도체 장치
JP6086639B1 (ja) * 2016-05-12 2017-03-01 株式会社セレブレクス データ受信装置
CN107864104B (zh) 2016-09-21 2020-07-10 联发科技股份有限公司 数字信号的处理方法及电子设备
US9800438B1 (en) * 2016-10-25 2017-10-24 Xilinx, Inc. Built-in eye scan for ADC-based receiver
KR102478782B1 (ko) 2018-05-18 2022-12-20 삼성전자주식회사 시그마 레벨들간의 차이를 계산하는 아이 오프닝 측정 회로, 그것을 포함하는 수신기, 그리고 아이 오프닝을 측정하기 위한 방법
TWI679860B (zh) * 2018-07-06 2019-12-11 創意電子股份有限公司 眼圖量測裝置與眼圖量測方法
KR20200140019A (ko) * 2019-06-05 2020-12-15 삼성전자주식회사 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
WO2020256165A1 (ko) * 2019-06-18 2020-12-24 엘지전자 주식회사 신호 수신 방법 및 신호 수신 멀티미디어 디바이스
JP2021047967A (ja) * 2019-09-20 2021-03-25 キオクシア株式会社 半導体デバイス
KR20210142336A (ko) * 2020-05-18 2021-11-25 삼성전자주식회사 클럭 및 데이터 복구 회로 및 이를 구비하는 수신 장치
KR20220022398A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 적응적 등화를 수행하는 수신 회로 및 이를 포함하는 시스템

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950008397B1 (ko) * 1992-04-21 1995-07-28 이병기 분산 표본 스크램블링 시스템
US6266799B1 (en) * 1997-10-02 2001-07-24 Xaqti, Corporation Multi-phase data/clock recovery circuitry and methods for implementing same
US20020085656A1 (en) * 2000-08-30 2002-07-04 Lee Sang-Hyun Data recovery using data eye tracking
JP3668117B2 (ja) 2000-09-22 2005-07-06 株式会社東芝 サンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラム
US6757327B1 (en) 2000-10-02 2004-06-29 Lsi Logic Corporation Serial data communication receiver having adaptive termination resistors
US6731683B1 (en) 2000-10-02 2004-05-04 Lsi Logic Corporation Serial data communication receiver having adaptive equalization
US6738922B1 (en) * 2000-10-06 2004-05-18 Vitesse Semiconductor Corporation Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal
DE10052279A1 (de) 2000-10-20 2002-04-25 Alcatel Sa Schneller Augenmonitor und Empfänger mit schnellem Augenmonitor
US7224911B2 (en) * 2001-06-07 2007-05-29 Jds Uniphase Corporation Adaptive distortion compensation in optical fiber communication networks
TW559786B (en) 2001-11-23 2003-11-01 Ind Tech Res Inst System for detecting jitter and the correction method
US7336749B2 (en) * 2004-05-18 2008-02-26 Rambus Inc. Statistical margin test methods and circuits
US7408981B2 (en) * 2003-05-20 2008-08-05 Rambus Inc. Methods and circuits for performing margining tests in the presence of a decision feedback equalizer
US7782932B2 (en) * 2004-04-23 2010-08-24 Texas Instruments Incorporated Circuit and method for evaluating the performance of an adaptive decision feedback equalizer-based serializer deserializer and serdes incorporating the same
US7643576B2 (en) * 2004-05-18 2010-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Data-signal-recovery circuit, data-signal-characterizing circuit, and related integrated circuits, systems, and methods
US7639736B2 (en) * 2004-05-21 2009-12-29 Rambus Inc. Adaptive receive-side equalization
KR100643605B1 (ko) 2004-08-16 2006-11-10 삼성전자주식회사 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법
US7817767B2 (en) * 2004-12-23 2010-10-19 Rambus Inc. Processor-controlled clock-data recovery

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714589A (zh) * 2010-01-14 2012-10-03 维特赛半导体公司 用于突发模式串行信号的时钟与数据恢复
CN102714589B (zh) * 2010-01-14 2015-09-02 维特赛半导体公司 用于突发模式串行信号的时钟与数据恢复
CN108243127A (zh) * 2016-12-26 2018-07-03 爱思开海力士有限公司 符号干扰消除电路及包括其的系统
CN108243127B (zh) * 2016-12-26 2020-09-08 爱思开海力士有限公司 符号干扰消除电路及包括其的系统
CN110932740A (zh) * 2018-09-18 2020-03-27 三星显示有限公司 接收器
CN114170452A (zh) * 2021-11-22 2022-03-11 中科可控信息产业有限公司 信号质量评估方法和装置、计算机设备、计算机可读存储介质

Also Published As

Publication number Publication date
US7697649B2 (en) 2010-04-13
EP1758287A3 (en) 2007-10-17
US20070047680A1 (en) 2007-03-01
TW200709587A (en) 2007-03-01
KR100795724B1 (ko) 2008-01-17
JP2007060655A (ja) 2007-03-08
KR20070023341A (ko) 2007-02-28
EP1758287A2 (en) 2007-02-28

Similar Documents

Publication Publication Date Title
CN1984105A (zh) 用于测量数据视长的电路以及测量数据视长的方法
US10965290B2 (en) Phase rotation circuit for eye scope measurements
US11563554B2 (en) Method for measuring and correcting multi-wire skew
KR102443822B1 (ko) 다중와이어 스큐를 교정하기 위한 방법 및 시스템
KR101300659B1 (ko) 등화기를 갖는 수신기 및 그것의 등화방법
KR102384609B1 (ko) 멀티 레인 데이터 수신기의 클럭 데이터 복구
KR100593784B1 (ko) 위상 제어를 샘플링하기 위한 방법
KR102618941B1 (ko) 클록 복구 없는 가변 이득 증폭기 및 샘플러 오프셋 캘리브레이션
CN113992319B (zh) 接收机用CDR电路、Duo-Binary PAM4接收机及传输系统
WO2018160603A1 (en) Method for measuring and correcting multiwire skew
US11792057B2 (en) Phase modulated data link for low-swing wireline applications
CN116527038A (zh) 数字时钟频率跟踪器、高速串行接口芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070620