CN1971877A - 电子元件的制造方法以及电子元件 - Google Patents

电子元件的制造方法以及电子元件 Download PDF

Info

Publication number
CN1971877A
CN1971877A CNA2006101485560A CN200610148556A CN1971877A CN 1971877 A CN1971877 A CN 1971877A CN A2006101485560 A CNA2006101485560 A CN A2006101485560A CN 200610148556 A CN200610148556 A CN 200610148556A CN 1971877 A CN1971877 A CN 1971877A
Authority
CN
China
Prior art keywords
electrode
base material
wiring
electrode part
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101485560A
Other languages
English (en)
Other versions
CN100472754C (zh
Inventor
水野义博
宓晓宇
松本刚
奥田久雄
上田知史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1971877A publication Critical patent/CN1971877A/zh
Application granted granted Critical
Publication of CN100472754C publication Critical patent/CN100472754C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种电子元件包括基底材料、电容器单元和布线部分。该电容器单元具有包括第一电极部分、第二电极部分和电介质部分的堆叠结构，其中该第一电极部分设置在该基底材料上，该第二电极部分包括面向该第一电极部分的第一表面和与该第一表面相对的第二表面，该电介质部分位于上述电极部分之间。该布线部分包括通孔部分，该通孔部分具有位于该基底材料侧的表面，并且该通孔部分经由位于该基底材料侧的表面接合至该第二电极部分的第二表面。该通孔部分的位于该基底材料侧的表面包括从该第二电极部分的第二表面的外围部分向外延伸的延伸部分。

Description

电子元件的制造方法以及电子元件
技术领域
本发明涉及一种关于电子元件的技术，该电子元件包括电容器和电感器作为组成部分。
背景技术
在射频(以下称为RF)系统例如移动电话或无线LAN中，必须对信号进行相位匹配，用以满足在构成系统的各个功能器件之间的传输。因此，每个器件的输入/输出端通常设有无源元件，该无源元件包括诸如电感器或电容器的无源元件并作为控制信号相位的移相器。
在增加部件数量来获得更高性能的驱动下，一直需要降低构成RF系统的各种部件的尺寸。为了使系统的尺寸减小，根据半导体加工技术制造的集成电子元件可用作无源元件(移相器)，所述集成电子元件包括密集地集成在一个衬底上的多个预定无源元件，例如电感器、电容器、电阻器和滤波器。例如，在JP-A-H04-61264和JP-A-2002-33239中可查找到与集成电子元件有关的技术。
图21为示出相关技术的集成电子元件X3的局部横截面图，用于更好地理解本发明。应注意，集成电子元件X3是由本发明人制造的，并且到本申请的优先权日期为止未被公众所知。
集成电子元件X3包括衬底91、电容器92、螺旋线圈93(图21示出其部分引线的横截面)、电极焊盘94、布线95以及保护膜96。电容器92具有包括电极膜92a、92b和电介质膜92c的堆叠结构。螺旋线圈93是以平面螺旋形状在衬底91上图案化的电感器，并且包括位于该螺旋形状最里面位置的内端部分93a。电极焊盘94用于外部连接。布线95包括在衬底91上图案化的第一布线部分95a、主要在保护膜96上图案化的第二布线部分95b以及通孔95c。电容器92的电极膜92a与电极焊盘94直接电连接。布线95的通孔95c连接至电容器92的电极膜92b。布线95的另一个通孔95c连接至螺旋线圈93的内端部分93a。保护膜96设置为覆盖衬底91上的电容器92和螺旋线圈93。
图22A至图23D示出集成电子元件X3的制造方法。为了形成集成电子元件X3，如图22A所示，首先在衬底91上图案化电容器92的电极膜92a。参照图22B，在电极膜92a上图案化电介质膜92c。然后，进行电镀工艺以形成电容器92的电极膜92b、螺旋线圈93(包括内端部分93a)和布线95的第一布线部分95a，如图22C所示。接下来在衬底91上形成绝缘膜96’，如图22D所示。
下面参照图23A，在绝缘膜96’上形成抗蚀剂图案97。抗蚀剂图案97形成有与布线95的通孔95c的图案对应的开口97a和与电极焊盘94的图案对应的开口97b。然后，使用抗蚀剂图案97作为掩模在绝缘膜96’的上方进行湿蚀刻工艺，如图23B所示。在此阶段，形成保护膜96，保护膜96具有用于通孔95c的开口96a和用于电极焊盘94的开口96b。然后，去除抗蚀剂图案97，如图23C所示。接下来进行电镀工艺以形成通孔95c、第二布线部分95b和电极焊盘94，如图23D所示。这就是制造集成电子元件X3的过程。
在集成电子元件X3中，保护膜96需要具有足够的厚度(能够确保螺旋线圈93与第二布线部分95b之间的间隙为10μm或更宽)，以防止用作电感器的螺旋线圈93与位于螺旋线圈93上方的第二布线部分95b之间的不适当电磁交互作用。保护膜96越厚，在参照图23B所描述的工艺中形成具有小直径R3’的开口96a就变得越困难，从而形成具有小直径R3的通路95c也变得越困难。因此，保护膜96变厚会导致可用于每个通孔95c的最小直径R3(在图21和图23D中示出)增大。换句话说，保护膜96的厚度大小决定每个通孔95c的可用直径R3的下限。
此外，在集成电子元件X3中，在图21中示出的电容器92的电极膜92b的长度L5不能小于连接至电极膜92b的通孔95c的直径R3。在参照图23B所描述的工艺中，将电极膜92b的长度L5设为小于通孔95c的直径R3将导致用于电极焊盘94的开口96b到达远至电极膜92a(需要进行蚀刻工艺直到用于电极焊盘94的开口96b到达电极膜92a)，并导致开口96a到达电介质膜92c(或者甚至到达电极膜92a，取决于电介质膜92c的尺寸)，如图24A所示。对这样形成的开口96a进行参照图23D所描述的工艺，如图24B所示，将导致形成除了连接至电极膜92b之外还连接至电介质膜92c(甚或连接至电极膜92a，取决于电介质膜92c的尺寸)的通孔95c。这种通孔95c会降低电容器92的性能，从而降低集成电子元件X3的性能。因此，在集成电子元件X3中，需要形成相对于连接至电极膜92b的通孔95c的直径R3具有足够长度L5(和足够大的二维尺寸)的电极膜92b。
为了在降低电容器92的静态电容的同时满足减小集成电子元件X3的尺寸的需要，例如，需要将长度L5设置得更小，从而降低电极膜92b的二维尺寸。然而，实际上最小可用直径R3受到赋予保护膜96的厚度的限制，此外需要形成相对于连接至电极膜92b的通孔95c的直径R3具有足够长度L5的电极膜92b，如已经陈述过的。这些因素阻碍了试图在降低电容器92的静态电容的同时满足减小集成电子元件X3的尺寸的需要。
另外，在集成电子元件X3中，将图21中所示的螺旋线圈93的内端部分93a的长度L6设置为小于连接至内端部分93a的通孔95c的直径R3是不理想的。在参照图23B所描述的工艺中，将内端部分93a的长度L6设置为小于通孔95c的直径R3将导致开口96b到达远至电极膜92a(需要进行蚀刻工艺直到用于电极焊盘94的开口96b到达电极膜92a)，并且导致开口96a到达衬底91，如图25A所示。对这样形成的开口96a进行参照图23D所描述的工艺，如图25B所示，将导致形成具有到达衬底91这样大体积的开口95c。这种通孔95c可能导致螺旋线圈93的Q值降低。因此，在集成电子元件X3中，需要形成相对于连接至内端部分93a的通孔95c的直径R3具有足够长度L6的内端部分93a。
为了在增大螺旋线圈93的Q值的同时满足降低集成电子元件X3的尺寸的需要，例如需要将长度L6设置得更小，从而减小内端部分93a的二维尺寸。然而，实际上最小可用直径R3受到赋予保护膜96的厚度的限制，同时需要形成相对于连接至内端部分93a的通孔95c的直径R3具有足够长度L6(和足够大的二维尺寸)的内端部分93a，如已经陈述过的。这些因素阻碍了试图在增加螺旋线圈93的Q值的同时满足减小集成电子元件X3的尺寸的需要。
发明内容
在上述情况下提出了本发明，其目的是提供一种适于构成集成电子元件的电子元件的制造方法以及适于构成集成电子元件的电子元件。
本发明的第一方案提供一种制造电子元件的方法。该方法是用于制造这样的电子元件，所述电子元件包括：基底材料；电极焊盘，设置在该基底材料上，该电极焊盘具有包括第一部分和第二部分的堆叠结构，其中，该第一部分具有位于该基底材料侧的第一焊盘表面和与该第一焊盘表面相对的第二焊盘表面，该第二部分接合至该第一部分；电容器单元，具有包括第一电极部分、第二电极部分和电介质部分的堆叠结构，其中该第一电极部分设置在该基底材料上，该第二电极部分具有面向该第一电极部分的第一电极表面和与该第一电极表面相对的第二电极表面，该电介质部分位于该第一电极部分与该第二电极部分之间；以及布线部分，包括通孔部分，该通孔部分具有面向该基底材料的布线表面，该布线表面接合至该第二电极部分的第二电极表面；其中该通孔部分的布线表面包括从该电容器单元的第二电极表面的外围部分向外延伸的延伸部分。该方法包括：在该基底材料上至少形成该电极焊盘的第一部分以及该电容器单元的第一电极部分、电介质部分和第二电极部分之后，在该基底材料上形成绝缘膜，以覆盖该第一部分和该电容器单元；以及为该绝缘膜设置第一开口和第二开口，其中该第一开口用于形成该第二部分并暴露该第一部分的第二焊盘表面的至少一部分，该第二开口用于形成该通孔部分并暴露该第二电极部分的第二电极表面的至少一部分(开口形成步骤)。该开口形成步骤可包括通过设置在该绝缘膜上的预定抗蚀剂图案，在该绝缘膜上进行蚀刻工艺(例如，湿蚀刻工艺)。
这样设计的开口形成步骤能够在适当暴露第一部分的第二表面的至少一部分以及电容器单元的第二电极部分的第二表面的至少一部分时，停止蚀刻工艺，从而防止用于通孔部分的开口到达电介质膜和第一电极部分，其中该第一部分构成电极焊盘的一部分。因此，在所述开口形成步骤之后进行例如电镀工艺以在用于通孔部分的开口中沉积导电材料，从而形成连接至第二电极部分的通孔部分时，能够形成该通孔部分使其不到达所述电介质膜和所述第一电极部分。因此，在这样制造的电子元件中，对以小尺寸设计电容器单元的第二电极部分的二维尺寸赋予更高的自由度，从而使其免受连接至该第二电极部分的通孔的二维尺寸(或直径)的限制。这种电子元件有利于在降低电容器单元的静态电容的同时，满足减小电子元件尺寸的需要，因此这种电子元件适于构成集成电子元件。
本发明的第二方案提供一种制造电子元件的方法。该方法制造的电子元件包括：基底材料；电极焊盘，设置在该基底材料上，该电极焊盘具有包括第一部分和第二部分的堆叠结构，其中该第一部分具有位于该基底材料侧的第一焊盘表面和与该第一焊盘表面相对的第二焊盘表面，该第二部分接合至该第一部分；电容器单元，具有包括第一电极部分、第二电极部分和电介质部分的堆叠结构，其中该第一电极部分设置在该基底材料上，该第二电极部分具有面向该第一电极部分的第一电极表面和与该第一电极表面相对的第二电极表面，该电介质部分位于该第一电极部分与该第二电极部分之间；以及布线部分，包括接合部分，该接合部分沿该基底材料延伸并接合至该第二电极部分的第二电极表面。该方法包括：在该基底材料上至少形成该电极焊盘的第一部分以及该电容器单元的第一电极部分、电介质部分和第二电极部分之后，在该基底材料上形成绝缘膜，以覆盖该第一部分和该电容器单元；以及为该绝缘膜设置第一开口和第二开口，其中该第一开口用于形成该第二部分并暴露该第一部分的第二焊盘表面的至少一部分，该第二开口用于形成该布线部分并暴露该第二电极部分的第二电极表面的至少一部分(开口形成步骤)。该开口形成步骤包括通过设置在该绝缘膜上的预定抗蚀剂图案，在该绝缘膜上进行蚀刻工艺(例如，湿蚀刻工艺)。
这样设计的开口形成步骤能够在适当暴露第一部分的第二表面的至少一部分以及电容器单元的第二电极部分的第二表面的至少一部分时，停止蚀刻工艺，从而防止用于布线部分的开口到达电介质膜和第一电极部分，其中该第一部分构成电极焊盘的一部分。因此，在所述开口形成步骤之后进行例如电镀工艺以在用于布线部分的开口中沉积导电材料，从而形成连接至第二电极部分的布线部分时，能够形成该布线部分使其不到达电介质膜和第一电极部分。因此，在这样制造的电子元件中，对以小尺寸设计电容器单元的第二电极部分的二维尺寸赋予更高的自由度，从而使其免受连接至该第二电极部分的布线部分的形状的限制。这种电子元件有利于在降低电容器单元的静态电容的同时，满足减少电子元件尺寸的需要，因此这种电子元件适于构成集成电子元件。
本发明的第三方案提供一种制造电子元件的方法。该方法制造的电子元件包括：基底材料；电极焊盘，设置在该基底材料上，该电极焊盘具有包括第一部分和第二部分的堆叠结构，其中该第一部分具有位于该基底材料侧的第一焊盘表面和与该第一焊盘表面相对的第二焊盘表面，该第二部分接合至该第一部分；螺旋线圈，设置在该基底材料上，该螺旋线圈包括内端部分，该内端部分具有位于该基底材料侧的第一线圈表面和与该第一线圈表面相对的第二线圈表面；以及布线部分，包括通孔部分，该通孔部分具有面向该基底材料的布线表面，该布线表面接合至该内端部分的第二线圈表面；其中该通孔部分的布线表面包括从该内端部分的第二线圈表面外围部分向外延伸的延伸部分。该方法包括：在该基底材料上至少形成该电极焊盘的第一部分以及具有内端部分的该螺旋线圈之后，在该基底材料上形成绝缘膜，以覆盖该第一部分和该螺旋线圈；以及为该绝缘膜设置第一开口和第二开口，其中该第一开口用于形成该第二部分并暴露该第一部分的第二焊盘表面的至少一部分，该第二开口用于形成该通孔部分并暴露该内端部分的第二线圈表面的至少一部分(开口形成步骤)。该开口形成步骤包括通过设置在该绝缘膜上的预定抗蚀剂图案，在该绝缘膜上进行蚀刻工艺(例如，湿蚀刻工艺)。
这样设计的开口形成步骤能够在适当暴露第一部分的第二表面的至少一部分以及螺旋线圈的内端部分的第二表面的至少一部分时，停止蚀刻工艺，从而防止用于通孔部分的开口到达基底材料，其中该第一部分构成电极焊盘一部分。因此，在所述开口形成步骤之后进行例如电镀工艺以在用于通孔部分的开口中沉积导电材料，从而形成连接至内端部分的通孔部分时，能够形成该通孔部分使其不到达基底材料。因此，在这样制造的电子元件中，对以小尺寸设计螺旋线圈的内端部分的二维尺寸赋予更高的自由度，从而使其免受连接至该内端部分的通孔部分的二维尺寸(或直径)的限制。这种电子元件有利于在获得螺旋线圈所需的高Q值的同时，满足减小电子元件尺寸的需要，因此这种电子元件适于构成集成电子元件。
本发明的第四方案提供一种电子元件，该电子元件包括基底材料、电容器单元和布线部分。该电容器单元具有包括第一电极部分、第二电极部分和电介质部分的堆叠结构，其中该第一电极部分设置在该基底材料上，该第二电极部分具有面向该第一电极部分的第一电极表面和与该第一电极表面相对的第二电极表面，该电介质部分位于该第一电极部分与该第二电极部分之间。该布线部分包括通孔部分，该通孔部分具有面向该基底材料的布线表面，该布线表面接合至该第二电极部分的第二电极表面。该布线表面包括从该第二电极表面的外围部分向外延伸的延伸部分。这样构成的电子元件可以通过根据本发明第一方案的方法制造，并且在设计该电容器单元的第二电极部分的二维尺寸时，消除受到连接至该第二电极部分的通孔部分的二维尺寸(或直径)的限制。这种电子元件有利于在降低电容器单元的静态电容的同时，满足减小电子元件尺寸的需要，因此这种电子元件适于构成集成电子元件。
优选地，该第二电极表面位于该布线表面的外围边缘的内部位置。这种结构有利于在获得螺旋线圈所需的高Q值的同时，满足减小电子元件尺寸的需要。
本发明的第五方案提供一种电子元件，该电子元件包括基底材料、电容器单元和布线部分。该电容器单元具有包括第一电极部分、第二电极部分和电介质部分的堆叠结构，其中该第一电极部分设置在该基底材料上，该第二电极部分具有面向该第一电极部分的第一电极表面和与该第一电极表面相对的第二电极表面，该电介质部分位于该第一电极部分与该第二电极部分之间。该布线部分包括接合部分，该接合部分沿着该基底材料延伸并接合至该第二电极部分的第二电极表面。这样构成的电子元件可以通过根据本发明第二方案的方法制造，并且在设计该电容器单元的第二电极部分的二维尺寸时，消除受到连接至该第二电极部分的布线部分的形状的限制。这种电子元件有利于在降低该电容器单元的静态电容的同时，满足减小该电子元件尺寸的需要，因此这种电子元件适于构成集成电子元件。
优选地，该电子元件还包括设置在该基底材料上的无源元件。该布线部分构成该无源元件与该电容器单元之间的导电路径的至少一部分。在具有这种结构或取代这种结构的情况下，该电子元件还包括设置在该基底材料上的电极焊盘；其中该布线部分构成该电极焊盘与该电容器单元之间的导电路径的至少一部分。根据本发明的第四和第五方案的电子元件可以是包括前述结构的集成电子元件。
本发明的第六方案提供一种电子元件，该电子元件包括基底材料、用作电感器的螺旋线圈以及布线部分。该螺旋线圈包括内端部分，该内段部分具有位于该基底材料侧的第一线圈表面和与该第一线圈表面相对的第二线圈表面。该布线部分包括通孔部分，该通孔部分具有面向该基底材料的布线表面，该布线表面接合至该内端部分的第二线圈表面。该布线表面包括从该第二线圈表面的外围部分向外延伸的延伸部分。这样构成的电子元件可以通过根据本发明第三方案的方法制造，并且在设计该螺旋线圈的内端部分的二维尺寸时，消除受到连接至该内端部分的通孔部分的二维尺寸(或直径)的限制。这种电子元件有利于在获得该螺旋线圈所需的高Q值的同时，满足减小该电子元件尺寸的需要，因此这种电子元件适于构成集成电子元件。
优选地，该第二线圈表面位于该布线表面的外围边缘的内部位置。这种结构有利于在降低电容器单元的静态电容的同时，满足减小该电子元件尺寸的需要。
优选地，该电子元件还包括设置在该基底材料上的无源元件；其中该布线部分构成该无源元件与该螺旋线圈之间的导电路径的至少一部分。在具有或取代这种结构的情况下，该电子元件还包括设置在该基底材料上的电极焊盘；其中该布线部分构成该电极焊盘与该螺旋线圈之间的导电路径的至少一部分。根据本发明第六方案的电子元件可以是包括前述结构的集成电子元件。
附图说明
图1为示出根据本发明第一实施例的集成电子元件的平面图；
图2为图1中沿着线II-II的横截面图；
图3为图1中沿着线III-III的横截面图；
图4为图1中沿着线IV-IV的横截面图；
图5为图1中所示的集成电子元件的电路图；
图6为示出图1中所示的集成电子元件的放大局部平面图；
图7为示出图1中所示的集成电子元件的另一部分的放大局部平面图；
图8A至图8D为示出图1中所示的集成电子元件的制造过程的横截面图；
图9A至图9D为示出图8D的制造过程之后的制造过程的横截面图；
图10A至图10D为示出图9D的制造过程之后的制造过程的横截面图；
图11为示出根据第一实施例的集成电子元件的改型的放大局部平面图，对应于取自图1的图6；
图12为示出根据第一实施例的集成电子元件的改型的放大局部平面图，对应于取自图1的图7；
图13为示出根据本发明第二实施例的集成电子元件的平面图；
图14为图13中沿着XIV-XIV线的横截面图；
图15为图13中沿着XV-XV线的横截面图；
图16为图13中沿着XVI-XVI线的横截面图；
图17为示出图13中所示的集成电子元件的放大局部平面图；
图18A至图18D为示出图13中所示的集成电子元件的制造过程的横截面图；
图19A至图19D为示出图18D的制造过程之后的制造过程的横截面图；
图20A至图20D为示出图19D的制造过程之后的制造过程的横截面图；
图21是示出相关技术的电子元件的局部横截面图，用于更好地理解本发明；
图22A至图22D为示出图21中所示的集成电子元件的制造过程的横截面图；
图23A至图23D为示出图22D的制造过程之后的制造过程的横截面图；
图24A和图24B为示出根据相关技术的集成电子元件制造过程中的假想步骤的横截面图；以及
图25A和图25B为示出根据相关技术的集成电子元件制造过程中的另一假想步骤的横截面图。
具体实施方式
图1至图4描述了根据本发明第一实施例的集成电子元件X1。图1为集成电子元件X1的平面图。图2、图3和图4分别为图1中沿线II-II、III-III和IV-IV的横截面图。
集成电子元件X1包括衬底S；电容器10；螺旋线圈20A、20B；电极焊盘30A、30B、30C、30D；布线40以及保护膜50(在图1中未示出)，并且集成电子元件X1具有图5所示的电路结构。
衬底S可以是半导体衬底、石英衬底、玻璃衬底、绝缘体上硅(SOI)衬底、石英上硅(SOQ)衬底或者玻璃上硅(SOG)衬底。该半导体衬底可以由硅材料、例如单晶硅构成。
电容器10具有包括电极膜11、12和电介质膜13的堆叠结构，如图2所示。电极膜11是在衬底S上以图案形成的下电极膜，并且可以由Cu、Au、Ag或Al构成。电极膜11可以具有包括多个导电层的多层结构。电极膜11具有例如1至5μm的厚度。电极膜12是具有第一表面12a和第二表面的上电极膜，并且可以由Cu、Au、Ag或Al构成，其中第一表面12a经由电介质膜13面向电极膜11，该第二表面与该第一表面相对。电极膜12具有例如5至20μm的厚度。电介质膜13可以由氧化硅、氮化硅、氧化铝、氧化钽或氧化钛构成。电介质膜13具有例如0.1至0.5μm的厚度。
每个螺旋线圈20A、20B为在衬底S上图案化的平面螺旋线圈，如图1和图3所示，并具有内端部分21(在图3中示出)和外端部分22(在图1中示出)。内端部分21具有位于衬底S侧的第一表面21a和与第一表面21a相对的第二表面21b。螺旋线圈20A、20B可具有5至20μm的厚度。螺旋线圈20A、20B的优选材料包括Cu、Au、Ag和Al。
电极焊盘30A至30D用于外部连接。电极焊盘30A、30B用作接地的端子，而电极焊盘30C、30D用作电信号的输入/输出端子，如图5所示。每个电极焊盘30A至30D具有包括第一部分31和第二部分32的堆叠结构，如图4所示。第一部分31具有位于衬底S侧的第一表面31a和与第一表面31a相对的第二表面31b，并且第一部分31可由Cu、Au、Ag或Al构成。第二部分32可由上表面涂有Au膜的Ni块(body)构成。
布线40用于电连接衬底S上的元件，并且布线40包括在衬底S上图案化的第一布线部分41、主要在保护膜50上图案化的第二布线部分42以及沿集成电子元件X1的厚度方向延伸的通孔43，通孔43用作第三布线部分，如图1至图3所示。通孔43包括通孔43A、通孔43B和通孔43C，其中通孔43A连接至电容器10的电极膜12，通孔43B连接至螺旋线圈20A、20B的内端部分21，通孔43C连接第一布线部分41和第二布线部分42。为了使附图清楚明了，在图1中只有布线40的第一布线部分41用阴影线表示。第一布线部分41可如同电极膜11一样由Cu、Au、Ag或Al构成，并且可具有包括多个导电层的多层结构。第一布线部分41具有例如1至5μm的厚度。第二布线部分42和通孔43的优选材料包括Cu、Au、Ag、Al和Ni，并且第二布线部分42可具有5至20μm的厚度。
如图2所示，通孔43A具有位于衬底S侧的表面43a，并经由表面43a接合到电容器10的电极膜12的第二表面12b。如图6所示，通孔43A具有比电极膜12更大的二维尺寸(图6为示出集成电子元件X1中电容器10及其外围部分的放大局部平面图，其中未示出第二布线部分42和保护膜50，但是用虚线示出了电极膜12)。更详细地，如图2和图6所示，通孔43A的直径R1大于电极膜12的长度L1、L2。电极膜12的第二表面12b位于表面43a的外围边缘43a’的内部位置，其中表面43a是通孔43A的面向衬底S的表面。表面43a包括从第二表面12b的外围部分12b’向外延伸的延伸部分43a”。
参照图5，电容器10电连接至电极焊盘30C、30D和螺旋线圈20A、20B。更具体地，如图1所示，电容器10的电极膜11经由第一布线部分41的一部分电连接至电极焊盘30C和螺旋线圈20A的外端部分22，以及如图1和图2所示，电容器10的电极膜12经由连接至电极膜12的通孔43A、与通孔43A相连的第二布线部分42、与第二布线部分42相连的通孔43C以及与通孔43C相连的第一布线部分41，电连接至电极焊盘30D和螺旋线圈20B的外端部分22。
参照图3，通孔43B具有面向衬底S的表面43b，并经由表面43b接合至螺旋线圈20A或螺旋线圈20B的内端部分21的第二表面21b。如图7所示，通孔43B具有比内端部分21更大的二维尺寸(图7为示出集成电子元件X1中螺旋线圈20A或螺旋线圈20B及其外围部分的放大局部平面图，其中未示出第二布线部分42和保护膜50，但是用虚线示出了内端部分21)。更详细地，如图2和图6所示，通孔43B的直径R2大于内端部分21的长度L3、L4；以及位于衬底S侧的通孔43B的表面43b包括从内端部分21的第二表面21b的外围部分21b’向外延伸的延伸部分43b”。
再参照图3，螺旋线圈20A、20B经由接合至内端部分21的通孔43B、与通孔43B连接的第二布线部分42以及与第二布线部分42连接的通孔43C，分别电连接至第一布线部分41的一部分。因此，螺旋线圈20A、20B经由第一布线部分41电连接至电极焊盘30A、30B。
保护膜50可由聚酰亚胺或苯并环丁烯(BCB)构成，并覆盖电容器10、螺旋线圈20A、螺旋线圈20B、第一布线部分41以及通孔43，如图2和图3所示。
图8A至图10D示出集成电子元件X1的制造方法。图8A至图10D以包括下面这些组成部分的区域的横截面图表示图10D中示出的电容器10、部分螺旋线圈20、电极焊盘30(对应于电极焊盘30A至30D)以及部分布线40的形成工艺的进展。这些截面图渐进地描述了待加工材料衬底上的多个预定区域的模型，所述预定区域包含在形成集成电子元件的单一截面中。
为形成集成电子元件X1，首先参照图8A，在衬底S上形成电容器10的电极膜11。具体地，进行溅射工艺以在衬底S上沉积预定的金属材料，接着通过预定的湿蚀刻或干蚀刻工艺将金属膜形成图案，以形成电极膜11。
然后，如图8B所示，在电极膜11上形成电介质膜13。具体地，进行溅射工艺以至少在电极膜11上沉积预定的电介质材料，接着通过预定的湿蚀刻或干蚀刻工艺将电介质膜形成图案，以形成电介质膜13。
然后，在衬底S上形成用于电镀的籽晶层(未示出)以覆盖电极膜11和电介质膜13。可以通过CVD或溅射工艺形成该籽晶层。
参照图8C，形成抗蚀剂图案61。抗蚀剂图案61具有与电容器10的电极膜12、螺旋线圈20、电极焊盘30的第一部分31以及布线40的第一布线部分41的图案形状对应的开口。为形成抗蚀剂图案61，首先通过旋涂工艺从电极膜11和电介质膜13上方的位置起、在衬底S上沉积液态的光致抗蚀剂。然后，通过曝光和之后的显影工艺图案化光致抗蚀剂膜。后面要描述的抗蚀剂图案也可以通过类似的工艺形成。
然后，进行电镀工艺以在抗蚀剂图案61的开口中沉积预定的金属材料，从而形成电极膜12、螺旋线圈20、第一部分31以及第一布线部分41，如图8D所示。在该电镀工艺中，向籽晶层通电。
下面参照图9A，例如通过使用预定的去膜溶液去除抗蚀剂图案61，接着去除籽晶层的暴露部分。然后如图9B所示，形成绝缘膜62以覆盖电容器10、螺旋线圈20、第一部分31以及第一布线部分41。具体地，可使用旋涂工艺在衬底S上沉积液态的光致抗蚀剂，以形成绝缘膜62。
参照图9C，在绝缘膜62上形成抗蚀剂图案63。抗蚀剂图案63形成有与通孔43A、43B、43C的图案对应的开口63a、63b、63c以及与电极焊盘30的第二部分32的图案对应的开口63d。
然后，使用抗蚀剂图案63作为掩模在绝缘膜62上进行湿蚀刻工艺，如图9D所示。因此，绝缘膜62变为具有用于形成通孔43A的开口62a、用于形成通孔43B的开口62b、用于形成通孔43C的开口62c以及用于形成第二部分32的开口62d，其中开口62a暴露电极膜12的整个第二表面12b，开口62b暴露内端部分21的整个第二表面21b，开口62c暴露图中第一布线部分41的上表面的至少一部分，开口62d暴露第一部分31的第二表面31b的一部分。开口62a没有到达电介质膜13和电极膜11。开口62b没有到达衬底S。
下面参照图10A，去除抗蚀剂图案63。然后，在绝缘膜62的表面上以及电极膜12、内端部分21、第一部分31和第一布线部分41的暴露表面上形成用于电镀的籽晶层，之后在绝缘膜62上形成抗蚀剂图案64，如图10B所示。抗蚀剂图案64形成有与第二布线部分42的图案对应的开口64a以及与电极焊盘30的第二部分32的图案对应的开口64b。
然后，参照图10C，进行电镀工艺以在绝缘膜62的开口62a至62d中以及在抗蚀剂图案64的开口64a、64b中沉积预定的金属材料，从而形成通孔43A至43C、第二布线部分42以及第二部分32。在该电镀工艺中，向籽晶层通电。通孔43A没有到达电介质膜13和电极膜11。通孔43B没有到达衬底S。
然后，去除抗蚀剂图案64，如图10D所示。接着去除籽晶层的暴露部分。通过上述方法，能够制造图1中所示的集成电子元件X1。
参照图9D所述的工艺能够在适当暴露第一部分31的第二表面31b的至少一部分以及电容器10的电极膜12的整个第二表面12b和螺旋线圈20的内端部分21的整个第二表面21b时，停止蚀刻工艺，从而防止开口62a到达电介质膜13和电极膜11以及防止开口62b到达基底材料，如已经陈述过的，其中第一部分31将构成电极焊盘30的一部分。因此，在参照图10C所述的工艺中，能够形成通孔43A使其不到达电介质膜13和电极膜11，以及形成通孔43B使其不到达衬底S。因此，在集成电子元件X1中，对以小尺寸设计电容器10的电极膜12的二维尺寸赋予更高的自由度，使其免受连接至电极膜12的通孔43A的二维尺寸或直径R1(例如在图2中示出)的限制，以及对以小尺寸设计螺旋线圈20的内端部分21的二维尺寸赋予更高的自由度，使其免受连接至内端部分21的通孔43B的二维尺寸或直径R2(例如在图3中示出)的限制。这种结构的集成电子元件X1有利于在降低电容器10的静态电容并获得螺旋线圈20A、20B所需的高Q值的同时，满足减小电子元件尺寸的需要。
图11为示出集成电子元件X1的一种改型的放大局部平面图，对应于取自示出集成电子元件X1的图1的图6。在这个改型中，通孔43A的直径R1大于电容器10的电极膜12的长度L2但小于长度L1。换句话说，虽然通孔43A的位于衬底S侧的表面43a包括沿着端部12b’(电极膜12的第二表面12b的端部)的外表面延伸的延伸部分43a”，但是第二表面12b从表面43a的外围边缘43a’向外部分地延伸。这种结构也包含在本发明中，并且该结构有利于在降低电容器10的静态电容的同时，满足减小电子元件尺寸的需要。
图12为示出集成电子元件X1的另一改型的放大局部平面图，对应于取自示出集成电子元件X1的图1的图7。在这个改型中，通孔43B的直径R2大于螺旋线圈20的内端部分21的长度L4但小于长度L3。换句话说，虽然通孔43B的位于衬底S侧的表面43b包括沿着端部21b’(内端部分21的第二表面21b的端部)的外表面延伸的延伸部分43b”，但是第二表面21b从表面43b的外围边缘43b’向外部分地延伸。这种结构也包含在本发明中，并且该结构有利于在获得螺旋线圈20A、20B所需的高Q值的同时，满足减少电子元件尺寸的需要。
图13至图16示出根据本发明第二实施例的集成电子元件X2。图13为示出集成电子元件X2的平面图。图14、图15和图16分别是图13中沿线XIV-XIV、XV-XV以及XVI-XVI的横截面图。集成电子元件X2包括：衬底S；电容器10；螺旋线圈20A、20B；电极焊盘30A、30B、30C、30D；布线40’以及保护膜50(在图13中未示出)。集成电子元件X2与前述集成电子元件X1的实质不同在于包括布线40’来代替布线40。
布线40’用于电连接衬底S上的元件，并且布线40’包括在衬底S上图案化的第一布线部分41、主要在保护膜50上图案化的第二布线部分42以及沿着集成电子元件X2的厚度方向延伸的通孔43，通孔43用作第三布线部分，如图13至图15所示。通孔43包括与电容器10的内端部分21连接的通孔43B、与螺旋线圈20A、20B的内端部分21连接的通孔43B以及连接第一布线部分41和第二布线部分42的通孔43C。为了使附图清楚明了，在图13中只有布线40’的第一布线部分41用阴影线表示。布线40’与集成电子元件X1的布线40的不同之处在于包括第四布线部分44来代替通孔43A、与通孔43A相连的第二布线部分42以及与第二布线部分42相连的通孔43C。第四布线部分44的优选材料包括Cu、Au、Ag、Al和Ni，并且第四布线部分44具有5至20μm的厚度。
除了图14之外，如图17所示，第四布线部分44沿着衬底S延伸，并连接至电极膜12的位于第二表面12b侧的部分以及连接至第一布线部分41的一部分。图17为示出集成电子元件X2的电容器10及其外围部分的放大局部平面图，其中未示出保护膜50但是用虚线表示电极膜12。如图13所示，在集成电子元件X2中，电容器10的电极膜12经由第四布线部分44和连接至第四布线部分44的第一布线部分41电连接至电极焊盘30D和螺旋线圈20B的外端部分22。集成电子元件X2的其余部分的电连接与集成电子元件X1的相应部分的电连接相同。
图18A至图20D示出集成电子元件X2的制造方法。图18A至图20D以包括下面这些组成部分的区域的横截面图表示图20D中示出的电容器10、部分螺旋线圈20、电极焊盘30(对应于电极焊盘30A至30D)以及部分布线40的形成工艺的进展。这些截面图渐进地描述了待加工材料衬底上的多个预定区域的模型，所述预定区域包含在形成集成电子元件的单一截面中。
为形成集成电子元件X2，首先参照图18A，在衬底S上形成电容器10的电极膜11。然后，在电极膜11上形成电介质膜13，如图18B所示。然后在衬底S上形成用于电镀的籽晶层(未示出)以覆盖电极膜11和电介质膜13，接着形成抗蚀剂图案61，如图18C所示。参照图18D，进行电镀工艺以形成电极膜12、螺旋线圈20、第一部分31和第一布线部分41。下面参照图19A，去除抗蚀剂图案61，之后去除籽晶层的暴露部分。然后，如图19B所示，形成绝缘膜62以覆盖电容器10、螺旋线圈20、第一部分31和第一布线部分41。前述步骤的具体细节与参照图8A至图8D和图9A至图9B所描述的关于第一实施例的情况相似。
集成电子元件X2的制造过程现在进行到图19C，其中在绝缘膜62上形成抗蚀剂图案65。抗蚀剂图案65形成有开口65a、开口65b、65c以及开口65d，其中开口65a对应于第四布线部分44的图案，开口65b、65c对应于通孔43B、43C的图案，开口65d对应于电极焊盘30的第二部分32的图案。
然后，使用抗蚀剂图案65作为掩模在绝缘膜62上进行湿蚀刻工艺，如图19D所示。因此，绝缘膜62变为具有用于形成第四布线部分44的开口62e、用于形成通孔43B的开口62b、用于形成通孔43C的开口62c以及用于形成第二部分32的开口62d，其中开口62e暴露电极膜12的整个第二表面12b，开口62b暴露内端部分21的整个第二表面21b，开口62c暴露图中第一布线部分41的上表面的至少一部分，开口62d暴露第一部分31的第二表面31b的一部分。开口62e没有到达电介质膜13和电极膜11。开口62b没有到达衬底S。
下面参照图20A，去除抗蚀剂图案65，之后在绝缘膜62的表面上以及电极膜12、内端部分21、第一部分31和第一布线部分41的暴露表面上形成用于电镀的籽晶层(未示出)。接着在绝缘膜62上形成抗蚀剂图案66，如图20B所示。抗蚀剂图案66形成有与第四布线部分44的图案对应的开口66a、与第二布线部分42的图案对应的开口66b以及与电极焊盘30的第二部分32的图案对应的开口66c。
参照图20C，进行电镀工艺以在绝缘膜62的开口62b至62e中以及抗蚀剂图案66的开口66a至66c中沉积预定的金属材料，从而形成第一布线部分44、通孔43B和通孔43C、第二布线部分42以及第二部分32。在该电镀过程中，向籽晶层通电。第四布线部分44没有到达电介质膜13和电极膜11。通孔43B没有到达衬底S。
然后，去除抗蚀剂图案66，如图20D所示。接着去除籽晶层的暴露部分。通过上述方法，能够制造图13所示的集成电子元件X2。
参照图19D所述的工艺能够在适当暴露第一部分31的第二表面31b的至少一部分以及电容器10的电极膜12的整个第二表面12b和螺旋线圈20的内端部分21的整个第二表面21b时，停止蚀刻工艺，从而防止开口62e到达电介质膜13和电极膜11，以及防止开口62b到达基底材料，如前面已经陈述过的，其中第一部分31构成电极焊盘30的一部分。因此，在参照图20C所述的工艺中，能够形成第四布线部分44使其不到达电介质膜13和电极膜11，以及能够形成通孔43B使其不到达衬底S。因此，在集成电子元件X2中，对以小尺寸设计电容器10的电极膜12的二维尺寸赋予更高的自由度，从而使其免受连接至电极膜12的第四布线部分44的形状的限制，以及对以小尺寸设计螺旋线圈20的内端部分21的二维尺寸赋予更高的自由度，从而使其免受连接至内端部分21的通孔43B的二维尺寸或直径R2(在图15中示出)的限制。这种结构的集成电子元件X2有利于在降低电容器10的静态电容并获得螺旋线圈20A、20B所需的高Q值的同时，满足减小电子元件尺寸的需要。
在集成电子元件X1、X2中，可以设置所谓的共形(conformal)绝缘膜来替代保护膜50，该共形绝缘膜覆盖衬底S上的结构，但除了各电极焊盘30A至30D的部分表面之外。为了在集成电子元件X1、X2中形成这种共形绝缘膜，首先通过干蚀刻或湿蚀刻工艺去除保护膜50。然后，进行例如CVD工艺来形成薄绝缘膜，以覆盖衬底S上的结构。接下来，图案化该绝缘膜以暴露电极焊盘30A至30D的部分表面。使用该共形绝缘膜有利于降低可能在布线之间形成的寄生电容。

Claims (12)

1.一种制造电子元件的方法，该电子元件包括：
基底材料；
电极焊盘，设置在该基底材料上，并具有包括第一部分和第二部分的堆叠结构，其中该第一部分具有位于该基底材料侧的第一焊盘表面和与该第一焊盘表面相对的第二焊盘表面，该第二部分接合至该第一部分；
电容器单元，具有包括第一电极部分、第二电极部分和电介质部分的堆叠结构，其中该第一电极部分设置在该基底材料上，该第二电极部分具有面向该第一电极部分的第一电极表面和与该第一电极表面相对的第二电极表面，该电介质部分位于该第一电极部分与该第二电极部分之间；以及
布线部分，包括通孔部分，该通孔部分具有面向该基底材料的布线表面，该布线表面接合至该第二电极部分的第二电极表面；
其中，该通孔部分的布线表面包括从该电容器单元的第二电极表面的外围部分向外延伸的延伸部分，
该方法包括：
在该基底材料上至少形成该电极焊盘的第一部分以及该电容器单元的第一电极部分、电介质部分和第二电极部分之后，在该基底材料上形成绝缘膜，以覆盖该第一部分和该电容器单元；以及
为该绝缘膜设置第一开口和第二开口，其中该第一开口用于形成该第二部分并暴露该第一部分的第二焊盘表面的至少一部分，该第二开口用于形成该通孔部分并暴露该第二电极部分的第二电极表面的至少一部分。
2.一种制造电子元件的方法，该电子元件包括：
基底材料；
电极焊盘，设置在该基底材料上，并具有包括第一部分和第二部分的堆叠结构，其中该第一部分具有位于该基底材料侧的第一焊盘表面和与该第一焊盘表面相对的第二焊盘表面，该第二部分接合至该第一部分；
电容器单元，具有包括第一电极部分、第二电极部分和电介质部分的堆叠结构，其中该第一电极部分设置在该基底材料上，该第二电极部分具有面向该第一电极部分的第一电极表面和与该第一电极表面相对的第二电极表面，该电介质部分位于该第一电极部分与该第二电极部分之间；以及
布线部分，包括接合部分，该接合部分沿着该基底材料延伸并接合至该第二电极部分的第二电极表面，
该方法包括：
在该基底材料上至少形成该电极焊盘的第一部分以及该电容器单元的第一电极部分、电介质部分和第二电极部分之后，在该基底材料上形成绝缘膜，以覆盖该第一部分和该电容器单元；以及
为该绝缘膜设置第一开口和第二开口，其中该第一开口用于形成该第二部分并暴露该第一部分的第二焊盘表面的至少一部分，该第二开口用于形成该布线部分并暴露该第二电极部分的第二电极表面的至少一部分。
3.一种制造电子元件的方法，该电子元件包括：
基底材料；
电极焊盘，设置在该基底材料上，并具有包括第一部分和第二部分的堆叠结构，其中该第一部分具有位于该基底材料侧的第一焊盘表面和与该第一焊盘表面相对的第二焊盘表面，该第二部分接合至该第一部分；
螺旋线圈，设置在该基底材料上，并包括内端部分，该内端部分具有位于该基底材料侧的第一线圈表面和与该第一线圈表面相对的第二线圈表面；以及
布线部分，包括通孔部分，该通孔部分具有面向该基底材料的布线表面，该布线表面接合至该内端部分的第二线圈表面；
其中，该通孔部分的布线表面包括从该内端部分的第二线圈表面的外围部分向外延伸的延伸部分，
该方法包括：
在该基底材料上至少形成该电极焊盘的第一部分以及具有内端部分的该螺旋线圈之后，在该基底材料上形成绝缘膜，以覆盖该第一部分和该螺旋线圈；以及
为该绝缘膜设置第一开口和第二开口，其中该第一开口用于形成该第二部分并暴露该第一部分的第二焊盘表面的至少一部分，该第二开口用于形成该通孔部分并暴露该内端部分的第二线圈表面的至少一部分。
4.一种电子元件，包括：
基底材料；
电容器单元，具有包括第一电极部分、第二电极部分和电介质部分的堆叠结构，其中该第一电极部分设置在该基底材料上，该第二电极部分具有面向该第一电极部分的第一电极表面和与该第一电极表面相对的第二电极表面，该电介质部分位于该第一电极部分与该第二电极部分之间；以及
布线部分，包括通孔部分，该通孔部分具有面向该基底材料的布线表面，该布线表面接合至该第二电极部分的第二电极表面；
其中，布线表面包括从该第二电极表面的外围部分向外延伸的扩展部分。
5.如权利要求4所述的电子元件，其中该第二电极表面位于该布线表面的外围边缘的内部位置处。
6.一种电子元件，包括：
基底材料；
电容器单元，具有包括第一电极部分、第二电极部分和电介质部分的堆叠结构，其中该第一电极部分设置在该基底材料上，该第二电极部分具有面向该第一电极部分的第一电极表面和与该第一电极表面相对的第二电极表面，该电介质部分位于该第一电极部分与该第二电极部分之间；以及
布线部分，包括接合部分，该接合部分沿着基底材料延伸并接合至该第二电极部分的第二电极表面。
7.如权利要求4和6中任意之一所述的电子元件，还包括设置在该基底材料上的无源元件；其中该布线部分构成该无源元件与该电容器单元之间的导电路径的至少一部分。
8.如权利要求4和6中任意之一所述的电子元件，还包括设置在该基底材料上的电极焊盘；其中该布线部分构成该电极焊盘与该电容器单元之间的导电路径的至少一部分。
9.一种电子元件，包括：
基底材料；
螺旋线圈，包括内端部分，该内端部分具有位于该基底材料侧的第一线圈表面和与该第一线圈表面相对的第二线圈表面，该螺旋线圈设置在该基底材料上；以及
布线部分，包括通孔部分，该通孔部分具有面向该基底材料的布线表面，该布线表面接合至该内端部分的第二线圈表面；
其中，该布线表面包括从该第二线圈表面的外围部分向外延伸的延伸部分。
10.如权利要求9所述的电子元件，其中该第二线圈表面位于该布线表面的外围边缘的内部位置处。
11.如权利要求9所述的电子元件，还包括设置在该基底材料上的无源元件；其中该布线部分构成该无源元件与该螺旋线圈之间的导电路径的至少一部分。
12.如权利要求9所述的电子元件，还包括设置在该基底材料上的电极焊盘；其中该布线部分构成该电极焊盘与该螺旋线圈之间的导电路径的至少一部分。
CNB2006101485560A 2005-11-25 2006-11-16 电子元件的制造方法以及电子元件 Expired - Fee Related CN100472754C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005340121A JP2007149827A (ja) 2005-11-25 2005-11-25 電子部品製造方法および電子部品
JP2005340121 2005-11-25

Publications (2)

Publication Number Publication Date
CN1971877A true CN1971877A (zh) 2007-05-30
CN100472754C CN100472754C (zh) 2009-03-25

Family

ID=37649522

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101485560A Expired - Fee Related CN100472754C (zh) 2005-11-25 2006-11-16 电子元件的制造方法以及电子元件

Country Status (6)

Country Link
US (1) US7808030B2 (zh)
EP (1) EP1791404B1 (zh)
JP (1) JP2007149827A (zh)
KR (1) KR100763740B1 (zh)
CN (1) CN100472754C (zh)
DE (1) DE602006020226D1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377816A (zh) * 2012-04-12 2013-10-30 乾坤科技股份有限公司 无基板电子元件
CN108364925A (zh) * 2017-01-26 2018-08-03 台湾积体电路制造股份有限公司 封装及其制造方法
US10622302B2 (en) 2018-02-14 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
CN111243852A (zh) * 2020-03-05 2020-06-05 上海迈铸半导体科技有限公司 一种降低螺线线圈的尾部长度公差的方法及螺线线圈及螺线电感
US10992100B2 (en) 2018-07-06 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11158775B2 (en) 2018-06-08 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11251071B2 (en) 2017-01-26 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Raised via for terminal connections on different planes
US11855246B2 (en) 2018-06-08 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7814112B2 (en) * 2006-06-09 2010-10-12 Ebay Inc. Determining relevancy and desirability of terms
US7544580B2 (en) * 2006-12-22 2009-06-09 United Microelectronics Corp. Method for manufacturing passive components
JP5133047B2 (ja) * 2007-12-28 2013-01-30 太陽誘電株式会社 電子部品の製造方法
JP5737313B2 (ja) * 2013-03-28 2015-06-17 Tdk株式会社 電子部品及びその製造方法
US9893048B2 (en) * 2015-09-14 2018-02-13 Qualcomm Incorporated Passive-on-glass (POG) device and method
KR102521554B1 (ko) * 2015-12-07 2023-04-13 삼성전자주식회사 배선 구조물, 배선 구조물 설계 방법, 및 배선 구조물 형성 방법
JP7139594B2 (ja) * 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
JP7266996B2 (ja) 2018-11-20 2023-05-01 太陽誘電株式会社 インダクタ、フィルタおよびマルチプレクサ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0384953A (ja) * 1989-08-28 1991-04-10 Seiko Epson Corp 半導体集積回路装置
JP2926790B2 (ja) * 1989-10-26 1999-07-28 日本電気株式会社 半導体装置
JPH0461264A (ja) 1990-06-29 1992-02-27 Nippon Telegr & Teleph Corp <Ntt> Ｌｃ複合素子
JPH06125011A (ja) * 1992-10-09 1994-05-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3208119B2 (ja) 1994-03-10 2001-09-10 松下電器産業株式会社 高周波半導体装置
KR100268424B1 (ko) 1998-08-07 2000-10-16 윤종용 반도체 장치의 배선 형성 방법
JP2002033239A (ja) * 2000-07-14 2002-01-31 Hitachi Ltd Ｌｃフィルタ
JP4256575B2 (ja) 2000-08-15 2009-04-22 パナソニック株式会社 バイアホールを備えた高周波受動回路および高周波増幅器
JP4226804B2 (ja) 2001-06-25 2009-02-18 株式会社東芝 半導体装置及びその製造方法
US6998696B2 (en) * 2001-09-21 2006-02-14 Casper Michael D Integrated thin film capacitor/inductor/interconnect system and method
JP3590034B2 (ja) * 2002-04-26 2004-11-17 Ｎｅｃエレクトロニクス株式会社 半導体容量素子及びその製造方法
JP3882779B2 (ja) * 2002-05-27 2007-02-21 日本電気株式会社 薄膜キャパシタ、薄膜キャパシタを含む複合受動部品、それらの製造方法およびそれらを内蔵した配線基板
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JP3944455B2 (ja) * 2003-01-31 2007-07-11 松下電器産業株式会社 半導体装置及びその製造方法
JP2004273920A (ja) 2003-03-11 2004-09-30 Toshiba Corp 半導体装置
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
JP4762531B2 (ja) 2004-11-30 2011-08-31 太陽誘電株式会社 電子部品及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377816A (zh) * 2012-04-12 2013-10-30 乾坤科技股份有限公司 无基板电子元件
CN108364925A (zh) * 2017-01-26 2018-08-03 台湾积体电路制造股份有限公司 封装及其制造方法
US10629477B2 (en) 2017-01-26 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Raised via for terminal connections on different planes
US11251071B2 (en) 2017-01-26 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Raised via for terminal connections on different planes
US11646220B2 (en) 2017-01-26 2023-05-09 Taiwan Semiconductor Manufacturing Company Raised via for terminal connections on different planes
US10622302B2 (en) 2018-02-14 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
US11444020B2 (en) 2018-02-14 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
US11961800B2 (en) 2018-02-14 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
US11158775B2 (en) 2018-06-08 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11855246B2 (en) 2018-06-08 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10992100B2 (en) 2018-07-06 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN111243852A (zh) * 2020-03-05 2020-06-05 上海迈铸半导体科技有限公司 一种降低螺线线圈的尾部长度公差的方法及螺线线圈及螺线电感

Also Published As

Publication number Publication date
JP2007149827A (ja) 2007-06-14
US20070122992A1 (en) 2007-05-31
EP1791404B1 (en) 2011-02-23
KR100763740B1 (ko) 2007-10-04
US7808030B2 (en) 2010-10-05
EP1791404A1 (en) 2007-05-30
KR20070055332A (ko) 2007-05-30
CN100472754C (zh) 2009-03-25
DE602006020226D1 (de) 2011-04-07

Similar Documents

Publication Publication Date Title
CN100472754C (zh) 电子元件的制造方法以及电子元件
US6757178B2 (en) Electronic circuit equipment using multilayer circuit board
US7663196B2 (en) Integrated passive device and method of fabrication
EP1760731B1 (en) Integrated electronic device
JP4485145B2 (ja) 集積回路
US6601276B2 (en) Method for self alignment of patterned layers in thin film acoustic devices
KR100766213B1 (ko) 전자 부품
KR20040067858A (ko) 필터 회로 장치 및 그 제조 방법
CN104037170A (zh) 具有集成式无源装置的半导体装置及其制造工艺
KR100742023B1 (ko) 반도체 소자 및 그 제조 방법
JP2982193B2 (ja) 高周波コイルの製造方法
JP4684856B2 (ja) 電子部品
KR100469248B1 (ko) 무선통신 모듈용 마이크로 인덕터
JP2006313946A (ja) 薄膜型コモンモードチョークコイル及びコモンモードチョークコイルアレイ
EP1885019A1 (en) A method of fabricating a 3D RFID antenna and device manufactured therewith
JP2976926B2 (ja) 半導体装置
KR20020008757A (ko) 이동 전화 장치
JP2002280219A (ja) インダクタ及び又はその近傍の回路配線及びその製造方法
US6677659B2 (en) Method for fabricating 3-dimensional solenoid and device fabricated
US7861398B1 (en) Method for fabricating a miniature tunable filter
CN117791063A (zh) 滤波器及其制备方法、电子设备
KR100393774B1 (ko) 박막 벌크 어쿠스틱 공진기를 이용한 대역통과필터 제조방법
JP2006108323A (ja) インダクタンス素子及びその製造方法
JPH09307059A (ja) モノリシック集積回路
CN118104131A (zh) 滤波器及其制备方法、电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090325

Termination date: 20121116