CN1969495A - 时钟恢复电路和使用此电路的接收机 - Google Patents

时钟恢复电路和使用此电路的接收机 Download PDF

Info

Publication number
CN1969495A
CN1969495A CNA2005800084966A CN200580008496A CN1969495A CN 1969495 A CN1969495 A CN 1969495A CN A2005800084966 A CNA2005800084966 A CN A2005800084966A CN 200580008496 A CN200580008496 A CN 200580008496A CN 1969495 A CN1969495 A CN 1969495A
Authority
CN
China
Prior art keywords
signal
interval
unit
clock
zero cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800084966A
Other languages
English (en)
Other versions
CN1969495B (zh
Inventor
中原秀树
木村知弘
高井均
森健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1969495A publication Critical patent/CN1969495A/zh
Application granted granted Critical
Publication of CN1969495B publication Critical patent/CN1969495B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

即使存在频率漂移和噪声,本发明的时钟恢复电路能够实现快速精确的时钟相位锁定。输入信号按顺序包括,具有交替位序列模式的前导码、唯一字和数据。检测单元检测零交叉和测量其间的时间间隔。1-间隔判断单元判断间隔信号是否位于预定范围内,并且2-间隔判断单元相加两个相邻间隔信号并判断2-间隔信号是否位于预定范围内。控制单元基于判断结果控制零交叉信号并且如果判断是肯定的输出有效的零交叉信号。基于从帧检测单元输入的帧接收信号,切换单元在输出零交叉信号和有效零交叉信号之间切换,作为有效相位误差信息。时钟生成单元在码时钟生成中使用有效相位误差信息。

Description

时钟恢复电路和使用此电路的接收机
技术领域
本发明涉及有线和无线通信领域中的时钟恢复电路,此电路从接收信号生成数据判决用的码时钟,并且涉及使用该时钟恢复电路的接收机。
背景技术
传送和接收分成帧的数据的技术广泛用于有线和无线通信领域。在使用的帧中,前导码(PR)和唯一字(UW)前缀在预定长度数据的头部。图2示出了帧结构。在帧的最前面提供了PR。为了控制接收紧随PR的UW和数据部分的状态,在PR的接收过程中接收机执行增益控制、频率同步、码同步等等。此处,在接收机进行码同步以恢复判决点的定时(也即码时钟),其中在判决点码的眼图(eye pattern)张开最大,由时钟恢复电路生成码时钟。
在典型的时钟恢复方法中,在同相(I)和正交(Q)轴上零交叉的时间位置被检测并用来恢复码时钟。图3示意地示出了时钟恢复电路中的时钟调整。图3所示的时钟恢复中,基于恢复码时钟检测到带有从输入信号获得的相位误差信息的相位误差E,并且调整时钟相位来减少该相位误差。此处,使用零交叉信号来调整恢复码时钟中的时钟相位,并且因此该零交叉信号被称为相位误差信息。在由于相位误差相同,相位误差信息接连地发生在码循环内时,完成快速锁相,当由于抖动的影响相位误差信息发生在码循环外时,锁相被减慢。因此相邻码的相位翻转180°的交替模式用于PR,并且通过使用从交替模式接连获得的相位误差信息,生成码时钟,和基于生成的码时钟,获取码的判决点定时,这样接收机获得接收数据。
发射机和接收机的本地振荡器中的频率漂移、相位噪声等等促使相位漂移发生在发射机发射的信号和接收机接收的信号之间。因此接收机要求频率同步,由纠正接收信号中相位漂移的相位纠错(PEC)电路,或者直接控制接收机中本地振荡器的振荡频率的自动频率控制(AFC)电路,来执行此过程。
图4示出了接收机的结构。PEC电路402纠正来自信号检测单元401的检测信号输入411中的相位误差,时钟恢复电路1使用相位纠正信号412来生成码时钟128,数据判决单元403使用码时钟128对相位纠正信号412执行数据判决以获得接收数据413。注意码时钟128也用于PEC电路402来计数相位纠正值。
通常,如图4所示,通过在码同步(此处,码时钟恢复)的上游执行频率同步(此处,相位纠错),可获得正确接收数据。但是,当频率漂移引起接收信号中大相位漂移时,打破了零交叉信号的循环性。因此当应当仅有一个眼张开时,由于码周期中多个眼张开引起相位误差信息变得不确定,这使得时钟恢复困难。这因为时钟恢复电路试图将时钟相位锁到伪眼。基于时钟恢复电路生成的码时钟,误差也发生于PEC电路执行的相位纠正中,导致接收数据中的误差。注意在以下描述中,由频率漂移造成的检测信号中的相位漂移是一个不同于恢复的码时钟中相位误差的参数。
如公开号为2001-35095的日本专利申请中所示,在常规的使用零交叉信号作为相位误差信息的时钟恢复技术中,仅选择有效的相位误差信号。
图37是示出了包含在以上技术记述的时钟恢复电路中的误差选择电路的结构框图。图37所示的误差选择电路中,T计数电路3700测量显示零交叉的零点信息之间的时间间隔,误差选择控制信号生成器3701判断T计数是否在预定范围内,并且基于判断结果输出误差选择控制信号。AND电路3704评估当前误差选择控制信号和存储于D触发器3703中的在前误差选择控制信号,并且基于评估结果输出误差选择控制信号3710到切换电路3706。
当前零交叉与在前零交叉间的时间间隔都是位于由最小和最大值限定的范围内的位时钟时间周期时,常规误差选择电路输出来自相位检测器的相位误差信号,判断相位误差信号来显示基本精确的相位误差。另一方面,如果这些时间间隔中的一个落于设定范围外,则常规误差选择电路使得来自相位检测器的相位误差信号无效,判断相位误差信号属于可疑精确度。
由于下述两种情况中相位误差的低可靠性,通过仅使得涉及设定范围内反相间隔的相位误差信号有效,并且使具有低信号电平的短反相间隔之后立即发生的相位误差信号和在相位误差累积的长反相间隔之前和之后立即发生的相位误差信号两者都无效,因此现有技术能避免导致相位波动、位滑动等等,并且因此使相位跟踪性能稳定。
在本发明为目标的有线和无线通信领域中,当以帧格式使用调制信号突发传送期间,常规误差选择电路在接收信号中具有频率漂移的帧最前端执行码同步时,会出现下面的问题,该常规误差选择电路涉及应用于数字信号播放器的二进制数字信号,该数字信号播放器播放记录在记录媒体如DVD(数字通用盘)上的信息。
考虑使用∏/4 DQPSK(差分正交移相键控)调制信号的例子。通常,交替模式“10 01”用于PR序列中,并且时钟恢复电路使用这种序列模式固有的循环信号作为相位误差信息来恢复码时钟。注意图5示出了每个码两位(Xn,Xn+1)的相位转变量。
图6示出了交替模式时检测的∏/4 DQPSK信号的转变。-∏/4相位中信号点A与3∏/4相位中信号点B交替转变。此处,从点A到点B的转变AB和从点B到点A的转变BA总在相对于交替轴的相同方向上转变。此处,此转变称为拱形转变。拱形转变的原因如下。
图7示出了交替模式时预检测的∏/4 DQPSK信号的转变。图8所示的信号转变的中间点(Man,Mbn,此处n=1,2,3,4)被表示为
Ma1:ma·exp(∏/8),Mb1:mb·exp(3∏/8)
Ma2:ma·exp(5∏/8),Mb2:mb·exp(7∏/8)
Ma3:ma·exp(9∏/8),Mb3:mb·exp(11∏/8)
Ma4:ma·exp(13∏/8),Mb4:mb·exp(15∏/8)
因此,在所有组合的相邻中间点(Ma1&Mb1,Mb1&Ma2,Ma2&Mb2,Mb2&Ma3,Ma3&Mb3,Mb3&Ma4,Ma4&Mb4,Mb4&Ma1)的差分检测输出可表示为
mamb·exp(∏/4).                           (1)
表达式1表示差分检测信号的转变在两个信号点之间的∏/4相位方向上总有分量。即,信号在相对于交替轴的相同方向上转变。因此使用∏/4 DQPSK的调制,当PR序列具有交替模式“10 01”时差分检测信号的转变是拱形的。
下面描述的情况是,由于频率漂移包含在具有拱形转变特征的信号中,在信号转变期间两个或者更多零交叉沿着一个轴发生。
图9是示出了没有相位漂移时零交叉信号的时序图。从图6的信号转变也明显的看出,在没有相位漂移的情况下,零交叉沿着I/Q两轴在码循环内发生,此事实意味着相对于被恢复的码时钟,沿着I/Q轴的零交叉信号在一个码间隔处发生,并且因此连续的相位误差EI和EQ分别相同。从而,这些零交叉信号是有效的相位误差信息。
图10示意性地示出了图6示出的检测信号中具有附加+45°相位漂移和噪声的信号转变。如图10所示,信号点与附加噪声一起分散,加宽了信号转变的轨迹。
图11是示出了与I/Q轴交叉的图10中检测信号示意图。大部分转变AB能分类成下列四种类型。
转变AB12:1st→2nd象限
转变AB123:1st→2nd→3rd象限
转变AB412:4th→1st→2nd象限
转变AB4123:4th→1st→2nd→3rd象限
图12是示出了转变AB4123的零交叉信号和相位误差的示意图。如图12所示,伴随着转变AB4123,零交叉信号沿着I/Q两轴发生。注意伴随着同相(I)分量内的相位误差EI,由于拱形信号转变每个码周期发生至少两个零交叉信号。
考虑下述例子,当输入信号对应于PR并且检测信号符号交替时,上面讨论的常规误差选择电路判断相位误差信息的有效性。在两个零交叉信号发生在每个码周期的规则间隔(=0.5T,此处T=1码周期)的情况下,伪眼发生在原始捕获的眼图的任一边。当真眼需要作为相位误差信息被指定并且从此信号中采样时,由于当Tcmin设置在0.5T以下时,每个码周期两个零交叉信号被判断有效,因此具有常规误差选择电路的时钟恢复不稳定。另一方面,当由于两个零交叉信号被判断无效,Tcmin设置在0.5T以上时,检测不到相位误差信息,这使得时钟恢复不可能。因此,出现在检测信号中的频率漂移导致相位漂移,当常规误差选择电路应用到涉及具有该相位漂移的交替模式PR时,不能实现正常的时钟锁定操作。
发明内容
考虑到以上问题,本发明的目标是提供一种时钟恢复电路,和使用该时钟恢复电路的接收机,该时钟恢复电路对于每个码周期发生多个零交叉的信号稳定地运行。
为达到以上目标,从输入信号中恢复码时钟的时钟恢复电路包括:N-间隔检测单元,参考从输入信号得到的N+l零交叉信号检测N零交叉间隔,此处N是大于或者等于2的整数;判断单元,判断N零交叉间隔是否位于预定间隔范围内;和时钟生成单元,基于判断的结果生成码时钟。
根据此结构,时钟恢复电路判断N零交叉间隔(即输入信号内的零交叉间的N相邻间隔的组合)是否位于预定范围内,并且依据零交叉信号是有效或者无效来生成码时钟。此处,有效的零交叉信号用于生成码时钟,而忽略无效的零交叉信号。
通过使用生成码时钟来评估相位误差信息,能最有效地采样前导码中固有的循环性,能加快恢复码时钟里的时钟相位锁定。
从检测调制信号获得的信号中恢复码时钟的时钟恢复电路也能达到以上目标,包括:I-分量处理单元,参考从检测信号获得的同相信号,生成相位误差信息;Q-分量处理单元,参考从检测信号获得的正交信号,生成相位误差信息;和时钟生成单元,基于相位误差信息,生成和输出码时钟,其中,每一个处理单元都包括N-间隔检测子单元和M-间隔检测子单元(N,M=正整数;N>M),基于从每一个同相信号和正交信号得来的零交叉信号,判断N和M间隔检测子单元检测的N零交叉间隔和M零交叉间隔是否在各自的预定间隔范围内,如果对N和M零交叉间隔的判断都是肯定的,则使零交叉信号有效,如果对N和M零交叉间隔的任一者的判断是否定的,则使零交叉信号无效,并且如果处理单元中的一个无效并且别的处理单元有效,时钟生成单元基于有效处理单元的相位误差信息,调整码时钟的相位,并且输出相位调整后的码时钟。
如具有以上结构,此结构能加快恢复码时钟中的时钟相位的锁定。
从包含前导码的输入信号中恢复码时钟的时钟恢复电路,也能达到以上目标,该时钟恢复电路包括:零交叉检测单元,从输入信号检测零交叉的时间位置,并且输出零交叉信号;间隔检测单元,从零交叉信号导出相邻零交叉之间的时间间隔,并且输出间隔信号;1-间隔判断单元,判断每个间隔信号是否在预定的间隔范围内;2-间隔判断单元,通过相加两个相邻的间隔信号,生成2-间隔信号,并且判断2-间隔信号是否在预定的间隔范围内;控制单元,基于判断单元的判断结果,使每个零交叉信号有效或无效,并且输出有效的零交叉信号;和时钟生成单元,基于有效的零交叉信号,生成码时钟。
根据此结构,具有仅使用有效的零交叉信号作为相位误差信息的时钟生成单元,时钟恢复电路判断分开的预定间隔(例如1零交叉间隔,和通过组合两个单个间隔得到的2零交叉间隔)是否位于各自的预定范围内。这允许最有效地采样前导码中固有的循环性,能加快恢复码时钟中时钟相位的锁定。
此处,1-间隔判断单元保持0到1码周期的最小时间间隔和1到2码周期的最大时间间隔,作为预定的间隔范围,并且,2-间隔判断单元保持1到2码周期的最小时间间隔和2到少于3码周期的最大时间间隔,作为预定的间隔范围。
接收调制信号的接收机,也能达到以上目标,该调制信号具有包含前导码、特殊模式和数据的帧结构,包括:信号检测单元,检测接收的信号,并且输出同相信号和正交信号;和时钟恢复单元,从同相和正交信号中恢复码时钟,其中,时钟恢复单元包括:帧检测子单元,从同相和正交信号检测特殊模式,并输出表示数据接收的帧接收信号;零交叉检测子单元,从同相和正交信号检测零交叉的时间位置,并且输出同相零交叉信号和正交零交叉信号;间隔检测子单元,从同相和正交零交叉信号导出相邻零交叉间的时间间隔,并且输出同相间隔信号和正交间隔信号;1-间隔判断子单元,判断每个同相和正交间隔信号是否位于预定的间隔范围内;2-间隔判断子单元,将两个相邻同相间隔信号和两个相邻正交间隔信号相加,生成同相2-间隔信号和正交2-间隔信号,并且判断每个同相和正交2-间隔信号是否位于预定的间隔范围内;控制子单元,基于判断子单元的判断结果,使每个同相和正交零交叉信号有效或者无效,并且输出同相和正交有效的零交叉信号;切换子单元,基于帧接收信号,在输出同相和正交零交叉信号与同相和正交有效的零交叉信号之间切换;时钟生成子单元,基于从切换单元输出的同相和正交信号,生成码时钟。
因此,即使当频率漂移出现在调制信号,所述调制信号的帧结构包括按以下顺序排列的前导码、特殊模式和数据时,此结构允许使用前导码来有效地采样前导码中固有的循环性,能加快恢复码时钟中时钟相位的锁定。
接收调制信号的接收机,也能达到以上目标,该调制信号具有包含前导码、特殊模式和数据的帧结构,包括:信号检测单元,检测接收的信号,并且输出同相信号和正交信号;和时钟恢复单元,从同相和正交信号中恢复码时钟,其中,时钟恢复单元包括:帧检测子单元,从同相和正交信号检测特殊模式,并输出表示数据接收的帧接收信号;零交叉检测子单元,从同相和正交信号检测零交叉的时间位置,并且输出同相零交叉信号和正交零交叉信号;间隔检测子单元,从同相和正交零交叉信号导出相邻零交叉间的时间间隔,并且输出同相间隔信号和正交间隔信号;中心检测子单元,检测相邻同相和相邻正交零交叉信号间中心的时间位置,并且输出同相中心信号和正交中心信号;1-间隔判断子单元,判断每个同相和正交间隔信号是否位于预定的间隔范围内;2-间隔判断子单元,将两个相邻同相间隔信号和两个相邻正交间隔信号相加,生成同相2-间隔信号和正交2-间隔信号,并且判断每个同相和正交2-间隔信号是否位于预定的间隔范围内;控制子单元,基于判断子单元的判断结果,使每个同相和正交中心信号有效或者无效,并且输出同相和正交有效中心信号;切换子单元,基于帧接收信号,在输出同相和正交零交叉信号与同相和正交有效中心信号之间切换;时钟生成子单元,基于从切换单元输出的同相和正交信号,生成码时钟。
具有此结构,除1-间隔和2-间隔判断单元执行的判断之外,在相邻零交叉的中心的时间位置用作有效的相位误差信号。因此,即使当频率漂移出现在调制信号中时,该调制信号的帧结构包括按以下顺序排列的前导码、特殊模式和数据,能使用前导码来有效地采样前导码中固有的循环性,能加快恢复码时钟里的时钟相位的锁定。
附图说明
图1是示出了关于本发明的实施例1的时钟恢复电路的结构的框图;
图2是示出了典型的帧结构的示意图;
图3示意性地示出了时钟恢复电路中的时钟调整;
图4是示出了典型的接收机的结构的框图;
图5是示出了∏/4 DQPSK差分编码规则的表格;
图6是示出了当交替模式时检测的∏/4 DQPSK信号的转变的示意图;
图7是示出了当交替模式时预检测∏/4 DQPSK信号的转变的示意图;
图8是示出了图7的信号转变中中间点的示意图;
图9是示出了没有相位漂移的情况下零交叉信号的时序图;
图10是图6中检测信号中具有附加+45°相位漂移和噪声的信号转变的示意图;
图11是示出了交叉I/Q轴的图10中检测信号的示意图;
图12是示出了转变AB4123零交叉信号和相位误差的示意图;
图13是示出了零交叉检测单元101的详细结构的框图;
图14是示出了间隔检测单元102的详细结构的框图;
图15是示出了1-间隔判断单元103中I/Q信号转变的时序图;
图16是示出了2-间隔判断单元104的详细结构的框图;
图17是示出了2-间隔判断单元104中I-信号转变的时序图;
图18是示出了控制单元105的详细结构的框图;
图19是示出了控制单元105中I-信号转变的时序图;
图20A和20B分别是示出了切换单元106的详细结构的框图,和相关输出值和输入值的真值表;
图21是示出了时钟生成单元的107的详细结构的框图;
图22是示出了帧检测单元108的详细结构的框图;
图23是示出了帧接收信号129的转变的时序图;
图24是示出了当交替模式时包括+45°相位漂移和噪声的检测∏/4DQPSK信号转变的示意图;
图25是涉及包括+45°相位漂移和噪声的检测信号的I-分量的信号时序图的一部分;
图26是涉及包括+45°相位漂移和噪声的检测信号的Q-分量的信号时序图的一部分;
图27是示出了关于本发明的实施例2的时钟恢复电路27的结构的框图;
图28是示出了包括时钟恢复信号27的接收机28的结构的框图;
图29是示出了中心检测单元2700的详细结构的框图;
图30是示出了中心检测单元2700中信号变化的时序图;
图31是示出了控制单元2701的详细结构的框图;
图32是示出了涉及控制单元2701中I-分量的信号变化的时序图;
图33是示出了交替模式时两波环境内检测∏/4 DQPSK-VP信号转变的示意图;
图34是示出了当交替模式时两波环境内包括+20°相位漂移和噪声的检测∏/4 DQPSK-VP信号转变的示意图;
图35是涉及包括+20°相位漂移和噪声的检测信号I-分量的信号时序图的一部分;
图36是涉及包括+20°相位漂移和噪声的检测信号的Q-分量的信号时序图的一部分;
图37是示出了常规时钟恢复电路中误差选择电路的结构的框图;
图38是预检测∏/8 8PSK信号的信号空间图;
图39是示出了∏/8 8PSK差分编码规则的表格;
图40是差分检测∏/8 8PSK信号的信号空间图;
图41是示出了交替模式时预检测∏/8 8PSK信号的转变的示意图;
图42是示出了当交替模式时预检测∏/8 8PSK信号的转变中的中间点的示意图;
图43是示出了当交替模式时检测∏/8 8PSK信号的转变的示意图;
图44是示出了包括+67.5°相位漂移的检测∏/8 8PSK信号的转变的示意图;
图45是检测BPSK信号的信号空间图;
图46是示出了BPSK编码规则的表格;
图47是示出了在检测BPSK信号中具有附加噪声的信号转变的示意图;
图48是示出了沿着I轴的图47中的BPSK信号的零交叉的示意图;
图49是检测QPSK信号的信号空间图;
图50是示出了QPSK编码规则的表格;
图51是示出了当交替模式时包括+45°相位漂移的检测QPSK信号转变的示意图;
图52是检测8PSK信号的信号空间图;
图53是示出了8PSK编码规则的表格;以及
图54是示出了当交替模式时包括+45°相位漂移的检测8PSK信号转变的示意图。
实施发明的最佳方式
实施例1
图1是示出了关于本发明的实施例1的时钟恢复电路的结构的框图。时钟恢复电路1包括零交叉检测单元101、间隔检测单元102、1-间隔判断单元103、2-间隔判断单元104、控制单元105、切换单元106、时钟生成单元107、和帧检测单元108。图2中具有帧结构的检测信号输入到时钟恢复电路1中。
图4是示出了包括时钟恢复电路1的接收机4的结构框图。如图4所示,信号检测单元401和相位纠错(PEC)电路402被提供在时钟恢复电路1的上游,并且数据判决单元403被提供在下游。接收机4接收来自发射机(没有叙述)的调制信号。信号检测单元401检测接收信号410,并且输出检测信号411。PEC电路402从时钟恢复电路1输出的码时钟128中获得最适宜判决点的定时,计数相位纠正值,并且纠正检测信号411的相位。数据判决单元403使用恢复码时钟128从指定的码判决点获得接收数据413。
相位纠正信号412输入到时钟恢复电路1。例如,此处假定检测信号411由差分检测∏/4 DQPSK调制信号生成。输入信号412具有图2所示的帧结构。每帧从头开始依次包括前导码(PR)部分、唯一字(UW)部分和数据部分。相位角在两个相邻码之间翻转180°的数据模式设置在PR部分中。此处,从一个码到下一个成180°的这个相位角的交替翻转称为“码的符号交替”,并且由交替码形成的模式称为“交替模式”。设置在PR中的交替模式具有预定长度(也即数据模式,其中预定数量的码交替)。建立帧同步的数据模式设置在UW部分中。分成预定长度的数据设置在数据部分。
下面描述图1所示的时钟恢复电路1的不同的框。注意为助于理解,下面描述仅参考输入到时钟恢复电路1的相位纠正信号的同相(I)分量,假设类似处理正交(Q)分量。
图13详细示出了零交叉检测单元101。单元101包括采样延迟器1300和1301,和XOR(或非)电路1302和1303。采样延迟器1300延迟检测信号112一个采样,并且通过对当前信号和1-采样延迟信号执行XOR操作,检测检测信号112的符号的变化。也就是,采样延迟器1300检测相位纠正信号412的I-分量中的零交叉(见图4),并且输出零交叉信号114。
图14详细示出了间隔检测单元102。单元102包括计数器1400、寄存器1401、和延迟调整单元1402。使用零交叉信号114作为重置信号,每当输入外部供应采样时钟1411时,计数器1400加“1”。当计数器值重置为“0”时,寄存器1401输出重置刚刚开始之前保持的累积计数器值1410作为间隔信号116。延迟调整单元1402延迟调整零交叉信号114,并且输出延迟调整信号作为定时信号117,它表示间隔信号116的结束。
公知的比较器电路能实现的1-间隔判断单元103(未详细描述),判断间隔信号116(L1I)是否位于由最小和最大的1-间隔阈值T1min和T1max限定的预定范围内,并且基于判断结果输出1-间隔控制信号120。如果T1min≤L1I≤T1max,1-间隔判断单元103设置1-间隔控制信号120为有效(此处,“高电平”、或者简单地称为“高”),在所有的别的情况下为无效(此处,“低电平”,或者简单地称为“低”)。
图15示出了1-间隔判断单元103中的I/Q信号的定时。如图15所示,L1(N+1)和L1(N+3)部分已经无效(低)。注意图15中的“L1”通用代表间隔信号的I(116)和Q(118)分量的1-间隔长度。稍后描述中,“L2”用于代表2-间隔信号的2-间隔长度,而当具体参考信号I或者Q分量(例如“L1I”=I分量的1-间隔长度;“L2Q”=Q分量的2-间隔长度)时,附加“I”(同相)和“Q”(正交)。
图16详细示出了2-间隔判断单元104。单元104包括存储单元1600和1601、加法器1602和1603、和判断单元1604和1605。每当输入定时信号117时,存储单元1600顺序存储间隔信号116。加法器1602将当前间隔信号116和存储在单元1600中的延迟(在前)间隔信号1610相加,并且输出合成值作为2-间隔信号1612。判断单元1604判断2-间隔信号1612(L2I)是否在最小和最大2-间隔长度T2min和T2max限定的预定范围内,并基于判断结果输出2-间隔控制信号122。当T1min≤L2I≤T1max时,2-间隔判断单元104设置2-间隔控制信号122有效(高),其它所有情况无效(低)。
图17是示出了2-间隔判断单元104内信号转变的时序图。成对输入间隔信号116和定时信号117。在定时信号117上升时清空存储单元1600。保持当前间隔信号116和延迟的间隔信号1610相加的结果,在定时信号117下降时计数2-间隔信号1612。
图18详细示出了控制单元105。单元105包括延迟调整单元1800和AND电路1801、1802、1803和1804。基于1-间隔和2-间隔控制信号120和122,单元105执行对有效(高)或无效(低)的零交叉信号114的控制。延迟调整单元1800以预定时间周期T1set延迟零交叉信号114,来调整与1-间隔和2-间隔控制信号相关的定时,(也即T1set延迟将允许零交叉信号114和控制信号120和122的处理之间的电路延迟)。
图19是示出了控制单元105中I-信号的转换的时序图。图19中,ZIa到ZIh代表输入到控制单元105的零交叉信号。由于时间间隔L1Ibc(也即ZIc到在前的ZIb)短于T1min,上游1-间隔判断单元103改变1-间隔控制信号120到低。相似地,因为间隔L2Idf(也即ZIf到第二个在前ZId)短于T2min,2-间隔判断单元104改变2-间隔控制信号122到低。因此,零交叉信号ZIc和ZIf无效,因为如果1-间隔控制信号120或2-间隔控制信号122设置为低(无效),则控制单元105使延迟的零交叉信号1810无效。注意对于涉及Q-轴的信号也执行相同的处理。
因此,如果1-间隔和2-间隔控制信号都设置到高(有效),控制单元105仅在高时输出有效的零交叉信号124。
图20A是示出了切换单元106的结构的框图。单元106包括选择电路2000,并且根据图20B所示的真值表操作。如果控制信号S(即帧接收信号129)是“0”(低),选择输入(B1,B2)用于输出(C1,C2),并且如果控制信号S是“1”(高),选择输入(A1,A2)。帧接收期间,如果帧接收信号129是低的(也即在PR和UW部分的接收过程中),选择单元2000输出有效的零交叉信号124作为相位误差信息126,并且如果帧接收信号129是高的(也即在PR和UW部分已被接收之后),输出零交叉信号114作为相位误差信息126。
图21详细示出了时钟生成单元107。如果本发明的基本目标是提供有效采样相位误差信息(此处,零交叉信号)的技术,仅简单讨论时钟生成单元107的操作。单元107包括相位误差检测单元2100、环路滤波器2101和数字VCO(压控振荡器)2102。基于从数字VCO 2102输出的码时钟128的定时,误差检测单元2100评估输入的相位误差信息126的相位,并且输出码时钟128和相位误差信息的相位之间的差值来作为相位误差信号2110。环路滤波器2101平滑了相位误差信号2110,并且输出平滑的信号作为频率控制值2111。基于频率控制值2111,数字VCO 2102生成码时钟128。
图22详细地示出了帧检测单元108。单元108包括UW检测单元2200、帧终止检测单元2201、和信号生成单元2202。基于I/Q相位纠正信号110和111(图4中相位纠正信号412)和码时钟128,UW检测单元2200检测UW,并且输出UW信号2210。帧终止检测单元2201检测帧的终止,并且输出终止信号2211。基于UW信号2210和终止信号2211,信号生成单元2202输出设置为“0”(低)或“1”(高)的帧接收信号129。帧接收信号129示出了正被接收的帧的状态。
图23是示出了帧接收信号129的转变的时序图。整个PR和UW接收期间,帧接收信号129被维持在低,并且在UW被检测后整个数据接收期间,设置到高。因此,如果帧接收信号129在低,切换单元106从控制单元105输出有效零交叉信号,并且如果帧接收信号129在高,从零交叉检测单元101中输出零交叉信号作为相位误差信息。
如上所示,实施例1的时钟恢复电路1不仅判断连续零交叉间的1零交叉间隔,而且单独判断另一个预定零交叉间隔。当前实施例中,该另外的间隔是通过相加两个连续的单个间隔得到的2零交叉间隔。如果1和2零交叉间隔都在各自的范围内,时钟恢复电路1使零交叉信号有效。换句话说,本发明的特征是,通过仅指定明显可靠的眼作为相位误差信息,在每个突发的最前面时钟恢复中能完成快速锁相。
时钟恢复电路1能锁定时钟相位,即使相位纠正信号412在这个阶段包括相位漂移,在此阶段PEC电路402在帧最前面锁定纠正值。一旦时钟恢复电路1已锁定码时钟128的相位,PEC电路402使用精确的纠正值纠正相位漂移。因此,使用相位纠正信号412执行从UW向前的时钟恢复,允许时钟恢复电路1和PEC电路402稳定地操作。
接下来,用接收的∏/4 DQPSK信号作为例子来说明时钟恢复电路1的特殊操作,该信号包括频率漂移和噪声。
图24示出了交替模式时检测∏/4 DQPSK信号的转变,该信号包括+45°相位漂移和噪声。输入到信号检测单元401的信号是数字信号,该数字信号以每个码12个采样来采样。输入信号表示为
S(n)=I(n)+j·Q(n)                   (2)
此处I(n)是I-分量,Q(n)是Q-分量,并且n是包括零的正整数。
检测单元401差分检测1-码延迟信号。输出D(n)表示为
D(n)={I(n)+j·Q(n)}
      ·{I(n-12)+j·Q(n-12)}*        (3)
此处n是等于或者大于12的整数,并且*表示复共轭。
PEC电路402纠正输出D(n)的相位,并且结果信号输入到时钟恢复电路1。相位纠正的I/Q信号112和113输入到零交叉检测单元101,并且输出I/Q零交叉信号114和115,该单元评估采样之间输入信号112和113符号的变化。如果符号已有变化,零交叉信号114和115对一个采样设置为高。
图25示出了涉及包括+45°相位漂移和噪声的检测信号I-分量的信号时序图的一部分。
图25中,零交叉信号114的时间位置从最早到最近是ZIa、ZIb、ZIc、ZId、ZIe、ZIf和ZIg。间隔检测单元102计数零交叉信号114之间的采样间隔。图25中,采样时间间隔L1Iab(ZIa到ZIb)显示为5个采样。1-间隔判断单元103判断间隔信号116是否在由T1min和T1max限定的预定范围内。
这里,在没有频率漂移的情况下,噪声使得零交叉信号在单码间隔波动。因此,需要考虑噪声的影响来设置T1min和T1max。这里,分别将T1min和T1max设置为0.5T(=6个采样)和1.5T(=18个采样),这里T=1码周期。
因此,1-间隔判断单元103使得具有6-18个采样的采样计数的间隔L1Ibc(ZIb到ZIc=6),L1Ide(ZId到ZIe=7)和L1Ief(ZIe到ZIf=)有效,并在高(有效)输出1-间隔控制信号120。另一个方面,1-间隔判断单元103使得在规定范围外的间隔L1Iab(ZIa到ZIb=5)和L1Icd(ZIc到ZId=5)无效并在低(无效)输出1-间隔控制信号120。
也将间隔信号116输入2-间隔判断单元104。如图16所示,2-间隔判断单元104中的存储单元1600在每次从间隔检测单元102输入定时信号117时存储间隔信号116。加法器1602将当前间隔信号116和存储在存储单元1600中的值(即,在前间隔信号1610)相加以获得2-间隔信号1612。这导致间隔L2Iac=11(L1Iab+L1Ibc=5+6),L2Ibd=11(L1Ibc+L1Icd=6+5),L2Ice=12(L1Icd+L1Ide=5+7)和L2Idf=13(L1Ide+L1Ief=7+6),如图25所示。判断单元1604判断这些2-间隔信号1612是否在由T2mm和T2max定义的预定范围内。
如果是PR的交替模式,理想的是每两个码循环发生两个零交叉。但是,如果存在相位漂移,沿着具有减小振幅波动的轴(图24中的I-轴)的零交叉信号的循环性被破坏,每个码周期可能会引起多个零交叉。另一方面,沿着具有增加振幅波动的轴(图24中的Q-轴)的零交叉信号每个码周期以1的速率发生,且降低噪声感应变化。因此,可沿着设置T2mm和T2max的I/Q轴从零交叉有效采样相位误差信息以使得每两个循环以2的速率发生的零交叉信号有效,并且使得在一个码循环外发生的零交叉信号无效。鉴于此,这里分别将T2min和T2max设置为18(T×1.5=12×1.5)和30(T×2.5=12×2.5)个采样。
如果图25中的2-间隔信号1612都低于18个采样,在低(无效)时输出2-间隔控制信号122。因此,延迟的零交叉信号1810都无效,有效的零交叉信号124保持低。
因此,即使1-间隔判断单元103判断交替模式中两个连续的零交叉之间短间隔为有效(即,在T1min-T1max范围内),2-间隔判断单元104结合两个相邻间隔的组合判断,且如果小于T2min,使得这2零交叉间隔无效。因此有效眼被最精确地选择,从而获得有效的相位误差信息。
以下相似地讨论Q-轴零交叉。
图26示出了涉及包括+45°相位漂移和噪声的检测信号Q-分量的信号时序图的一部分。在图26中,零交叉信号115的时间位置被示为ZQa,ZQb,ZQc和ZQd。间隔检测单元102给零交叉信号115之间采样间隔计数。在图26中,采样间隔L1Qab(ZQa-ZQb)和L1Qbc(ZQb-ZQc)被示为分别12和11个采样。1-间隔判断单元103判断间隔信号118是否在T1min(6个采样)和T1max(18个采样)限制的预定范围内。因此,1-间隔判断单元103使得图26中所有的间隔信号118(即,6和18个采样之间所有信号)有效,并在高(有效)时输出所有1-间隔控制信号121。
也将间隔信号118输入2-间隔判断单元104。与I-分量相似,图16所示的2-间隔判断单元104中存储单元1601在每次从间隔检测单元102输入定时信号119时存储间隔信号118。加法器1603将当前间隔信号118和存储在存储单元1601中的值(即,在前间隔信号1611)相加以获得2-间隔信号1613。这导致间隔L2Qac=23(即,L1Qab+L1Qbc=12+11),如图26所示。判断单元1605判断这些间隔是否在由T2mm(18个采样)和T2max(30个采样)限制的预定的范围内。由于图26中的2-间隔信号1613都在18和30个采样之间,在高(有效)时输出2-间隔控制信号123。因此,延迟的零交叉信号1811都是有效的,且作为有效零交叉信号125输出。
由于在接收到PR部分阶段接收机4尚未接收UW部分,在低时帧检测单元108输出帧接收信号129。因此,切换单元106从控制单元105选择I/Q有效零交叉信号124和125,并将选中的信号作为I/Q相位误差信息126和127输出到时钟生成单元107。一旦接收机4已完成接收UW部分,帧接收信号129变为高(即,指示数据被接收),且切换单元106从零交叉检测单元101切换到输出I/Q零交叉信号114和115作为I/Q相位误差信息126和127。时钟生成单元107调整时钟相位且生成的时钟输入到PEC电路402,使得正确的相位纠正值被导出。
如上所示,在包括频率漂移的帧信号的接收期间的早期阶段,本实施例的时钟恢复电路1能使在码循环内发生的零交叉信号的Q-分量(115)有效,而使在码循环外部发生的零交叉信号的I-分量(114)无效,因此在每个突发的最前面允许码时钟的较快速相位锁定。而以上描述例释+45°相位漂移的情况,应该注意在-45°相位漂移情况下得到相似效果,因为时钟恢复电路1类似地使在码循环内发生的零交叉信号的I-分量(114)有效,而使在码循环外部发生的零交叉信号的Q-分量(115)无效。而且,因为即使当检测信号包括频率漂移时时钟恢复电路1能锁定时钟相位,PEC电路402能正确地导出相位纠正值。
实施例2
图27是示出了本发明的实施例2的时钟恢复电路的结构框图。时钟恢复电路27包括零交叉检测单元101、间隔检测单元102、中心检测单元2700、1-间隔判断单元103、2-间隔判断单元104、控制单元2701、切换单元2702、时钟生成单元107、和帧检测单元108。
图28是示出了包括时钟恢复电路27的接收机28的结构框图。除电路27外,接收机28采用与图4所示实施例1的接收机4相似的结构。电路27与电路1均为:电路被建造在接收机内,相位纠正信号412具有图2所示的帧结构,接收信号410的PR序列是交替模式,基于帧接收信号129切换零交叉信号。假设零交叉检测单元101、间隔检测单元102、1-间隔判断单元103、2-间隔判断单元104、时钟生成单元107和帧检测单元108具有相同结构,并且执行与实施例1中相同的操作,附加相同的参考符号并且此处省略其描述。
时钟恢复电路27导出相邻零交叉之间中心的时间位置,在导出的时间位置生成中心信号,并且基于零交叉信号之间的间隔判决中心信号是有效还是无效。电路27的特征是仅控制单元2701使其有效的中心信号用作生成相位误差信息的有效中心信号。即使当交替模式中的相邻零交叉间隔的占空率变化较大时,也能使相位误差信息在码循环内生成。
下面着眼于与实施例1的差别,此处给出中心检测单元2700和控制单元2701的详细描述。注意为助于理解,如实施例1,下面的描述仅参考输入到时钟恢复电路27的相位纠正信号的I-分量,假设Q-分量被类似处理。
图29是示出了中心检测单元2700的详细描述的框图。单元2700构造为电路系统,该电路系统包括1/2电路2900和2901、计数器2902和2903、和脉冲生成器2904和2905。1/2电路2900接收间隔信号116的输入、导出间隔信号116所示的时间间隔的1/2值,并且将导出的1/2值输出到计数器2902作为设置信号。计数器2902接收定时信号117的输入作为重置信号,并且,已设置1/2电路2900导出的值,到下一次重置为止计数由采样时钟生成器1403生成的采样时钟1411。在重置刚刚开始之前脉冲生成器2904生成脉冲,并且输出该脉冲作为中心信号2710。
图30是示出了中心检测单元2700中信号变化的时序图。计数器2902被间隔定时信号117重置,设置零交叉间隔的1/2值(也即L1/2),并且计数由采样时钟生成器1403生成的采样时钟1411。当计数器值达到L1/2值时,脉冲生成器2904生成1-采样脉冲,并且输出该脉冲作为中心信号2710。
图31是示出了控制单元2701的详细结构的框图。单元2701包括延迟调整单元3100,和AND电路1801、1802、1803和1804。当1-间隔和2-间隔控制信号120和122都设置为高(有效)时,控制单元2701使中心信号2710有效,并且输出有效的中心信号2712。
图32是示出了涉及控制单元2701中I-分量的信号变化的时序图。
图32也示出了零交叉信号114,它形成中心信号2710和间隔控制信号120和122的基础。当1-间隔和2-间隔控制信号120和122都被设置为低(无效)时,控制单元2701使中心信号2710(低电平)无效。图32中,有效中心信号1712与已无效化的中心信号CIb和CIe一起输出。注意为了吸收中心信号2710和控制信号120和122之间的处理延迟(即电路延迟)差别,延迟调整单元3100将中心信号2710延迟固定的延迟T2set。
如上所述,本实施例的时钟恢复电路27在相邻零交叉信号之间中心的时间位置生成中心信号,并且在PR接收期间输出中心信号作为相位误差信息,并且然后在UW已被接收后的数据接收期间,基于帧接收信号129,电路27切换到输出零交叉信号作为相位误差信息。
接下来示出本发明的实施例2的时钟恢复电路27具体操作的例子。描述PSK-VP(参见日本专利No.2506748)信号的接收。
PSK-VP(具有变化相位的移相键控)调制展示了在多径衰减环境中出色的接收特性。通过向码周期内的相位转变增加冗余,即使当相对于前导的延迟波的延迟量相对于码周期T超过T/2时,眼张开使解调不依靠多径衰减环境。
此处,结合图5所示的正交差分编码规则,使用QPSK-VP(下文,∏/4DQPSK-VP)调制来实施调查。在∏/4 DQPSK-VP调制中,检测信号的转变是拱形,如在实施例1中的∏/4 DQPSK调制,此现象被显著地标志在多径环境中。双波模型被假设为多径环境。
图33示出了当交替模式时两波环境中检测∏/4 DQPSK-VP信号的转变。注意例子假设了均匀功率的第一个和第二个波,第二个波被延迟T/2码。没有相位漂移和噪声。信号在相对于交替轴相同的方向上的码之间转变,形成不能通过原点的宽拱形。
下面讨论例子,在例子中频率漂移导致的噪声和相位漂移包含在信号中。
假设在±45°相位漂移的情况下,图33中信号转变是拱形的,与图6中∏/4 DQPSK信号转变相似,本实施例的时钟恢复电路27使用实施例1中讨论的1和2间隔判断单元103和104,能达到通过相位误差信息的采样得到的相同效果。因此,此处描述+20°相位漂移的情况。
图34示出了当交替模式时在双波环境中检测∏/4 DQPSK-VP信号的转变,该信号包括+20°相位漂移和噪声。
此处,输入到检测单元401的接收信号410假设是以每码16个采样来采样的数字信号。
输入信号410表示为
S(n)=I2(n)+j·Q2(n)                  (4)
此处I2(n)是I-分量,Q2(n)是Q-分量,并且n是正整数。
检测单元401差分检测1-码延迟信号。输出D2(n)表示为
D2(n)={I2(n)+j·Q2(n)}
       ·{I2(n-16)+j·Q2(n-16)}*      (5)
此处n是等于或大于16的整数。
PEC电路402纠正输出D2(n)的相位,并且结果信号输入到时钟恢复电路27。相位纠正I/Q信号112和113被输入到零交叉检测单元101,并且输出I/Q零交叉信号114和115,该单元评估采样之间输入信号112和113的符号变化。如果符号中有变化,则零交叉信号114和115对于一个采样设置为高。
图35示出了涉及包括+20°相位漂移和噪声的检测信号I-分量的信号时序图的一部分。
图35中,零交叉信号114的时间位置从最早到最近是ZIa、ZIb、ZIc、ZId、ZIe和ZIf。间隔检测单元102计数相邻的零交叉信号114之间的采样间隔。图35中,采样间隔L1Iab(ZIa到Ib)显示为7个采样。1-间隔判断单元103判断间隔信号116是否在由T1min和T1max限定的预定范围内。
这里,以与实施例1(T=1个码周期)相似的方式,分别将T1min和T1max设置为0.5T(=8个采样)和1.5T(=24个采样)。因此,1-间隔判断单元103使得在8-24个采样范围内的间隔L1Ibc(ZIb到ZIc=24)和L1Ide(ZId到ZIe=24)有效,并在高(有效)时输出1-间隔控制信号120。另一个方面,1-间隔判断单元103使得在规定范围外的间隔L1Iab(ZIa到ZIb=7)和L1Icd(ZIc到ZId=5)无效,并在低时(无效)输出1-间隔控制信号120。
也将间隔信号116输入2-间隔判断单元104。每次从间隔检测单元102输入定时信号117时,2-间隔判断单元104中的存储单元1600存储间隔信号116。加法器1602将当前间隔信号116和存储在存储单元1600中的值(即,在前间隔信号1610)相加以获得2-间隔信号1612。这导致间隔L2Iac=31(L1Iab+L1Ibc=7+24),L2Ibd=29(L1Ibc+L1Icd=24+5),和L2Ice=29(L1Icd+L1Ide=5+24),如图35所示。判断单元1604判断这些2-间隔信号1612是否在由T2min和T2max限制的预定范围内。
这里,以与实施例1相似的方式,分别将T2min和T2max设置为1.5T(=24个采样)和2.5T(=40个采样)。因为图35中2-间隔信号1612都在24到40个采样之间,2-间隔控制信号122在高(有效)时输出。因此,通过延迟中心信号3110,CIb和Cid被有效,而CIa和CIc被无效。
因此,在短零交叉间隔之间发生的中心信号有效,而那些在长零交叉间隔之间发生的中心信号则无效。而且,输入信号的交替位序列模式意味着中心信号以码循环的整数倍数输出。
因此,因而有效眼被最精确地选择,能够获得有效的相位误差信息。
下面类似地讨论Q-轴零交叉。
图36示出了信号的部分时序图,该信号涉及包括+20°相位漂移和噪声的检测信号的Q-分量。
图36中,零交叉信号115的时间位置被示为ZQa、ZQb、ZQc、ZQd、ZQe和ZQf。间隔检测单元102计数零交叉信号115之间的采样间隔。图36中,采样间隔L1Qab(ZQa到ZQb)和L1Qbc(ZQb到ZQc)分别示为12到22个采样。1-间隔判断单元103判断间隔信号118是否在由T1min(8个采样)和T1max(24个采样)限定的预定范围内。因此,1-间隔判断单元103使图36中所有间隔信号118(也即8个到24个采样之间的所有的)有效,并且在高时(有效)输出所有1-间隔控制信号121。
间隔信号118也输入到2-间隔判断单元104。与I-分量相似,每次从间隔检测单元102输入定时信号119时,2-间隔判断单元104中的存储单元1601存储间隔信号118。加法器1603将当前间隔信号118和存储在存储单元1601中的值(即,在前间隔信号1611)相加以获得2-间隔信号1613。这导致间隔L2Qac=34(L1Qab+L1Qbc=12+22),L2Qbd=32(L1Qbc+L1Qca=22+10),和L2Qce=33(L1Qcd+L1Qde=10+23),如图36所示。判断单元1605判断这些间隔是否在由T2min(24个采样)和T2max(40个采样)限定的预定范围内。
因为图36中2-间隔信号1613都在24到40个采样之间,2-间隔控制信号123在高时(有效)输出。因此,延迟中心信号3111都有效,并且有效的中心信号2713在高时输出。
如上所示,使用在帧最前端的交替PR序列模式,相对于在如图34所示的多径环境中具有拱形转变的检测信号,时钟恢复电路27能使在码循环内发生的零交叉信号的Q-分量(115)有效,而使在码循环外部发生的零交叉信号的I-分量(114)无效,因此在每个突发的前端处允许码时钟的较快速相位锁定。而以上描述示出了+20°相位漂移的情况,应该注意在-20°相位漂移情况下得到相似效果,因为时钟恢复电路1类似地使在码循环内发生的零交叉信号的I-分量(114)有效,而使在码循环外部发生的零交叉信号的Q-分量(115)无效。
接下来,基于相位误差信息126和127,时钟生成单元107调整时钟相位。生成的码时钟128输入到图28中所示的PEC电路402,并且用来导出正确的相位纠正值。帧接收电路在UW接收的结束时设置到高,并且切换单元2702从有效中心信号2712和2713转换到输出零交叉信号114和115作为相位误差信息126和127。
注意虽然接收机28包括PEC电路402时,在不包括PEC电路402的情况下(即来自检测单元401的检测信号411直接输出到时钟恢复电路27),可结合包括频率偏移的帧信号,使用交替模式恢复码时钟。
变形
虽然以上示出了本发明的优选实施例,本发明当然不限于这些实施例。下面列举了本发明的应用范围。
(A)虽然实施例2中使用∏/4 DQPSK-VP调制,由于零交叉间隔的占空比恶化,在图11示出的AB123和AB412转变的情况下,仍期望与∏/4 DQPSK调制相似的效果。至于转变AB12,由于超出最大1-间隔长度T1max,只有涉及一个轴(图11中的I-轴)的相位误差信息无效。
(B)由于在输入信号包括交替模式的情况下应用本发明,在该交替模式中相邻码的相位反相180°,本发明不依靠使用的调制方案。因此,本发明列出相关PSK数字调制方案的所述的效果,这些方案包括BPSK(二进制相移键控)、QPSK、∏/4 QPSK、8PSK、∏/8 8PSK、8PSK-VP和∏/8 8PSK-VP。
这里描述应用∏/8 8PSK-VP调制的原因。
图38是预检测∏/8 8PSK信号的信号空间图。
图39示出了示范性的∏/8 8PSK差分编码规则。
在图38中,给每个码成对分配3-位传输数据,且根据图3示出的差分编码规则转变信号。例如,从点A,根据传输数据码从信号点S1转变到S8。
图40是差分检测的∏/8 8PSK信号的信号空间图。
图41是示出了交替模式下预检测∏/8 8PSK信号转变的示意图。
例如,如图40所示,如PR交替模式使用重复位序列“011 01”时选择信号点S3和S7。在这时,如图41所示,信号点在-3∏/8和5∏/8之间重复转变。
图42是示出了交替模式下预检测∏/8 8PSK信号的转变中中间点的示意图。
在这时,图42示出的信号转变的中间点(Man,Mbn,这里n=1,2,3,4)这样表示:
Ma1:ma·exp(∏/16),Mb1:mb·exp(3∏/16)
Ma2:ma·exp(5∏/16),Mb2:mb·exp(-13∏/16)
Ma3:ma·exp(-15∏/16)
Ma4:ma·exp(-11∏/16).
因此,在所有组合相邻的中间点(Ma1&Mb1,Mb1&Ma2,Ma3&Mb2,Mb2&Ma4)的差分检测输出可表示为:
mamb·exp(∏/8).                      (6)
表达式6表示差分检测信号的转变总具有在两信号点之间∏/8相位方向上的分量。图42仅示出了一些转变,剩余的转变是类似的。
图43示出了当交替模式时检测∏/8 8PSK信号的转变。
如图43所示,在中间转变点,信号在与交替轴正交的∏/8相位方向上具有分量,这意味着信号在相对于交替轴的相同方向上传输信号。因此,使用∏/88PSK调制,当在信号空间位序列是交替模式时差分检测信号的转变是拱形的。因此,在如图44所示的+67.5°相位漂移的情况下,每个码周期发生多个零交叉。鉴于此,由于时钟恢复电路有效判断每个码周期发生多个零交叉的零交叉信号的有效性,本发明的相位恢复电路的使用,使得在每个突发的前端完成码时钟的快速相位锁定。注意,由于信号空间图与图38中的∏/8 8PSK调制的相同,表现出即使在∏/8 8PSK-VP调制的情况下的相似效果。
(C)如上面变形B所述,根据这些由指定量相位漂移的相邻码的信号点成对转变,由于交替模式下的拱形信号转变,特别是∏/4 QPSK和∏/8 8PSK调制等,本发明的时钟恢复电路表现所述效果。然而,本发明的时钟恢复电路可结合调制方案应用,这些方案不涉及相位漂移,如BPSK,QPSK和8PSK。这里描述这样的原因。
BPSK应用
图45是检测的BPSK信号的信号空间图。
图46示出了示例BPSK编码规则。
如图45所示,检测BPSK信号的两个信号点根据图46的编码规则转变。
图47是在检测BPSK信号中具有附加噪声的信号转变的示意图。
图48是示出了沿着I-轴的图47中检测BPSK信号的零交叉的示意图。
当从第4象限中的信号点A移动到第2或3象限的信号点B时,信号转变如图48所示。从图48可以明显看出,在每个码周期发生具有转变AB4123的多个零交叉。鉴于此,如果检测信号作为本发明的时钟恢复电路的零交叉信号,由于时钟恢复电路有效判断每个码周期发生多个零交叉的零交叉信号的有效性,可以完成在每个突发最前端码时钟的快速相位锁定,如转变AB4123
QPSK应用
图49是检测的QPSK信号的信号空间图。
图50示出了示例QPSK编码规则。
如图49所示,给每个码分配2-位传输数据,且根据图50的编码规则转变信号。例如,当图49中使用重复位序列“01 10”作为PR交替模式时选择信号点S2和S4。
图51是示出了交替模式下包括+45°相位漂移的检测QPSK信号的转变的示意图。
如图51所示,当+45°相位漂移发生时信号在I-轴上转变。从而,如图48所示,当包括噪声时每个码周期发生多个零交叉。鉴于此,如果检测信号用作本发明的时钟恢复电路中的零交叉信号,由于时钟恢复电路有效判断每个码周期发生多个零交叉的零交叉信号的有效性,能够完成在每个突发最前端码时钟的快速相位锁定。
8PSK应用
图52是检测的8PSK信号的信号空间图。
图53示出了示例8PSK编码规则。
如图52所示,给每个码成组分配3-位传输数据,且根据图53的编码规则转变信号。例如,当图52中使用重复位序列“000 110”作为PR交替模式时选择信号点S1和S5。
图54是示出了交替模式下包括+45°相位漂移的检测8PSK信号转变的示意图。
在这种情况下,如图54所示,信号沿着I-轴转变。从而,如图48所示,当包括噪声时每个码周期发生多个零交叉。鉴于此,如果检测信号作为本发明的时钟恢复电路中的零交叉信号,由于时钟恢复电路有效判断每个码周期发生多个零交叉的零交叉信号的有效性,能够完成在每个脉冲最前端码时钟的快速相位锁定。
(D)在优选示例中,如果1零交叉间隔和2零交叉间隔中的一个位于预定的间隔范围之外,忽略(无效)码时钟(即,零交叉信号)。然而,本发明也包括仅有2零交叉间隔为目标的结构,且如果2零交叉间隔位于预定间隔范围之外忽略码时钟。这在涉及从在每个码周期发生两次的零交叉信号获得的零交叉信号是有效的。
(E)在优选实施例中,判断是否1和2零交叉间隔在预定间隔内。然而,涉及2和3零交叉间隔或者涉及N和M零交叉间隔(N,M≥2;N>M),进行这些判断。当忽略的零交叉数量上随零交叉间隔数量上的增加成比例增加时,生成的码时钟的精度也增加。
(F)图1和27示出的时钟恢复时钟的至少部分或包括这些时钟恢复电路的接收机可集成在单个LSI芯片中。
工业实用性
由于可以结合包括相邻码的相位反相180°的交替模式的信号,可完成快速相位锁定,本发明的时钟恢复电路和接收机用于多种有线和无线通信系统。由于可预期的与二进制数字码极性连续改变的模式有相似效果,本发明的时钟恢复电路和接收机也可用于播放记录在记录媒体中的信息的数字信号播放器等。

Claims (20)

1.一种时钟恢复电路,从输入信号中恢复码时钟,包括:
N-间隔检测单元,参考从输入信号得到的N+1零交叉信号检测N零交叉间隔,此处N是大于或者等于2的整数;
判断单元,判断N零交叉间隔是否位于预定间隔范围内;和
时钟生成单元,基于判断的结果生成码时钟。
2.权利要求1的时钟恢复电路,其中,
如果判断是肯定的,所述时钟生成单元在生成码时钟时使用N+1零交叉信号作为有效的零交叉信号,如果判断是否定的,所述时钟生成单元在生成码时钟时忽略N+1零交叉信号中的至少一个。
3.权利要求2的时钟恢复电路,其中,
所述时钟生成单元包括下述电路,该电路用有效零交叉信号基于相位误差,调整生成的码时钟的定时,并输出调整后的码时钟。
4.权利要求2的时钟恢复电路,其中,
所述时钟生成单元包括下述电路,该电路参考有效零交叉信号在相邻零交叉的中心生成脉冲,用生成的脉冲基于相位误差调整生成的码时钟的定时,并输出调整后的码时钟。
5、权利要求2的时钟恢复电路,其中,
N=2,并且1到2码周期的最小时间间隔设置为预定间隔范围。
6、权利要求5的时钟恢复电路,其中,
2到少于3码周期的最大时间间隔设置为预定间隔范围。
7、权利要求2的时钟恢复电路,其中,N-间隔检测单元包括:
零交叉检测子单元,基于输入信号检测零交叉;
计数子单元,测量相邻零交叉之间的时间间隔;和
加法子单元,相加N个相邻间隔,并且输出该结果作为N-间隔控制信号。
8、权利要求7的时钟恢复电路,其中,
输入信号是通过检测调制信号得到的信号的同相或者正交分量。
9、权利要求6的时钟恢复电路,进一步包括:
1-间隔检测单元,检测相邻零交叉之间的1零交叉间隔,其中
判断单元判断1零交叉间隔是否位于预定间隔范围内,并且仅在1零交叉间隔和2零交叉间隔都位于各自的预定间隔范围内的条件下,判断为肯定。
10、权利要求9的时钟恢复电路,其中,
所述时钟生成单元包括下述电路,该电路用有效零交叉信号基于相位误差,调整生成的码时钟的定时,并输出调整后的码时钟。
11.权利要求9的时钟恢复电路,其中,
所述时钟生成单元包括下述电路,该电路参考有效零交叉信号在相邻零交叉的中心生成脉冲,用生成的脉冲基于相位误差调整生成的码时钟的定时,并输出调整后的码时钟。
12、一种时钟恢复电路,从通过检测调制信号得到的信号中恢复码时钟,包括:
I-分量处理单元,参考从检测信号获得的同相信号,生成相位误差信息;
Q-分量处理单元,参考从检测信号获得的正交信号,生成相位误差信息;和
时钟生成单元,基于相位误差信息,生成和输出码时钟,其中,
每一个处理单元都包括N-间隔检测子单元和M-间隔检测子单元(N,M=正整数;N>M),基于从每一个同相信号和正交信号得来的零交叉信号,判断N和M间隔检测子单元检测的N零交叉间隔和M零交叉间隔是否在各自的预定间隔范围内,如果对N和M零交叉间隔的判断都是肯定的,则使零交叉信号有效,如果对N和M零交叉间隔的任一者的判断是否定的,则使零交叉信号无效,并且
如果处理单元中的一个无效并且别的处理单元有效,时钟生成单元基于有效处理单元的相位误差信息,调整码时钟的相位,并且输出相位调整后的码时钟。
13、权利要求12的时钟恢复电路,其中,
调制信号具有包括前导码、唯一字和数据的帧结构,并且,
时钟恢复电路进一步包括切换电路,当检测信号对应于前导码和唯一字之一时,将处理单元使其有效的零交叉信号作为相位误差信息输出到时钟生成单元,当检测信号对应于数据时,将从同相和正交信号得来的零交叉信号作为相位误差信息输出到时钟生成单元。
14、一种接收机,接收调制信号,该调制信号具有包含前导码、特殊模式和数据的帧结构,包括:
信号检测单元,检测接收的信号,并且输出同相信号和正交信号;
相位纠错电路,纠正同相和正交信号的相位;
如权利要求12的时钟恢复电路,将恢复后的码时钟输出到相位误差纠正电路和数据判决单元;和,
数据判决单元,通过使相位纠正信号与码时钟同步,执行数据判决。
15、一种时钟恢复电路,从包含前导码的输入信号恢复码时钟,包括:
零交叉检测单元,从输入信号检测零交叉的时间位置,并且输出零交叉信号;
间隔检测单元,从零交叉信号导出相邻零交叉之间的时间间隔,并且输出间隔信号;
1-间隔判断单元,判断每个间隔信号是否在预定的间隔范围内;
2-间隔判断单元,通过相加两个相邻的间隔信号,生成2-间隔信号,并且判断2-间隔信号是否在预定的间隔范围内;
控制单元,基于判断单元的判断结果,使每个零交叉信号有效或无效,并且输出有效的零交叉信号;和
时钟生成单元,基于有效的零交叉信号,生成码时钟。
16、权利要求15的时钟恢复电路,其中
1-间隔判断单元保持0到1码周期的最小时间间隔和1到2码周期的最大时间间隔,作为预定的间隔范围,并且
2-间隔判断单元保持1到2码周期的最小时间间隔和2到少于3码周期的最大时间间隔,作为预定的间隔范围。
17、一种接收机,接收调制信号,该调制信号具有包含前导码、特殊模式和数据的帧结构,包括:
信号检测单元,检测接收的信号,并且输出同相信号和正交信号;和
时钟恢复单元,从同相和正交信号中恢复码时钟,其中,
时钟恢复单元包括:
帧检测子单元,从同相和正交信号检测特殊模式,并输出表示数据接收的帧接收信号;
零交叉检测子单元,从同相和正交信号检测零交叉的时间位置,并且输出同相零交叉信号和正交零交叉信号;
间隔检测子单元,从同相和正交零交叉信号导出相邻零交叉间的时间间隔,并且输出同相间隔信号和正交间隔信号;
1-间隔判断子单元,判断每个同相和正交间隔信号是否位于预定的间隔范围内;
2-间隔判断子单元,将两个相邻同相间隔信号和两个相邻正交间隔信号相加,生成同相2-间隔信号和正交2-间隔信号,并且判断每个同相和正交2-间隔信号是否位于预定的间隔范围内;
控制子单元,基于判断子单元的判断结果,使每个同相和正交零交叉信号有效或者无效,并且输出同相和正交有效的零交叉信号;
切换子单元,基于帧接收信号,在输出同相和正交零交叉信号与同相和正交有效的零交叉信号之间切换;
时钟生成子单元,基于从切换单元输出的同相和正交信号,生成码时钟。
18、权利要求17的接收机,其中,
1-间隔判断子单元保持0到1码周期的最小时间间隔和1到2码周期的最大时间间隔,作为预定的间隔范围,并且,
2-间隔判断子单元保持1到2码周期的最小时间间隔和2到少于3码周期的最大时间间隔,作为预定的间隔范围。
19、一种接收机,接收调制信号,该调制信号具有包含前导码、特殊模式和数据的帧结构,包括:
信号检测单元,检测接收的信号,并且输出同相信号和正交信号;和
时钟恢复单元,从同相和正交信号中恢复码时钟,其中,
时钟恢复单元包括:
帧检测子单元,从同相和正交信号检测特殊模式,并输出表示数据接收的帧接收信号;
零交叉检测子单元,从同相和正交信号检测零交叉的时间位置,并且输出同相零交叉信号和正交零交叉信号;
间隔检测子单元,从同相和正交零交叉信号导出相邻零交叉间的时间间隔,并且输出同相间隔信号和正交间隔信号;
中心检测子单元,检测相邻同相和相邻正交零交叉信号间中心的时间位置,并且输出同相中心信号和正交中心信号;
1-间隔判断子单元,判断每个同相和正交间隔信号是否位于预定的间隔范围内;
2-间隔判断子单元,将两个相邻同相间隔信号和两个相邻正交间隔信号相加,生成同相2-间隔信号和正交2-间隔信号,并且判断每个同相和正交2-间隔信号是否位于预定的间隔范围内;
控制子单元,基于判断子单元的判断结果,使每个同相和正交中心信号有效或者无效,并且输出同相和正交有效中心信号;
切换子单元,基于帧接收信号,在输出同相和正交零交叉信号与同相和正交有效中心信号之间切换;
时钟生成子单元,基于从切换单元输出的同相和正交信号,生成码时钟。
20、权利要求19的接收机,其中,
1-间隔判断子单元保持0到1码周期的最小时间间隔和1到2码周期的最大时间间隔,作为预定的间隔范围,并且,
2-间隔判断子单元保持1到2码周期的最小时间间隔和2到少于3码周期的最大时间间隔,作为预定的间隔范围。
CN2005800084966A 2004-03-18 2005-03-18 时钟恢复电路和使用此电路的接收机 Expired - Fee Related CN1969495B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP079298/2004 2004-03-18
JP2004079298 2004-03-18
PCT/JP2005/005596 WO2005091542A1 (en) 2004-03-18 2005-03-18 Clock recovery circuit and receiver using the circuit

Publications (2)

Publication Number Publication Date
CN1969495A true CN1969495A (zh) 2007-05-23
CN1969495B CN1969495B (zh) 2010-09-15

Family

ID=34961868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800084966A Expired - Fee Related CN1969495B (zh) 2004-03-18 2005-03-18 时钟恢复电路和使用此电路的接收机

Country Status (7)

Country Link
US (1) US7724856B2 (zh)
EP (1) EP1712030B1 (zh)
JP (1) JP4638432B2 (zh)
KR (1) KR101149957B1 (zh)
CN (1) CN1969495B (zh)
DE (1) DE602005004262T2 (zh)
WO (1) WO2005091542A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102098043B (zh) * 2009-12-11 2013-03-27 联咏科技股份有限公司 时间误差检测判断锁定装置及方法
CN105703768A (zh) * 2014-11-28 2016-06-22 龙芯中科技术有限公司 时钟恢复装置及接收器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4983178B2 (ja) * 2006-09-15 2012-07-25 富士通株式会社 差動四位相偏移変調光受信回路
JP4527101B2 (ja) * 2006-11-20 2010-08-18 日本電信電話株式会社 バースト無線信号伝送システム、無線送信装置、無線受信装置及びバースト無線信号伝送方法
JP2009088793A (ja) * 2007-09-28 2009-04-23 Fujitsu Ltd 同期用システム、同期信号送信装置、クロック供給装置、及び同期方法
EP3119139B1 (en) * 2014-04-04 2018-08-08 Huawei Technologies Co., Ltd. Phase synchronization method and device of asynchronous time division duplex system
JP7558631B1 (ja) 2023-04-18 2024-10-01 日本無線株式会社 無線受信装置およびバースト検出方法
JP7558630B1 (ja) 2023-04-18 2024-10-01 日本無線株式会社 無線受信装置およびバースト検出方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57184356A (en) * 1981-05-08 1982-11-13 Seiko Epson Corp Fsk demodulating circuit
JPH0330539A (ja) * 1989-06-27 1991-02-08 Mitsubishi Electric Corp タイミング抽出回路
US5084669A (en) * 1990-03-08 1992-01-28 Telefonaktiebolaget L M Ericsson Direct phase digitization
JPH04165954A (ja) 1990-10-25 1992-06-11 Noritz Corp ゼロクロス点検出による割込み処理方法
US5565930A (en) * 1993-10-26 1996-10-15 Samsung Electronics Co., Ltd. Receiver with oversampling analog-to-digital conversion for digital signals accompanied by analog TV signals
KR0143115B1 (ko) * 1995-06-09 1998-07-15 김광호 심볼 타이밍 복구회로 및 방법
JP2972714B2 (ja) * 1998-04-22 1999-11-08 日本電気電波機器エンジニアリング株式会社 クロック信号抽出回路及びそれを用いたpcm信号復調回路
JP3649930B2 (ja) * 1999-02-12 2005-05-18 株式会社ケンウッド クロック再生回路
KR100335442B1 (ko) * 1999-05-26 2002-05-04 윤종용 디지털 클럭 복원 회로 및 방법
JP3687425B2 (ja) 1999-07-21 2005-08-24 日本ビクター株式会社 ディジタル信号再生装置
US6636092B1 (en) 2000-09-14 2003-10-21 3Com Corporation Digital receive phase lock loop with cumulative phase error correction
JP2003188863A (ja) * 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd 伝送レート検出装置および伝送レート検出方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102098043B (zh) * 2009-12-11 2013-03-27 联咏科技股份有限公司 时间误差检测判断锁定装置及方法
CN105703768A (zh) * 2014-11-28 2016-06-22 龙芯中科技术有限公司 时钟恢复装置及接收器
CN105703768B (zh) * 2014-11-28 2018-08-07 龙芯中科技术有限公司 时钟恢复装置及接收器

Also Published As

Publication number Publication date
DE602005004262T2 (de) 2009-01-02
JP2007529913A (ja) 2007-10-25
EP1712030B1 (en) 2008-01-09
WO2005091542A1 (en) 2005-09-29
US7724856B2 (en) 2010-05-25
EP1712030A1 (en) 2006-10-18
CN1969495B (zh) 2010-09-15
KR20060131989A (ko) 2006-12-20
KR101149957B1 (ko) 2012-06-01
US20070297549A1 (en) 2007-12-27
JP4638432B2 (ja) 2011-02-23
DE602005004262D1 (de) 2008-02-21

Similar Documents

Publication Publication Date Title
CN1969495A (zh) 时钟恢复电路和使用此电路的接收机
CN1125552C (zh) 频移键控信号接收机
CN1139212C (zh) 根据运动速度控制通信的设备和方法
CN1111986C (zh) 测量接收的信噪比的方法、设备及传输功率控制系统
CN1236589C (zh) 同步捕获电路及同步捕获方法
CN1097927C (zh) 数字解调器和解调方法,分集式接收机及其选择输出数据的方法
CN1630201A (zh) Ask解调装置与应用ask解调装置的无线装置
CN100336306C (zh) 用于计算Turbo解码器的软判决输入度量的方法和装置
CN1198404C (zh) 无线基站装置
CN1278511C (zh) 时钟恢复电路
CN1271837C (zh) 同步器
CN1227920C (zh) 用于通信系统的高速蜂窝搜索装置和方法
CN1342352A (zh) 通路寻找方法与信道估计方法及其通信装置
CN1202050A (zh) 扩频通信系统
CN1951015A (zh) 锁相环电路及信息再现装置
CN1377200A (zh) 移动通信系统、用于其的传输模式切换方法及记录介质
CN1420406A (zh) 畸变调整电路和畸变调整方法、及数据同步电路和数据同步方法
CN1692589A (zh) Ofdm解调器
CN86100014A (zh) 用于射频用户电话系统的调制解调器
CN1237747C (zh) 正交频分复用通信装置
CN1761184A (zh) 高速时钟和数据恢复系统
CN1301447A (zh) 多载波解调系统中精细频率同步化的方法及装置
CN1350388A (zh) 无线通信装置
CN1413405A (zh) 具备先行参数估计能力的基带处理器
CN1969497A (zh) 脉冲无线通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100915

Termination date: 20200318