CN1097927C - 数字解调器和解调方法,分集式接收机及其选择输出数据的方法 - Google Patents

数字解调器和解调方法,分集式接收机及其选择输出数据的方法 Download PDF

Info

Publication number
CN1097927C
CN1097927C CN97103157.6A CN97103157A CN1097927C CN 1097927 C CN1097927 C CN 1097927C CN 97103157 A CN97103157 A CN 97103157A CN 1097927 C CN1097927 C CN 1097927C
Authority
CN
China
Prior art keywords
signal
phase
value
deviation
maximum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97103157.6A
Other languages
English (en)
Other versions
CN1166098A (zh
Inventor
大浦秀人
石井义之
井口裕二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1166098A publication Critical patent/CN1166098A/zh
Application granted granted Critical
Publication of CN1097927C publication Critical patent/CN1097927C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
    • H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/003—Correction of carrier offset at baseband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0046—Open loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0083—Signalling arrangements
    • H04L2027/0089—In-band signals
    • H04L2027/0093—Intermittant signals
    • H04L2027/0095—Intermittant signals in a preamble or similar structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

一种数字解调器通过检测在具有已知调制方案的前置码期间的频偏来补偿已调的与未调制的载波信号间的频偏。在该前置码期间得到的样值在时钟恢复期间存储在存储器中，而在恢复的时钟信号已稳定之后从该存储器中读出。相位偏移是从两个载波信号间的相位差直方图检测的，模一定相位角进行计算，并用于补偿相位偏移。通过根据单淘汰赛方案进行比较找到最大直方图值。在分集接收机中，该最大直方图值用于选择输出数据。

Description

数字解调器和解调方法，分集式接收机及其选择输出数据的方法
本发明涉及用于解调由相移键控调制的信号的数字解调器、涉及采用此数字解调器的分集式接收机和此数字解调器中所采用的最大值选择器。
相移键控(PSK)是一种正逐步在包括微蜂窝汽车电话系统和日本个人手持式电话系统(PHS)的移动无线通信系统中所采用的数字调制方式。PSK接收机传统上采用相对抗衰落的差分检测，但在没有快衰落的系统中，采用更灵敏并对于一给定的发射功率允许更大通信范围的相干检测为有利。
相干PSK检测器通常采用从所接收的PSK信号中恢复的并因而与此接收的PSK信号同步的载波信号，但载波恢复是固有的复合处理，要求不适于大规模集成的大的并且昂贵的电路。大多数载波恢复电路还包括具有有限响应速度的反馈环路，此反馈环路在以短脉冲发射的通信系统中产生问题。
由两个本发明人提出的并公开在美国专利第5,574,399号的一个替换方法不利用载波恢复而使用不与所发射的载波同步的本地载波信号进行相干检测。所检测的信号在相位平面上旋转以便校正在两载波之间的频率偏移和相位偏移。
本发明组合检测和补偿这两类偏移的改善方法。在检测相位偏移中，本发明着手解决最大值选择的一般问题，和获得在分集接收中有用的信息。
本发明的一个目的是从用于时钟恢复的已知前置码(preamble)数据中检测频率偏移，即使大多数前置码数据是在所恢复的时钟变为稳定之前收到的。
本发明的另一目的是在频率偏移检测中提供大相位噪声容限(margin)。
本发明还有另一目的是调整所检测的频率偏移以补偿频率漂移。
又另一目的是在出现相位噪声中精确地检测相位偏移。
进一步目的是从多个输入值中快速选择最大值，而不要求额外的时钟信号。
还有进一步的目的是在分集式接收机中提供选择输出数据的快速的、价廉的和精确的方法。
根据本发明的第一方面，数字解调器从数字调制的信号中恢复具有某一时钟周期的时钟信号。此数字解调器具有一个存储器，用于存储在所恢复的时钟信号变为稳定之前从数字调制的信号中所获得的样值。在所恢复的时钟信号变为稳定之后，以等于时钟周期的间隔存储在此存储器中的样值从此存储器中读出并被处理。
根据本发明的第二方面，数字解调器接收已由相移键控调制过的信号以便发射其后跟随信息部分的前置码，并从中生成与本地生成的未调制信号有关的一个瞬时相位信号。此数字解调器具有处理在前置码期间所生成的瞬时相位信号的样值的一个频率偏移检测器，利用此检测器检测在已调制与未调制信号之间的频率偏移。这些样值最好如本发明的第一方面一样存储在存储器中并从其中读出。通过处理样值，此频率偏移检测器生成以响应此频率偏移的速率变化的一个频率偏移补偿信号。此频率偏移补偿信号与在信息部分期间的瞬时相位信号组合，从而补偿频率偏移。
根据本发明的第三方面，数字解调器接收由相移键控调制的信号，并从中生成与本地生成的未调制信号有关的一个瞬时相位信号。模计算器计算此瞬时相位信号模一定相角的值。直方图(histogram)计算器计算这些值的出现的次数以便获得一个直方图。最大计数选择器选择直方图中的一个最大计数值，从而忽略由噪声产生的边远值。运算电路生成与所选值和标称值之间的差相等的一个相位偏移补偿信号。此相位偏移补偿信号与瞬时相位信号组合以补偿相位偏移，使所接收的数据能通过在所调制的信号中的相位信号的相干检测获得。
根据本发明的第四方面，最大值选择器具有比较器，这些比较器根据多轮的单淘汰比赛方案操作，在每轮中进行同时比较，以便快速获得一个最后结果而不需要额外的时钟信号。
根据本发明的第五方面，分集式接收机具有多个接收电路，每个接收电路如本发明的第三方面中所描述的一样引入一个数字解调器。比较由在这些数字解调器中的最大计数选择器所选择的最大计数，并选择由产生此最大的最大计数的数字解调器生成的接收数据作为输出数据。
本发明将利用结合附图的例子进行描述，附图中：
图1是本发明的数字解调器的第一实施例的方框图；
图2表示具有前置码的通信脉冲串；
图3是图1中的相位比较器的方框图；
图4是图3中所采用的双移动平均滤波器的方框图；
图5是表示相位比较器操作的时序图；
图6是图1中的相位存储器的方框图；
图7A、7B和7C是表示相位存储器操作的时序图；
图8是第一实施例中的频率偏移检测器的方框图；
图9表示相位平面中点的构象；
图10表示四相PSK(移相键控)调制系统中的相移；
图11表示载波频率偏移的效果；
图12表示前置码相位转变；
图13表示反向π/4相移之后的前置码相位转变；
图14表示图13中出现相位噪声的转变；
图15是第一实施例中的相位偏移检测器的方框图；
图16A和16B表示由图15中的直方图计算器获得的直方图的两个例子；
图17A和17B表示增强这些直方图的一种方法；
图18A和18B表示增强这些直方图的另一种方法；
图19表示载波相位偏移的效果；
图20表示相位偏移补偿的效果；
图21表示业务脉冲串；
图22是在本发明的数字解调器的第二个实施例中的频率偏移检测器的方框图；
图23是第二实施例中的相位偏移检测器的方框图；
图24表示相位平面中的同一象限中的相位偏移的变化；
图25表示从相位平面的一个象限到另一象限的相位偏移的变化；
图26是常规最大值选择器的方框图；
图27是本发明的最大值选择器的第一部分的方框图；
图28A表示图27中的比较器的输入和输出；
图28B表示图28A中的输出值；
图29是本发明的最大值选择器的第二部分的方框图；
图30是表示本发明的最大值选择器的第二部分的操作的表；
图31是表示具有前置码的通信脉冲串中的本发明的数字解调器的整体操作时序图；
图32是表示没有前置码的通信脉冲串中的本发明的数字解调器的整体操作时序图；和
图33是本发明的分集式接收机的一个实施例的方框图。
本发明的数字解调器的实施例将首先进行描述。这些实施例假定使用π/4漂移差分四相移相键控调制方案(通常称为π/4漂移QPSK)，其中根据表1偏码两比特值作为所发射的载波信号中的相移。每个比特对应为一个符号，所发射的数据由从一个符号到下一个符号的相位的相对差值表示。表1：
所发射的数据                      相移(弧度)
00                                   π/4
01                                  3π/4
10                                  -π/4
11                                 -3π/4
第一实施例也假定通信以脉冲串形式进行，并且至少一些这些脉冲串以前置码开始，在前置码中发射数据“100110011001...”用于时钟恢复。许多通信系统采用这种类型的前置码。在日本无线系统研究与发展中心的标准28中所描述的日本PHS系统即是一个例子。以这类前置码开始的脉冲串一般称为控制脉冲串或同步脉冲串。
图1表示第一实施的整体结构。新特征将在频率偏移补偿部分1和相位偏移补偿部分2中找到。
输入信号是经π/4漂移QPSK调制的载波信号，所调制的载波信号由相位比较器10接收并与由载波生成器11所生成的未调制载波信号相比较。此未调制载波信号具有与已调制的载波信号一样的标称频率，但不把频率或相位锁定到所调制的载波信号。因为此两载波信号的频率只是标称相等，所以通常在它们之间有称为载波频率偏移的微小差值。
相位比较器10生成表示与涉及未调制载波信号一样的已调制载波信号相位的瞬时相位信号X。此频率偏移补偿部分1旋转此相位一个补偿此载波频率偏移的数量。频率偏移补偿部分1包括存储瞬时相位信号的值的相位存储单元12、处理这些值以产生频率偏移补偿信号的频率偏移检测器13、和把此频率偏移补偿信号与此瞬时相位信号组合的加法器14，从而作为频率偏移校正器进行操作。
接下来，此瞬时相位信号在相位偏移补偿部分2中经历两次进一步的相位旋转。-π/4相位旋转器实施反向π/4弧度旋转。这使相位偏移检测器16能有效检测在已调制和未调制载波信号之间的相位偏移，并生成相位偏移补偿信号。然后，加法器17把此相位偏移补偿信号加到瞬时相位信号上以便使瞬时相位旋转进入一组已知的标称位置。此加法器17操作如同相位偏移校正器。
在这些相位旋转之后，提供此瞬时相位信号给数据判定电路18，此判定电路18确定由此瞬时相位信号表示的符号值，并输出这些符号值作为所接收的数据。
由相位比较器10输出的瞬时相位信号X也提供给差分相位计算器19和时钟恢复电路20。这些电路恢复具有等于已调制载波信号中的符号率的频率和等于此符号率倒数的时钟周期的时钟信号RC。所恢复的时钟信号RC提供给频率偏移补偿部分1、相位偏移补偿部分2、数据判定电路18和处理由数据判定电路18输出的数据的其他电路(看不见的)。
图2表示在控制脉冲串或同步脉冲串中由第一实施例接收的已调制载波信号的数据结构。如此的脉冲串例如包括一个31符号的前置码，此前置码随后跟着包含一个唯一字(uw)、一个标识符(ID)和其他数据的信息部分。此前置码包括上面提到的固定数据序列“100110011001...”的重复。
在接收控制或同步脉冲串中，第一实施例一般操作如下。在接收此前置码的同时，时钟恢复电路20使所恢复的时钟信号RC同步到已知的前置码数据码型。同步是经过一段时间才完成的，所以所恢复的时钟RC开始不稳定，但在前置码期间的一些点A锁定到同步并在此后保持稳定。相位存储单元12存储由相位比较器10在直到至少点A的间隔期间产生的瞬时相位信号X的所有值。
在靠近前置码末尾的点上，不是点A之前，频率偏移检测器13从相位存储单元12中读出数据。从点A之后的已知符号定时向后操作，频率偏移检测器13读出在等于所恢复的时钟周期的间隔中所存储的值。频率偏移检测器13因此即使在获得时钟同步之前接收的那些符号中，也获得在基本上是每个符号的中心提取的瞬时相位信号的样值。这是本发明的一个新特征。
通过处理从相位存储单元12中读出的样值数据，频率偏移检测器13确定在已调制与未调制载波信号之间的频率偏移，并且生成一个相应的频率偏移补偿信号。在前置码结束之后，加法器14开始把此频率偏移补偿信号加到此瞬时相位信号上。此加法器14与所恢复的时钟信号RC同步操作，在每个符号间隔中心每一时钟周期生成一个瞬时相位值。
在-π/4相位旋转器15中进一步旋转之后，如果忽略噪声和衰落效应，此瞬时相位信号接受四个等间隔的相位值。利用直方图分析，相位偏移检测器16检测这四个值与π/4、3π/4、-3π/4、和-π/4弧度的标称值之间的相位偏移，并给加法17器提供消除此相位偏移的一个相位偏移补偿信号。
数据判定电路18因此获得已精确补偿在已调制和未调制载波信号之间的频率与相位两者偏移的瞬时相位值，并能作出关于由每个瞬时相位值所表示的标称值的精确判决。通过解码连续的标称值之间的差值，数据判定电路18恢复所发射的符号数据。解码规则由表2给出。表2
值之间的差值                   解码的数据
0                              00
π/2                           01
π                             11
-π/2                          10
接下来，将给出电路结构的更详细的描述和第一实施例的几部分的操作。
图3表示相位比较器10和载波生成器11的一个优选电路结构。载波生成器11包括主振荡器30和1/m频率除法器31。由主振荡器30输出的主时钟信号提供给相位比较器10，并且必要时提供给其他电路。频率除法器31将此主时钟信号频率除以m以便产生未调制的载波信号。
相位比较器10包括一对异或门31和32、一个π/2相移器34、两个双移动平均滤波器35和36与一个极性逻辑电路37。
所调制的载波信号提供给两个异或门32和33。异或门32也从频率除法器31中接收未调制的载波信号，而异或门33从未调制的载波信号中接收由π/2相移器34生成的一个正交载波信号。异或门32与33进行它们相应的输入信号对的异或，并把此得到的异或信号提供给双移动平均滤波器35和36。由这些双移动平均滤波器35与36输出的双移动平均信号如下面描述的一样在极性逻辑电路37中组合以便产生瞬时相位信号X。
图4表示双移动平均滤波器35与36的一个优选电路结构。每个双移动平均滤波器包括一对(P+1)级移位寄存器40-1与40-2、一对逻辑电路41-1与41-2、一对可逆计数器42-1与42-2、一个加法器43、一个减法器、和一个输出寄存器45。P是适当的正整数。
图4中的双移动平均滤波器的操作可描述如下。来自图3中的相应异或门32或33的异或信号输入给移位寄存器40-1的第一级并且与主时钟信号同步地移位经过两个移位寄存器40-1和40-2，从移位寄存器40-1的第P级进入移位寄存器40-2。
可逆计数器42-1指示在异或信号的最新P比特值中的“1”的数量。逻辑电路41-1根据移入和移出这个P比特间隔中的值控制可逆计数器42-1，如果一个“1”移入并且一个“0”移出就控制此可逆计数器递增，如果一个“0”移入而一个“1”移出就递减，而且在移入和移出比特具有同一值时就保持计数器不变。可逆计数器42-1因此在最新P主时钟周期期间保持异或信号的移动总量。
逻辑电路41-2和可逆计数器42-2的操作类似。在可逆计数器42-2中的值表示只在最新P主时钟周期开始之前结束的P主时钟周期的间隔期间的移动总量。
输出寄存器45包含也在P主时钟周期的一个间隔期间的这些移动总量的一个移动总量。在每个主时钟周期上，可逆计数器42-1中的值加到此移动总量上，并减去在可逆计数器42-2中的值。在输出寄存器45中的可能值的范围从零到P2。除了比例因子外，移动总量与移动平均数相同，所以在输出寄存器35中的值表示一个双移动平均数：移动平均数的一个移动平均数。
如果未调制载波信号的频率是f，那么主时钟频率是mf，并且P主时钟周期的持续时间是P/mf。这个关系能用来选择给出所要的移动平均间隔的P值。
虽然已调制的和未调制的载波信号可能是模拟信号，但异或门32和33及所有后续电路的输出是数字信号。特别地，此瞬时相位信号是一个数字信号。
图5通过显示双移动平均滤波器35的输出47、双移动平均滤波器36的输出48和极性逻辑电路37的输出49来表示图3中的相位比较器10的操作。信号49是瞬时相位信号X。图5中的水平轴表示已调制的与未调制的载波信号的相位差值，垂直轴表示输出信号47、48和49在各自刻度上的相应值。
如果已调制的和未调制的载波信号相位相同，那么异或门32的输出总是“0”；如果已调制和未调制载波信号相位相差π度，那么异或门32的输出总是“1”，而如果相位差值在零到π之间，那么输出是“0”和“1”的混合，“1”的数量正比于相位差。移动平均滤波器35的输出信号47根据相位差值在零到P2之间线性地变化，移动平均滤波器36的输出是恒定的，但因为图3中的π/2相移器，此滤波器36向左移位π/2。
为了产生瞬时相位信号49，逻辑电路37给移动平均滤波器35的输出信号47加上一个标记比特，根据移动平均滤波器36的输出信号48是大于还是小于P2/2的中间值来使此标记为正或负。结果，瞬时相位信号49在2π间隔中(例如，在从π到3π间隔期间，或从3π到5π期间)，从-P2到+P2线性变化，并相对于未调制的载波信号表示已调制载波信号的标记相位。如图中所标注的，P2和-P2等效于相位角π和-π。
瞬时相位信号49或X也能被当作从零到2P2范围中的一个未标记值。另外，极性逻辑电路37可以通过去掉一个或多个最低有效位来舍入此瞬时相位信号X。在下面的描述中假定此瞬时相位信号X是作为6比特信号输出，表示整数值从0到63时相位角从0到2π弧度。因此相位角以π/32分辨率测量，当然本发明不限于这个特定的相位角分辨率。
接下来，将描述相位存储单元12的结构和操作。
参见图6，相位存储单元12包括一个随机存取存储器(RAM)12A、和控制存取RAM12A的一个存储控制器12B。RAM12A具有足够的容量来存储例如在前置码的25符号部分期间或必要时在整个前置码期间从相位比较器10中接收到的瞬时相位信号的所有值。
存储控制电路12B接收所恢复的时钟信号RC、一个相位取样时钟SC和一个时钟恢复定时信号TCR。此相位取样时钟SC由分频此主时钟频率而产生。允许单一频率划分，在此情况相位取样时钟与此主时钟相同。此时钟恢复定时信号TCR在前置码部分期间被确立，并保持在确立状态直到至少在点A上获得时钟同步为止。将省略产生此相位取样时钟和时钟恢复定时信号的电路的描述，因为这些类型的电路是公知的。
此相位取样时钟SC的频率fs是所恢复的取样时钟信号RC频率fr的整数倍，这个整数由字母K表示，因此
              fs＝K×fr
存储控制电路12B如图7A、7B和7C所示进行操作。符号t1、t2、t3和t4指定前置码中的控制脉冲串或同步脉冲串中的四个瞬间。
从图7A的时间t1到时间t3确立此时钟恢复定时信号TCR。图中，时间t1与前置码的起始重合，时间t3与点A之后所恢复的时钟信号RC的有效转换重合，相对应一个符号间隔的中心。从t1到t3的期间可以是固定的或变化的。从简单的立场出发，最好是固定的持续期间，能保证在固定期间内的同步。
存储控制电路12B产生与TCR一致的一个内部写入定时信号TW、和从时间t3到时间t4确立的一个内部读出定时信号TR。图中，时间t4与前置码末尾重合，但这不是必要条件；此读出定时信号TR可以在前置码结束之前或之后撤销(de-asserted)。瞬时相位信号数据X在确立TW的同时被写入，并在TR被确立的同时被读出。
如图7B所示的那样控制写入，图7B是图7A中从t1到t2的间隔的放大图。在确立写入定时信号TW的同时，存储控制电路12B发送一串地址信号(ADDR)给RAM12A；此地址值从零开始并且每个相位取样时钟SC周期递增一个地址。此存储控制电路12B也发送一个写入脉冲信号W给RAM12A，使得RAM12A在连续地址上存储瞬时相位信号X的连续值。字母n表示仅在图7A中的时间t3之前存储的一个值在其中的最后地址。
如图7C所示的那样控制读出，图7C是从时间t3到时间t4的间隔的第一部分的放大图。在确立读出定时信号TR的同时，存储控制电路12B确立使能从RAM12A输出的一个读出信号R，并生成一串地址值，此串地址值从n开始并在相位取样时钟SC的每个周期中递减K。RAM12A以存储在地址n、n-k、n-2k、n-3k、…上的瞬时相位信号值的输出进行响应。这些值表示在前置码中的一个字符间隔(1/fr的间隔，等于所恢复的时钟周期)上的瞬时相位信号X的值。以时间的反序读出这些值。
能以这种方式读出的值的数量依据前置码中的时间t3的位置而定，但不必要在前置码中对每个符号都读出一个瞬时相位值。存储控制电路12B最好读出固定数量的符号值，例如31个前置码符号的25个符号值。
通过与具有比所恢复的时钟RC频率高K倍频率的相位取样时钟SC同步地读出样值，存储控制电路12B能及时从RAM12A中读出所有必要的瞬时相位值以便频率差值检测器13检测至前置码末尾或紧靠其后的载波频率偏移。
接下来将描述频率偏移检测器13的详细结构和操作。
如上所指出的，频率偏移检测器13接收以时间反序从RAM12A中读出的瞬时相位信号值。但为清楚起见，将首先描述频率偏移检测器13以正常(正向)时间顺序接收这些值，然后将描述为适应此反向顺序所作的修改。
参见图8，频差检测器13包括一对6比特加法器50与51、一个1符号延迟电路52、一个5比特减法器53、一个极性反向电路54、一个前置码平均器55和另一个6比特加法器56。所有这些电路除了加法器56外部与相位取样时钟SC同步进行操作，而加法器56与所恢复的时钟RC同步操作。此相位取样时钟信号SC的周期将由字母u表示，并且从RAM12A中读出的瞬时相位数据将由X(u)表示。
6比特加法器50、51和56执行模64运算(因为26＝64)，而5比特减法器53进行模32运算(25＝32)。前置码平均器55最好进行更高精度运算，诸如10比特运算，前置码平均器仅在从RAM12A中读出数据的同时进行运算操作，如由读出定时信号TR所表示的那样。
加法器51操作如同一个累加器，其输出开始为零，并在每个时钟周期以等效于-π/4弧度的-8固定递减量递减。因为在本说明书中忽略时间轴的反向，但暂假定加法器51的输出每个时钟周期递增8(等效于π/4弧度)而不是递减。加法器50把加法器51的输出加到从RAM12A读出的瞬时相位值X(u)，从而把8的连续倍数加到X(u)，并在上面暂时假定条件下产生等于X(u)+8u(模64)的值X′(u)。
1字符延迟电路52为一个相位取样时钟周期存储每个X′(u)值并且输出所存储的值。5比特减法器53得到加法器50的输出与此1字符延迟电路52输出之间的差值，从而获得下面数量DLY(u)：
DLY(u)＝[X’(u)-X’(u-1)]mod32
通过忽略6比特值X′(u)和X′(u-1)的最高有效位进行模(mod)运算。下面描述的其他模运算也是通过忽略适当数量的最高有效位类似地完成的。DLY(u)当作5比特二的补码，即是从-16到+15的一个整数。从RAM12A中读出25个值(u＝0至24)，并获得24个DLY(u)值(u＝1至24)。
极性反向电路54从零中减去DLY(u)，从而获得等于-DLY(u)的值FDF(u)。前置码平均器55找出24个FDF(u)值的平均值FDFav，并把这个平均值FDFav减至一个5比特整数值(一个模32值)
FDFav＝[FDF(1)+FDF(2)+…+FDF(24)]/24 mod 32
一旦计算完FDFav，就将其作为一个常数值输出至6位加法器56，后者与所恢复的时钟信号RC同步输出频率偏移补偿信号。字母t表示该所恢复的时钟信号RC的连续周期，并将频率偏移补偿信号表示为AFC(t)。在所恢复的时钟信号RC的每个时钟周期，加法器将FDFav加到频率偏移补偿信号的前一值AFC(t-1)上以获得下列新的值：
AFC(t)＝[AFC(t-1)+FDFav]mod 64
在前置码结束之后，图1中的加法器14在所恢复的时钟信号RC的每个周期上把AFC(t)加到瞬时相位信号X(t)，从而进行下面运算：
X(t)＜--[X(t)+AFC(t)]mod 64
因为AFC(t)以每符号FDFav的速率变化，所以此运算以每符号FDFav的固定速率旋转相位，从而补偿载波频率偏移。
下面将结合图9至14说明频率偏移检测器13的操作。
参见图9，在每个符号间隔中心上，瞬时相位信号标称具有8个值之一，其可用在相位平面的一个单元园上的等间隔点的构象来表示。此平面中的I和Q轴是同相和正交轴，分别对应由图3中的异或门32与33接收的未调制载波信号的相位校准。因为已调制和未调制载波信号不同步，所以此8点构象相对于I和Q轴能具有任意取向。
符号值进行差分地表示，因为根据表1中给出的方案，从一个符号到下一符号的瞬时相位变化。图10表示此方案。符号‘01’由3π/4相位偏移表示，而‘10’由-π/4相移表示。
当在已调制和未调制载波信号之间有一频率偏移时，图9和10中所示的点的构象如图11中所示那样旋转，根据已调制载波信号是具有比未调制载波信号更高还是更低频率决定旋转是顺时针或逆时针方向。根据瞬时相位信号X(t)的6比特值在图11中的轴上显示从零到63的值。
除了因为载波频率偏移而旋转之外，也有因为通信信道中的相位噪声而引起的随机起伏。
图12表示没有频率偏移或相位噪声时由前置码码型‘100110011001...’产生的相位偏移。瞬时相位信号X(t)和从RAM12A中读出的数据X(u)循环通过固定相位构象的所有8个点。
图13表示把等效于π/4的连续倍数的连续8的倍数加在前置码中的X(u)上的结果。X(u)中对应“10”的-π/4的相位偏移在X′(u)中变成零相移，而对应‘01’的X(u)中的3π/4相位变化在X′(u)中变为π的相位变化。因此，X′(u)只在相隔π弧度的两个值之间前后往复，如同在二进制相移键控(BPSK)一样。在本实施例中，如没有频偏和相位噪声，X′(u)和X′(u-1)不是数字上恒等就是相差32。当由5比特减法器53计算它们的差值DLY(u)模32时，其结果标称是零，任何与零的差异是因为频偏或相位噪声。
因为频偏补偿信号AFC(t)的目的是消除这样的差异，所以极性反向电路54把此差值的符号取反。因相位噪声是随机的，打算在前置码平均器55的输出中平均达到零，所以FDFav实际上具有校正幅度以补偿因载波频率偏移而引起的旋转。
如图12和13所示，通过把X(u)变成X′(u)，频偏检测器13把瞬时相位值的数量从8减少到2。其优点如下。
图14表示除了频偏外还有相位噪声的示例。D′(u-1)和D′(u)表示频偏和相位噪声的组合，引起加法器50的输出值X′(u-1)和X′(u)与标称值X0′(u-1)和X0′(u)不同。DLY(u)值计算如下：
DLY(u)＝[X′(u)-X′(u-1)]mod 32
      ＝{[X0′(u)+D(u)]-[X0′(u-1)+D(u-1)]}mod 32
      ＝{[X0′(u)-X0′(u-1)]+[D(u)-D(u-1)]}mod 32
      ＝{0+[D(u)-D(u-1)]}mod 32
      ＝[D(u)-D(u-1)]mod 32
因为DLY(u)从-16至+15中取值，如果
|D(u)-D(u-1)|＜16那上面的计算将正确地执行。
如果载波频偏和相位噪声在DLY(u)值上的组合结果的绝对幅度小于等效于π/2弧度的16，那么前置码平均器55将相应接收正确输入。载波频偏标称是小的，所以这个16值大部分是相位噪声容限。
在前置码之后，X′(u)不限为图13所示的两个点，并且能随表示任意数据的0、16、32和48标称频偏而变化。如果从这些任意数据中检测出频偏，必须模16而不是模32来计算DLY(u)，并且将由下面更严格的不等式限制此相位噪声容限：
|D(u)-D(u-1)|＜8
如果不转换到X′(u)而直接从X(u)中检测出频偏，那么因为X(u)以8的标称倍数变化，所以必须模8计算DLY(u)，并且相位噪声容限甚至将更加严格地限制为下面不等式所示的：
|D(u)-D(u-1)|＜4
模32计算提供两倍于模16计算的相位噪声容限，并提供四倍于模8计算的相位噪声容限。把X(u)转换到X′(u)，并限制前置码平均器55的操作到前置码，从而在载波频偏检测中提供有效增加的抗相位噪声度。
上面描述忽略了值X(u)是以反序从RAM12A中读出的事实。为了允许时间轴的这个反向，到加法器51的固定输入是-8，如图所示(等效于56模64或-π/4弧度)，并省略极性反向电路54。另外，可以保留极性反向电路54，如果如下计算DLY(u)值：
DLY(u)＝[X′(u-1)-X′(u)]mod 32
接下来将描述相位偏移补偿部分2的详细结构和操作。
-π/4相位旋转器15包括一对类似图8中的加法器50与51的加法器，用于把-8(-π/4弧度)的连续倍数加到加法器14的输出上。由-π/4相位旋转器15输出的结果瞬时相位信号将表示为REVSFT(t)。
REVSFT(t)标称地取相隔π/2弧度的四个等间隔相位值。因为已除去了载波频偏影响，所以这四个值在I-Q相位平面上基本上保持不变，但由于已调制与未调制载波信号之间的相位偏移，这四个值还可以相对于I和Q轴位于任何位置。相位偏移补偿部分2的功能是通过旋转REVSFT(t)可进行相干检测，因此取等效于π/4、3π/4、-3π/4和-π/4弧度的标称值。
参看图15，相位偏移检测器16包括模计算器70、一个间隔控制电路71、一个时钟分配器72、一个直方图计算器73、一个直方图增强器74、一个最大值计数选择器75、一个6比特减法器76和一个16符号延迟电路77。加法器17把6比特减法器76和16符号延迟电路77的输出相加。
模计算器70计算REVSFT(t)模16(等效于π/2弧度)的值，并把结果值提供给时钟分配器72，实际上，模计算器70把I-Q相位平面的四个象限缩在从0到π/2的单个象限上。模计算器70的输出是以PA(t)表示的一个4比特信号。
间隔控制电路71接收所恢复的时钟信号RC、提供RC到时钟分配器72、把RC频率除以16生成一个间隔时钟信号τ、并把τ提供给直方图处理电路73与74、最大值计数选择器75和6比特减法器76。
直方图计算器73包括16个4比特计数器73-0至73-15，用于计数PA(t)能确定的16个值(0至15)的每一个的出现。这些计数器在16个符号的间隔上由间隔时钟信号τ的输入复位至0。
如果PA(t)的当前值是d，时钟分配器72就发送所恢复的时钟信号RC至计数器73-d，使计数器73-d递增。保持在计数器73-d中的数值(值d出现的次数)将在下面以PH(d)表示。
在15个所恢复的时钟周期之后，构成直方图计算器73的计数器指示在这15个周期期间PA(t)值的分配。因此，直方图计算器73保持图16A和16B所示的类型的出现次数数据。图16A表示具有唯一最大计数的直方图，而图16B的直方图具有两个相等的最大计数。
直方图增强器7 4通过用几个相邻值的出现计数的加权和代替每个计数来修改出现计数值。这些加权和可取比计数数据PW(d)自身更宽范围的值，因此减少两个或更多相等最大计数的可能性。在本实施例中，所加权的和是以转换的值为中心的7个值的出现计数的总和。一般必须使用至少三个相邻值的计数。可采用相等或不等的加权，下面将给出两种类型的加权例子。由直方图增强器74输出的增强的计数值将用PW(d)d＝0，…，15)表示。
由下面等式给出具有连续二次加权的一个不等加权方案：PW(d)＝8×pH(d)
       +4×[pH(d-1)+pH(d+1)]
       +2×[pH(d-2)+pH(d+2)]
       +1×[pH(d-3)+pH(d+3)]
因为d从0变到15，如果d-n＜0，那么用d-n+16代替d-n，并且如果15＜d+n，那么用d+n-16代替d+n(其中n是1，2，或3)。
这个不等加权增强把图16A和16B的直方图分别转换为图17A和17B所示的直方图。图17A和17B中的直方图都具有唯一的最大值。
由下面等式给出一个相等加权方案：
PW(d)＝pH(d)
     +[pH(d-1)+pH(d+1)]
     +[pH(d-2)+pH(d+2)]
     +[pH(d-3)+pH(d+3)]
这个相等加权增强把图16A和16B的直方图分别转换为图18A和18B中的直方图，图18A和18B的直方图也具有唯一最大值。
上面给出的加权方案仅是许多可能的例子中的两个示例，本发明不限于任何一个特别的方案。
甚至在直方图增强之后，可能保留两个或更多的相等最大计数，但这样的束缚如下面所述在最大值计数选择器75中得到解决。
例如，直方图增强器74包括16个7位运算电路，用于同时完成有关所有16个直方图值的上面的增强操作。
最大值计数选择器75在由直方图增强器74输出的已增强的计数PW(d)之中找出一个具有最大计数的值，并把以dmax(τ)表示的这个值提供给6比特减法器76。在组成一个τ周期的16个所恢复的时钟周期的最后一个周期期间获得dmax(τ)值。
6比特减法器76在每个τ周期的最后锁定这APS(τ)值并在接下来的τ周期期间输出等效于π/4弧度的相位偏移补偿信号APS(τ)减去由最大值计数选择器75所选择的值作为具有最大出现计数值。因为π/4等效于8，所以如下计算APS(τ)：
APS(τ)＝[8-dmax(τ)]mod 16
16符号延迟电路77延迟瞬时相位信号REVSFT(t)以补偿直方图处理延迟。例如，延迟电路77是一个16级移位寄存器。(为简单起见，图1中省略延迟电路77。)
加法器17是一个6比特加法器，用于把APS(τ)加到所延迟的瞬时相位信号REVSFT(t)上，从而在16个RC时钟周期期间旋转此瞬时相位信号一个数值，此数值从那些同样的时钟周期期间所构成的直方图中确定。计算加法器17输出的值APSO(t)如下：
APSO(t)＝[REVSFT(t)+APS(τ)]mod 64
图19和20表示相位偏移补偿部分2的操作。REVSFT(t)信号的值群集在图19中所示的四个位置，形成一个以任意角θ与I和Q轴倾斜的正方形。在加法器17中把APS(τ)加到REVSFT(t)上使REVSFT(t)旋转这个角度θ，所以所旋转的信号APSO(t)群集在图20中所示的等效于π/4、3π/4、-3π/4和-π/4的四个值附近。
数据判定电路18因此能够首先把瞬时相位信号APSO(t)值分配给图20中的四个点的最近点，然后差分地解码每个表2有这些点之间的转换。因为这四个点是位于它们各自象限中心，所以数据判定电路18只得确定每个APSO(t)值所属的象限，如同由APSO(t)的最高有效两位所表示的，并解码在象限之间移位。
与常规平均方法相反，找出相位偏移的直方图方法的一个优点是能由一些外围值明显扰乱一个平均数，诸如可能由随机相位噪声引起。然而，相位偏移检测器16找出具有最大直方图计数值并且忽略与最大值计数值相隔很远的值，因此相位偏移检测器16具有高度的抗噪声度。
通过检测在前置码期间的载波频率和检测所有时刻的相位偏移，第一实施例能精确检测载波频偏、跟踪相位偏移中的变化、和产生一个精确与灵敏地解调数据信号而不管相位噪声的存在。但在两个方面仍有改善的余地。
一个方面是：在前置码期间一般不完全精确地检测载波频率，并且在任何情况中，在发射机和接收机上的振荡器的频率漂移可能引起载波频率偏移随时间而变化。结果，由频率偏移补偿部分1输出的瞬时相位信号可能仍趋向于在相位平面上的一个方向或另一方向慢慢地旋转。
这方面的改善对于仅在通信开始或仅在偶尔间隔上采用长前置码的系统尤为必要。例如，移动通信系统时常把分配的频谱划分成用于起始通信的控制信道和用于发送构成通信的实际消息数据的业务信道。控制脉冲串包含一个长前置码，但业务脉冲串一般不含长脉冲串。
图21表示在一个典型时分系统的业务信道中的一个通信脉冲串的例子。具有约583us持续时间的帧被划分成64个符号时隙分配给不同的通信站。PSA和PSB表示在这些时隙中的一个时隙的开始和末尾处的载波相位偏移。每个时隙是完全组成或几乎完全组成消息数据的一个信息部分。最多只提供一些前置码符号，这对于载波频偏的检测是不够的。第一实施例在下面称为业务脉冲串的这类脉冲串期间调整相位偏移补偿信号，但不能调整频率偏移补偿信号。
要求改善的另一方面是有关载波相位偏移的检测。因为在计算相位直方图时，相位平面的四个象限群集在一个象限上，所以导致模糊：不知道相位偏移属于哪个象限中。第一实施例通过任意地把相位偏移放置在第一象限中来解决这个模糊问题。只要真实相位偏移保持在同一象限中就令人满意，但如果相位偏移从一象限移动到另一象限，相位偏移补偿部分将在相位偏移越过一个象限边界时应用不正确的校正而引起数据差错。具有约583us持续时间的帧被划分成64个符号时隙分配给不同的通信站。PSA和PSB表示在这些时隙中的一个时隙的开始和末尾处的载波相位偏移。每个时隙是完全组成或几乎完全组成消息数据的一个信息部分。最多只提供一些前置码符号，这对于载波频偏的检测是不够的。第一实施例在下面称为业务脉冲串的这类脉冲串期间调整相位偏移补偿信号，但不能调整频率偏移补偿信号。
要求改善的另一方面是有关载波相位偏移的检测。因为在计算相位直方图时，相位平面的四个象限群集在一个象限上，所以导致模糊：不知道相位偏移属于哪个象限中。第一实施例通过任意地把相位偏移放置在第一象限中来解决这个模糊问题。只要真实相位偏移保持在同一象限中就令人满意，但如果相位偏移从一象限移动到另一象限，相位偏移补偿部分将在相位偏移越过一个象限边界时应用不正确的校正而引起数据差错。
第二实施例具有图1中所示的总的结构，除了由相位偏移检测器16发现的相位偏移反馈到频率偏移检测器13之外。频率偏移检测器13和相位偏移检测器16的内部结构也与第一实施例不同。
图22表示第二实施例中的频率偏移检测器13的结构，对于相同的部件使用图8中相同的标号。叙述将只涉及新的部件，它们是一个减法器60、一个极性反向电路61，一个移动平均电路62和一对加法器63和64。加法器63与64代替第一实施例的频率偏移检测器13中的加法器56。
减法器60接收在图21中所示的那类型的64符号串的开头与结尾由相位偏移检测器16检测的载波相位偏移PSA及PSB，并且计算它们的差。如果字母T表示每个符号串递增一次的符号串时钟信号，则减法器60得到以下的差PSD(T)：
PSD(T)＝[PSB(T)-PSA(T)]mod64在图中符号串时钟也以BC表示。
由于目的是要抵消该差PSD(T)，所以极性反向电路61反向该输入信号PSD(T)的极性，并将反向的信号-PSD(T)提供给移动平均电路62。移动平均电路有8个寄存器，用于保持-PSD(T)的8个连续值，还有运算和逻辑电路，它们从这8个值计算每个符号移动平均值FDD(T)。在第一业务符号串的开头，8个寄存器复位为0。在该8个业务符号串之后得到第一个每个符号移动平均值FDD(T)，此后在每个业务符号串得到一个新的FDD(T)的值。由于每个符号串包括64个符号，通过除以512(64×8＝512)计算8个符号串上的每个符号的平均值如下：
FDD(T)＝-[PSD(T)+PSD(T-1)+…+PSD(T-7)]/512
加法器63作为一个累加器工作，其输出AFCA(T)每个符号串时钟周期以上述值FDD(T)调节一次。加法器63在关于相位存储读出定时信号TR给出的定时被初始化为从前置码平均器55所提供的值FDFav。在第八个业务串和每个后继业务串，加法器63执行以下计算：
AFCA(T)＝[AFCA(T-1)+FDD(T)]mod 64
加法器64也作为一个累加器工作，在每个恢复的时钟(RC)周期其输出AFC(t)递增AFCA(T)。
加法器64执行以下计算：
AFC(t)＝[AFC(t-1)+AFCA(T)]mod 64
接着叙述第二实施例中的频偏检测器13的操作原理。
如果由前置码平均器56检测的值FDFav不代表准确的载波频偏，则图19中的角度θ不保持恒定，而将随时间增加或减少。相位偏移的变化以Δθ(t)表示，它通过下式与残余载波频偏Δf有关，式中C是常数。
Δθ(t)＝C·Δf·t
这个式子表示残余载波频率偏移可从Δθ(t)的值得到。
数量FDD(T)相应于残余载波频偏。通过将这个量加到FDFav，第二实施例的频偏检测器13能够进行精确的载波偏移校正，即使FDFav的原始计算不完全精确，和即使载频偏移随时变化。
顺便说说，虽然第二实施例假定FDFav是从存储在相位存储单元12中的瞬时相位数据中计算的，正如在第一实施例中那样，但第二实施例中的频偏检测器13也可应用于没有相位存储单元的数字解调器中。例如，在不用控制或同步符号串的通信系统中，AFCA(T)可初始化为0，或为某个其它的预定偏移值，然后在从相位偏移补偿部分2反馈的信息的基础上进行调节。
下面叙述第二实施例中的相位偏移检测器16。
图23表示相位偏移检测器16的结构，对于等同的单元使用与图15中一样的标号。图15和23之间的差别是第一实施例的6比特减法器76已被一个减法器78、一个象限选择器79和一个6比特加法器80所代替，这些单元构成一个运算电路81。
减法器78计算从一个十六符号周期(一个τ周期)到下一个周期在由最大计数选择器75输出的相位偏移dmax(τ)中的变化dd(τ)，如下：
dd(τ)＝[dmax(τ)-dmax(τ-1)]mod 32
象限选择器79接收dmax(τ)和dd(τ)，并且根据后者修改前者产生一个内部值d′max(τ)，计算如下：
如果|dd(τ)|＜8，
则d′max(τ)＝dmax(τ)。
如果|dd(τ)|≥8和8≤dmax(τ-1)＜16
则d′max(τ)＝dmax(τ)+16
如果|dd(τ)|≥8和0≤dmax(τ-1)＜8
则d′max(τ)＝dmax(τ)-16
dmax(τ)的初始值为8。在获得d′max(τ)之后，象限选择器79计算并输出以下值dd′(τ)：
dd′(τ)＝[dmax(τ-1)-d′max(τ)]mod64
加法器80作为一个累加器工作，将相连的dd′(τ)值加到初始的零值产生提供到加法器17的相位偏移补偿信号APS(τ)。因此，
APS(τ)＝[APS(τ-1)+dd′(τ)]mod 64
第二实施例中的相位偏移检测器16的操作将对照图24和25进行叙述。直方图(histogram)操作与第一实施例一样，因此省去不再叙述。假定τ值从0开始，而dmax(τ)的第一值是在τ＝1时从最大计数选择器75中得到的。在开始，dmax(0)＝8和APS(0)＝0。还假定dmax(1)具有一个正值(从1至15)，所以dd(1)＜8和d′max(1)等于dmax(1)。然后计算APS(1)如下：
APS(1)＝[APS(o)+dd′(1)]mod 64
      ＝O+[dmax(0)-d′max(1)]mod 64
      ＝O+[8-dmax(1)]mod 64
得到的APS(1)的值与第一实施例中相同。此后，只要dmax(τ)与dmax(τ-1)之差小于8，如图24中所示的，d′max(τ)与dmax(τ)是相同的，dd′(τ)与dd(τ)是相同的，APS(τ)将被调节等于dmax(τ)与dmax(τ-1)之差的一个量，和APS(τ)继续与第一实施例相符。
图24中的区域A和B由条件8≤dmax(τ)＜16和0≤dmax(τ)＜8定义。因为只有从0至15的值是在直方图处理中计数的，所以dmax(τ)被限制在区域A和B。虽然dmax(τ)与dmax(τ-1)之差仍然小于8，dmax(τ)可在区域A或B内移动或者在区域A与B之间移动，而无需改变计算APS(τ)的方法。
但是，如果dmax(τ)与dmax(τ-1)相差8或更大，则在计算中dmax(τ)以值d′max(τ)代替，d′max(τ)与dmax(τ-1)相差8或更小，图25表示条件|dd(τ)|≥8和8≤dmax(τ-1)＜16是真的情况，使得d′max(τ)等于dmax(τ)+16。在这种情况下，很可能实际的相位偏移与从dmax(τ-1)到dmax(τ)的大的页时针跳动相比进行从dmax(τ-1)到d′max(τ)的小的反时针偏移。在计算直方图时，明显大的顺时针移动很可能是四个象限压缩到一个象限的产物。
由于dd′(τ)是从d′max(τ)中计算的，所以在这种情况的加法器80中附加的dd′(τ)以d′max(τ)与dmax(τ-1)之间的小差值而不是以dmax(τ)与dmax(τ-1)之间的大差值调节相位偏移补偿信号APS(τ)。即，第二实施例将真实的相位偏移看成是已反时针移动到相邻的象限中。
如果dmax(τ)是在区域B中而不是在区域A中，则当dmax(τ)与dmax(τ-1)之差为8或更大时，d′max(τ)等于dmax(τ)-16，而且真实的相位偏移被看成是已顺时针移动入下一个相邻象限。在任一种情况下，选择移动的方向以使相位偏移补偿信号APS(τ)的变化绝对值大小为最小。第二实施例通过假定相位偏移总是以8(等效于π/4弧度)或更小的步长变化来解决有关相位偏移所属的象限不明确的问题。
如果出现相位偏移的实际变化超过π/4弧度，则信号破坏(disruption)如此之大，以致即使以适当的相位补偿，也几乎没有恢复正确数据的机会。相位偏移的变化不超过每个符号串π/4弧度的假设几乎没有产生额外数据差错的危险。
如果dmax(1)等于0，则d′max(1)为16，dd′(1)变为-8而不是+8，而且APS(1)变为0而不是16。这只在由相位偏移补偿信号占用的初始象限中产生一个差，而不在相位偏移补偿值的随后的变化中产生差值。
运算电路81的整个操作可概括如下：
APS(τ)＝[E-dmax(τ)]mod 64
      E＝8，24，40或56
|APS(τ)-APS(τ-1)|≤8
在第一实施例中，从固定的标称值8减去dmax(τ)，但在第二实施例中，从相差16(等效于π/2弧度)的倍数的四个额定值的所选的一个值减去dmax(τ)，其中进行的选择使得相位偏移补偿信号APS(τ)的连续值不会相差大于8(等效于π/4弧度)。
如上所述的，即使在相位偏移越过象限边界时，第二实施例可正确地跟踪相位偏移的变化。由于相位偏移APS(τ)反馈给频偏检测器13，用于调节频偏补偿信号，改善了相位和频率偏移补偿的精度。因此检测和补偿频偏的功能由频偏检测器13和相位偏移检测器16共用。
接着叙述在前面的两个实施例中采用的最大计数选择器75。为了比较起见，首先叙述常规的最大值选择器。
参见图26，常规最大值选择器有N个输入源，在这些输入源接收N个数字值。在本数字解调器的意义上讲，这些输入源接收由直方图增强器74产生的增强的直方图计数。为响应源号码(SOURCE NO.)选择信号，选择器90又选择这些输入源，并提供所选的值B给比较器91。比较器91比较B与存储在最大值寄存器(MAX REG)92中的当前最大值A。值A开始时为0，但在A＜B时，A以值B代替。此外，当A＜B时，比较器91发送一个写脉冲信号到通过存储该当前源号码进行响应的源寄存器93，在已经选择了所有源之后，源寄存器93保持从其接收到最大值的一个输入源的源号码。
常规最大值选择器的一个问题是：当有许多输入源时，获得最后结果要花费时间的。在目前的数字解调器中，另一个问题是比较需要与具有比恢复的时钟信号高的一个频率的专门时钟信号同步进行。
新的最大计数选择器75包括一个比较部分和一个结果输出部分。图27表示该比较部分，它包括比较器111至141，根据四轮单淘汰赛的方案组织比较。每个比较器接收一对输入值A和B，和产生等于A或B的输出信号C以及指示哪个输入值变为该输出值的结果信号AGBN。在第一轮中8个比较器111至118接收增强的直方图计数PW(0)至PW(15)，这时它们表示PWo至PWF。在第二轮四个比较器121至124接收第一轮比较器的C输出值。在第三轮的两个比较器131和132接收第二轮比较器的C输出值。第四轮比较器141接收第三轮比较器的C输出值。在图中从不同比较器来的结果信号给予从AGBN01至AGBNZ不同的表示。
图28A表示比较器111，…，141的输入和输出。A、B和C是7比特的值，而AGBN是一比特信号。图28B描述这些比较器的操作，表示C等于A和B的较大值，当A＞B时AGBN等于“0”，和当A≤B时AGBN等于“1”。
从图27、28A和28B可看出，所有输入值的最大值在所有四轮比较中继续存在，在每轮中由一个比较器输出。特别是比较器141的C输出是这个最大的输入值，等于上述实施例表示式中的PW[dmax(τ)]。
如果本发明的数字解调器中的增强的直方图有两个相同的最大计数值，则采用图27中较低位置的值自动地解决该限制。例如如果PWE和PWF相等，则结果信号AGBNEF将指示在比较器111中PWF赢得比较。
图29表示结果输出部分，它包括11个一比特选择器电路，该电路处理由图27中该比较器输出的结果信号。每个选择器电路包括一个或(OR)门和一对与(AND)门，如图所示那样互连。
结果输出部分从每轮中选择一个结果信号。AGBNZ是第四轮的唯一结果信号，所以它是自动地选择的。其它的结果信号是在接连各轮中的结果信号的基础上选择的。当第四轮结果信号AGBNZ是“1”时，选择器电路200选择第三轮的结果信号AGBNY1，而当AGBNZ为“0”时选择AGBNY0。根据第三轮和第四轮结果信号AGBNZ、AGBNY1和AGBNY0的值，选择器电路201、202和203选择第二轮结果信号AGBNX3、AGBNX2、AGBNX1和AGBNX0之一。选择器电路204至210类似地在第二轮、第三轮和第四轮结果信号的基础上选择第一轮的结果信号。
AGBNZ和选择器200、201及204的输出组合为4比特的值dmax(τ)，指示PWO至PWF的哪一个是最大的。AGBNZ变为最高有效位(比特3)。选择器200的输出变为第二位(比特2)。选择器201的输出变为第三位(比特1)。选择器204的输出变为最低有效位(比特0)。
图30示出结果输出电路的工作。例如，如果PWO是最大的输入值，则dMAX(τ)具有通过组合AGBN01、AGBNX0、AGBNYO和AGBNZ得到的值″0000″。这些是由图27中的四个使PWO与其它值比较的比较器118、124、132和141输出的结果信号。类似地，如果PW9是最大的输入值，则dMAX(τ)具有通过组合由图27中的比较器114、122、131和141输出的结果信号AGBN89、AGBNX2、AGBNY1和AGBNZ得到的值″1001″，这些比较器是使PW9与其它值比较。在单淘汰赛中，输出结果是通过回溯比赛中获胜输入的过程和组装指示被获胜输入打败的对方是来自较高编号还是来自较低编号的输入源位而得到的。
图27和29中的比较和选择都是在恢复的取样时钟的一个时钟周期中进行的。一旦增强直方图计数PWO到PWF是可用的，则最大计数选择器75的操作在图27中从左波动到右，和在图29中从左波动到右，无需附加的时钟信号。不管输入值的数量如何，得到的最后结果dmax(τ)基本上无延迟。这是由于在图27中进行同时的比较和由于由图29中结果输出电路组装该结果的方法，无需在寄存器中存储源的数量或重写寄存器内容。
图27至30中所示的电路可用作在要求从多个输入值中快速识别最大值的各种应用中的通用最大值选择器。最大值选择器的输出可以是该最大值本身，作为图27中比较器141的C输出所得到的，或者由图29中该电路输出的、识别最大值的源的信息，或者这个信息和该最大值二者。
在图31和32中示出发明的数字解调器的第一和第二实施例二者的整个操作。图31表示在控制信道中的操作，在这里前置码后接控制信息。图32表示在业务信道中的后续操作，在这里只存在消息信息。水平轴表示时间，垂直轴上表示信号值。
在前置码期间，在相连的符号间隔上，从相位比较器10输出的瞬时相位信号X(t)在八个相位值中循环，如图12中所示的。由于衰落效应，已调制的和未调制的载波信号之间的频率和相位偏移，以及在传输信道中的随机噪声，所以这八个值的构象是不稳定的。图31表示一个强载波频偏的效果，使得X(t)的八个值稳定地和快速地向下偏移。
在由延迟计算器19进行差分检测之后，瞬时相位信号提供给时钟恢复电路20，该时钟恢复电路20输出恢复的时钟信号RC。在RC已稳定之后，频偏检测器13开始输出频偏补偿信号AFC(t)。在前面的叙述中输出AFC(t)在前置码结束之后开始，但是在图31中，在前置码结束之前一点开始输出AFC(t)。准确的定时取决于何时取得时钟同步。AFC(t)的值相当准确，因为它在恢复时钟已稳定之后从相位存储单元12读出的前置码数据中得到的值FDFav开始。
通过加上X(t)和AFC(t)，加法器14消除了大多数频偏的影响，但是仍存在小的残留频偏。即使在前置码结束之后，图31中X(t)+AFC(t)的八个值继续向下漂移，虽然是以大大减小的速率漂移。
通过旋转X(t)+AFC(t)每个符号-π/4，-π/4相位旋转器15将相位构象中值的数量从8减至4。在前置码期间，只出现其中的两个值，如图13所示的。-π/4相位旋转器15的输出是图31中的REVSFT(t)信号。由于残留的频偏的原因，REVSFT(t)也继续向下漂移。
相位偏移检测器16从REVSFT(t)中产生一个相位偏移补偿信号APS(τ)，该补偿信号APS(τ)在8个符号的间隔被更新并且加到REVSFT(t)产生APSO(t)。在图31中，APS(τ)的逐渐增加抵消了REVSFT(t)向下漂移，使得它们的和APSO(t)稳定在四个额定值π/4，3π/4，-3π/4和-π/4上，如在图31下部所示的。
在控制信道中初始通信完成之后，接收机转移到业务信道并开始接收消息数据。数字解调器的工作以相同的方式继续进行，如在图32中所示的。附加的AFC(t)抵消了X(t)的8个值中的大部分漂移，这些值在REVSFT(t)中减至4个值。附加的APS(τ)基本上抵消所有的剩余漂移。
图32中所示的AFC(t)信号以每个符号FDFav的恒定速率变化，但是在第二实施例中，这个速率可在相位偏移变化的基础上进行调节以便减少残留频偏和跟踪频偏的变化。
如图31和32所示的，相位偏移补偿信号APS(τ)的精度对于提供给数据判定电路18的值的精度具有最后的确定影响。本发明中采用的增强的直方图处理能够产生一个精确的相位偏移补偿信号，该补偿信号不轻易被相位噪声干扰。第二实施例中的适应性使得相位偏移检测器16能够成功地起作用，即使在相位偏移越过相位平面中的象限边界时。
数据判定电路18用于检测四个固定值(π/4，3π/4，-3π/4和-π/4)的相干检测方案已具有改善接收灵敏度几个分贝的能力。上述检测频偏和相位偏移的改进方法提供另一个改善，可能通信的距离相应地增加了。
通过在相位存储单元12中存储前置码样值，发明的数字解调器使得该前置码不仅用于时钟同步(其原来的目的)，而且用于频偏的精确检测，因而最大地利用已知的前置码数据码型。结果是大大地增加相位噪声容限，使得通信能够迅速和可靠地建立，即使在噪声环境中。
发明的数字解调器很适合于大规模集成。发明的最大计数选择器75特别提供获得最大值的有效手段，无需产生额外的时钟信号。
接着叙述发明的分集接收机的一个实施例。
参见图33，这个实施例是双分集接收机，具有以一定距离分开的两个天线301和302、两个频率处理级303和304、两个相位处理级305和306、以及两个数据判定级308，形成两个独立的接收系统。
频率处理级303和304放大并且下变频在天线301及302接收的信号，以及补偿载频偏移。每个频率处理级分别包括本发明的数字解调器的相位比较器10、载波发生器11、相位存储单元12、频移检测器13和加法器14，或者等效电路，以及放大器及其它熟知的接收电路。
每个相位处理级305和306包括本发明的数字解调器的-π/4相位旋转器15、相位偏移检测器16和加法器17。由每个相位处理级305和306的相位偏移检测器16中的最大计数选择器75得到的最大增强的直方图计数PW[dmax(τ)]输出给比较器309。两个最大增强直方图计数分别表示为PW0和PW1。
相位处理级305和306也输出瞬时相位信号到相应的数据判定级307和308，这些瞬时相位信号被旋转用于补偿如在第一和第二实施例中所述的频率和相位偏移。这些瞬时相位信号表示为APS00和APS01。数据判定级307和308等效于图1中的数据判定电路18，并且产生分开接收的数据值RXD0和RXD1。
比较器309比较PW0和PW1，并且命令数据选择器310从具有较高最大增强直方图计数的接收系统中选择接收的数据。如果PW0大于PW1就选择RXD0，而如果PW1大于PW0就选择RXD1。所选择的数据从数据选择器310输出。
在常规的双分集接收机中，输出数据的选择是通过检测和比较在两个天线接收的信号强度控制的。信号强度检测是利用模拟检测器执行的，一般要求在制造之后进行调节。如果没有进行调节，则必须提供补偿检测器之间的差的一个附加装置。总之增加额外的费用，而且尽管调节或补偿，仍然存在一个制造单元与另一制造单元的偏差。这个形式的控制固有地昂贵和不准确。
在根据本发明的分集接收机中，输出数据是在从不要求调节或补偿的数字电路得到的增强直方图计数的基础上选择的。虽然在信号强度和最大增强的直方图计数之间没有精确的关系可形成，但在良好的通信信道上相位偏移趋向于密集地围绕一个值聚集，产生具有高峰值的直方图，而在差的信道上相位偏移趋向于更分散，产生具有较大变化和较低峰值的直方图。因此最大增强直方图计数PW0和PW1指示相应通信信道的质量。
这些信道不仅包括从发送天线(看不见)到两个接收天线301和302的信号路径，而且包括在相位处理级305和306前面的接收电路。特别是，PW0和PW1的比较提供在频率处理级303与304中放大器和其它模拟电路单元之间差别的影响的内置检测，不需要这些模拟电路单元的精确匹配。
PW0和PW1的值经常地更新，例如以16个符号的间隔更新，因此当在一条信道上出现衰落时，选择器310能立即转换到另一条信道而保持良好的接收。PW0和PW1的比较提供快速、便宜的和精确的控制分集接收机的方法。
本发明不限于上面叙述的实施例。例如，相位比较器不限于图3和4中所示的电路。可以采用变换两个输入信号之间的相位差为在2&P的间隔内线性地变化的值的任何电路。本发明不限于6比特相位分辨率或相关的数值如在实施例中提到的8和64。本发明不限于π/4偏移的QPSK调制。本发明的电路已经能适应于用在其它相移键控系统，诸如BPSK、无偏移的QPSK、8元(8-ary)PSK和偏移QPSK。本发明的第一方面一般地可应用于数字解调器，包括频移键控(FSK)解调器。
由-π/4相位旋转器15执行的-π/4相位转动可在相位偏移补偿之后而不是在其之前执行。如果调制系统不采用π/4相位偏移，则可省去-π/4相位旋转器15，而且可省去频偏检测器13中的加法器50和51。
在相位偏移检测器16中，如果进行直方图计数的间隔足够长，直方图增强器74可省去。
通过附加输入源信息(例如图27中的十六进制数0至F)到被比较的值可以修改最大值选择器75，因而从最后一轮的比较器中得到最大值及其输入源数，无需图29中的结果信号或结果输出电路。
本发明的数字解调器和分集接收机在各种通信设备中都是有用的，不限于蜂窝电话系统，而且也不限于无线系统。本发明的最大值选择器可应用在数字解调器之外的器件中和不是通信系统的系统中。
本领域的技术人员懂得，在下面的权利要求的范围内可能作进一步的变化。

Claims (42)

1.一种数字解调器，它接收数字地调制的信号，从其中恢复具有一定的时钟周期的时钟信号和在由所述时钟信号确定的定时上处理数字地调制的信号，包括：
一个载波发生器(11)，它产生一个未调制的信号，其频率标称等于所述已调信号的频率但是其相位与所述已调信号不同步；
一个相位比较器(10)，它比较所述已调信号与所述未调制的信号产生一个瞬时相位信号；
一个连接到所述相位比较器(10)的一个时钟恢复电路(20)，用于从所述已调信号中恢复具有一定的时钟周期的时钟信号，和提供所述时钟信号给所述频偏校正器(14)，使得所述频偏校正器在由所述时钟信号确定的定时上工作；和
一个频偏补偿部分(1)，它旋转所述瞬时相位信号的相位以便补偿所述已调信号与所述未调制信号之间的频偏，其中所述已调信号具有用于同步的一个前置码和用于通信的一个信息部分，所述频偏补偿部分包括：
一个频偏检测器(13)，用于在所述前置码期间从所述瞬时相位信号中检测所述频偏，并且产生一个频偏补偿信号；
一个连接到所述频偏检测器(13)的频偏校正器(14)，用于组合所述瞬时相位信号和所述频偏补偿信号，因而在所述信息部分期间旋转所述瞬时相位信号的相位；和
一个连接到所述相位比较器(10)的存储器(12)，在所述前置码部分期间存储由所述相位比较器(10)输出的瞬时相位信号的值，所述的值是在比所述时钟周期短的间隔中得到的，和在所述部分已结束之后，为所述频偏检测器(13)提供在等于所述时间周期的间隔中存储的值，其中，所述频偏检测器从所述存储器提供的值中检测所述频偏。
2.根据权利要求1所述的数字解调器，其特征在于，存储在所述存储器(12)中值的输出是以在所述存储器中存储所述值的反向顺序提供。
3.根据权利要求1所述的数字解调器，其特征在于，所述值是在比所述时钟周期短的间隔从所述存储器(12)输出。
4.根据权利要求1所述的数字解调器，其特征在于，在没有所述频偏时所述相移键控产生一定数量的所述瞬时相位信号的值，和所述频偏检测器(13)变换所述瞬时相位信号为具有较小数量值的变换的信号，并且从所述变换的信号中检测所述频偏。
5.根据权利要求1所述的数字解调器，其特征在于，还包括一个相位偏移补偿部分(2)，用于检测所述已调信号与所述未调制信号之间的相位偏移，和旋转所述瞬时相位信号的相位以便补偿所述相位偏移，其中：
所述频偏检测器(13)在所述信息部分期间调节所述频偏补偿信号，以响应由所述相位偏移补偿部分检测的相位偏移的变化。
6.根据权利要求5所述的数字解调器，其特征在于，在没有所述频偏时所述相移键控产生一定数量的的所述瞬时相位信号的值，和所述频偏检测器(13)变换所述瞬时相位信号，因而将所述一定数量的值减少至较小数量的值。
7.一种接收由相移键控调制的已调信号的数字解调器，具有一个载波发生器(11)，它产生一个未调制的信号，其频率标称等于所述已调信号，但是其相位与所述已调信号不同步，具有一个相位比较器(10)，它比较所述已调信号与所述未调制的信号产生一个瞬时相位信号，和具有一个相位偏移补偿部分(2)，它旋转所述瞬时相位信号的相位以补偿所述已调信号与所述未调制信号之间的相位偏移，其中所述相位偏移补偿部分包括：
一个模计算器(70)，用于在规则的间隔计算所述瞬时相位信号的值，模计算一定的相位角；
连接到所述模计算器(70)的一个直方图计算器(73)，用于计数由所述模计算器计算的每个值的出现，因而建立所述值的直方图；
连接到所述直方图计算器(73)的一个最大计数选择器(75)，用于检测具有所述直方图中最大计数的值；
连接到所述最大计数选择器(75)的一个运算电路(76或81)，用于对具有最大计数的所述值执行运算操作，从而产生一个相位偏移补偿信号；和
连接到所述运算电路(76或81)的一个相位偏移校正器(17)，用于组合所述瞬时相位信号和所述频偏补偿信号，从而旋转所述瞬时相位信号的相位。
8.根据权利要求7所述的数字解调器，其特征在于，所述运算电路(76)采用固定值与具有最大计数的所述值之间的差。
9.根据权利要求7所述的数字解调器，其特征在于，所述运算电路(18)采用具有最大计数的所述值与相差所述相位角的多个固定值的一个选择值之间的差，选择所述多个固定值的所述一个值使得所述相位偏移补偿信号的相连值相差不大于所述相位角的一半。
10.根据权利要求7所述的数字解调器，其特征在于，所述相位偏移补偿部分(2)还包括：
一个直方图增强器(74)，通过以至少三个相邻值出现的计数的加权和代替所述直方图中的每个计数来增强所述直方图。
11.根据权利要求10所述的数字解调器，其特征在于，所述加权和是使用不相等的加权计算的。
12.根据权利要求10所述的数字解调器，其特征在于，所述加权和是使用相等的加权计算的。
13.根据权利要求7所述的数字解调器，其特征在于，所述最大计数检测器(75)根据单淘汰赛方案通过同时比较所述直方图中不同对的计数来检测具有最大计数的所述值。
14.根据权利要求13所述的数字解调器，其特征在于，所述最大计数检测器(75)包括：
一个比较部分，用于进行所述的同时比较和产生指示所述比较结果的结果信号；以及
一个结果输出部分，响应所述结果信号选择具有最大计数的所述值。
15.根据权利要求7所述的数字解调器，其特征在于，还包括一个最大值选择器，用于在从同样多个输入源接收的多个输入值中选择最大值，所述最大值选择器包括：
多个比较器(111，...，141)，根据单淘汰赛方案在连续轮中在不同对的所述值之间进行比较，所述比较是在所述轮的每一轮内同时进行的。
16.根据权利要求15所述的数字解调器，其特征在于，在所述多个比较器中的每个比较器输出比较值中的一个较大的值和指示所述两个比较值的哪个值是该较大值的结果信号二者，进一步包括：
一个结果输出部分，响应由所述比较器中每个比较器输出的结果信号，识别从中收到所述最大值的输入源。
17.根据权利要求16所述的数字解调器，其特征在于，每个所述结果信号是一个一比特信号。
18.根据权利要求17所述的数字解调器，其特征在于，所述结果输出部分通过从每个所述轮中的一个比较器中取出结果信号来识别所述输入源。
19.一种接收机，包括：
第一接收电路，它接收第一已调信号。产生第一未调制的信号。构成所述第一已调信号与所述第一未调制信号之间的相位偏移的第一直方图。在所述第一直方图中找出第一最大值，因而识别所述第一已调信号与所述第一未调制信号之间的第一相位偏移，和解调所述第一已调信号获得第一接收的数据，补偿所述第一相位偏移；
第二接收电路，它接收第二已调信号。产生第二未调制的信号。构成所述第二已调信号与所述第二未调制信号之间的相位偏移的第二直方图。在所述第二直方图中找出第二最大值，因而识别所述第二已调信号与所述第二未调制信号之间的第二相位偏移，和解调所述第二已调信号获得第二接收的数据，补偿所述第二相位偏移；
一个比较器(309)，连接到所述第一接收电路和所述第二接收电路，用于比较所述第一最大值与所述第二最大值，以便确定哪一个较大；和
连接到所述比较器的一个数据选择器(310)，当所述第一最大值大于所述第二最大值时选择所述第一接收的数据，当所述第二最大值大于所述第一最大值时选择所述第二接收的数据，和提供这样选择的接收数据的输出。
20.根据权利要求19所述的接收机，其特征在于，所述第一接收电路和所述第二接收电路利用相应直方图中加权的和的值增强所述第一直方图和所述第二直方图。
21.根据权利要求19所述的接收机，其特征在于，所述第一接收电路和所述第二接收电路根据单淘汰赛方案同时比较相应直方图中的值来找出所述第一最大值和所述第二最大值。
22.一种解调数字地调制的信号的方法，其中具有一定的时钟周期的时钟信号是从该数字地调制的信号中恢复的，对由相移键控调制的输入信号与未调制的输入信号之间的频偏进行补偿，以便发送后接着一个信息部分的一个前置码，所述输入信号与未调制的信号比较而得到一个瞬时相位信号，该方法包括步骤：
在所述前置码期间从所述输入信号中恢复时钟信号、在存储器(12)中存储所述瞬时相位信号的样值、并且从所述瞬时相位信号中检测所述频偏；
产生一个频偏补偿信号，该补偿信号响应这样检测的频偏以一个速率变化；
在所述信息部分期间将所述频偏补偿信号加到所述瞬时相位信号上；
在所述时钟信号稳定之后，从所述存储器中读出在等于所述时钟周期的间隔存储的样值，所述频偏是从所述存储器读出的样值中检测的；和处理从所述存储器中读出的样值。
23.根据权利要求22所述的方法，其特征在于，所述样值以一个地址顺序存储在所述存储器(12)中，和以反向地址顺序从所述存储器中读出。
24.根据权利要求22所述的方法，其特征在于，在所述存储器中存储的最后样值先读出，所述最后样值已在所述时钟信号稳定之后与所述时钟信号同步的时间被存储。
25.根据权利要求22所述的方法，其特征在于，包括另外步骤：
在所述前置码期间，变换所述瞬时相位信号为已变换的信号，采用一个限定组的标称值，响应所述已变换信号偏离所述标称值来检测所述频偏。
26.根据权利要求25所述的方法，其特征在于，所述输入信号是以π/4移位四元相移键控调制的，和所述变换步骤包括将反向π/4相移加到所述瞬时相位信号上。
27.根据权利要求22所述的方法，其特征在于，所述时钟信号有一定的时钟周期，所述样值是在比所述时钟周期短的间隔上存储在所述存储器(12)中的，和从所述存储器读出的样值是在等于所述时钟周期的间隔上存储在所述存储器中。
28.根据权利要求22所述的方法，其特征在于，包括另外步骤：
在补偿所述频偏之后从所述瞬时相位信号中检测所述输入信号与所述未调制信号间的相位偏移；和
在所述信息部分期间响应所述相位偏移调节所述频偏补偿信号。
29.一种补偿由相移键控调制的输入信号和与所述第一信号比较而得到瞬时相位信号的未调制信号之间的相位偏移的方法，包括步骤：
计算所述瞬时相位信号模一定相位角的值；
在一定的时间间隔内计数所述值的出现，因而得到一个直方图；
在所述直方图中选择具有最大计数的值；
产生等于具有最大计数的所述值与标称值之间的差的相位偏移补偿信号；
在连续的时间间隔重复上述步骤，因而产生连续的相位偏移补偿信号；和
组合所述相位偏移补偿信号与所述瞬时相位信号。
30.根据权利要求29所述的方法，其特征在于，所述标称值是固定的。
31.根据权利要求29所述的方法，其特征在于，包括另外步骤：
从相差整数倍的所述相位角的一组标称值中选择所述标称值，选择所述标称值使得连续的相位偏移补偿信号彼此相差不大于所述相位角的一半。
32.根据权利要求29所述的方法，其特征在于，所述输入信号以四元相移键控调制，和所述相位角为π/2弧度。
33.根据权利要求29所述的方法，其特征在于，包括另外步骤：
以至少三个相邻值出现的计数的加权和代替所述直方图中的每个计数来增强所述直方图。
34.根据权利要求33所述的方法，其特征在于，所述加权和是使用不等的加权计算的。
35.根据权利要求37所述的方法，其特征在于，所述加权和是使用相等加权计算的。
36.根据权利要求29所述的方法，其特征在于，包括从多个输入值中选择最大值的步骤，所述从多个输入值中选择最大值的步骤包括以下步骤：
根据具有多轮的单淘汰赛方案比较所述输入值对；其中
在所述轮的每一轮中比较的所述输入值对是同时比较的。
37.根据权利要求36所述的方法，其特征在于，包括另外步骤：
产生在每个所述轮进行的每个比较的结果信号，指示哪个比较的值是较大的；和
响应连续轮中的结果信号，从每轮中选择一个所述的结果信号，从而在所述多个输入值中识别具有所述最大值的一个输入值。
38.根据权利要求37所述的方法，其特征在于，每个所述结果信号是一个一比特信号。
39.在分集接收机中选择输出数据的方法，该分集接收机具有多个数字解调器，它们接收由相移键控调制的相应的调制信号.通过与相应的未调信号比较来解调所述已调信号，从而产生相应的接收信号，包括步骤：
计数所述已调信号与相应的未调制信号之间不同相位偏移的出现，模计算一定的相位角；
获得每个所述已调信号的所述相位偏移出现计数的直方图；
从每个所述直方图选择最大的出现计数；
比较这样选择的最大出现计数，从而确定最大的最大出现计数；和
选择通过解调已调信号产生的接收数据作为所述输出数据，所述最大的最大出现计数也从已调信号中得到。
40.根据权利要求39所述的方法，其特征在于，包括另外步骤：
以至少三个相邻的相位偏移的出现计数的加权和代替所述直方图中的每个出现计数来增强每个所述直方图。
41.根据权利要求40所述的方法，其特征在于，所述加权和是使用不等的加权计算的。
42.根据权利要求40所述的方法，其特征在于，所述加权和是使用相等的加权计算的。
CN97103157.6A 1996-01-26 1997-01-26 数字解调器和解调方法,分集式接收机及其选择输出数据的方法 Expired - Fee Related CN1097927C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1180196 1996-01-26
JP011801/96 1996-01-26
JP127136/96 1996-05-22
JP8127136A JPH09266499A (ja) 1996-01-26 1996-05-22 デジタル復調回路、最大値検出回路及び受信装置

Publications (2)

Publication Number Publication Date
CN1166098A CN1166098A (zh) 1997-11-26
CN1097927C true CN1097927C (zh) 2003-01-01

Family

ID=26347318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97103157.6A Expired - Fee Related CN1097927C (zh) 1996-01-26 1997-01-26 数字解调器和解调方法,分集式接收机及其选择输出数据的方法

Country Status (5)

Country Link
US (1) US6038267A (zh)
JP (1) JPH09266499A (zh)
CN (1) CN1097927C (zh)
HK (1) HK1003286A1 (zh)
SG (1) SG87755A1 (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153920A (ja) * 1995-11-28 1997-06-10 Sanyo Electric Co Ltd デジタル復調器
FR2782222B1 (fr) * 1998-08-06 2002-05-17 Alsthom Cge Alkatel Estimation du decalage en frequence pour la demodulation d'un paquet de symboles modules en phase
EP0994575A1 (en) * 1998-10-12 2000-04-19 Hewlett-Packard Company Extraction of primary and co-channel signals using propagation path metrics
KR20010111268A (ko) * 1999-02-25 2001-12-17 버클리 컨셉 리서치 코포레이션 다중 채널 분산 무선 리피터 네트워크
EP1063826A1 (en) * 1999-06-25 2000-12-27 Sony International (Europe) GmbH Carrier recovery means in digital quadrature receivers
JP3983542B2 (ja) * 1999-06-29 2007-09-26 三菱電機株式会社 自動周波数制御回路および復調装置
US6560299B1 (en) * 1999-07-30 2003-05-06 Christopher H Strolle Diversity receiver with joint signal processing
US6690657B1 (en) 2000-02-25 2004-02-10 Berkeley Concept Research Corporation Multichannel distributed wireless repeater network
DE60125508T2 (de) * 2000-06-27 2007-10-04 Koninklijke Philips Electronics N.V. Detektion und korrektur von phasensprüngen in einer phasenfolge
KR100425373B1 (ko) * 2001-12-05 2004-03-30 한국과학기술원 Ｌｓ 반송파 주파수오차 추정방법 및 추정기와 그를이용한 송신 다이버시티 시스템 및 3ｇｐｐ 시스템의송수신기
US7545937B2 (en) * 2001-12-12 2009-06-09 Thomson Licensing Chrominance processing arrangement having immunity to colorstripe encoding
AU2003217301A1 (en) * 2002-02-04 2003-09-02 Flarion Technologies, Inc. A method for extending mobile ip and aaa to enable integrated support for local access and roaming access connectivity
ITRM20020056A1 (it) * 2002-02-04 2003-08-04 Mario Zitelli Modulazione combinata di intensita' e fase in un sistema di comunicazione ottico.
US7346135B1 (en) 2002-02-13 2008-03-18 Marvell International, Ltd. Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks
DE10229002B4 (de) * 2002-06-28 2006-01-05 Advanced Micro Devices, Inc., Sunnyvale Mittelwertnachführmechanismus in Datenkommunikationsempfängern
US7263153B2 (en) 2002-10-09 2007-08-28 Marvell International, Ltd. Clock offset compensator
US7260145B2 (en) * 2002-12-19 2007-08-21 International Business Machines Corporation Method and systems for analyzing the quality of high-speed signals
US7246192B1 (en) 2003-01-10 2007-07-17 Marvell International Ltd. Serial/parallel ATA controller and converter
JP3696207B2 (ja) * 2003-01-14 2005-09-14 株式会社東芝 位相調整機能を有する復調器
US8930583B1 (en) 2003-09-18 2015-01-06 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for controlling data transfer in a serial-ATA system
JPWO2005107203A1 (ja) * 2004-04-28 2008-03-21 三菱電機株式会社 自動周波数制御回路および自動周波数制御方法
US6998906B1 (en) * 2004-04-29 2006-02-14 Lattice Semiconductor Corporation Low pass filter systems and methods
US20060078068A1 (en) * 2004-10-13 2006-04-13 Aiguo Yan Methods and apparatus for wireless communication
US7379752B2 (en) * 2004-10-13 2008-05-27 Mediatek Inc. Methods and apparatus for communication in a wireless system
US8417750B2 (en) * 2004-10-13 2013-04-09 Mediatek Inc. Filters for communication systems
US7760833B1 (en) * 2005-02-17 2010-07-20 Analog Devices, Inc. Quadrature demodulation with phase shift
US7889823B2 (en) * 2005-03-03 2011-02-15 Seagate Technology Llc Timing recovery in a parallel channel communication system
SG126808A1 (en) * 2005-05-05 2006-11-29 Oki Techno Ct Singapore Pte Frequency offset estimation for dpsk
JP4666182B2 (ja) 2005-06-21 2011-04-06 日本電気株式会社 信号処理装置及び方法
US7747177B2 (en) 2005-08-15 2010-06-29 Alcatel-Lucent Usa Inc. Coherent phase-shift-keying
CN1968235B (zh) * 2005-11-15 2010-05-05 凌阳科技股份有限公司 前序侦测及符号时序复原的系统及方法
US7711273B2 (en) * 2006-03-03 2010-05-04 Alcatel-Lucent Usa Inc. Optical quadrature-amplitude modulation receiver
US7688918B2 (en) * 2006-07-07 2010-03-30 Alcatel-Lucent Usa Inc. Recursive phase estimation for a phase-shift-keying receiver
US20080025197A1 (en) * 2006-07-28 2008-01-31 Mccoy James W Estimating frequency error of a sample stream
US8085002B2 (en) 2006-12-29 2011-12-27 Cummins Power Generation Ip, Inc. Shore power transfer switch
US7598623B2 (en) * 2006-12-29 2009-10-06 Cummins Power Generation Ip, Inc. Distinguishing between different transient conditions for an electric power generation system
US9118206B2 (en) * 2006-11-16 2015-08-25 Cummins Power Generation Ip, Inc. Management of an electric power generation and storage system
US7888601B2 (en) * 2006-12-29 2011-02-15 Cummins Power Generations IP, Inc. Bus bar interconnection techniques
US7982331B2 (en) * 2006-12-29 2011-07-19 Cummins Power Generation Ip, Inc. Transfer switch assembly
US7880331B2 (en) * 2006-12-29 2011-02-01 Cummins Power Generation Ip, Inc. Management of an electric power generation and storage system
US8073345B2 (en) * 2006-12-22 2011-12-06 Alcatel Lucent Frequency estimation in an intradyne optical receiver
US20080157600A1 (en) * 2006-12-29 2008-07-03 Cummins Power Generation Ip, Inc. Operator interface for an electric power generation system
JP4872064B2 (ja) * 2007-03-19 2012-02-08 株式会社Ｊｖｃケンウッド 受信装置、制御方法及びプログラム
JP4356758B2 (ja) * 2007-03-20 2009-11-04 株式会社デンソー Ｆｍｃｗレーダ
US7557544B2 (en) * 2007-04-23 2009-07-07 Cummins Power Generation Ip, Inc. Zero crossing detection for an electric power generation system
JP5007176B2 (ja) * 2007-08-09 2012-08-22 ボッシュ株式会社 データ更新処理方法及び車両動作制御装置
US8687748B2 (en) * 2007-11-28 2014-04-01 Mediatek Inc. Radio frequency control for communication systems
JP5046114B2 (ja) * 2007-12-12 2012-10-10 日本電気株式会社 多値ｑａｍ復調装置とその復調方法及び無線通信システム
US8755462B2 (en) * 2010-09-17 2014-06-17 Vecima Networks Inc. Frequency offset estimator for upstream cable signals
US8787429B2 (en) * 2012-06-19 2014-07-22 Andrew Llc Communication system with channel compensating equalizer
JP5850260B2 (ja) * 2013-01-25 2016-02-03 ソニー株式会社 信号処理装置、信号処理方法、並びに記録媒体
WO2015025468A1 (ja) * 2013-08-21 2015-02-26 日本電気株式会社 周波数偏差補償方式、周波数偏差補償方法及び記憶媒体
US9722833B2 (en) * 2015-04-29 2017-08-01 Texas Instruments Incorporated Circuits and methods for frequency offset estimation in FSK communications
US9866336B2 (en) * 2015-06-17 2018-01-09 Google Llc Phased array antenna self-calibration
US20170180182A1 (en) * 2015-12-22 2017-06-22 Intel Corporation Joint noncoherent demodulation and carrier frequency offset correction based on non-linear filtering
JP6183503B1 (ja) * 2016-06-17 2017-08-23 Ｎｔｔエレクトロニクス株式会社 位相補償装置、位相補償方法及び通信装置
US10650309B2 (en) 2016-08-09 2020-05-12 International Machines Corporation High dynamic range, high class count, high input rate winner-take-all on neuromorphic hardware
RU2640731C1 (ru) * 2017-04-04 2018-01-11 Акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" Способ тактовой цифровой синхронизации
US10887022B2 (en) * 2017-06-15 2021-01-05 Nokia Of America Corporation Backward propagation with compensation of some nonlinear effects of polarization mode dispersion
FR3085568B1 (fr) * 2018-08-31 2020-08-07 Zodiac Data Systems Procede de datation de signaux de telemesure
US10616013B1 (en) 2018-12-27 2020-04-07 Emhiser Research Limited DC coupled digital demodulator with drift eliminator
JP7261677B2 (ja) * 2019-07-02 2023-04-20 日本無線株式会社 プリアンブル判定方法、プリアンブル判定プログラム、プリアンブル判定装置及び遅延検波受信装置
US11736268B2 (en) 2021-11-04 2023-08-22 L3Harris Technologies, Inc. Clock recovery

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4109276A (en) * 1976-03-19 1978-08-22 Rca Corporation Memory read/write organization for a television signal processor
US4259694A (en) * 1979-08-24 1981-03-31 Xerox Corporation Electronic rescreen technique for halftone pictures
US4747114A (en) * 1984-09-24 1988-05-24 Racal Data Communications Inc. Modem clock with automatic gain control
JPS6445097A (en) * 1987-08-13 1989-02-17 Hiroshi Sakamura Automatic illuminance control device for fluorescent lamp
US4939683A (en) * 1989-05-19 1990-07-03 Heerden Pieter J Van Method and apparatus for identifying that one of a set of past or historical events best correlated with a current or recent event
US5259006A (en) * 1990-04-18 1993-11-02 Quickturn Systems, Incorporated Method for substantially eliminating hold time violations in implementing high speed logic circuits or the like
US5216554A (en) * 1991-07-01 1993-06-01 International Business Machines Corporation Digital phase error estimator
US5315229A (en) * 1991-09-30 1994-05-24 Westinghouse Electric Corp. Minimum time delay filtering method for automatic voltage regulators
DE4325107A1 (de) * 1993-07-27 1995-02-02 Philips Patentverwaltung Schaltungsanordnung zum Synchronisieren eines Datenstromes
JP3500671B2 (ja) * 1993-10-08 2004-02-23 ソニー株式会社 ディジタル画像信号の記録及び／又は再生方法、記録及び／又は再生装置及び記録媒体
US5420640A (en) * 1993-12-03 1995-05-30 Scientific-Atlanta, Inc. Memory efficient method and apparatus for sync detection
US5600379A (en) * 1994-10-13 1997-02-04 Yves C. Faroudia Television digital signal processing apparatus employing time-base correction
US5513139A (en) * 1994-11-04 1996-04-30 General Instruments Corp. Random access memory with circuitry for concurrently and sequentially writing-in and reading-out data at different rates
JP3390272B2 (ja) * 1994-11-10 2003-03-24 沖電気工業株式会社 同期検波回路
US5625573A (en) * 1995-03-01 1997-04-29 Hughes Electronics Fast acquisition of GMSK-modulated signal for CDPD applications
US5588025A (en) * 1995-03-15 1996-12-24 David Sarnoff Research Center, Inc. Single oscillator compressed digital information receiver
US5832038A (en) * 1996-07-03 1998-11-03 Motorola, Inc. Method and apparatus for classifying a multi-level signal

Also Published As

Publication number Publication date
CN1166098A (zh) 1997-11-26
US6038267A (en) 2000-03-14
SG87755A1 (en) 2002-04-16
HK1003286A1 (en) 1998-10-23
JPH09266499A (ja) 1997-10-07

Similar Documents

Publication Publication Date Title
CN1097927C (zh) 数字解调器和解调方法,分集式接收机及其选择输出数据的方法
CN1228952C (zh) 发射机和发射控制方法
CN1290299C (zh) 使用天线阵列和空间处理的由判定指导的解调方法和设备
CN1125552C (zh) 频移键控信号接收机
CN1311642C (zh) 无线电通信系统,无线电站,和无线电通信方法
CN1433167A (zh) Ofdm通信设备、ofdm通信方法以及ofdm通信程序
CN1310486C (zh) 无线通信装置
CN1236589C (zh) 同步捕获电路及同步捕获方法
CN1242559C (zh) 带有自动频率控制的接收机
CN1111986C (zh) 测量接收的信噪比的方法、设备及传输功率控制系统
CN1027213C (zh) 计算通信信道的增益和噪声方差的系统和方法
CN1845542A (zh) 信号处理方法和系统
CN100583853C (zh) 用于混合判决反馈均衡的方法和装置
CN1171424C (zh) 用于数字无线通信的装置和方法
CN1806396A (zh) 利用球解码技术的信号检测
CN1751484A (zh) 时分双工通信系统的信道校准
CN1198404C (zh) 无线基站装置
CN1125023A (zh) 基准按照时间规律调制的通信系统的信令包
CN1283914A (zh) 多载波个人访问通信系统
CN1488209A (zh) 多径干扰消除设备和多径干扰消除方法
CN1413405A (zh) 具备先行参数估计能力的基带处理器
CN1271837C (zh) 同步器
CN1484907A (zh) 通信质量估计方法、通信质量估计设备和通信系统
CN1708966A (zh) 在发射波束成形存在时用于信道估计的方法
CN1585397A (zh) 估计在移动通信系统中码元单元的判定边界的设备和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030101

Termination date: 20140126