CN1881549A - 薄膜晶体管的制作方法 - Google Patents

薄膜晶体管的制作方法 Download PDF

Info

Publication number
CN1881549A
CN1881549A CNA2005101377379A CN200510137737A CN1881549A CN 1881549 A CN1881549 A CN 1881549A CN A2005101377379 A CNA2005101377379 A CN A2005101377379A CN 200510137737 A CN200510137737 A CN 200510137737A CN 1881549 A CN1881549 A CN 1881549A
Authority
CN
China
Prior art keywords
film transistor
making thin
layer
conductor layer
active channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101377379A
Other languages
English (en)
Other versions
CN100508139C (zh
Inventor
郑华琦
李正中
萧名男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN1881549A publication Critical patent/CN1881549A/zh
Application granted granted Critical
Publication of CN100508139C publication Critical patent/CN100508139C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

本发明提供一种薄膜晶体管的制作方法,可应用在逆交错型和交错型的薄膜晶体管结构。制作逆交错型薄膜晶体管的方法包括在基板上,形成栅极电极、栅极绝缘层、有源通道、漏极电极和源极电极。此方法强调使用金属氧化物或II-VI化合物半导体和低温化学浸浴沉积,来形成有源层。在化学浸浴沉积的过程里,经由控制溶液温度与PH值,有源通道层选择性地被沉积在浸浴于溶液里的基板上。本发明的优点包括低的沉积温度、有选择性沉积、无基板大小的适用限制和低制造成本。低的沉积温度容许使用柔性基板,例如塑料基板。

Description

薄膜晶体管的制作方法
技术领域
本发明涉及薄膜晶体管(thin film transistor,TFT),特别涉及一种制作薄膜晶体管的方法。
背景技术
平面电子显示器在许多电子媒介已愈来愈普及,因为这种显示器具有弹性、轻巧、和坚固的特点。平面电子显示器的这些潜能和塑料基板上的其它装置已经大幅投注在有关新材质与改善制作薄膜晶体管的工艺上的研究。
随着薄膜晶体管的有源元件应用的多元化要求,具备低温成膜、对基板低选择性、与直接图案化是薄膜晶体管在应用上具竞争性工艺的基本条件。除此之外,此有源元件需提供简单且同时适用于玻璃基板及塑料基板的应用,来达到可大面积且低成本制作的优势。
近年来,以液相成膜方法去制作薄膜晶体管,来精确控制材料成分并满足低温工艺、高薄膜质量且成本低廉的要求,已开始逐渐成为主流。
通常,薄膜晶体管可分为两类的结构,逆交错型(inverted staggered)和交错型(co-planar)。如图1所示,交错型的薄膜晶体管结构在有源通道层101的顶部具有栅极电极。相反的,反交错型的薄膜晶体管结构在栅极电极的顶部具有有源通道层201,如图2所示。
这些传统薄膜晶体管通常是由一层薄的非晶类的硅(amorphous Si,a-Si)或是多晶硅(polycrystalline Si,poly-Si)形成的。一般是以溅镀(sputtering)或化学蒸镀(chemical vaporization deposition,CVD)来制作非晶类薄膜,而以低压化学蒸镀(low-pressure CVD,LPCVD)来制作多晶硅薄膜。化学蒸镀或是低压化学蒸镀的蒸镀温度都相当高。利用化学蒸镀的蒸镀温度大约在350℃。利用低压化学蒸镀的蒸镀温度则在500-650℃的范围内。这不仅在能源耗费上很高,并且在面板基板的选择和面板大小(的应用上都有相当的限制性。
为了符合低温工艺的需求,利用化学溶液(chemical solution)制作薄膜晶体管的方法应运而生。在1997年,Dimidrakopoulos等人在美国专利5,946,551号的文献里,公开了使用有机半导体材料来制作薄膜晶体管的有源层。此有机薄膜晶体管的缺点是它的性能,例如开启电流Ion和关闭电流Ioff时的负载迁移率和比率,比无机薄膜晶体管差。
在1999年,Gan等人在美国专利6,225,149号的文献里,公开了使用特性较好的CdS或CdSe的无机半导体材料作为薄膜晶体管的有源层。此技术首先以化学浸浴沉积(chemical bath deposition,CBD)法将薄膜晶体管的有源层沉积。然后,利用黄光和蚀刻工艺,将有源半导体层(active semiconductorlayer)图案化(patterned)。这种薄膜晶体管的制造方法需要一道在400℃的退火步骤(annealing step)。并且,其工艺中由于参与了毒性的材料(toxicmaterial),在应用上限制较多。
为了符合柔性基板(flexible substrate)的低温工艺,以及维持与非晶类的硅有同等效能的需求,Carcia等人在2003年的“Appl.Phys.Lett.,Vol.82,No.7,117”的文献里,提出了ZnO以传统真空镀覆(rf magnetron sputtering)于芯片制成薄膜晶体管元件的方法。虽然低温溶液沉积ZnO的相关研究已逐渐受重视,但是目前仍处于半导体特性研究阶段,没有对该方法实际应用于制作薄膜晶体管元件进行描述。
根据低温需求与环保的考虑,未来制作薄膜晶体管元件的材料相信会着眼于多元金属氧化物和高介电常数材料(high dielectric constant material)上。薄膜元件制作的材料将扮演一个重要的角色,并且将会引导技术发展的方向。
发明内容
本发明克服上述传统以硅为基础的薄膜晶体管的缺点。其主要目的为提供一种制作薄膜晶体管的方法。此薄膜晶体管的制作方法包含在基板上,形成栅极电极、栅极绝缘层、有源通道、漏极电极和源极电极。此制作方法可应用在逆交错型和交错型的薄膜晶体管结构。逆交错型和交错型的薄膜晶体管结构的制作方法分别在两个较佳实施例里描述。
本发明强调使用金属氧化物或II-VI化合物半导体(compoundsemiconductor)和低温化学浸浴沉积来形成有源层。在化学浸浴沉积的过程里,经由控制溶液温度与酸碱值(PH值),有源通道层选择性地被沉积在浸浴于溶液里的基板上。被沉积的薄膜的性质可以借由变化此薄膜元件的组合适当地被调整。经由此化学浸浴沉积法选择性地沉积,得以完成此有源通道层的图案化。
本发明一种制作薄膜晶体管的方法,包含下列步骤:沉积第一导体层且图案化该第一导体层,以形成栅极电极于基板上;沉积和图案化高介电常数绝缘层于该栅极电极和一部分的该基板上;沉积第二导体层且图案化此第二导体层,以形成源极电极、漏极电极、连接电路,和介于该源极电极与该漏极电极之间的开通道;沉积和图案化光阻层,以形成开区域于该开信道的顶部,并且作表面处理,以增加至该开区域上表面的接续层的附着性;利用低温溶液方法,选择性地形成有源通道层于该光阻层的该开区域的上方,其中该有源通道层覆盖该源极电极与该漏极电极;以及剥除该光阻层并清洗该有源通道层。
本发明所述的制作薄膜晶体管的方法,其中该低温溶液法是一种化学浸浴沉积过程,且该化学浸浴沉积的过程由溶液温度与酸碱值来控制。
本发明所述的制作薄膜晶体管的方法,其中该溶液温度的范围为20℃-90℃,该酸碱值的范围为6-12。
本发明所述的制作薄膜晶体管的方法,其中该有源通道层选自金属氧化物和化合物半导体。
本发明所述的制作薄膜晶体管的方法,其中该金属氧化物选自ZnO、SnO2和TiO2
本发明所述的制作薄膜晶体管的方法,其中该化合物半导体是II-VI化合物半导体。
本发明所述的制作薄膜晶体管的方法,其中该化合物半导体选自硫、硼、镁、锡、铝组成的集合。
本发明所述的制作薄膜晶体管的方法,其中该基板是硅芯片、或玻璃基板或柔性基板。
本发明所述的制作薄膜晶体管的方法,其中该第一导体层和该第二导体层的材料选自银、铜、金、钼、铬、铝、钨、镍和铂组成的集合。
本发明所述的制作薄膜晶体管的方法,其中该第一导体层和该第二导体层有小于10-6Ω-cm的电阻值。
本发明所述的制作薄膜晶体管的方法,其中该第一导体层和该第二导体层的制作方法选自电镀、无电镀、喷墨印刷、微接触印刷和旋转涂布组成的集合。
本发明所述的制作薄膜晶体管的方法,其中该绝缘层的形成选自阳极处理、电浆强化化学蒸镀、真空镀覆、电子枪沉积、喷墨印刷、微接触印刷、旋转涂布的其中一种方法。
本发明所述的制作薄膜晶体管的方法,其中该绝缘层的材料选自SiO2、SiNx、Al2O3、Ta2O5、聚酰亚胺和压克力类材料。
本发明所述的制作薄膜晶体管的方法,其中该表面处理是以电浆蚀刻或是利用化学反应方法的其中之一。
本发明一种制作薄膜晶体管的方法,包含下列步骤:沉积与图案化光阻以露出有源通道,并作表面处理,以增加至该露出的有源通道上的接续的有源通道层的附着性;利用低温溶液方法,选择性地形成有源通道层于该光阻的该露出有源通道的上方;沉积与图案化高介电常数绝缘层,以覆盖该有源通道层;利用黄光工艺的技术,沉积和图案化导体层,以形成源极电极、漏极电极、栅极电极和连接电路,其中该源极电极与该漏极电极覆盖该有源通道层;以及剥除该光阻层并清洗该有源通道层。
本发明所述的制作薄膜晶体管的方法,其中该低温溶液法是一种化学浸浴沉积过程,且该化学浸浴沉积的过程由溶液温度与酸碱值来控制。
本发明所述的制作薄膜晶体管的方法,其中该溶液温度的范围为20℃-90℃,该酸碱值的范围为6-12。
本发明所述的制作薄膜晶体管的方法,其中该有源通道层选自金属氧化物和化合物半导体组成的集合。
本发明所述的制作薄膜晶体管的方法,其中该金属氧化物选自ZnO、SnO2和TiO2
本发明所述的制作薄膜晶体管的方法,其中该化合物半导体是II-VI化合物半导体。
本发明所述的制作薄膜晶体管的方法,其中该化合物半导体选自硫、硼、镁、锡、铝组成的集合。
本发明所述的制作薄膜晶体管的方法,其中该基板是硅芯片、或玻璃基板或柔性基板。
本发明所述的制作薄膜晶体管的方法,其中该第一导体层和该第二导体层的材料选自银、铜、金、钼、铬、铝、钨、镍和铂组成的集合。
本发明所述的制作薄膜晶体管的方法,其中该第一导体层和该第二导体层有小于10-6Ω-cm的电阻值。
本发明所述的制作薄膜晶体管的方法,其中该第一导体层和该第二导体层的制作方法选自电着、无电镀、喷墨印刷、微接触印刷和旋转涂布。
本发明所述的制作薄膜晶体管的方法,其中该绝缘层的形成选自阳极处理、电浆强化化学蒸镀、真空镀覆、电子枪沉积、喷墨印刷、微接触印刷、旋转涂布的其中一种方法。
本发明所述的制作薄膜晶体管的方法,其中该绝缘层的材料选自SiO2、SiNx、Al2O3、Ta2O5、聚酰亚胺和压克力类材料组成的集合。
本发明所述的制作薄膜晶体管的方法,其中该表面处理是以电浆蚀刻或是利用化学反应方法的其中之一。
本发明沉积的溶液温度范围为20℃-90℃。低温的沉积温度容许使用柔性基板,例如塑料基板。并且具有无基板大小的适用限制、低制造成本和环境安全等优点。并且,如果同时处理多个基板,则可大幅降低制造成本。
配合下列附图、实施例的详细说明及权利要求书,将上述及本发明的其它目的与优点详述于后。
附图说明
图1为传统的逆交错型的薄膜晶体管结构的一个示意图。
图2为传统的交错型薄膜晶体管结构的一个示意图。
图3A为逆交错型薄膜晶体管结构的一个剖面示意图,此薄膜晶体管的基板上备有栅极电极、绝缘体、有源通道、漏极电极和源极电极。
图3B为图3A的薄膜晶体管经表面处理后的一个剖面示意图。
图3C为图3B的薄膜晶体管经生长化学浸浴沉积膜后的一个剖面示意图。
图3D为本发明的第一实施例的逆交错型薄膜晶体管的一个剖面示意图。
图4A为交错型薄膜晶体管经光阻图案化和表面处理后的一个剖面示意图。
图4B为图4A的交错型薄膜晶体管形成有源通道层后的一个剖面示意图。
图4C为图4B的交错型薄膜晶体管经生长绝缘层后的一个剖面示意图。
图4D为本发明的第二实施例的交错型薄膜晶体管的一个剖面示意图。
图5为化学浸浴沉积过程中的一个装置。
图6根据本发明的ZnO薄膜晶体管中,漏极电流对漏极电压的曲线图。
其中,附图标记说明如下:
101有源通道层    201有源通道层  202边缘电场方式
301基板          302栅极电极    303绝缘层
304源极电极      305漏极电极    306光阻层
307有源通道层    401基板        402光阻
403有源通道层    404绝缘层      405源极电极
406漏极电极      407栅极电极
具体实施方式
本发明的第一实施例里,说明逆交错型薄膜晶体管的制作。此逆交错型薄膜晶体管的制作方法包括在基板上形成栅极电极、栅极绝缘体、有源通道层、漏极电极和源极电极。图3A-图3D说明根据本发明的交错型薄膜晶体管的制作流程。图3A为逆交错型薄膜晶体管结构的一个剖面示意图,此薄膜晶体管的基板上备有栅极电极、绝缘体、有源通道、漏极电极和源极电极。
图3A中包含下列的制作步骤:(a1)沉积第一导体层和图案化此第一导体层,以形成栅极电极302于基板301上;(a2)在栅极电极302和一部分的基板301上,沉积和图案化高介电常数(high-dielectric-constant)绝缘层303;(a3)沉积第二导体层和图案化此第二导体层,以形成源极电极304、漏极电极305、连接电路(未示于附图),和介于源极电极304与漏极电极305之间的开通道(open channel)310。换句话说,有源信道区域被定义在栅极电极302之上,和介于源极电极304与漏极电极305之间。
图3B为图3A的薄膜晶体管经表面处理后的一个剖面示意图。图3B中包含下列的制作步骤:沉积和图案化光阻层306,以形成开区域320于开信道的顶部,并且作表面处理,以增加至开区域320上表面的接续层的附着性。此表面处理可以是电浆蚀刻(plasma etching)或是利用化学反应方法,注入触媒奈米粒(nanostructure catalyst)于此开表面(open channel)。
图3C为图3B的薄膜晶体管经生长化学浸浴沉积膜后的一个剖面示意图。图3B中包含下列的制作步骤:利用低温溶液方法,选择性地形成有源通道层307于光阻层306的开区域的上方,其中此有源通道层307覆盖该源极电极304与该漏极电极305。最后,本发明剥除光阻层306并清洗有源通道层307,如图3D所示。
本发明的第二实施例里,说明交错型薄膜晶体管的制作。图4A-图4D说明此交错型薄膜晶体管的制作流程。此交错型薄膜晶体管的制作方法包括光阻层图案化、表面处理、化学浸浴沉积薄膜生长、光阻层剥除、沉积与图案化绝缘层,以及漏极电极、源极电极与栅极电极的形成。
图4A为交错型薄膜晶体管经光阻图案化和表面处理后的一个剖面示意图。图4A中包含下列的制作步骤:(a1)沉积与图案化光阻402,在基板401上露出有源通道;(a2)作表面处理,以增加至露出的有源通道上的接续的有源通道层的附着性。此表面处理可以是电浆蚀刻或是利用化学反应方法,注入触媒奈米粒于此露出的表面。
图4B为图4A的交错型薄膜晶体管形成有源通道层后的一个剖面示意图。图4B中包含下列的制作步骤:利用低温溶液方法,选择性地形成有源通道层403于光阻402的露出有源通道的上方。
图4C为图4B的交错型薄膜晶体管经生长绝缘层后的一个剖面示意图。图4C中包含下列的制作步骤:沉积与图案化高介电常数绝缘层404,以覆盖该有源通道层403。
图4D为图4C的交错型薄膜晶体管,再形成漏极电极、源极电极与栅极电极的一个剖面示意图。图4D也是本发明的第二实施例的交错型薄膜晶体管的一个完成的剖面示意图。图4D中包含下列的制作步骤:(d1)利用黄光工艺的感光(photographic)技术,沉积和图案化导体层,以形成源极电极405、漏极电极406、栅极电极407和连接电路(未示于附图),其中此源极电极405与漏极电极406覆盖该有源通道层403;(d2)剥除光阻并清洗此有源通道层。
根据本发明,形成此有源通道层的低温溶液法是一种化学浸浴沉积过程。在化学浸浴沉积的过程里,经由控制溶液温度与PH值,有源通道层选择性地被沉积在浸浴于溶液里的基板上。图5为化学浸浴沉积过程中的一个装置。溶液温度范围为20℃-90℃,PH值的范围为6-12。此化学浸浴沉积过程中,用来沉积ZnO薄膜的无电镀液(electrodeless solution)是浓度0.01-0.2M的硝酸锌水溶液Zn(NO3)2和浓度0.01-0.1的二甲基胺硼烷(dimethylamineborane)水溶液的混合。
经此化学浸浴沉积过程后,将镀着完成的装置以DI水冲洗1分钟,再以氮气吹干,并于热盘上以105℃烘烤5分钟。喷墨印刷、微接触印刷、旋转涂布等可用来制作其它导体层,例如源极电极、漏极电极、栅极电极和连接电路。
制作其它导体层(例如源极电极、漏极电极、栅极电极和连接电路)包括利用电镀、无电镀、喷墨印刷、微接触印刷、旋转涂布等技术,但不限于所述技术。这些导体层的材料可从银(Ag)、铜(Cu)、金(Au)、钼(Mo)、铬(Cr)、铝(Al)、钨(W)、镍(Ni)、铂(Pt)材料或电阻值小于10-6Ω-cm的导电性高分子薄膜,或上述混合物中选出。
绝缘层(栅极绝缘层)的制作方法有多种,包括利用阳极处理、等离子体化学气相沉积(plasma enhanced CVD)、真空镀覆、电子枪沉积(e-gundeposition)、喷墨印刷、微接触印刷、旋转涂布等技术。绝缘层可以是无机或有机类材料或其多层结构;其中无机类涵盖SiO2、SiNx、Al2O3、Ta2O5。有机类材料涵盖聚酰亚胺(polyimide)、压克力类(Poly acrylate)材料。由于本发明采用低温处理过程,基板材料可以是硅芯片(silicon wafer)、玻璃基板或柔性基板。
本发明的制作方法强调使用金属氧化物或II-VI化合物半导体和低温化学浸浴沉积,来形成有源层。金属氧化物包括ZnO、SnO2和TiO2,但不限于所述金属氧化物。由周期表里第II行和第VI行形成的II-VI化合物半导体或其它特定元素也有相同的功效。第II行和第VI行形成的II-VI化合物半导体或其它特定元素包括硫(S)、硼(B)、镁(Mg)、锡(Sn)、铝(Al)等,但不限于所述特定元素。被沉积的薄膜的性质可以借由变化此薄膜元件的组合适当地被调整。
本发明的实施例已经制造和测试出优良质量的薄膜晶体管。图6说明一个具有以化学浸浴沉积而成的ZnO有源通道层的典型薄膜晶体管的实验结果,所示为五个栅极电压的漏极电流对漏极电压的曲线图。从图6明显看出晶体管的饱和行为(saturation behavior)和合理的驱动能力(driving capability)。
综上所述,本发明提供一种制作薄膜晶体管的方法。此薄膜晶体管可以是逆交错型或是交错型。不论是逆交错型或是交错型的薄膜晶体管里的有源通道层都是利用一种低温的化学浸浴沉积法来形成。制造薄膜晶体管的过程包括有源通道区域的定义、有源通道层的生长和清洗。
以上所述仅为本发明的较佳实施例而已,不能以此限定本发明实施的范围。凡是依据本发明所附权利要求书所作的均等变化与修改,都应属于本发明专利涵盖的范围内。

Claims (28)

1.一种制作薄膜晶体管的方法,包含下列步骤:
沉积第一导体层且图案化该第一导体层,以形成栅极电极于基板上;
沉积和图案化高介电常数绝缘层于该栅极电极和一部分的该基板上;
沉积第二导体层且图案化此第二导体层,以形成源极电极、漏极电极、连接电路,和介于该源极电极与该漏极电极之间的开通道;
沉积和图案化光阻层,以形成开区域于该开信道的顶部,并且作表面处理,以增加至该开区域上表面的接续层的附着性;
利用低温溶液方法,选择性地形成有源通道层于该光阻层的该开区域的上方,其中该有源通道层覆盖该源极电极与该漏极电极;以及
剥除该光阻层并清洗该有源通道层。
2.如权利要求1所述的制作薄膜晶体管的方法,其中该低温溶液法是一种化学浸浴沉积过程,且该化学浸浴沉积的过程由溶液温度与酸碱值来控制。
3.如权利要求1所述的制作薄膜晶体管的方法,其中该溶液温度的范围为20℃-90℃,该酸碱值的范围为6-12。
4.如权利要求1所述的制作薄膜晶体管的方法,其中该有源通道层选自金属氧化物和化合物半导体组成的集合。
5.如权利要求1项所述的制作薄膜晶体管的方法,其中该金属氧化物选自ZnO、SnO2和TiO2
6.如权利要求1所述的制作薄膜晶体管的方法,其中该化合物半导体是II-VI化合物半导体。
7.如权利要求1所述的制作薄膜晶体管的方法,其中该化合物半导体选自硫、硼、镁、锡、铝组成的集合。
8.如权利要求1所述的制作薄膜晶体管的方法,其中该基板是硅芯片、或玻璃基板或柔性基板。
9.如权利要求1项所述的制作薄膜晶体管的方法,其中该第一导体层和该第二导体层的材料选自银、铜、金、钼、铬、铝、钨、镍和铂组成的集合。
10.如权利要求1所述的制作薄膜晶体管的方法,其中该第一导体层和该第二导体层有小于10-6Ω-cm的电阻值。
11.如权利要求1所述的制作薄膜晶体管的方法,其中该第一导体层和该第二导体层的制作方法选自电镀、无电镀、喷墨印刷、微接触印刷和旋转涂布组成的集合。
12.如权利要求1项所述的制作薄膜晶体管的方法,其中该绝缘层的形成选自阳极处理、电浆强化化学蒸镀、真空镀覆、电子枪沉积、喷墨印刷、微接触印刷、旋转涂布的其中一种方法。
13.如权利要求1所述的制作薄膜晶体管的方法,其中该绝缘层的材料选自SiO2、SiNx、Al2O3、Ta2O5、聚酰亚胺和压克力类材料组成的集合。
14.如权利要求1项所述的制作薄膜晶体管的方法,其中该表面处理是以电浆蚀刻或是利用化学反应方法的其中之一。
15.一种制作薄膜晶体管的方法,包含下列步骤:
沉积与图案化光阻以露出有源通道,并作表面处理,以增加至该露出的有源通道上的接续的有源通道层的附着性;
利用低温溶液方法,选择性地形成有源通道层于该光阻的该露出有源通道的上方;
沉积与图案化高介电常数绝缘层,以覆盖该有源通道层;
利用黄光工艺的技术,沉积和图案化导体层,以形成源极电极、漏极电极、栅极电极和连接电路,其中该源极电极与该漏极电极覆盖该有源通道层;以及剥除该光阻层并清洗该有源通道层。
16.如权利要求15所述的制作薄膜晶体管的方法,其中该低温溶液法是一种化学浸浴沉积过程,且该化学浸浴沉积的过程由溶液温度与酸碱值来控制。
17.如权利要求15所述的制作薄膜晶体管的方法,其中该溶液温度的范围为20℃-90℃,该酸碱值的范围为6-12。
18.如权利要求15所述的制作薄膜晶体管的方法,其中该有源通道层选自金属氧化物和化合物半导体。
19.如权利要求15所述的制作薄膜晶体管的方法,其中该金属氧化物选自ZnO、SnO2和TiO2
20.如权利要求15所述的制作薄膜晶体管的方法,其中该化合物半导体是II-VI化合物半导体。
21.如权利要求15所述的制作薄膜晶体管的方法,其中该化合物半导体选自硫、硼、镁、锡、铝组成的集合。
22.如权利要求15所述的制作薄膜晶体管的方法,其中该基板是硅芯片、或玻璃基板或柔性基板。
23.如权利要求15所述的制作薄膜晶体管的方法,其中该第一导体层和该第二导体层的材料选自银、铜、金、钼、铬、铝、钨、镍和铂组成的集合。
24.如权利要求15所述的制作薄膜晶体管的方法,其中该第一导体层和该第二导体层有小于10-6Ω-cm的电阻值。
25.如权利要求15所述的制作薄膜晶体管的方法,其中该第一导体层和该第二导体层的制作方法选自电着、无电镀、喷墨印刷、微接触印刷和旋转涂布组成的集合。
26.如权利要求15所述的制作薄膜晶体管的方法,其中该绝缘层的形成选自阳极处理、电浆强化化学蒸镀、真空镀覆、电子枪沉积、喷墨印刷、微接触印刷、旋转涂布的其中一种方法。
27.如权利要求15所述的制作薄膜晶体管的方法,其中该绝缘层的材料选自SiO2、SiNx、Al2O3、Ta2O5、聚酰亚胺和压克力类材料组成的集合。
28.如权利要求15所述的制作薄膜晶体管的方法,其中该表面处理是以电浆蚀刻或是利用化学反应方法的其中之一。
CNB2005101377379A 2005-06-16 2005-12-19 薄膜晶体管的制作方法 Expired - Fee Related CN100508139C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/154,226 US7381586B2 (en) 2005-06-16 2005-06-16 Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US11/154,226 2005-06-16

Publications (2)

Publication Number Publication Date
CN1881549A true CN1881549A (zh) 2006-12-20
CN100508139C CN100508139C (zh) 2009-07-01

Family

ID=37519675

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101377379A Expired - Fee Related CN100508139C (zh) 2005-06-16 2005-12-19 薄膜晶体管的制作方法

Country Status (3)

Country Link
US (1) US7381586B2 (zh)
CN (1) CN100508139C (zh)
TW (1) TWI290371B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826520A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置
CN101911269A (zh) * 2008-11-18 2010-12-08 松下电器产业株式会社 柔性半导体装置及其制造方法
CN101595568B (zh) * 2007-01-29 2011-07-13 索尼株式会社 薄膜半导体装置的制作方法及薄膜半导体装置
US8349669B2 (en) 2008-07-02 2013-01-08 Applied Materials, Inc. Thin film transistors using multiple active channel layers
US8466462B2 (en) 2008-08-21 2013-06-18 Samsung Display Co., Ltd. Thin film transistor and method of fabricating the same
CN106601596A (zh) * 2016-12-30 2017-04-26 惠科股份有限公司 一种导线制程阵列蚀刻方法
WO2020006858A1 (zh) * 2018-07-05 2020-01-09 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制作方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221341B (en) * 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
KR20070034280A (ko) * 2005-09-23 2007-03-28 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
WO2009018509A1 (en) 2007-08-02 2009-02-05 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8143093B2 (en) 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
TWI606592B (zh) 2008-09-01 2017-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN102640294B (zh) 2009-09-24 2014-12-17 应用材料公司 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法
US8840763B2 (en) 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
TW201405828A (zh) * 2012-07-31 2014-02-01 E Ink Holdings Inc 顯示面板、薄膜電晶體及其製造方法
TWI508305B (zh) 2013-05-06 2015-11-11 E Ink Holdings Inc 主動元件
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
WO2018089545A1 (en) * 2016-11-09 2018-05-17 The Regents Of The University Of California Selective chemical bath deposition of iridium oxide on thin film flexible substrates

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334864A (en) * 1987-03-26 1994-08-02 Canon Kabushiki Kaisha Process for selective formation of II-VI group compound film
TW251379B (en) 1994-01-28 1995-07-11 Nat Science Committee Process of polysilicon, Ge or Si-Ge thin film transistor
US5946551A (en) 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
US6225149B1 (en) 1999-05-03 2001-05-01 Feng Yuan Gan Methods to fabricate thin film transistors and circuits
JP2002176180A (ja) 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法
TW546846B (en) 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
US6821811B2 (en) * 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
TW595002B (en) 2003-04-16 2004-06-21 Au Optronics Corp Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
TWI227565B (en) 2003-04-16 2005-02-01 Au Optronics Corp Low temperature poly-Si thin film transistor and method of manufacturing the same
TWI222225B (en) 2003-07-24 2004-10-11 Au Optronics Corp Manufacturing method of low-temperature polysilicon thin-film transistor
US7115900B2 (en) * 2003-11-26 2006-10-03 Lucent Technologies Inc. Devices having patterned regions of polycrystalline organic semiconductors, and methods of making the same
US7253431B2 (en) * 2004-03-02 2007-08-07 International Business Machines Corporation Method and apparatus for solution processed doping of carbon nanotube
TWI228832B (en) 2004-04-05 2005-03-01 Quanta Display Inc Structure of LTPS-TFT and fabricating method of channel layer thereof
TWI231046B (en) 2004-06-10 2005-04-11 Univ Nat Chiao Tung Laser recrystallization method of active layer for LTPS-TFTs

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101595568B (zh) * 2007-01-29 2011-07-13 索尼株式会社 薄膜半导体装置的制作方法及薄膜半导体装置
US8349669B2 (en) 2008-07-02 2013-01-08 Applied Materials, Inc. Thin film transistors using multiple active channel layers
CN102124569B (zh) * 2008-07-02 2013-03-20 应用材料公司 使用多有源沟道层的薄膜晶体管
US8435843B2 (en) 2008-07-02 2013-05-07 Applied Materials, Inc. Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
US8809132B2 (en) 2008-07-02 2014-08-19 Applied Materials, Inc. Capping layers for metal oxynitride TFTs
US8466462B2 (en) 2008-08-21 2013-06-18 Samsung Display Co., Ltd. Thin film transistor and method of fabricating the same
CN101911269A (zh) * 2008-11-18 2010-12-08 松下电器产业株式会社 柔性半导体装置及其制造方法
CN101911269B (zh) * 2008-11-18 2013-05-01 松下电器产业株式会社 柔性半导体装置及其制造方法
CN101826520A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置
CN106601596A (zh) * 2016-12-30 2017-04-26 惠科股份有限公司 一种导线制程阵列蚀刻方法
WO2018120569A1 (zh) * 2016-12-30 2018-07-05 惠科股份有限公司 一种导线制程阵列蚀刻方法
WO2020006858A1 (zh) * 2018-07-05 2020-01-09 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
TW200701469A (en) 2007-01-01
TWI290371B (en) 2007-11-21
US7381586B2 (en) 2008-06-03
CN100508139C (zh) 2009-07-01
US20060286725A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
CN1881549A (zh) 薄膜晶体管的制作方法
KR100770258B1 (ko) 유기 박막트랜지스터 및 그의 제조 방법
KR101126129B1 (ko) 산화물 반도체를 이용한 표시장치 및 그 제조방법
US20150357480A1 (en) Stable metal-oxide thin film transistor and method of making
KR101240656B1 (ko) 평판표시장치와 평판표시장치의 제조방법
US20120112186A1 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
US7879678B2 (en) Methods of enhancing performance of field-effect transistors and field-effect transistors made thereby
CN106128963A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
CN1855547A (zh) 半导体器件及其制造的方法
CN1913146A (zh) 薄膜导体及其制造方法
WO2018010214A1 (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
JP2006191044A (ja) 垂直型有機薄膜トランジスタ、垂直型有機発光トランジスタおよびディスプレイ素子
CN101036232A (zh) 具有半导体特性多阳离子氧化物通道的薄膜晶体管及制造方法
CN1754271A (zh) 形成薄膜晶体管和相关系统的方法
CN110047915B (zh) 一种基于二维半导体材料薄膜晶体管及其制备方法
JP2007150156A (ja) トランジスタおよびその製造方法
CN1761050A (zh) 薄膜晶体管阵列面板及其制造方法
WO2013139120A1 (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
JP5655277B2 (ja) 薄膜トランジスタおよびアクティブマトリクスディスプレイ
JP2007123699A (ja) 薄膜トランジスタとその製造方法
JP2007214319A (ja) 薄膜トランジスタ及びその電子ディスプレー
CN209747517U (zh) 一种基于二维半导体材料薄膜晶体管
CN101393966A (zh) 一种双介质层有机场效应晶体管及其制作方法
CN1237589C (zh) 制作包含顶部栅极型tft的有源矩阵器件的方法和装置
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090701

Termination date: 20191219

CF01 Termination of patent right due to non-payment of annual fee