CN1866555A - 发光二极管芯片封装体及其封装方法 - Google Patents

发光二极管芯片封装体及其封装方法 Download PDF

Info

Publication number
CN1866555A
CN1866555A CNA2005100739550A CN200510073955A CN1866555A CN 1866555 A CN1866555 A CN 1866555A CN A2005100739550 A CNA2005100739550 A CN A2005100739550A CN 200510073955 A CN200510073955 A CN 200510073955A CN 1866555 A CN1866555 A CN 1866555A
Authority
CN
China
Prior art keywords
light
emitting diode
backlight unit
diode chip
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100739550A
Other languages
English (en)
Other versions
CN100505339C (zh
Inventor
沈育浓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Industrial Park Anthony Photoelectric Technology Co. Ltd.
Original Assignee
沈育浓
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 沈育浓 filed Critical 沈育浓
Priority to CNB2005100739550A priority Critical patent/CN100505339C/zh
Publication of CN1866555A publication Critical patent/CN1866555A/zh
Application granted granted Critical
Publication of CN100505339C publication Critical patent/CN100505339C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

一种发光二极管芯片封装体及其封装方法，该发光二极管芯片封装体包含：一发光二极管芯片，该发光二极管芯片具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；一绝缘层，该绝缘层是形成于该发光二极管芯片的焊垫安装表面上而且是形成有数个用于暴露对应的焊垫的暴露孔；及形成于每个暴露孔内的导体，该等导体是与对应的焊垫电气连接而且是用于把该等焊垫电气连接到外部电路。本发明的发光二极管芯片封装体及其封装方法具有亮度高、产量高等优点。

Description

发光二极管芯片封装体及其封装方法
【技术领域】
本发明是有关于一种发光二极管芯片封装体及其封装方法，更特别地，本发明是有关于一种高亮度及高产量的发光二极管芯片封装体及其封装方法。
【背景技术】
图26为一个显示一习知发光二极管芯片封装体的示意侧视图。
如在图26中所示，该习知发光二极管芯片封装体包括一发光二极管芯片90。该发光二极管芯片90具有一焊垫安装表面900及两个安装于该焊垫安装表面900上的焊垫901。该发光二极管芯片90的焊垫安装表面900亦为主要的光线射出表面。该发光二极管芯片90是在其的与该焊垫安装表面900相对的背面被粘接到一封装基板91的芯片安装表面910上。两个分别用于与该发光二极管芯片90的对应的焊垫901电气连接的互连线92是设置于该封装基板91的芯片安装表面910上并且延伸到该封装基板91的与该芯片安装表面910相对的背面911。该等互连线92的位在该封装基板91的背面911上的部分是用于与外部电路(图中未示)电气连接。该发光二极管芯片90的每个焊垫901是经由导线93来与一对应的互连线92电气连接。一个覆盖该发光二极管芯片90与该等导线93的保护层94是形成于该封装基板91的芯片安装表面910上。该保护层94是由透明的树脂材料制成。
然而，以上所述的习知发光二极管芯片封装体具有如下的缺点。
第一，一晶圆(图中未示)必须先被切割以得到数个如上所述的发光二极管芯片90。然后，该等发光二极管90再逐一经由安装至封装基板91、打线(利用导线93)及形成保护层94等等的步骤来被构成具有如上所述的结构的发光二极管芯片封装体。因此，生产周期是长而产量是无法有效提升。
其次，由该发光二极管芯片90所发出的光线仅是朝该光线射出表面发射的一部分是被使用(在图式中是以虚线箭头表示)，而其余的部分会造成浪费(在图式中是以实线箭头表面)。因此，具有如上所述的结构的习知发光二极管芯片封装体的亮度是无法有效增加。
【发明内容】
有鉴于此，本发明的目的是提供一种高亮度且高产量的发光二极管芯片封装体及其封装方法。
根据本发明的一种发光二极管芯片封装体，其特征在于：包含：
一发光二极管芯片，该发光二极管芯片具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
一绝缘层，该绝缘层是形成于该发光二极管芯片的焊垫安装表面上而且是形成有数个用于暴露对应的焊垫的暴露孔；及
形成于每个暴露孔内的导体，该导体是与对应的焊垫电气连接而且是用于把该焊垫电气连接到外部电路。
根据本发明的另一种发光二极管芯片封装体，其特征在于：包含：
一发光二极管芯片，该发光二极管芯片具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
一第一绝缘层，该第一绝缘层是形成于该发光二极管芯片的焊垫安装表面上而且是形成有数个用于暴露对应的焊垫的通孔；
一金属反射层，该金属反射层是形成于该第一绝缘层上而且是对应于该通孔形成有数个与对应的通孔连通的贯穿孔；
一第二绝缘层，该第二绝缘层是形成于该金属反射层上而且是形成有数个经由对应的贯穿孔和对应的通孔向下到达对应的焊垫的暴露孔；及形成于每个暴露孔内的导体，该导体是与对应的焊垫电气连接而且是用于把该焊垫电气连接到外部电路。
根据本发明的再一种发光二极管芯片封装体，其特征在于：包含：
一发光二极管芯片，该发光二极管芯片具有一焊垫安装表面、数个安装于该焊垫安装表面上的焊垫、及一与该焊垫安装表面相对的表面；
一形成于该发光二极管芯片的与该焊垫安装表面相对的表面上的反射层；
一封装基板，该封装基板具有一芯片安装表面，该发光二极管芯片的该反射层被粘接到该封装基板的芯片安装表面，该封装基板更具有数条分别与该发光二极管芯片的对应的焊垫电气连接的互连线，该互连线是设置于该封装基板的芯片安装表面上并且延伸到该封装基板的与该芯片安装表面相对的背面，该互连线的位在该封装基板的背面上的部分是用于与外部电路电气连接；
用于把该发光二极管芯片的焊垫与对应的互连线电气连接的导线；及一个形成于该封装基板的芯片安装表面上覆盖该发光二极管芯片与该导线的保护层。
根据本发明的一种发光二极管芯片封装体的封装方法，其特征在于：包含如下的步骤：
提供一发光二极管晶圆，该发光二极管晶圆具有数个发光二极管芯片区域，每个发光二极管芯片区域具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
于该发光二极管芯片区域的焊垫安装表面上形成一第一绝缘层；
于该第一绝缘层上形成一金属反射层，该金属反射层是形成有数个用于暴露该第一绝缘层的贯穿孔；
把该第一绝缘层设定以图案形成数个与对应的贯穿孔连通且用于暴露对应的焊垫的通孔；
于该金属反射层上形成一第二绝缘层并且把该第二绝缘层设定以图案形成数个经由对应的贯穿孔和对应的通孔向下到达对应的焊垫的暴露孔；
于该第二绝缘层上形成一导体形成层，并且将该导体形成层研磨，使在该第二绝缘层上的部分除去而留下在该暴露孔内的与对应的焊垫电气连接的部分作为导体；及
于每个导体上形成一用于与外部电路电气连接的外部连接导电体，并且把该发光二极管晶圆切割以制成数个发光二极管芯片封装体。
根据本发明的另一种发光二极管芯片封装体的封装方法其特征在于：包含如下的步骤：
提供一发光二极管芯片，该发光二极管芯片具有一焊垫安装表面、两个安装于该焊垫安装表面上的焊垫、及一与该焊垫安装表面相对的表面；
于该发光二极管芯片的与该焊垫安装表面相对的表面上粘接一反射层；
提供一封装基板，该封装基板具有一芯片安装表面，该发光二极管芯片的该反射层被粘接到该封装基板的芯片安装表面，该封装基板更具有两个分别用于与该发光二极管芯片的对应的焊垫电气连接的互连线，该互连线是设置于该封装基板的芯片安装表面上并且延伸到该封装基板的与该芯片安装表面相对的背面，该互连线的位在该封装基板的背面上的部分是用于与外部电路电气连接；
利用导线来把该发光二极管芯片的焊垫与对应的互连线电气连接；及于该封装基板的芯片安装表面上形成一个覆盖该发光二极管芯片与该导线的保护层。
根据本发明的另一种发光二极管芯片封装体的封装方法其特征在于：包含如下的步骤：
提供一发光二极管晶圆，该发光二极管晶圆具有数个发光二极管芯片区域，每个发光二极管芯片区域具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
于该发光二极管芯片区域的焊垫安装表面上形成一第一绝缘层；
于该第一绝缘层上形成一金属反射层；
于该金属反射层上形成一第二绝缘层，并且把该第二绝缘层设定以图案形成数个用于暴露该金属反射层的暴露孔；
把该金属反射层设定以图案形成数个与对应的暴露孔连通且用于暴露该第一绝缘层的贯穿孔；
把该第一绝缘层设定以图案形成数个与对应的贯穿孔连通且用于暴露对应的焊垫的通孔；
于该第二绝缘层的整个表面及该焊垫安装表面的由暴露孔所暴露的部分上形成一第三绝缘层，并且把该第三绝缘层设定以图案形成数个经由对应的暴露孔、对应的贯穿孔和对应的通孔向下到达对应的焊垫的贯通孔；
于该第三绝缘层上形成一导体形成层，并且将该导体形成层研磨，使在该第三绝缘层上的部分除去而留下在该贯通孔内的与对应的焊垫电气连接的部分作为导体；及
于每个导体上形成有一用于与外部电路电气连接的外部连接导电体，并且把该发光二极管晶圆切割以制成数个发光二极管芯片封装体。
本发明的发光二极管芯片封装体及其封装方法具有亮度高、产量高等优点。
【附图说明】
图1至4为显示本发明的第一较佳实施例的发光二极管芯片封装体的封装方法的示意流程剖视图；
图5至8为显示本发明的第二较佳实施例的发光二极管芯片封装体的封装方法的示意流程剖视图；
图9至14为显示本发明的第三较佳实施例的发光二极管芯片封装体的封装方法的示意流程剖视图；
图15和16为显示本发明的第四较佳实施例的发光二极管芯片封装体的封装方法的示意流程剖视图；
图17至21为显示本发明的第五较佳实施例的发光二极管芯片封装体的封装方法的部分示意流程剖视图；
图22和23为显示本发明的第六较佳实施例的发光二极管芯片封装体的封装方法的部分示意流程剖视图；
图24为一个显示本发明的反射层应用于一习知发光二极管芯片封装体时的示意侧视图；
图25为一个显示本发明的反射层应用于另一习知发光二极管芯片封装体时的示意侧视图；及
图26为一个显示一习知发光二极管芯片封装体的示意剖视图。
【具体实施方式】
图1、2、3、4为显示本发明的第一较佳实施例的发光二极管芯片封装体的封装方法的示意流程剖视图。
请参阅图1所示，在本实施例中，一发光二极管晶圆1(在图式中仅显示一部分)是首先被提供。该发光二极管晶圆1具有数个各相当于一独立的发光二极管芯片的发光二极管芯片区域10(在第一图中仅其中一个发光二极管芯片区域被显示)。在后面的说明中，为了方便起见，仅以一个发光二极管芯片区域10作为例子。每个发光二极管芯片区域10具有一焊垫安装表面100及至少两个安装于该焊垫安装表面100上的焊垫101。每个焊垫101在其的表面上是以任何适当的方式形成有一众所周知被称为UBM(Under Bump Metallurgy)的导电层(图中未示)。在本实施例中，与该焊垫安装表面100相对的表面是为一光线射出表面。
然后，一由像聚酰亚胺(polyimide)或其类似般的光敏性抗蚀剂形成的绝缘层20是形成于该发光二极管芯片区域10的焊垫安装表面100上。接着，该绝缘层20是被定以图案可形成数个用于暴露对应的焊垫101的暴露孔200。应要注意的是，由每个暴露孔200所暴露的区域的面积是比该对应的焊垫101的面积大。
请参阅图2、3所示，在暴露孔200被形成之后，一导体形成层30是形成于该绝缘层20的整个表面及焊垫安装表面100的由暴露孔200所暴露的部分上。在本较佳实施例中，该导体形成层30的形成是可以藉由涂布导电胶材料来被实现。当然，该导体形成层30的形成亦可以藉由任何其他适当的手段来被实现。接着，该导体形成层30是经由研磨处理来把在该绝缘层20的表面上的部分除去而在该等暴露孔200内的与对应的焊垫101电气连接的部分是被留下作为导体40。
接着，如在图4中所示，于每个导体40的表面上，一导电金属层401是以任何习知适当的方式被形成。在本较佳实施例中，每个导电金属层401是由一镍层与一金层形成。当然，该等导电金属层401亦可以由其他适合的金属材料形成。然后，于每个导体40的导电金属层401上是形成有一由任何适合的材料形成的用于与外部电路(图中未示)电气连接的外部连接导电体50。最后，该发光二极管晶圆1是沿着切割线(图中未示)被切割以制成数个具有以上所述的结构的发光二极管芯片封装体。
以上所述的本发明的第一较佳实施例的发光二极管芯片封装体及其的封装方法具有如下的优点。
1.由于以上的方法步骤是对一整片发光二极管晶圆1进行，即，整片发光二极管晶圆1的每个发光二极管芯片区域10是同时被处理，藉此产量是得以提升。
2.由于在该等暴露孔200内的导体40是由导电胶材料形成，而导电胶材料是为具有反射率的材料，因此该等导体40是可以作用为一反射层。如是，本来无法被使用的光线(在图式中由实线箭头表示)，将会由该等导体40反射向该光线射出表面而因此成为可被使用的光线(在图式中由虚线箭头表示)，因此该发光二极管芯片封装体的亮度得以增加。
3.由于由每个暴露孔200所暴露的区域的面积是比对应的焊垫101的面积大，因此在每个暴露孔200内的导体40的面积是比对应的焊垫101的面积大，故外部连接导电体50得以增大，以致于使得与外部电路连接时方便。
图5至8为显示本发明的第二较佳实施例的发光二极管芯片封装体的封装方法的示意流程图。
本较佳实施例在图5之前的步骤是与第一较佳实施例的第一图的步骤相同，因此，其的详细说明于此是被省略。
请参阅图5所示，在暴露孔200的形成之后，一导体形成层30是借着溅镀手段来被形成于该绝缘层20的整个表面及该焊垫安装表面100的由暴露孔200所暴露的部分上。该导体形成层30是可以由任何适合的金属材料形成。应要注意的是，该导体形成层30亦可以由其他适合的手段来被形成。
然后，该导体形成层30是经由研磨处理来把在该绝缘层20的表面上的部分除去而在该等暴露孔200内的与对应的焊垫101电气连接的部分是被留下作为导体40，如在图6中所示。
接着，请参阅图7所示，一辅助绝缘层64是形成于该绝缘层20的整个表面上。该辅助绝缘层64是被定以图案可形成数个用于与对应的暴露孔200连通的穿透孔640。由每个穿透孔640所暴露的区域的面积是比由对应的暴露孔200所暴露的区域的面积大。暴露一对应的焊垫101的暴露孔200和与它连通的穿透孔640共同形成一导电体形成孔。
然后，借着习知的手段于每个导电体形成孔内形成一个与对应的导体40电气连接且其的顶端部分凸伸在对应的导电体形成孔外部的外部连接导电体50。在本较佳实施例中，该外部连接导电体50是为一锡铅凸块。
随后，如在图8中所示，每个外部连接导电体50是经由研磨处理来把凸伸在对应的导体形成孔外部的顶端部分磨平而然后该辅助绝缘层64被移去。
最后，该发光二极管晶圆1是沿着切割线(图中未示)被切割以制成数个具有以上所述的结构的发光二极管芯片封装体。
以上所述的本发明的第二较佳实施例的发光二极管芯片封装体及其的封装方法具有与第一较佳实施例相同的优点。
图9至14为显示本发明的第三较佳实施例的发光二极管芯片封装体的封装方法的示意流程图。
首先，请参阅图9、10所示，与以上所述的较佳实施例相同，一发光二极管晶圆1是首先被提供。该发光二极管晶圆1具有数个各相当于一独立的发光二极管芯片的发光二极管芯片区域10(在图式中仅其中一个半导体芯片区域被显示)。每个发光二极管芯片区域10具有一焊垫安装表面100及至少两个安装于该焊垫安装表面100上的焊垫101。每个焊垫101在其的表面上是形成有一众所周知被称为UBM的导电层(图中未示)。在本实施例中，与该焊垫安装表面100相对的表面是为一光线射出表面。
接着，请参阅图11所示，一由像聚酰亚胺或其类似般的光敏性抗蚀剂形成的透明的第一绝缘层60是形成于该半导体芯片区域10的焊垫安装表面100上。
然后，一金属反射层61是设置于该第一绝缘层60上。该金属反射层61是为一具有高反射率的金属薄膜层而且它是可以利用涂布金属材料的方式或者藉由粘着一金属薄膜来被形成。当该金属反射层61是利用涂布的方式形成时，该金属反射层61是借着化学处理对应于该等焊垫101来形成有数个暴露该第一绝缘层60的贯穿孔610。由每个贯穿孔610所暴露的区域的面积是比对应的焊垫101的面积大。当该金属反射层61是藉由粘贴一金属薄膜来被形成时，该金属薄膜是可以事先形成有所需的贯穿孔610而因此，对该金属反射层61的化学处理的步骤是被免除。在本较佳实施例中，该金属反射层61是以粘贴的方式来被设置于该第一绝缘层60上。
接着，请参阅图12所示，该第一绝缘层60是利用该金属反射层61作为光罩来被定以图案可形成数个分别与对应的贯穿孔610连通且用于暴露对应的焊垫101的通孔600。然后，一第二绝缘层62是形成于该金属反射层61的整个表面上而且是被设定以图案可形成数个经由对应的贯穿孔610和通孔600向下到达对应的焊垫101的暴露孔620。由每个暴露孔620所暴露的区域的面积是比对应的焊垫101的面积大但比由对应的贯穿孔610所暴露的区域的面积小，因此该金属反射层61的界定贯穿孔610的孔壁和该第一绝缘层600的界定通孔600的孔壁不会被暴露。
接着，如在图中13所示，一导体形成层70是形成于该第二绝缘层62的整个表面及该焊垫安装表面100的由暴露孔620所暴露的部分上。接着，如在图14中所示，该导体形成层70是经由研磨处理来把在该第二绝缘层62的表面上的部分除去而在该等暴露孔620内的与对应的焊垫101电气连接的部分是被留下作为导体700。
随后，与第一较佳实施例相同，于每个导体700的表面上，一导电金属层701和一外部连接导电体50是依序被形成。最后，该发光二极管晶圆1是沿着切割线(图中未示)被切割以致于数个具有以上所述的结构的发光二极管芯片封装体是被制成。
以上所述的本发明的第三较佳实施例的发光二极管芯片封装体及其的封装方法具有与上述较佳实施例相同的优点。
图15、16为显示本发明的第四较佳实施例的发光二极管芯片封装体的封装方法的示意流程图。
本较佳实施例在图15之前的步骤是与第三较佳实施例的图9至12的步骤相同，因此，其详细说明于此是被省略。
请参阅图15所示，在形成暴露孔620之后，与第二较佳实施例相同，一导体形成层30是借着溅镀手段来被形成于该第二绝缘层62的整个表面及该焊垫安装表面100的由暴露孔620所暴露的部分上。
然后，请参阅图16所示，该导体形成层30是经由研磨处理来把在该第二绝缘层62的表面上的部分除去而在该等暴露孔620内的与对应的焊垫101电气连接的部分是被留下作为导体40。
接着，外部连接导电体50是借着与第二较佳实施例相同的方式来被形成。最后，该发光二极管晶圆1是沿着切割线(图中未示)被切割以致于数个具有以上所述的结构的发光二极管芯片封装体是被制成。
以上所述的本发明的第四较佳实施例的发光二极管芯片封装体及其的封装方法具有与第一较佳实施例相同的优点。
图17至21为显示本发明的第五较佳实施例的发光二极管芯片封装体的封装方法的示意流程图。
首先，请参阅图17所示，与以上第三较佳实施例相同的发光二极管晶圆1是首先被提供。
接着，一个由光敏性抗蚀剂形成的透明的第一绝缘层60、一个是为一具有高反射率的金属薄膜层的金属反射层61、及一个由光敏性抗蚀剂形成的第二绝缘层62是连续地以这顺序形成于该半导体芯片区域10的焊垫安装表面100上。
然后，如在图18中所示，该第二绝缘层62是首先被定以图案可对应于该等焊垫101来形成数个暴露该金属反射层61的暴露孔620。由每个暴露孔620所暴露的区域的面积是比对应的焊垫101的面积大。
在暴露孔620的形成之后，该金属反射层61是借着化学处理来形成有数个与对应的暴露孔620连通并且暴露该第一绝缘层60的贯穿孔610。
接着，该第一绝缘层60是利用该第二绝缘层62和该金属反射层61作为光罩来被定以图案可形成数个与对应的贯穿孔610连通并且暴露对应的焊垫101的通孔600。
然后，请参阅图19所示，一第三绝缘层63是形成于该第二绝缘层62的整个表面及该焊垫安装表面100的由暴露孔620所暴露的部分上。然后，该第三绝缘层62是被定以图案可形成数个经由对应的暴露孔620、贯穿孔610和通孔600向下到达对应的焊垫101的贯通孔630。由每个贯通孔630所暴露的区域的面积是比对应的焊垫101的面积大但比由对应的贯穿孔610所暴露的区域的面积小，因此该反射层61的界定贯穿孔610的孔壁、该第二绝缘层62的界定暴露孔620的孔壁及该第一绝缘层60的界定通孔600的孔壁不会被暴露。
应要注意的是，在本较佳实施例中，该第二绝缘层和该第三绝缘层620和630合在一起是相当于在该第三和第四较佳实施例中的第二绝缘层620。
在贯通孔630被形成之后，一导体形成层70是形成于该第三绝缘层63的整个表面及该焊垫安装表面100的由贯通孔630所暴露的部分上，如在图20中所示。
然后，如在图21中所示，该导体形成层70是经由研磨处理来把在该第三绝缘层63的表面上的部分除去而在该等导体形成孔内的与对应的焊垫101电气连接的部分是被留下作为导体700。
随后，与第一实施例相同，于每个导体700的表面上，一导电金属层701和一外部连接导电体50是被形成。最后，该发光二极管晶圆1是沿着切割线(图中未示)被切割以致于数个具有以上所述的结构的发光二极管芯片封装体是被制成。
以上所述的本发明的第五较佳实施例的发光二极管芯片封装体及其的封装方法具有与以上的较佳实施例相同的优点。
图22、23为显示本发明的第六较佳实施例的发光二极管芯片封装体的封装方法的示意流程图。
本较佳实施例在图22之前的步骤是与第五较佳实施例的图17至19的步骤相同，因此，其详细说明于此是被省略。
请参阅图22所示，在形成贯通孔630之后，与第二较佳实施例相同，一导体形成层30是借着溅镀手段来被形成于该第三绝缘层63的整个表面及焊垫安装表面100的由贯通孔630所暴露的部分上。
然后，请参阅图23所示，该导体形成层30是经由研磨处理来把在该第三绝缘层63的表面上的部分除去而在该等贯通孔630内的与对应的焊垫101电气连接的部分是被留下作为导体40。
接着，外部连接导电体50是借着与第二较佳实施例相同的方式来被形成。最后，该发光二极管晶圆1是沿着切割线(图中未示)被切割以致于数个具有以上所述的结构的发光二极管芯片封装体是被制成。
以上所述的本发明的第六较佳实施例的发光二极管芯片封装体及其的封装方法具有与第一较佳实施例相同的优点。
图24为一个显示本发明的金属反射层61应用于在图26中所述的习知发光二极管芯片封装体时的示意侧视图。应要注意的是，在图24中，保护层是被移去而且一些元件是仅被显示一部分。
如在图24中所示，在该封装基板91与该发光二极管芯片90的与该焊垫安装表面900相对的表面的间是设置有该金属反射层61，因此，本来无法被使用的光线(在图式中由实线箭头表示)，将会由该金属反射层61反射向该光线射出表面而成为可以被使用的光线(在图式中由虚线箭头表示)，藉此该发光二极管芯片封装体的亮度得以增加。
图25为一个显示本发明的金属反射层61应用于一种光线射出表面是为发光二极管芯片的侧表面的习知发光二极管芯片封装体时的示意侧视图。应要注意的是，在图25中，保护层是被移去而且一些元件是仅被显示一部分。
如在图25中所示，除了在该封装基板91与该发光二极管芯片90的与该焊垫安装表面900相对的表面的间是设置有该金属反射层61，在该发光二极管芯片90的光线射出表面相对的表面上亦设置有该金属反射层61，如是，本来无法被使用的光线(在图式中由实线箭头表示)，将会由该等金属反射层61反射向该光线射出表面而成为可被使用的光线(在图式中由虚线箭头表示)，因此该发光二极管芯片封装体的亮度得以增加。
上述所揭的图式及说明，仅为本发明的实施例而已，非为限定本发明的保护范围。

Claims (51)

1.一种发光二极管芯片封装体，其特征在于：包含：
一发光二极管芯片，该发光二极管芯片具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
一绝缘层，该绝缘层是形成于该发光二极管芯片的焊垫安装表面上而且是形成有数个用于暴露对应的焊垫的暴露孔；及
形成于每个暴露孔内的导体，该导体是与对应的焊垫电气连接而且是用于把该焊垫电气连接到外部电路。
2.如权利要求1所述的发光二极管芯片封装体，其特征在于：该导体是由导电胶材料形成。
3.如权利要求2所述的发光二极管芯片封装体，其特征在于：更包含形成于每个导体的表面上的导电金属层。
4.如权利要求3所述的发光二极管芯片封装体，其特征在于：更包含形成于每个导电金属层上的外部连接导电体。
5.如权利要求3所述的发光二极管芯片封装体，其特征在于：每个导电金属层是由一镍层与一金层形成。
6.如权利要求1所述的发光二极管芯片封装体，其特征在于：更包含形成于每个焊垫上的导电层。
7.如权利要求1所述的发光二极管芯片封装体，其特征在于：由每个暴露孔所暴露的区域具有一个比对应的焊垫的面积大的面积。
8.如权利要求1所述的发光二极管芯片封装体，其特征在于：该等导体是藉溅镀手段以金属材料形成。
9.如权利要求8所述的发光二极管芯片封装体，其特征在于：更包含形成于每个导体上的外部连接导电体。
10.如权利要求9所述的发光二极管芯片封装体，其特征在于：该外部连接导电体是为锡铅凸块。
11.一种发光二极管芯片封装体，其特征在于：包含：
一发光二极管芯片，该发光二极管芯片具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
一第一绝缘层，该第一绝缘层是形成于该发光二极管芯片的焊垫安装表面上而且是形成有数个用于暴露对应的焊垫的通孔；
一金属反射层，该金属反射层是形成于该第一绝缘层上而且是对应于该通孔形成有数个与对应的通孔连通的贯穿孔；
一第二绝缘层，该第二绝缘层是形成于该金属反射层上而且是形成有数个经由对应的贯穿孔和对应的通孔向下到达对应的焊垫的暴露孔；及
形成于每个暴露孔内的导体，该导体是与对应的焊垫电气连接而且是用于把该焊垫电气连接到外部电路。
12.如权利要求11所述的发光二极管芯片封装体，其特征在于：该导体是由导电胶材料形成。
13.如权利要求12所述的发光二极管芯片封装体，其特征在于：更包含形成于每个导体的表面上的导电金属层。
14.如权利要求13所述的发光二极管芯片封装体，其特征在于：更包含形成于每一导电金属层上的外部连接导电体。
15.如权利要求14所述的发光二极管芯片封装体，其特征在于：每个导电金属层是由一镍层与一金层形成。
16.如权利要求11所述的发光二极管芯片封装体，其特征在于：更包含形成于每个焊垫上的导电层。
17.如权利要求11所述的发光二极管芯片封装体，其特征在于：该导体是藉溅镀手段以金属材料形成。
18.如权利要求17所述的发光二极管芯片封装体，其特征在于：更包含形成于每个导体上的外部连接导电体。
19.如权利要求18所述的发光二极管芯片封装体，其特征在于：该外部连接导电体为锡铅凸块。
20.如权利要求11所述的发光二极管芯片封装体，其特征在于：由每个暴露孔所暴露的区域具有一个比对应的焊垫的面积大但比由对应的通孔所暴露的区域的面积及由对应的贯穿孔所暴露的区域的面积小的面积，该金属反射层的界定贯穿孔的孔壁及该第一绝缘层的界定通孔的孔壁不被暴露。
21.一种发光二极管芯片封装体，其特征在于：包含：
一发光二极管芯片，该发光二极管芯片具有一焊垫安装表面、数个安装于该焊垫安装表面上的焊垫、及一与该焊垫安装表面相对的表面；
一形成于该发光二极管芯片的与该焊垫安装表面相对的表面上的反射层；
一封装基板，该封装基板具有一芯片安装表面，该发光二极管芯片的该反射层被粘接到该封装基板的芯片安装表面，该封装基板更具有数条分别与该发光二极管芯片的对应的焊垫电气连接的互连线，该互连线是设置于该封装基板的芯片安装表面上并且延伸到该封装基板的与该芯片安装表面相对的背面，该互连线的位在该封装基板的背面上的部分是用于与外部电路电气连接；
用于把该发光二极管芯片的焊垫与对应的互连线电气连接的导线；及
一个形成于该封装基板的芯片安装表面上覆盖该发光二极管芯片与该导线的保护层。
22.如权利要求21所述的发光二极管芯片封装体，其特征在于：更包含另一个粘接到该发光二极管芯片的其中一个侧表面的反射层。
23.一种发光二极管芯片封装体的封装方法，其特征在于：包含如下的步骤：
提供一发光二极管晶圆，该发光二极管晶圆包含数个发光二极管芯片区域，每个发光二极管芯片区域具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
于该发光二极管芯片区域的焊垫安装表面上形成一绝缘层，并且把该绝缘层设定以图案形成数个用于暴露对应的焊垫的暴露孔；
于该绝缘层的整个表面及焊垫安装表面的由暴露孔所暴露的部分上形成一导体形成层，并且研磨该导体形成层把在该绝缘层的表面上的部分除去而在该暴露孔内的与对应的焊垫电气连接的部分是被留下作为导体；及
于每个导体上形成一用于与外部电路电气连接的外部连接导电体，并且把该发光二极管晶圆切割制成数个发光二极管芯片封装体。
24.如权利要求23所述的发光二极管芯片封装体的封装方法，其特征在于：更包含于每个焊垫上形成一导电层的步骤。
25.如权利要求23所述的发光二极管芯片封装体的封装方法，其特征在于：在形成导体形成层的步骤中，该导体形成层是由导电胶材料形成。
26.如权利要求25所述的发光二极管芯片封装体的封装方法，其特征在于：在形成外部连接导电体的步骤之前，更包含于每个导体的表面上形成一导电金属层的步骤。
27.如权利要求26所述的发光二极管芯片封装体的封装方法，其特征在于：在形成导电金属层的步骤中，每个导电金属层是由一镍层与一金层形成。
28.如权利要求23所述的发光二极管芯片封装体的封装方法，其特征在于：在形成暴露孔的步骤中，使每个暴露孔所暴露的区域的面积比对应的焊垫的面积大。
29.如权利要求23所述的发光二极管芯片封装体的封装方法，其特征在于：在形成导体形成层的步骤中，该导体形成层是藉溅镀手段以金属材料形成。
30.如权利要求29所述的发光二极管芯片封装体的封装方法，其特征在于：在形成外部连接导电体的步骤中，包含如下的步骤：
于该绝缘层的整个表面上形成一辅助绝缘层并且把该辅助绝缘层设定以图案形成数个用于与对应的暴露孔连通的穿透孔，每个穿透孔所暴露的区域的面积是比对应的暴露孔所暴露的区域的面积大，暴露一对应的焊垫的暴露孔和与它连通的穿透孔共同形成一导电体形成孔；
于每个导电体形成孔内形成一个与对应的导体电气连接且其的顶端部分凸伸在对应的导电体形成孔外部的外部连接导电体；及
把每个外部连接导电体的凸伸在对应的导电体形成孔外部的顶端部分磨平，然后把该辅助绝缘层移去。
31.如权利要求30所述的发光二极管芯片封装体的封装方法，其特征在于：在形成外部连接导电体的步骤中，该外部连接导电体为锡铅凸块。
32.一种发光二极管芯片封装体的封装方法，其特征在于：包含如下的步骤：
提供一发光二极管晶圆，该发光二极管晶圆具有数个发光二极管芯片区域，每个发光二极管芯片区域具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
于该发光二极管芯片区域的焊垫安装表面上形成一第一绝缘层；
于该第一绝缘层上形成一金属反射层，该金属反射层是形成有数个用于暴露该第一绝缘层的贯穿孔；
把该第一绝缘层设定以图案形成数个与对应的贯穿孔连通且用于暴露对应的焊垫的通孔；
于该金属反射层上形成一第二绝缘层并且把该第二绝缘层设定以图案形成数个经由对应的贯穿孔和对应的通孔向下到达对应的焊垫的暴露孔；
于该第二绝缘层上形成一导体形成层，并且将该导体形成层研磨，使在该第二绝缘层上的部分除去而留下在该暴露孔内的与对应的焊垫电气连接的部分作为导体；及
于每个导体上形成一用于与外部电路电气连接的外部连接导电体，并且把该发光二极管晶圆切割以制成数个发光二极管芯片封装体。
33.如权利要求32所述的发光二极管芯片封装体的封装方法，其特征在于：在形成第一绝缘层的步骤之前，更包含于每个焊垫上形成一导电层的步骤。
34.如权利要求32所述的发光二极管芯片封装体的封装方法，其特征在于：在形成导体形成层的步骤中，该导体形成层是由导电胶材料形成。
35.如权利要求34所述的发光二极管芯片封装体的封装方法，其特征在于：在形成外部连接导电层的步骤之前，更包含于每个导体的表面上形成有一导电金属层的步骤。
36.如权利要求35所述的发光二极管芯片封装体的封装方法，其特征在于：在形成导电金属层的步骤中，每个导电金属层是由一镍层与一金层形成。
37.如权利要求32所述的发光二极管芯片封装体的封装方法，其特征在于：在形成第二绝缘层的步骤中，由每个暴露孔所暴露的区域的面积是比由对应的贯穿孔所暴露的区域的面积及由对应的通孔所暴露的区域的面积小但比对应的焊垫的面积大，该反射层的界定贯穿孔的孔壁及该第一绝缘层的界定通孔的孔壁不被暴露。
38.如权利要求32所述的发光二极管芯片封装体的封装方法，其特征在于：在形成导体形成层的步骤中，该导体形成层是借着溅镀的手段由金属材料形成。
39.如权利要求38所述的发光二极管芯片封装体的封装方法，其特征在于：在形成外部连接导电体的步骤中，包含如下的步骤：
于该第二绝缘层的整个表面上形成一辅助绝缘层并且把该辅助绝缘层设定以图案形成数个用于与对应的暴露孔连通的穿透孔，使每个穿透孔所暴露的区域的面积比由对应的暴露孔所暴露的区域的面积大，暴露一对应的焊垫的暴露孔和与它连通的穿透孔共同形成一导电体形成孔；
于每个导电体形成孔内形成一个与对应的导体电气连接且其的顶端部分凸伸在对应的导电体形成孔外部的外部连接导电体；及
把每个外部连接导电体的凸伸在对应的导电体形成孔外部的顶端部分磨平，然后把该辅助绝缘层移去。
40.如权利要求39所述的发光二极管芯片封装体的封装方法，其特征在于：在形成外部连接导电体的步骤中，该外部连接导电体为锡铅凸块。
41.一种发光二极管芯片封装体的封装方法，其特征在于：包含如下的步骤：
提供一发光二极管芯片，该发光二极管芯片具有一焊垫安装表面、两个安装于该焊垫安装表面上的焊垫、及一与该焊垫安装表面相对的表面；
于该发光二极管芯片的与该焊垫安装表面相对的表面上粘接一反射层；
提供一封装基板，该封装基板具有一芯片安装表面，该发光二极管芯片的该反射层被粘接到该封装基板的芯片安装表面，该封装基板更具有两个分别用于与该发光二极管芯片的对应的焊垫电气连接的互连线，该互连线是设置于该封装基板的芯片安装表面上并且延伸到该封装基板的与该芯片安装表面相对的背面，该互连线的位在该封装基板的背面上的部分是用于与外部电路电气连接；
利用导线来把该发光二极管芯片的焊垫与对应的互连线电气连接；及
于该封装基板的芯片安装表面上形成一个覆盖该发光二极管芯片与该导线的保护层。
42.如权利要求41所述的发光二极管芯片封装体的封装方法，其特征在于：在形成反射层的步骤中，更包含于该发光二极管芯片的其中一个侧表面上粘接另一反射层的步骤。
43.一种发光二极管芯片封装体的封装方法，其特征在于：包含如下的步骤：
提供一发光二极管晶圆，该发光二极管晶圆具有数个发光二极管芯片区域，每个发光二极管芯片区域具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
于该发光二极管芯片区域的焊垫安装表面上形成一第一绝缘层；
于该第一绝缘层上形成一金属反射层；
于该金属反射层上形成一第二绝缘层，并且把该第二绝缘层设定以图案形成数个用于暴露该金属反射层的暴露孔；
把该金属反射层设定以图案形成数个与对应的暴露孔连通且用于暴露该第一绝缘层的贯穿孔；
把该第一绝缘层设定以图案形成数个与对应的贯穿孔连通且用于暴露对应的焊垫的通孔；
于该第二绝缘层的整个表面及该焊垫安装表面的由暴露孔所暴露的部分上形成一第三绝缘层，并且把该第三绝缘层设定以图案形成数个经由对应的暴露孔、对应的贯穿孔和对应的通孔向下到达对应的焊垫的贯通孔；
于该第三绝缘层上形成一导体形成层，并且将该导体形成层研磨，使在该第三绝缘层上的部分除去而留下在该贯通孔内的与对应的焊垫电气连接的部分作为导体；及
于每个导体上形成有一用于与外部电路电气连接的外部连接导电体，并且把该发光二极管晶圆切割以制成数个发光二极管芯片封装体。
44.如权利要求43所述的发光二极管芯片封装体的封装方法，其特征在于：在形成第一绝缘层的步骤之前，更包含于每个焊垫上形成一导电层的步骤。
45.如权利要求43所述的发光二极管芯片封装体的封装方法，其特征在于：在形成导体形成层的步骤中，该导体形成层是由导电胶材料形成。
46.如权利要求45所述的发光二极管芯片封装体的封装方法，其特征在于：在形成外部连接导电层的步骤之前，更包含于每个导体的表面上形成有一导电金属层的步骤。
47.如权利要求46所述的发光二极管芯片封装体的封装方法，其特征在于：在形成导电金属层的步骤中，每个导电金属层是由一镍层与一金层形成。
48.如权利要求43所述的发光二极管芯片封装体的封装方法，其特征在于：在形成第三绝缘层的步骤中，由每个贯通孔所暴露的区域的面积是比对应的暴露孔所暴露的区域的面积、由对应的贯穿孔所暴露的区域的面积及由对应的通孔所暴露的区域的面积小但比对应的焊垫的面积大，该第二绝缘层的界定暴露孔的孔壁、该金属反射层的界定贯穿孔的孔壁及该第一绝缘层的界定通孔的孔壁不被暴露。
49.如权利要求43所述的发光二极管芯片封装体的封装方法，其特征在于：在形成导体形成层的步骤中，该导体形成层是借着溅镀的手段由金属材料形成。
50.如权利要求49所述的发光二极管芯片封装体的封装方法，其特征在于：在形成外部连接导电体的步骤中，包含如下的步骤：
于该第三绝缘层的整个表面上形成一辅助绝缘层并且把该辅助绝缘层设定以图案形成数个用于与对应的贯通孔连通的穿透孔，由每个穿透孔所暴露的区域的面积比由对应的贯通孔所暴露的区域的面积大，暴露一对应的焊垫的贯通孔和与它连通的穿透孔共同形成一导电体形成孔；
于每个导电体形成孔内形成一个与对应的导体电气连接且其的顶端部分凸伸在对应的导电体形成孔外部的外部连接导电体；及
把每个外部连接导电体的凸伸在对应的导电体形成孔外部的顶端部分磨平，然后把该辅助绝缘层移去。
51.如权利要求50所述的发光二极管芯片封装体的封装方法，其特征在于：在形成外部连接导电体的步骤中，该外部连接导电体为锡铅凸块。
CNB2005100739550A 2005-05-19 2005-05-19 发光二极管芯片封装体及其封装方法 Expired - Fee Related CN100505339C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100739550A CN100505339C (zh) 2005-05-19 2005-05-19 发光二极管芯片封装体及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100739550A CN100505339C (zh) 2005-05-19 2005-05-19 发光二极管芯片封装体及其封装方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100948282A Division CN101271951A (zh) 2005-05-19 2005-05-19 发光二极管芯片封装体及其封装方法

Publications (2)

Publication Number Publication Date
CN1866555A true CN1866555A (zh) 2006-11-22
CN100505339C CN100505339C (zh) 2009-06-24

Family

ID=37425508

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100739550A Expired - Fee Related CN100505339C (zh) 2005-05-19 2005-05-19 发光二极管芯片封装体及其封装方法

Country Status (1)

Country Link
CN (1) CN100505339C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271944B (zh) * 2007-03-22 2010-07-14 沈育浓 发光二极管晶片封装体及其封装方法
CN101546739B (zh) * 2008-03-28 2010-12-15 宏齐科技股份有限公司 不通过打线即达成电性连接的芯片封装结构及其制作方法
CN101685840B (zh) * 2008-09-26 2011-11-30 宏齐科技股份有限公司 增加导电及散热面积的发光二极管封装结构及其制作方法
CN103107273A (zh) * 2010-01-22 2013-05-15 亿光电子工业股份有限公司 发光二极管封装

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271944B (zh) * 2007-03-22 2010-07-14 沈育浓 发光二极管晶片封装体及其封装方法
CN101546739B (zh) * 2008-03-28 2010-12-15 宏齐科技股份有限公司 不通过打线即达成电性连接的芯片封装结构及其制作方法
CN101685840B (zh) * 2008-09-26 2011-11-30 宏齐科技股份有限公司 增加导电及散热面积的发光二极管封装结构及其制作方法
CN103107273A (zh) * 2010-01-22 2013-05-15 亿光电子工业股份有限公司 发光二极管封装
CN103107273B (zh) * 2010-01-22 2016-03-02 亿光电子工业股份有限公司 发光二极管封装

Also Published As

Publication number Publication date
CN100505339C (zh) 2009-06-24

Similar Documents

Publication Publication Date Title
CN1183593C (zh) 半导体装置
CN1118098C (zh) 半导体集成电路器件
CN1138629C (zh) 多层基板
CN1266920C (zh) 摄像机模块
CN1283004C (zh) 半导体装置及其制造方法、线路基板及电子机器
CN101047146A (zh) 半导体器件的制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1445851A (zh) 轻薄叠层封装半导体器件及其制造工艺
CN1622328A (zh) 半导体器件及其制造方法
CN1898810A (zh) 用于发光器件的封装
CN1700458A (zh) 具有第一和第二导电凸点的半导体封装及其制造方法
CN1913187A (zh) 在导热部分中具有凹部的led封装
CN101080958A (zh) 部件内置模块及其制造方法
CN1641874A (zh) 多芯片封装
CN1956189A (zh) 叠层半导体装置及叠层半导体装置的下层模块
CN1734756A (zh) 电子回路装置
CN1520611A (zh) 制造无引线的多模具承载体用的结构和方法
CN1728371A (zh) 半导体器件
CN1855477A (zh) 电路装置
CN1591853A (zh) 无引线型半导体封装及其制作工艺
CN1577840A (zh) 半导体器件的堆叠封装
CN2636411Y (zh) 多芯片封装结构
CN1678175A (zh) 电路部件模块及其制造方法
CN1866555A (zh) 发光二极管芯片封装体及其封装方法
CN1507053A (zh) 半导体集成电路器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUZHOU INDUSTRY PARK DONEY OPTOELECTRONICS TECHNOL

Free format text: FORMER OWNER: SHEN YUNONG

Effective date: 20100811

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TAIPEI CITY, TAIWAN, CHINA TO: 215122 A1501, NO.18, ZHANYE ROAD, SUZHOU INDUSTRIAL PARK, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20100811

Address after: 215122, A1501, 18 industrial road, Suzhou Industrial Park, Jiangsu Province

Patentee after: Suzhou Industrial Park Anthony Photoelectric Technology Co. Ltd.

Address before: Taipei City, Taiwan, China

Patentee before: Shen Yunong

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20200519