CN1866542A - 具有隔离结构的mos场效应晶体管及其制作方法 - Google Patents
具有隔离结构的mos场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN1866542A CN1866542A CN 200510071328 CN200510071328A CN1866542A CN 1866542 A CN1866542 A CN 1866542A CN 200510071328 CN200510071328 CN 200510071328 CN 200510071328 A CN200510071328 A CN 200510071328A CN 1866542 A CN1866542 A CN 1866542A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- effect transistor
- diffusion region
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种具有隔离结构的MOS场效应晶体管,其中一N型MOS场效应晶体管包括有一第一N型阱,一包围起一第一源极区域与一第一接点区域的第一P型区域于该第一N型阱内形成,一第一漏极区域亦形成于第一N型阱内;其中一P型MOS场效应晶体管包括有一第二N型阱,一包围起一第二漏极区域的第二P型区域于该第二N型阱内形成,一第二源极区域与一第二接点区域形成于该第二N型阱内。另外,一栅极置于一薄栅氧化层与一厚场氧化层上,用以控制场效应晶体管组件通道的电流量,分离的P型区域形成于一P型基板内用以提供场效应晶体管间的隔离。此外,一第一间隙与一第二间隙可提高场效应晶体管组件的击穿电压。
Description
技术领域
本发明有关于一种具有隔离结构的MOS场效应晶体管及其制作方法,尤指一种应用于集成电路中的具有隔离结构的高压MOS场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor)。
背景技术
整合控制电路与驱动晶体管的技术已成为现今电源集成电路(Power IC)的发展趋势,因此,若能利用标准制程来制作高压晶体管组件,似乎是单石集成电路整合的较佳方案,然而,现今标准制程所制作的晶体管却是非隔离结构,其未经隔离的晶体管电流可能会在基板中流动而对控制电路产生干扰,此外,该晶体管电流也可能产生地弹跳(ground bounce)影响控制电路的控制信号,因此非隔离结构的晶体管并不适用在这样的整合技术上,传统的技术上要使晶体管具有隔离结构与高击穿电压,通常使用一薄磊晶(epitaxial)层与一嵌入(buried)层,但其较为复杂的制程却使得制造成本提高、良率降低。
请参阅图1及图2所示,其为N型及P型MOS场效应晶体管的电路示意图。由图中可知,该N型MOS场效应晶体管(NMOS)10包括有一漏极20、一源极30与一栅极40;该P型MOS场效应晶体管(PMOS)50包括有一漏极60、一源极70与一栅极80。
请参阅图3所示,其为公知MOS场效应晶体管的结构剖面图。由图中可知,一N型MOS场效应晶体管10与P型MOS场效应晶体管50,包括一P型基板100,一N+型嵌入层860与一P+型嵌入层880形成于该P型基板100内,一N型磊晶(epitaxial)层660与一N型磊晶层680分别形成于该N+型嵌入层860与该P+型嵌入层880上。
再者,传统晶体管隔离结构采用该N型磊晶层660将该N型场效应晶体管10的一第一漏极区域230及一第一P型区域220包围起来,并利用一N型磊晶层680将该P型场效应晶体管50的一第二源极区域440、一第二接点区域450及一第二P型区域420包围起来。且多个具有P+型离子的分离P+型区域500形成于该N型磊晶层660与680之间,为MOS场效应晶体管之间提供隔离。然而,以上述传统方式所形成的隔离结构不但制程较复杂、良率降低,而且需花费较高的制作成本。
发明内容
本发明目的在于提供一种具有较高击穿电压、低导通阻抗与隔离结构的MOS场效应晶体管组件,以达到单石IC整合的目标。另外,本发明不需要传统制程中制造磊晶层的额外光罩数,仅利用标准的阱结构,便能达到低成本、高良率与隔离的晶体管结构。
为了达到上述目的,根据本发明的其中一种方案,提供一种应用于集成电路中的具有隔离结构的MOS场效应晶体管。该MOS场效应晶体管包括有一N型MOS场效应晶体管与一P型MOS场效应晶体管共同置于一P型基板内。
该N型MOS场效应晶体管包括:一具有N型导电离子的第一N型扩散区,在该P型基板中形成一第一N型阱;一具有P型导电离子的第一P型扩散区,在该第一N型阱中形成一第一P型区域;一具有N+型导电离子的第一漏极扩散区,在该第一N型扩散区中形成一第一漏极区域;一具有N+型导电离子的第一源极扩散区形成一第一源极区域;与一具有P+型导电离子的第一接点扩散区形成一第一接点区域,其中,该第一P型扩散区将该第一源极区域与该第一接点区域包围起来。
该P型MOS场效应晶体管包括:一具有N型导电离子的第二N型扩散区,在该P型基板中形成一第二N型阱;一具有P型导电离子的第二P型扩散区,在该第二N型阱中形成一第二P型区域;一具有P+型导电离子的第二漏极扩散区,在该第二P型区域中形成一第二漏极区域;一具有P+型导电离子的第二源极扩散区形成一第二源极区域;与一具有N+型导电离子的第二接点扩散区形成一第二接点区域,其中,该第二N型扩散区将第二源极区域与该第二接点区域包围起来。
此外,具有P型导电离子的多个分离的P型扩散区在该P型基板中形成多个分离的P型区域,作为场效应晶体管间的隔离,位于该第一N型扩散区的该第一P型区域、位于该第二N型扩散区的该第二P型区域、该多个分离的P型区域、该第一N型阱与该第二N型阱在不同极性的区域间形成空乏区域。
并且,一第一通道在该第一源极区域与该第一漏极区域间形成,一第二通道在该第二源极区域与该第二漏极区域间形成,一第一栅极位于一第一薄栅氧化层与一第一厚场氧化层之上,用以控制该第一通道中的电流量,一第二栅极位于一第二薄栅氧化层与一第二厚场氧化层之上,用以控制该第二通道中的电流量。
再者,由该第一N型扩散区与该第二N型扩散区所分别形成的该第一N型阱与该第二N型阱,提供了一低阻抗路径,用以限制在该漏极区域与该源极区域之间的晶体管电流。
为了达到上述目的,根据本发明的另一种方案,提供一种应用于集成电路中的具有隔离结构的MOS场效应晶体管的制作方法。其中,一种N型MOS场效应晶体管的制作方法包括有:首先,形成一P型基板;接着,在一具有N型导电离子的第一N型扩散区于该P型基板内形成一第一N型阱;然后,在一具有P型导电离子的第一P型扩散区于该第一N型阱内形成一第一P型区域;接续,在一具有N+型导电离子的第一漏极扩散区于该第一N型扩散区内形成一第一漏极区域;然后,在一具有N+型导电离子的第一源极扩散区形成一第一源极区域,其中一第一通道于该第一源极区域与该第一漏极区域间形成。
接下来,在一具有P+型导电离子的第一接点扩散区形成一第一接点区域,其中该第一P型扩散区将该第一源极区域与该第一接点区域包围起来;然后,在一具有P型导电离子的多个分离的P型扩散区形成多个分离的P型区域于该P型基板内,以提供隔离特性;接着,形成一第一薄栅氧化层与一第一厚场氧化层于该P型基板上;接下来,置放一第一栅极于该第一薄栅氧化层与该第一厚场氧化层之上,用以控制该第一通道内的电流量;然后,覆盖一硅氧化绝缘层于该第一栅极与该第一厚场氧化层上;接续,形成一第一漏极金属接点,其具有一与该第一漏极扩散区相连接的第一金属电极;然后,形成一第一源极金属接点,其具有一连接至该第一源极扩散区与该第一接点扩散区的第二金属电极;最后,形成一存在于该第一厚场氧化层与该第一P型区域间的第一间隙,以提升该N型MOS场效应晶体管的击穿电压。
再者,一种P型MOS场效应晶体管的制作方法包括有:首先,形成一P型基板;接着,在一具有N型导电离子的第二N型扩散区于该P型基板内形成一第二N型阱;然后,在一具有P型导电离子的第二P型扩散区形成一第二P型区域于该第二N型阱内;接续,在一具有P+型导电离子的第二漏极扩散区形成一第二漏极区域于该第二P型扩散区内;然后,在一具有P+型导电离子的第二源极扩散区形成一第二源极区域,其中于该第二源极区域与该第二漏极区域间形成一第二通道。
接下来,在一具有N+型导电离子的第二接点扩散区形成一第二接点区域,其中该第二N型扩散区将该第二源极区域与该第二接点区域包围起来;然后,在一具有P型导电离子的多个分离的P型扩散区形成多个分离的P型区域于该P型基板内,以提供隔离特性;接着,形成一第二薄栅氧化层与一第二厚场氧化层于该P型基板上;接下来,置放一第二栅极于该第二薄栅氧化层与该第二厚场氧化层之上,用以控制该第二通道内的电流量;然后,覆盖一硅氧化绝缘层于该第二栅极与该第二厚场氧化层上;接续,形成一第二漏极金属接点,其具有一与该第二漏极扩散区相连接的第三金属电极;然后,形成一第二源极金属接点,其具有一连接至该第二接点扩散区与该第二源极扩散区的第四金属电极;最后,形成一存在于该第二厚场氧化层与该第二N型阱间的第二间隙,以提升该P型MOS场效应晶体管的击穿电压。
根据上述构思,位于该第一N型阱内的该第一P型区域为一P型阱。
根据上述构思,位于该第一N型阱内的该第一P型区域为一P型基体。
根据上述构思,该第一厚场氧化层的长度用于调整击穿电压值。
本发明不需要传统制程中制造磊晶层的额外光罩数,仅利用标准的阱结构,便能达到成本、高良率与隔离的晶体管结构。并且仅利用此一简化的制程,便能达到高击穿电压、低导通阻抗、与隔离结构的特性,进而达到单石IC整合的目标。
为了进一步了解本发明为达到预定目的所采取的技术、手段及功效,请参阅以下有关本发明的详细说明与附图,相信本发明的目的、特征与特点,当可由此得一深入且具体的了解,然而所附附图仅提供参考与说明用,并非用来对本发明加以限制。
附图说明
图1:N型MOS场效应晶体管的电路示意图;
图2:P型MOS场效应晶体管的电路示意图;
图3:公知MOS场效应晶体管的结构剖面图;
图4:本发明的MOS场效应晶体管的区域示意俯视图;
图5:本发明的MOS场效应晶体管的结构示意剖视图;
图6:本发明N型MOS场效应晶体管的制作方法的流程图;以及
图7:本发明P型MOS场效应晶体管的制作方法的流程图。
其中,附图标记说明如下:
10-N型MOS场效应晶体管;20-漏极;
21-具有N型导电离子的第一N型扩散区;
22-具有P型导电离子的第一P型扩散区;
23-具有N+型导电离子的第一漏极扩散区;
24-具有N+型导电离子的第一源极扩散区;
25-具有P+型导电离子的第一接点扩散区;
30-源极;40-栅极;41-具有N型导电离子的第二N型扩散区;
42-具有P型导电离子的第二P型扩散区;
43-具有P+型导电离子的第二漏极扩散区;
44-具有P+型导电离子的第二源极扩散区;
45-具有N+型导电离子的第二接点扩散区;
50-P型MOS场效应晶体管;60-漏极;70-源极80-栅极;
100-P型基板;160-具有P型导电离子的分离的P型扩散区;
210-第一N型阱;220-第一P型区域;230-第一漏极区域;
240-第一源极区域;250-第一接点区域;260-分离的P型区域;
410-第二N型阱;420-第二P型区域;430-第二漏极区域;
440-第二源极区域;450-第二接点区域;
500-具有P+型离子的分离P+区域;510-第-薄栅氧化层;
520-第二薄栅氧化层;530-第一厚场氧化层;531-第三厚场氧化层;
540-第二厚场氧化层;541-第四厚场氧化层;550-第一栅极;
560-第二栅极;600-硅氧化绝缘层;660-N型磊晶层;
680-N型磊晶层;710-具有金属电极的第一漏极金属接点;
720-具有金属电极的第二漏极金属接点;
750-具有金属电极的第一源极金属接点;
760-具有金属电极的第二源极金属接点;810-第一间隙;
820-第二间隙;860-N+型嵌入层;880-P+型嵌入层。
具体实施方式
请参阅图4及图5所示,其为本发明的MOS场效应晶体管的区域示意俯视图及结构示意剖视图。由图中可知,本发明提供一N型MOS场效应晶体管10,其至少包括有:一P型基板100、一具有N型导电离子的第一N型扩散区21在P型基板100中形成一第一N型阱210、一具有P型导电离子的第一P型扩散区22在该第一N型阱210中形成一第一P型区域220、一具有N+型导电离子的第一漏极扩散区23在该第一N型扩散区21中形成一第一漏极区域230、一具有N+型导电离子的第一源极扩散区24形成一第一源极区域240、一第一通道于该第一源极区域240与该第一漏极区域230间形成、及一具有P+型导电离子的第一接点扩散区25形成一第一接点区域250。其中该第一P型扩散区22则将该第一源极区240与该第一接点区域250包围起来。另外,该N型MOS场效应晶体管10还包含具有P型导电离子的多个分离的P型扩散区160,以在P型基板100中形成多个分离的P型区域260,作为MOS场效应晶体管间的隔离。
另外,本发明提供一P型MOS场效应晶体管50亦包括:该P型基板100、一具有N型导电离子的第二N型扩散区41于该P型基板100内形成一第二N型阱410、一具有P型导电离子的第二P型扩散区42于该第二N型阱410中形成一第二P型区域420、一具有P+型导电离子的第二漏极扩散区43在该第二P型扩散区42中形成一第二漏极区域430、一具有P+型导电离子的第二源极扩散区44形成一第二源极区域440、一第二通道于该第二源极区域440与该第二漏极区域430间形成、及一具有N+型导电离子的第二接点扩散区45形成一第二接点区域450。其中该第二N型扩散区41则将该第二源极区域440与该第二接点区域450包围起来。另外,该P型MOS场效应晶体管50还包含该多个分离的P型扩散区160,以在该P型基板100中形成该分离的P型区域260,用以作为MOS场效应晶体管间的隔离。
再者,该第一P型区域220与该第二P型区域420的制程可以是P型阱(P-Well)也可以是P型基体(P Body/Base)。其中,当该第一P型区域220与该第二P型区域420为P型基体时,该第一N型阱210与该第二N型阱410为N型阱(N-Well);当该第一P型区域220与该第二P型区域420为P型阱时,该第一N型阱210与该第二N型阱410为深N型阱(DeepN-Well)。以浓度而言,基体(Body/Base)大于阱(Well),阱又大于深阱(Deep Well)。
另外,一第一薄栅氧化层510与一第二薄栅氧化层520、一第一厚场氧化层530、一第二厚场氧化层540、一第三厚场氧化层531与一第四厚场氧化层541形成于该P型基板100上,其中该第一厚场氧化层530与该第二厚场氧化层540的长度可用于调整击穿电压值。一第一栅极550置于该第一薄栅氧化层510与该第一厚场氧化层530上,用以控制该N型MOS场效应晶体管10的该第一通道的电流量,一第二栅极560置于该第二薄栅氧化层520与该第二厚场氧化层540上,用以控制该P型MOS场效应晶体管50的该第二通道的电流量,一硅氧化绝缘层600覆盖于该栅极550与560以及厚场氧化层530、531、540与541上,具有金属电极的一第一漏极金属接点710与一第二漏极金属接点720分别与该第一漏极扩散区23及该第二漏极扩散区43相连接,一具有金属电极的第一源极金属接点750与该第一源极扩散区24与该第一接点扩散区25相连接,一具有金属电极的第二源极金属接点760与该第二源极扩散区44及该第二接点扩散区45相连接。
再者,一第一间隙810存在于该第一厚场氧化层530与该第一P型区域220间,以提高该N型MOS场效应晶体管10的击穿电压,一第二间隙820存在于该第二厚场氧化层540与该第二N型阱410间,以提高该P型MOS场效应晶体管50的击穿电压,该第一P型区域220与该第一N型阱210产生一空乏区,该第二P型区域420与该第二N型阱410产生另一空乏区,加上该分离的P型区域260,使得晶体管之间的隔离效果更佳。
请参阅图6所示,其本发明N型MOS场效应晶体管的制作方法的流程图。由流程图可知,该N型MOS场效应晶体管的制作方法包括有:首先,形成一P型基板100(S100);接着,在一具有N型导电离子的第一N型扩散区形成一第一N型阱于该P型基板内(S102);然后,在一具有P型导电离子的第一P型扩散区22形成一第一P型区域220于该第一N型阱210内(S104);接续,在一具有N+型导电离子的第一漏极扩散区23形成一第一漏极区域230于该第一N型扩散区21内(S106);然后,在一具有N+型导电离子的第一源极扩散区24形成一第一源极区域240(S108),其中于该第一源极区域240与该第一漏极区域230间形成一第一通道。
接下来,在一具有P+型导电离子的第一接点扩散区25形成一第一接点区域250(S110),其中该第一P型扩散区22将该第一源极区域240与该第一接点区域250包围起来;然后,在一具有P型导电离子的多个分离的P型扩散区160形成多个分离的P型区域260于该P型基板100内,以提供隔离特性(S112);接着,形成一第一薄栅氧化层510与一第一厚场氧化层530于该P型基板100上(S114);接下来,置放一第一栅极550于该第一薄栅氧化层510与该第一厚场氧化层530之上,用以控制该第一通道内的电流量(S116);然后,覆盖一硅氧化绝缘层600于该第一栅极550与该第一厚场氧化层530上(S118);接续,形成一第一漏极金属接点710,其具有一与该第一漏极扩散区23相连接的第一金属电极(S120);然后,形成一第一源极金属接点750,其具有一连接至该第一源极扩散区24与该第一接点扩散区25的第二金属电极(S122);最后,形成一存在于该第一厚场氧化层530与该第一P型区域220间的第一间隙810,以提升该N型MOS场效应晶体管的击穿电压(S124)。
请参阅图7所示,其本发明P型MOS场效应晶体管的制作方法的流程图。由流程图可知,该P型MOS场效应晶体管的制作方法包括有:首先,形成一P型基板100(S200);接着,在一具有N型导电离子的第二N型扩散区41形成一第二N型阱410于该P型基板100内(S202);然后,在一具有P型导电离子的第二P型扩散区42形成一第二P型区域420于该第二N型阱410内(S204);接续,在一具有P+型导电离子的第二漏极扩散区43形成一第二漏极区域430于该第二P型扩散区42内(S206);然后,在一具有P+型导电离子的第二源极扩散区44形成一第二源极区域440(S208),其中于该第二源极区域440与该第二漏极区域430间形成一第二通道。
接下来,在一具有N+型导电离子的第二接点扩散区45形成一第二接点区域450(S210),其中该第二N型扩散区41将该第二源极区域440与该第二接点区域450包围起来;然后,在一具有P型导电离子的多个分离的P型扩散区160形成多个分离的P型区域260于该P型基板100内,以提供隔离特性(S212);接着,形成一第二薄栅氧化层520与一第二厚场氧化层540于该P型基板100上(S214);接下来,置放一第二栅极560于该第二薄栅氧化层520与该第二厚场氧化层540之上,用以控制该第二通道内的电流量(S216);然后,覆盖一硅氧化绝缘层600于该第二栅极560与该第二厚场氧化层540上(S218);接续,形成一第二漏极金属接点720,其具有一与该第二漏极扩散区43相连接的第三金属电极(S220);然后,形成一第二源极金属接点760,其具有一连接至该第二接点扩散区45与该第二源极扩散区44的第四金属电极(S222);最后,形成一存在于该第二厚场氧化层540与该第二N型阱410间的第二间隙820,以提升该P型MOS场效应晶体管50的击穿电压(S224)。
综上所述,传统晶体管隔离结构采用该N型磊晶层660将该N型场效应晶体管10的第一漏极区域230及第一P型区域220包围起来,并利用一N型磊晶层680将该P型场效应晶体管50的第二源极区域440、第二接点区域450及第二P型区域420包围起来。本发明的场效应晶体管组件,如该N型MOS场效应晶体管10与该P型MOS场效应晶体管50,则是利用该第一N型阱210与该第二N型阱410配合其它结构来达到隔离效果,另外本发明的优点于成本上:因少了制作该N型磊晶层660与该N型磊晶层680、及该N+型嵌入层860与该P+型嵌入层880的光罩数,而可以减少制造成本。
因此,本发明不需要传统制程中制造磊晶层的额外光罩数,仅利用标准的阱结构,便能达到成本、高良率与隔离的晶体管结构。并且仅利用此一简化的制程,便能达到高击穿电压、低导通阻抗、与隔离结构的特性,进而达到单石IC整合的目标。
以上所述,仅为本发明最佳的一的具体实施例的详细说明与附图,惟本发明的特征并不局限于此,并非用以限制本发明,本发明的所有范围应以所附的权利要求书为准,凡合于本发明的精神与其类似变化的实施例,皆应包含于本发明的范畴中,任何熟悉该项技术者在本发明的领域内,可轻易思及的变化或修饰皆可涵盖本发明的包含范围之中。
Claims (16)
1、一N型MOS场效应晶体管,其中包括有:
一P型基板;
一具有N型导电离子的第一N型扩散区,于该P型基板内形成一第一N型阱;
一具有P型导电离子的第一P型扩散区,于该第一N型阱内形成一第一P型区域;
一具有N+型导电离子的第一漏极扩散区,于该第一N型扩散区内形成一第一漏极区域;
一具有N+型导电离子的第一源极扩散区形成一第一源极区域,其中一第一通道于该第一源极区域与该第一漏极区域间形成;
一具有P+型导电离子的第一接点扩散区形成一第一接点区域,其中该第一P型区域将该第一源极区域与该第一接点区域包围起来;
一具有P型导电离子的多个分离的P型扩散区,在该P型基板内形成多个分离的P型区域以提供隔离特性;
一第一薄栅氧化层与一第一厚场氧化层,形成于该P型基板上;
一第一栅极,置放于该第一薄栅氧化层与该第一厚场氧化层之上,用以控制该第一通道内的电流量;
一硅氧化绝缘层,覆盖于该第一栅极与该第一厚场氧化层上;
一第一漏极金属接点,其具有一与该第一漏极扩散区相连接的第一金属电极;
一第一源极金属接点,其具有一连接至该第一接点扩散区与该第一源极扩散区的第二金属电极;以及
一第一间隙,于该第一厚场氧化层与该第一P型区域间维持一空间,以提升该N型MOS场效应晶体管的击穿电压。
2、如权利要求1所述的该N型MOS场效应晶体管,其特征是位于该第一N型阱内的该第一P型区域为一P型阱。
3、如权利要求1所述的该N型MOS场效应晶体管,其特征是位于该第一N型阱内的该第一P型区域为一P型基体。
4、如权利要求1所述的该N型MOS场效应晶体管,其特征是该第一厚场氧化层的长度用于调整击穿电压值。
5、一P型MOS场效应晶体管,其中包括有:
一P型基板;
一具有N型导电离子的第二N型扩散区,于该P型基板内形成一第二N型阱;
一具有P型导电离子的第二P型扩散区,于该第二N型阱内形成一第二P型区域;
一具有P+型导电离子的第二漏极扩散区,于该第二P型扩散区内形成一第二漏极区域;
一具有P+型导电离子的第二源极扩散区形成一第二源极区域,其中一第二通道于该第二源极区域与该第二漏极区域间形成;
一具有N+型导电离子的第二接点扩散区形成一第二接点区域,其中该第二N型扩散区将该第二源极区域与该第二接点区域包围起;
一具有P型导电离子的多个分离的P型扩散区,在该P型基板内形成多个分离的P型区域以提供隔离特性;
一第二薄栅氧化层与一第二厚场氧化层,形成于该P型基板上;
一第二栅极,置放于该第二薄栅氧化层与该第二厚场氧化层之上,用以控制该第二通道内的电流量;
一硅氧化绝缘层,覆盖于该第二栅极与该第二厚场氧化层上;
一第二漏极金属接点,其具有一与该第二漏极扩散区相连接的第三金属电极;
一第二源极金属接点,其具有一连接至该第二接点扩散区与该第二源极扩散区的第四金属电极;以及
一第二间隙,于该第二厚场氧化层与该第二N型阱间维持一空间,以提升该P型MOS场效应晶体管的击穿电压。
6、如权利要求5所述的该P型MOS场效应晶体管,其特征是位于该第二N型阱内的该第二P型区域为一P型阱。
7、如权利要求5所述的该P型MOS场效应晶体管,其特征是位于该第二N型阱内的该第二P型区域为一P型基体。
8、如权利要求5所述的该N型MOS场效应晶体管,其特征是该第二厚场氧化层的长度用于调整击穿电压值。
9、一种N型MOS场效应晶体管的制作方法,其中包括有:
形成一P型基板;
在一具有N型导电离子的第一N型扩散区于该P型基板内形成一第一N型阱;
在一具有P型导电离子的第一P型扩散区形成一第一P型区域于该第一N型阱内;
在一具有N+型导电离子的第一漏极扩散区形成一第一漏极区域于该第一N型扩散区内;
在一具有N+型导电离子的第一源极扩散区形成一第一源极区域,其中于该第一源极区域与该第一漏极区域间形成一第一通道;
在一具有P+型导电离子的第一接点扩散区形成一第一接点区域,其中该第一P型扩散区将该第一源极区域与该第一接点区域包围起来;
在一具有P型导电离子的多个分离的P型扩散区形成多个分离的P型区域于该P型基板内,以提供隔离特性;
形成一第一薄栅氧化层与一第一厚场氧化层于该P型基板上;
置放一第一栅极于该第一薄栅氧化层与该第一厚场氧化层之上,用以控制该第一通道内的电流量;
覆盖一硅氧化绝缘层于该第一栅极与该第一厚场氧化层上;
形成一第一漏极金属接点,其具有一与该第一漏极扩散区相连接的第一金属电极;
形成一第一源极金属接点,其具有一连接至该第一源极扩散区与该第一接点扩散区的第二金属电极;以及
形成一存在于该第一厚场氧化层与该第一P型区域间的第一间隙,以提升该N型MOS场效应晶体管的击穿电压。
10、如权利要求9所述的该N型MOS场效应晶体管的制作方法,其特征是位于该第一N型阱内的该第一P型区域为一P型阱。
11、如权利要求9所述的该N型MOS场效应晶体管的制作方法,其特征是位于该第一N型阱内的该第一P型区域为一P型基体。
12、如权利要求9所述的该N型MOS场效应晶体管,其特征是该第一厚场氧化层的长度用于调整击穿电压值。
13、一种P型MOS场效应晶体管的制作方法,其中包括有:
形成一P型基板;
在一具有N型导电离子的第二N型扩散区形成一第二N型阱于该P型基板内;
在一具有P型导电离子的第二P型扩散区形成一第二P型区域于该第二N型阱内;
在一具有P+型导电离子的第二漏极扩散区形成一第二漏极区域于该第二P型扩散区内;
在一具有P+型导电离子的第二源极扩散区形成一第二源极区域,其中于该第二源极区域与该第二漏极区域间形成一第二通道;
在一具有N+型导电离子的第二接点扩散区形成一第二接点区域,其中该第二N型扩散区将该第二源极区域与该第二接点区域包围起来;
在一具有P型导电离子的多个分离的P型扩散区形成多个分离的P型区域于该P型基板内,以提供隔离特性;
形成一第二薄栅氧化层与一第二厚场氧化层于该P型基板上;
置放一第二栅极于该第二薄栅氧化层与该第二厚场氧化层之上,用以控制该第二通道内的电流量;
覆盖一硅氧化绝缘层于该第二栅极与该第二厚场氧化层上;
形成一第二漏极金属接点,其具有一与该第二漏极扩散区相连接的第三金属电极;
形成一第二源极金属接点,其具有一连接至该第二接点扩散区与该第二源极扩散区的第四金属电极;以及
形成一存在于该第二厚场氧化层与该第二N型阱间的第二间隙,以提升该P型MOS场效应晶体管的击穿电压。
14、如权利要求13所述的该P型MOS场效应晶体管,其特征是位于该第二N型阱内的该第二P型区域为一P型阱。
15、如权利要求13所述的该P型MOS场效应晶体管,其特征是位于该第二N型阱内的该第二P型区域为一P型基体。
16、如权利要求13所述的该N型MOS场效应晶体管,其特征是该第二厚场氧化层的长度用于调整击穿电压值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2005100713283A CN1866542B (zh) | 2005-05-18 | 2005-05-18 | 具有隔离结构的mos场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2005100713283A CN1866542B (zh) | 2005-05-18 | 2005-05-18 | 具有隔离结构的mos场效应晶体管及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1866542A true CN1866542A (zh) | 2006-11-22 |
CN1866542B CN1866542B (zh) | 2010-04-28 |
Family
ID=37425498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005100713283A Expired - Fee Related CN1866542B (zh) | 2005-05-18 | 2005-05-18 | 具有隔离结构的mos场效应晶体管及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1866542B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102034820A (zh) * | 2010-01-28 | 2011-04-27 | 崇贸科技股份有限公司 | 半导体装置 |
WO2018041192A1 (zh) * | 2016-08-31 | 2018-03-08 | 无锡华润上华科技有限公司 | 集成有结型场效应晶体管的器件及其制造方法 |
CN107785305A (zh) * | 2016-08-31 | 2018-03-09 | 无锡华润上华科技有限公司 | 集成耗尽型结型场效应晶体管的器件 |
CN107785365A (zh) * | 2016-08-31 | 2018-03-09 | 无锡华润上华科技有限公司 | 集成有结型场效应晶体管的器件及其制造方法 |
WO2019128554A1 (zh) * | 2017-12-28 | 2019-07-04 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法和集成半导体器件 |
CN111463258A (zh) * | 2019-01-18 | 2020-07-28 | 新唐科技股份有限公司 | 晶体管元件 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5548147A (en) * | 1994-04-08 | 1996-08-20 | Texas Instruments Incorporated | Extended drain resurf lateral DMOS devices |
EP0741416B1 (en) * | 1995-05-02 | 2001-09-26 | STMicroelectronics S.r.l. | Thin epitaxy RESURF ic containing HV p-ch and n-ch devices with source or drain not tied to grounds potential |
KR100302611B1 (ko) * | 1999-06-07 | 2001-10-29 | 김영환 | 고전압 반도체 소자 및 그 제조방법 |
-
2005
- 2005-05-18 CN CN2005100713283A patent/CN1866542B/zh not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102034820A (zh) * | 2010-01-28 | 2011-04-27 | 崇贸科技股份有限公司 | 半导体装置 |
CN102034820B (zh) * | 2010-01-28 | 2012-07-04 | 崇贸科技股份有限公司 | 半导体装置 |
WO2018041192A1 (zh) * | 2016-08-31 | 2018-03-08 | 无锡华润上华科技有限公司 | 集成有结型场效应晶体管的器件及其制造方法 |
CN107785305A (zh) * | 2016-08-31 | 2018-03-09 | 无锡华润上华科技有限公司 | 集成耗尽型结型场效应晶体管的器件 |
CN107785365A (zh) * | 2016-08-31 | 2018-03-09 | 无锡华润上华科技有限公司 | 集成有结型场效应晶体管的器件及其制造方法 |
US10872823B2 (en) | 2016-08-31 | 2020-12-22 | Csmc Technologies Fab2 Co., Ltd. | Device integrated with junction field effect transistor and method for manufacturing the same |
CN107785365B (zh) * | 2016-08-31 | 2021-08-06 | 无锡华润上华科技有限公司 | 集成有结型场效应晶体管的器件及其制造方法 |
WO2019128554A1 (zh) * | 2017-12-28 | 2019-07-04 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法和集成半导体器件 |
JP2021508945A (ja) * | 2017-12-28 | 2021-03-11 | 無錫華潤上華科技有限公司Csmc Technologies Fab2 Co., Ltd. | 半導体デバイスの製造方法と集積半導体デバイス |
US11257720B2 (en) | 2017-12-28 | 2022-02-22 | Csmc Technologies Fab2 Co., Ltd. | Manufacturing method for semiconductor device and integrated semiconductor device |
JP7083026B2 (ja) | 2017-12-28 | 2022-06-09 | 無錫華潤上華科技有限公司 | 半導体デバイスの製造方法と集積半導体デバイス |
CN111463258A (zh) * | 2019-01-18 | 2020-07-28 | 新唐科技股份有限公司 | 晶体管元件 |
Also Published As
Publication number | Publication date |
---|---|
CN1866542B (zh) | 2010-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1855537A (zh) | 具隔离结构的金属氧化物半导体场效晶体管及其制作方法 | |
CN200969352Y (zh) | 横向dmos结构 | |
CN1738057A (zh) | 具有增强的屏蔽结构的金属氧化物半导体器件 | |
CN1947262A (zh) | Ldmos晶体管及其制作方法 | |
CN1933141A (zh) | 具有硅化物层的接触结构、使用其的半导体器件、以及制造该接触结构和半导体器件的方法 | |
CN1866542A (zh) | 具有隔离结构的mos场效应晶体管及其制作方法 | |
CN1925170A (zh) | 横向双扩散场效应晶体管及含有它的集成电路 | |
CN1838431A (zh) | 双极性装置 | |
CN2775842Y (zh) | 半导体电路 | |
CN1819225A (zh) | Cmos图像传感器及其制造方法 | |
CN1881613A (zh) | 高压金属氧化物半导体元件 | |
CN1790638A (zh) | 具有区域化应力结构的金属氧化物半导体的场效晶体管 | |
CN1658400A (zh) | 半导体装置及其制造方法 | |
CN1658391A (zh) | 纵向双极型晶体管及其制造方法 | |
CN1494742A (zh) | 半导体器件及其制造方法 | |
CN1819271A (zh) | 硅覆盖绝缘层装置、晶片及其形成方法 | |
CN1714451A (zh) | 双晶体管或非器件 | |
CN1862832A (zh) | 高压半导体器件及其制造方法 | |
CN1217575A (zh) | 制作BiCMOS半导体器件的方法 | |
CN1291484C (zh) | 半导体装置及其制造方法 | |
CN1855541A (zh) | 具有栅极间隔结构和低电阻通道耦接的场效应晶体管 | |
CN1101059C (zh) | 制作半导体器件的方法 | |
CN1832127A (zh) | 半导体器件及其制造方法 | |
CN2821868Y (zh) | 具有隔离结构的mos场效应晶体管 | |
CN1841708A (zh) | 制造快闪存储装置的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100428 Termination date: 20210518 |
|
CF01 | Termination of patent right due to non-payment of annual fee |