CN1855541A - 具有栅极间隔结构和低电阻通道耦接的场效应晶体管 - Google Patents

具有栅极间隔结构和低电阻通道耦接的场效应晶体管 Download PDF

Info

Publication number
CN1855541A
CN1855541A CNA2006100515198A CN200610051519A CN1855541A CN 1855541 A CN1855541 A CN 1855541A CN A2006100515198 A CNA2006100515198 A CN A2006100515198A CN 200610051519 A CN200610051519 A CN 200610051519A CN 1855541 A CN1855541 A CN 1855541A
Authority
CN
China
Prior art keywords
section
effect transistor
spacer structure
drain regions
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100515198A
Other languages
English (en)
Other versions
CN100449786C (zh
Inventor
M·歌德巴赫
R·施托默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1855541A publication Critical patent/CN1855541A/zh
Application granted granted Critical
Publication of CN100449786C publication Critical patent/CN100449786C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B39/00—Locking of screws, bolts or nuts
    • F16B39/02—Locking of screws, bolts or nuts in which the locking takes place after screwing down
    • F16B39/08—Locking of screws, bolts or nuts in which the locking takes place after screwing down with a cap interacting with the nut, connected to the bolt by a pin or cotter pin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B35/00—Screw-bolts; Stay-bolts; Screw-threaded studs; Screws; Set screws
    • F16B35/04—Screw-bolts; Stay-bolts; Screw-threaded studs; Screws; Set screws with specially-shaped head or shaft in order to fix the bolt on or in an object
    • F16B35/041—Specially-shaped shafts
    • F16B35/042—Specially-shaped shafts for retention or rotation by a tool, e.g. of polygonal cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

场效应晶体管结构(3p，3n)的间隔结构(24p，24n)至少局部增强有不动的载流子。在间隔结构里所聚集的电荷在位于下面的半导体基体(1)里感应出一个运动的载流子的增强区(13n，13p)。该增强区(13n，13p)减小了在相应源极/漏极区(61，62)和一个由栅电极(21)的一个电位所控制的相应的场效应晶体管结构(3p，3n)的通道部位(63)之间的一个通道耦接的电阻。从场效应晶体管结构(3p，3n)的栅电极(21)收拉的源极/漏极区(61，62)减小了在栅电极(21)和相应的源极/漏极区(61，62)之间的重叠电容。提出了用以分别合适方式聚集的间隔结构(24n，24p)制造具有n－FETs(3n)和p－FETs(3p)的晶体管装置的方法。

Description

具有栅极间隔结构 和低电阻通道耦接的场效应晶体管
本发明涉及一种场效应晶体管结构，它具有第一和第二源极/漏极区，它们分别设计成在一个半导体基体里的第一导电型的部段并且连接于半导体基体的一个结构表面上，还具有一个设计在源极/漏极区之间的通道部位，它是本征导电的或者是与第一导电型相反的第二导电型，还具有一个布置于通道部位之上并通过一种栅极介质与通道部位分隔开的栅电极和一个位于结构表面上介电的第一间隔结构，该间隔结构指向第一源极/漏极区地连接于栅电极。本发明包括了用于制造具有分别至少一个n-通道场效应晶体管和一个p-通道场效应晶体管的晶体管装置的方法。
图11中以横截面概略表示了按权利要求1前序部分所述的设计成一种n-通道场效应晶体管(n-FET)的场效应晶体管结构。
n-FET包括一个设于半导体基体1里的活性区以及一个布置在半导体基体1的结构表面10上的栅极结构2。在活性区里有一个通道部位63分隔开两个源极/漏极区61，62。源极/漏极区61，62是半导体基体1的n-掺杂部段并连接于半导体基体1的结构表面10。通道部位63是本征导电的或p-掺杂的。栅极结构2包括一个栅电极26，它通过通道部位63布置在结构表面10之上并通过栅极介质20与半导体基体1绝缘。此外栅极结构2还具有间隔结构24，它们沿着垂直于结构表面10的栅电极26的侧壁布置并分别指向其中一个源极/漏极区61，62地置于结构表面10上。
在所示的实施例中，源极/漏极区61，62分别由一个n-掺杂的基础部段12n与一个n-掺杂的扩展部段11n叠加组成。分别指向通道部位63的基础部段12n的分界边由于制造基本上调节至间隔结构24的外棱边。指向通道部位63的扩展部段11n的分界边基本上调节至栅电极26的外棱边，并在所示例中基本连接于一个通过栅电极26上的电位可以控制的通道部位63的部段上。扩展部段11n构成了一种在栅极介质20部位里在n-FETs导电状态下所构成的通道在相应源极/漏极区61，62上的低电阻耦接。
扩展部段11n和基础部段12n分别通过离子植入来产生。
分界边基本上规定了初始的植入区。在植入区之内，掺杂材料的浓度直接在植入之后基本上是均匀的。由于掺杂材料的扩散在单个掺杂部段的分界边上就产生了逐步的过渡。
在n-FETs的阻塞状态下，两个源极/漏极区61，62相互为电绝缘的。当一个适合的电位加到栅电极26上时，在一个连接于栅极介质20的通道部位63的部段里运动的电子增加，这些电子在两个源极/漏极区61，62之间构成一个导电的通道。n-FET开始导通。
也取决于掺杂梯度，扩展部段11n底切栅电极26。随着相应的源极/漏极区61，62与栅电极26重叠的增加就提高了在相应的源极/漏极区61，62和栅电极26之间的寄生的重叠电容。提高的寄生电容延迟了n-FETs在导电状态和阻塞状态之间的转换并因此加大了接通损失。
栅电极26和相应源极/漏极区61，62之间的寄生电容通过如下途径来减小：将指向通道部位63的相应源极/漏极区61，62或者相应扩展部段11n的内棱边从通道部位63向外拉回。相应的源极/漏极区61，62的比较强烈掺杂的基础部段12n与由栅电极26上的电位可以施加影响的通道部位63部位的连接则是由一个比较弱掺杂的部段构成的，而且导电通道在相应源极/漏极区61，62上的耦接的阻抗是高的。
随着在由栅电极26控制的部位和相应的源极/漏极区61，62之间的通道耦接的电阻的增高，随之出现了在栅电极26和相应的源极/漏极区61，62之间重叠电容的减小。
为了相对于通道耦接的阻抗来优化重叠电容，选择扩展部段11n和栅电极26之间的重叠，以至于使可以受到一个在栅电极26上的电场影响的部段之外的掺杂足够地高，以保证在导电状态下足够低电阻的通道耦接。
随着掺杂梯度的斜度的增大，在低电阻的引线电阻保持相同时就可以使扩展部段进一步从通道部位拉回。
随之发生的重叠电容的减小在过渡至较小的结构宽和掺杂梯度里的较大斜度时通过同时所必需的栅极介质的厚度的减小而部分地得到补偿。
本发明的任务是提出一种场效应晶体管结构，它既在栅电极和相应的源极/漏极区之间具有小的重叠电容，也具有一种低电阻的通道耦接，其阻抗可以通过制造过程来调节。
该任务在一种开头所述类型的场效应晶体管结构中通过在权利要求1的特征部分中所述的特征来解决。两种用来解决该任务的方法在权利要求22和24中说明。有利的改进方案可见相应的从属权利。
按照本发明通过固定在间隔结构里的载流子在半导体基体里在间隔结构之下产生一个具有活动的载流子的增强区。增强区有助于使相应的源极/漏极区连接于在导电状态下设于通道部位里的通道上。相应的源极/漏极区的分界边，一般为一个扩展部段(扩展植入)的分界边可以从通道部位拉回并因此使相应源/漏极区和栅电极之间的重叠电容减小。
场效应晶体管结构包括一个第一和第二源极/漏极区。两个源/漏极区是一个半导体基体的被第一导电型掺杂的部段。这两个源极/漏极区连接于半导体基体的一个结构表面上。在两个源极/漏极区之间在半导体基体里设有一个通道部位。该通道部位是本征导通的或者对应于与第一导电型相反的第二导电型被掺杂。
在通道部位之上在结构表面上布置了一个栅电极，它通过栅极介质与通道部位分隔开。一个置于结构表面上介电的第一间隔结构连接于栅电极，这种结构指向第一源极/漏极区。
按照本发明，第一间隔结构至少在一个连接于半导体基体上的控制部段里具有一种对应于第二导电型的第二电荷型式的不动载流子大于1e11/cm2的单位面积电荷密度。
单位面积电荷密度以优选的方式大于1e12/cm2，因此活动的载流子的密度在增强区里以更有利的方式至少等同于在分别连接的源极/漏极区内的一种典型的载流子密度。
通过在第一间隔结构之内的不动载流子在半导体基体里对应于第一导电型感应出与第二电荷型式相反的第一电荷型式的活动载流子的第一增强区。第一增强区设置在半导体基体的一个在第一间隔结构之下、连接于结构表面的部段里。
增强区在第一源极/漏极区和一个通道之间减小引线电阻，它在场效应晶体管处于导通状态时在栅极介质之下由第一电荷型式的活动载流子组成。
第一源极/漏极区以更有利的方式构成，使得它基本上连接于第一增强区。第一源极/漏极区则以更有利的方式通过第一增强区与通过栅电极上的电位所控制的通道部位的部段间隔开。第一源极/漏极区和栅电极之间的重叠电容以更有利的方式明显地减小了。
第一源极/漏极区至少部分地以另一种可选择的优选的方式与第一增强区搭接或者重叠。相对于普通的场效应晶体管结构来说，通过更大量的活动载流子无论是通道耦接的阻抗还是通过将源极/漏极区与通道间隔开使重叠电容都减小了。
如果第一源极/漏极区直接连于通过栅电极可以控制的通道部位的部段，那么产生一个按更有利方式为很小的引线电阻。
按照一种优选实施方式的按照本发明的场效应晶体管结构，在结构表面上置有第二介电间隔结构，该结构指向第二源极/漏极区地连接于栅电极。第二间隔结构至少在一个连接于半导体基体的局部部段里具有第二电荷型式的不动载流子大于1e11/cm2的单位面积电荷密度，并且在相邻接的半导体基体部段里感应出第一电荷型式的活动载流子的一个第二增强区。
为使第二源极/漏极区相对于第二增强区进行定位，以等效的方式得到对于第一源极/漏极区来说已经叙述过的优选实施方式。
在更为优选的方式中这样来选择在间隔结构中的载流子密度，从而使第一电荷型式的载流子的载流子密度在增强区里在场效应晶体管结构为导通状态时至少达到在分别连接的源极/漏极区里的载流子密度的10％，因而大大减小了引线电阻。
根据按照本发明的场效应晶体管结构的一种优选实施方式，在相应增强区里在场效应晶体管结构处于导通状态时第一电荷型式的载流子的载流子密度至少相当于在分别连接的源极/漏极区里的载流子密度。
源极/漏极区以更有利的方式分别由至少两个相互重叠的不同伸长的植入部段构成。
根据按照本发明的场效应晶体管结构的另外一种优选的实施方式，整个间隔结构分别掺杂了第二电荷型式的不动载流子。相应的控制部段则包括了整个间隔结构。
对于制造具有一种这样成型的间隔结构的栅极结构来说以更有利的方式得到一种相对更简单的工艺流程。
以另一种可选的优选方式该相应的控制部段在结构表面上的高度最大达到栅极介质厚度的十倍。一种寄生电容存在于栅电极和固定在间隔结构里的电荷或其它的结构之间，它以更有利的方式减小了，而且同时，用于在基于间隔结构里被覆盖的消耗层的部分收缩(Rückbildung)的p-FETs和n-FETs中形成不同掺杂的控制部段的方法是实用的。
若第一导电型为p-导电型，那么氧化铝就是一种形成控制部段的优选材料。
若第一导电型为n-导电型，那么形成控制部段的优选材料就是氧化硅、氮化硅和稀土氧化物。
一种按照本发明的晶体管装置包括分别至少一个n-FET和一个p-FET。无论是n-FET还是p-FET都相当于上面所述的场效应晶体管结构，其中对于n-FET n-导电型的是第一导电型，而对于p-FET来说则p-导电型是第一导电型。
在一种优选实施方式中，至少分别配属于n-FET或配属于p-FET的间隔结构的控制部段由不同的材料构成。两种类型的场效应晶体管的通道耦接的参数以有利的方式相互脱耦。尤其是对于相应的晶体管型式可以在增强区里规定分别适合的导电型。
在具有n-FETs和p-FETs的晶体管装置中在n-FETs的间隔结构里必须设有正电荷的不运动的载流子，而在p-FETs的间隔结构里必须设有负电荷的载流子。因而以下就说明了一种用于制造晶体管装置的栅电极的方法，该晶体管装置至少分别包括一个n-FET和一个p-FET。
根据按照本发明的方法首先在半导体基体的一个结构表面上设有一个第一堆叠结构和一个第二堆叠结构。在第一和第二堆叠结构的垂直于结构表面的侧壁上设置了第一间隔结构，它们置于结构表面上并且聚集了具有第一电荷型式的电荷的载流子。
设有一个第一掩模，它盖住第二堆叠结构，而并没有盖住第一堆叠结构。使第一间隔结构与第一堆叠结构分离。然后使第一掩模分离开。
第二间隔结构聚集有与第一电荷型式相反的第二电荷型式的载流子，这种间隔结构在第一堆叠结构的垂直侧壁上形成。
第二间隔结构的设计以优选的方式包括既在第一堆叠结构的垂直侧壁上，又在通过第一间隔结构对第二栅极结构进行补充的第二堆叠结构上设置第二间隔结构。
第二掩模盖住第一栅极结构，但通过它并没盖住第二栅极结构，涂覆该第二掩模。通过该第二掩模的掩盖使第二间隔结构与第二栅极结构分离开。
在除去第二掩模之后，这些由第一堆叠结构产生的，例如配属于n-FETs的第一栅极结构具有间隔结构，这些间隔结构聚集有正的载流子。配属于p-FETs的第二栅极结构则具有间隔结构，它们聚集有负电荷的载流子。
以下所述的用于制造具有至少一个n-FET和一个p-FET的晶体管装置的栅电极的按照本发明第二方法涉及到间隔结构，这些间隔结构只是局部地聚集有不运动的载流子。
在半导体基体的一个结构表面上设置有一个第一堆叠结构，它例如配属于一个n-FET，以及设有第二堆叠结构，它则配属于一个p-FET。
在第一和第二堆叠结构的垂直侧壁上，例如通过共形沉积和各向异性的回蚀(Rücktzen)而形成前驱间隔结构。
设有一个第一掩模，通过它使第二堆叠结构被盖住，而并没有使第一堆叠结构被盖住。连接于半导体基体的第一堆叠结构的先驱间隔结构(Vorlufer-Spacerstrukturen)的部段被收缩(zurückgebildet)，其中在先驱间隔结构和半导体基体之间形成了凹陷区。
在除去第一掩模之后用一种材料填满所述凹陷区，这种材料聚集了具有第一电荷型式的电荷的载流子。同时由于沿着半导体基体给凹陷区装料而形成了间隔结构的控制部段。
设有一个第二掩模，它盖住第一堆叠结构，而并没有盖住第二堆叠结构。
连接于半导体基体的第二堆叠结构的先驱间隔结构的部段被收缩，其中在这些先驱间隔结构中形成了沿着半导体基体定向的凹陷区。
在除去第二掩模之后用一种材料装满凹陷区，该材料聚集了具有第二电荷型式的电荷的载流子。由相应的先驱间隔结构出现了第二间隔结构，这些间隔结构沿着第二堆叠结构的垂直侧壁而布置。由于给凹陷区装料导致第二间隔结构的控制部段。
先驱间隔结构的形成以特别优选的方式包括了：涂覆两个由不同材料组成的分层以及以类似方式作用于两个分层的间隔蚀刻。按照上面所述的方法，该连接于半导体基体的先驱间隔结构部段则分别由先驱间隔结构之内的下边的第一分层的水平部段构成。
下边的分层材料按优选的方式是原硅酸四乙酯(Tetraethylorthosilan(TEOS))，而上边的分层材料为氮化硅。通过湿刻蚀工序来形成凹陷区，在该工序中使TEOS有选择地相对于氮化硅而收缩。
以特别优选的方式，第一掩模与用于形成第一导电型的源极/漏极区部段的植入掩模是相同的。第二掩模优选与用来部分地形成第二导电型的源极/漏极区部段的植入掩模是相同的，例如用来形成源极/漏极区的调节至间隔结构的基础部段。
以更加优选的方式形成第一植入部段，例如源极/漏极区的扩展部段，在设有间隔结构之前并调节至堆叠结构。
在相应的形成掩模时，按照本发明的方法也可以实现形成不对称的，只是单侧掺杂的间隔结构。相应的掩模附带地单侧盖住了单侧要加工处理的堆叠结构。
以下根据附图对于本发明及其优点进行详细叙述。相互对应的元件和结构分别用相同的附图标记来表示。在横截面简图中分别表示了：
图1：具有双侧的均质的间隔结构的一种按照本发明的n-通道场效应晶体管的一种第一实施例；
图2：具有双侧的均质的间隔结构的一种按照本发明的p-通道场效应晶体管的一种第一实施例；
图3：具有非对称间隔结构的一种按照本发明的n-通道场效应晶体管的一种第二实施例；
图4：具有非对称间隔结构的一种按照本发明的p-通道场效应晶体管的一种第二实施例；
图5：具有对称的局部增强的间隔结构的一种按照本发明的n-通道场效应晶体管的一种第三实施例；
图6：具有对称的局部增强的间隔结构的一种按照本发明的p-通道场效应晶体管的一种第三实施例；
图7：具有单侧局部增强的间隔结构的按照本发明的n-通道场效应晶体管的一种第四实施例；
图8：具有单侧局部增强的间隔结构的一种按照本发明的p-通道场效应晶体管的一种第四实施例；
图9：用于生成具有n-FETs和p-FETs的晶体管装置的掺杂的间隔结构的一种按照本发明方法的一个实施例；
图10：用于制造具有n-FETs和p-FETs的晶体管装置的局部增强的间隔结构的一种按照本发明的方法的另外一个实施例；
图11：一种通常的场效应晶体管结构；
图12：具有被通道间隔开的源极/漏极区的一种按照本发明的n-通道场效应晶体管的另外一个实施例。
图1所示的n-FET 3n具有一个设置于一个半导体基体1里的、具有两个源极/漏极区61，62的活性区，这两个源极/漏极区分别包括一个基础部段12n和一个扩展部段11n。两个源极/漏极区61，62通过一个通道部位63相互间隔开。在通道部位63之上有一个栅极结构2置于半导体基体1的一个结构表面10上。由n-掺杂的多晶硅构成的栅极结构2的栅极导体部段21n形成一个栅电极，见图11，并且通过一种栅极介质20与半导体基体1绝缘。在n-掺杂的栅极导体部段21n上设有一个由一种金属或一种金属化合物制成的高导电性的部段22，而在该高导电性的部段22上则是一个绝缘部段23，例如由氮化硅制成。在通道部位63之外连接于结构表面10的间隔结构24p连接于通过栅极导体部段21n、高导电性的部段22和绝缘部段23所构成的栅极结构2的垂直于基体表面10的侧壁。间隔结构24p通过带正电荷的不动的载流子增强。
聚集在间隔结构24p里的正电荷在半导体基体1里感应出具有电子的增强区13n，它们分别沿着结构表面10设于间隔结构24p之下。
在这种实施例中增强区13n很大程度上与源极/漏极区61，62相重叠。
在n-FETs导通状态下在栅极介质20之下沿着结构表面10在源极/漏极区61，62之间所形成的一个通道耦接的阻抗或者说一个通道的接触电阻通过这两个增强区13n而被减小了。另外可以使里面的、分别面向通道部位63的扩展部段11n的分界边从通道部位63里拉回，从而减小了在栅极导体部段21n和相应的扩展部段11n之间的重叠。
图2所示的一个p-FET 3p的实施例与图1所示n-FETs 3n的已经叙述过的实施例的不同在于在间隔结构24n里聚集有负电荷，在于用来限定源极/漏极区61，62的p-掺杂的扩展部段11p或者p-掺杂的基础部段12p，在于一个p-掺杂的栅极导体部段21p。在这些增强区13p里，在聚集有负电荷的载流子、n-掺杂的间隔结构24n之下使活动的正电荷的空穴聚集起来。在图3中所示的场效应晶体管结构只是单侧具有一个聚集有正载流子的间隔结构。第二间隔结构24并不掺杂，或者说单位面积电荷密度小于1e11/cm2。对应地只是单侧在聚集的间隔结构24p之下形成一个增强区13n。
图4表示了一种具有两个不同的间隔结构24n，24的p-FET。在该聚集有负的载流子的间隔结构24n之下形成一个由空穴构成的增强区13p，而在没有聚集的间隔结构24之下则没有一个这样的一个增强区。
图5至8中所示的FETs相当于图1至4中所示的FETs，其区别在于：相应间隔结构24n，24p的分别只有一个连接于半导体基体1的控制部段242n，242p聚集有不活动的载流子。在相应的控制部段242p，242n之外的间隔结构的剩余部段241并不聚集载流子。在间隔结构的增强的控制部段242p，242n和相应的栅极导体部段21n，21p以及高导电性的部段22之间的寄生电容减小了。
借助图9根据工艺步骤的顺序简化表示了具有按照本发明的第一实施例所述的n-FETs和p-FETs的晶体管装置的按照本发明的制造方法。
在图9A至9E中分别表示了在左半图中一种n-FETs 3n的工艺过程，而在右半图中则表示了一种p-FETs 3p的制造。
在半导体基体1的结构表面10上涂覆一种栅极介质20、一个栅极导体材料层、一个高导电材料层和一个绝缘材料层并在摄影平板印刷的过程中一起构造。由栅极导体层所生成的堆叠结构71，72的露出的侧壁被氧化了。
通过离子植入使n-掺杂的和p-掺杂的扩展部段11n，11p设计成调整至由层堆叠所产生的堆叠结构71，72的边，以及使栅极导体层对应于相应的晶体管类型进行掺杂。
在一个工序环境中沉积了一个介电层，在该工序环境中在沉积层里聚集了负电荷的载流子。沉积层具有一种共形特征。
在一种调整的、各向异性的间隔蚀刻时由沉积的介电层在堆叠结构71，72的垂直侧壁上形成了间隔结构24n。
涂覆一个第一掩模41，它盖住了配属于p-FETs 3p的部位，但并不使配属于n-FETs 3n盖住。通过该第一掩模41的遮掩，使n-FETs 3n的n-掺杂的基础部段12n植入。植入进行时自动调整至聚集的间隔结构24n的与堆叠结构71，72对置的外边。
在图9A左半图中表示了一个n-FET 3n的部位，而右半图表示了一个p-FETs 3p的部位。堆叠结构71，72分别包括一个局部位于半导体基体1上的栅极介质20、一个置于栅极介质20上的栅极导体部段21n，21p，该部段在n-FETs 3n部位里n-掺杂，而在p-FETs 3p部位里p-掺杂、还包括一个置于栅极导体段21n，21p上的高导电性的部段22以及一个置于该高导电性的部段22上的绝缘体部段23。通过相应的栅极导体部段21p，21n、高导电性的部段22和绝缘体部段23所构成的堆叠结构71，72的垂直侧壁被聚集有不动的、负载流子的间隔结构24n盖住。在半导体基体1里形成了调整至堆叠结构71，72或栅极导体部段21n，21p的外边的扩展部段11n，11p，它们在p-FETs 3p部位里为p-掺杂，而在n-FETs 3n部位里为n-掺杂。n-FETs 3n的源极/漏极区61，62的基础部段12n被调整至间隔结构24n的外边。
该配属于p-FET-3p的部位被一个第一掩模41盖住。
以下利用了为了掩盖用以生成n-掺杂的基础部段12n的植入所需的第一掩模41，用于在n-FETs 3n部位里间隔结构的选择性收缩并接着将之除去。
在图9B中相应地就没有在n-FETs部位里的聚集有负的载流子的间隔结构24n。
该配属于n-FETs 3n的部位用一个第二掩模42盖住，其中配属于p-FETs 3p的部位仍露出着。借助于一种通过第二掩模42所掩盖的植入生成了配属于p-FETs 3p的p-掺杂的基础部段12p，它调整至间隔结构24n的外边。
在图9C中所示的结构具有完整构造的p-FETs 3p。p-掺杂的扩展部段11p以及p-掺杂的基础部段12p形成了p-FETs 3p的两个源极/漏极区61，62。该用负载流子掺杂的间隔结构24n在间隔结构24之下，在一个通过栅极导体部段21p上的一个电位可以控制的通道部位和相应的源极/漏极区61，62之间，感应出聚集有空穴的增强区13p。
将第二掩模42去掉。在一种工艺环境中，在该环境中在一个要沉积的层里聚集了正的载流子，使另外一个介电层共形地沉积并各向异性地回缩。
对应于图9D，在n-FETs 3n的堆叠结构71的垂直侧壁上以及沿着在p-FETs 3p部位里聚集有负的载流子的间隔结构24n产生了聚集有正的载流子的间隔结构24p。
设置另外一个掩模，它构造上类似于或者等同于第二掩模42，因此将n-FETs 3n盖住，但并未使p-FETs 3p盖住。在p-FETs 3p部位里去除聚集有正载流子的间隔结构24p。按照图9E形成一种晶体管装置，它分别具有按图1和2所示的一个n-FET 3n和一个p-FET 3p和栅极结构2。
借助图10所示的方法与以前所述方法的区别首先在于：使两个并不聚集的，由具有不同蚀刻性能的材料制成的分层一前一后地并且基本上分别共形地沉积，以替代一种聚集有负的载流子的介电层。一种第一间隔蚀刻基本以相同方式作用于两个分层，从而在既用于n-FET3n也用于p-FET 3p的堆叠结构2的垂直侧壁上形成先驱间隔结构73，该结构具有由两个分层和剩余部段所组成的分段51，52。
通过对应于图9A所示掩模41的第一掩模使p-FETs 3p盖住。在n-FETs 3n部位里实施一种植入用于形成n-掺杂的基础部段12n。应用同一个掩模在n-FETs 3n的范围内使第一分层的材料选择地相对于第二分层的材料各向同性地收缩。
在图10A的右半图中表示了由第一和第二分层的剩余部段所构成的先驱间隔结构73。第一分层的剩余部段51沿着堆叠结构71，72的侧壁布沿伸，并通过上边的第二分层的剩余段52盖住。
在图10A的左半图中表示了通过各向同性的蚀刻在第一分层51的部段里所形成的凹陷区25。在n-FETs 3n部位里用于形成n-掺杂的基础部段12n以及用于凹陷区25的选择性加工的掩模已经去除了。
介电材料在工艺条件下发生沉积，在这种工艺条件时引起沉积层的正载流子的聚集。沉积层被各向同性地回蚀。
根据图10B，沉积的介电层的剩余部段填满了以前的凹陷区25，这些凹陷区是在n-FETs 3n部位里通过第一分层51的收缩而产生的。聚集有正载流子的介电材料构成了连接于半导体基体1的p-掺杂的控制部段242p以及另外的连接于绝缘体部段23的p-掺杂的部段243p。另外的部段243p、第一分层51的剩余部段以及第二分层52的剩余部段构成了配属于n-FET 3n的间隔结构的一个介电的剩余部段241。
对应于图9c的一个第二掩模42被涂覆并且同样也对应于图9C进行植入，用于形成p-FETs 3p的p-掺杂的基础部段12p。接着使第一分层各向同性地回缩，从而类似于上面所述局部地使下边的分层回缩并在上面的分层52的剩余部段和半导体基体1或者堆叠结构72之间产生凹陷区25，正如它们由图10C可见到的那样。
对应于n-FETs的工艺过程将第二掩模去除，并使一种介电材料在以下工艺条件时沉积：在这种条件下沉积层聚集有负的载流子。
沉积的介电层被各向同性地收缩。在图10D的右半图中表示了制成的p-FET 3p。
图12涉及一种按照本发明的n-FETs 3n的一个实施例，其中使源极/漏极区61，62一直拉回到间隔结构24p的外边处并连接于增强区13n，从而使重叠电容最小化。
例：
在一个间隔结构中的单位面积电荷密度6.0E+12/cm2在栅极电压为1V时导致形成一个增强区，其载流子密度为2.0E+19/cm3。这相当于在源极/漏极区里的通常的载流子密度。
               附图标记列表
1    半导体基体                241         剩余部段
10   结构表面                  242n，242p  控制部段
11n  n-掺杂的扩展部段          243n，243p  另外的部段
11p  p-掺杂的扩展部段          25          凹陷区
12n  n-掺杂的基础部段          26          栅电极
12p  p-掺杂的基础部段          3n          n-FET
13n  n-增强区                  3p          p-FET
13p  p-增强区                  41          第一掩模
2    栅极结构                  42          第二掩模
20   栅极介质                  51          第一分层的剩余部段
21n  n-掺杂的栅极导体部段      52          第二分层的剩余部段
21p  p-掺杂的栅极导体部段      61          第一源极/漏极区
22   高导电性的部段            62          第二源极/漏极区
23   绝缘体部段                63          通道部位
24   间隔结构                  71，72      堆叠结构
24n  n-掺杂的间隔结构          73          先驱间隔结构
24p  p-掺杂的间隔结构

Claims (28)

1.场效应晶体管结构，其具有
-第一(61)和第二(62)源极/漏极区，它们分别设计成在半导体基体(1)里的一种第一导电型的部段，并连接于半导体基体(1)的一个结构表面(10)上；
-一个在源极/漏极区(61，62)之间形成的通道部位(63)，它是本征导通的或者相应于与第一导电型相反的第二导电型掺杂；
-一个布置在通道部位(63)之上并通过一种栅极介质(20)与通道部位(63)分离开的栅电极(21)；和
-一个置于结构表面(10)上的介电的第一间隔结构(24)，它指向第一源极/漏极部位(61)地连接于栅电极(21)；其特征在于，
第一间隔结构(24)至少在一个连接于半导体基体(1)的控制部段(242n，242p)上具有对应于第二导电型的第二电荷型式的载流子大于1e11/cm2的单位面积电荷密度，。
2.按权利要求1所述的场效应晶体管结构，其特征在于一种通过载流子在第一间隔结构(24)的控制部段(242n，242p)里感应出的具有活动的载流子的第一增强区(13p，13n)，这种载流子为对应于第一导电型的第一电荷型式，其中第一增强区(13p，13n)设计于半导体基体(1)的位于控制部段(242n，242p)之下相邻的部段中。
3.按权利要求2所述的场效应晶体管结构，其特征在于，第一源极/漏极区(61)通过第一增强区(13p，13n)与位于栅电极(21)之下的通道部位(63)的一个部段间隔开。
4.按权利要求2所述的场效应晶体管结构，其特征在于，第一源极/漏极区(61)至少部分地重叠于第一增强区(13p，13n)。
5.按权利要求4所述的场效应晶体管结构，其特征在于，第一源极/漏极区(61)完全重叠于第一增强区(13p，13n)并连接于栅电极(21)之下的通道部位(63)的一个部段。
6.按权利要求1至5中之一所述的场效应晶体管结构，其特征在于一种置于结构表面(10)上的介电的第二间隔结构(24)，它指向第二源极/漏极区(62)地连接于栅电极(21)并至少在一个连接于半导体基体(1)的控制部段(242p，242n)里具有第二电荷型式的载流子大于1e11/cm2的单位面积电荷密度。
7.按权利要求6所述的场效应晶体管结构，其特征在于一种通过载流子在第二间隔结构(24)的控制部段(242n，242p)里感应出的第一电荷型式的活动载流子的第二增强区(13p，13n)，它位于半导体基体(1)的一个在第二间隔结构(24)里的控制部段(242n，242p)之下连接的部段里。
8.按权利要求7所述的场效应晶体管结构，其特征在于，第二源极/漏极区(62)通过第二增强区(13p，13n)与栅电极(21)之下通道部位(63)的一个部段间隔开。
9.按权利要求7所述的场效应晶体管结构，其特征在于，第二源极/漏极区(62)至少部分地重叠于第二增强区(13p，13n)。
10.按权利要求9所述的场效应晶体管结构，其特征在于，第二源极/漏极区(62)完全重叠于第二增强区(13p，13n)并连接于栅电极(21)之下通道部位(63)的一个部段。
11.按权利要求2或7之一所述的场效应晶体管结构，其特征在于，第一电荷型式的载流子的载流子密度在相应增强区(13p，13n)中在场效应晶体管结构的导通状态下至少达到在分别连接的源极/漏极区(61，62)里的载流子密度的10％。
12.按权利要求11所述的场效应晶体管结构，其特征在于，第一电荷型式的载流子的载流子密度在相应的增强区(13p，13n)里在场效应晶体管结构导通状态下基本对应于分别所连接的源极/漏极区(61，62)里的载流子密度。
13.按权利要求2或7之一所述的场效应晶体管结构，其特征在于，源极/漏极区(61，62)分别由至少两个相互叠加的植入区(11p，12p；11n，12n)构成。
14.按权利要求2或7之一所述的场效应晶体管结构，其特征在于，相应的控制部段(242p，242n)包括整个间隔结构(24)。
15.按权利要求2或7之一所述的场效应晶体管结构，其特征在于相应的控制部段(242p，242n)的最大高度小于栅极介质(20)厚度的十倍。
16.按权利要求1所述的场效应晶体管结构，其特征在于，在相应控制部段(242n，242p)里的单位面积电荷密度大于1e12/cm2。
17.按权利要求1所述的场效应晶体管结构，其特征在于，第一导电型为p-导电型，而控制部段(242p，242n)的材料为氧化铝。
18.按权利要求1所述的场效应晶体管结构，其特征在于，第一导电型为n-导电型，而控制部段的材料为氧化硅、氮化硅或者一种稀土氧化物。
19.晶体管装置，其具有
-按权利要求1所述的第一场效应晶体管结构(3n)，其中第一导电型为n导电型，而且
-按权利要求1所述的第二场效应晶体管结构(3p)，其中第一导电型为p-导电型。
20.按权利要求19所述的晶体管装置，其特征在于，配属于第一场效应晶体管结构(3n)的间隔结构(24)的控制部段(242p)由一种第一间隔材料构成，而配属于第二场效应晶体管结构(3p)的间隔结构(24)的控制部分(242n)由一种第二间隔材料构成，它是与第一间隔材料不一样的材料。
21.按权利要求20所述的晶体管装置，其特征在于，第一间隔材料是氧化硅、氮化硅或者一种稀土氧化物，而第二间隔材料为氧化铝。
22.用于制造具有分别至少一个n-FET和一个p-FET的晶体管装置的方法，其具有如下工序：
-在一个半导体基体(1)的结构表面(10)上形成一个第一堆叠结构(71)和一个第二堆叠结构(72)；
-设有第一间隔结构(24n，24p)，它在第一和第二堆叠结构(71，72)的垂直侧壁上的第一电荷型式的单位面积电荷密度大于1e11/cm2；
-设有盖住第二堆叠结构(72)的第一掩模(41)，其中第一堆叠结构(71)未被盖住；
-从第一堆叠结构(71)上去除第一间隔结构(24n，24p)；
-去除第一掩模(41)；
-设置第二间隔结构(24p，24n)，它在第一堆叠结构(71)的垂直侧壁上和在通过第一间隔结构(24n，24p)补充的第二堆叠结构(72)上的一种与第一电荷型式相反的第二电荷型式大于1e11/cm2的单位面积电荷密度。
23.按权利要求22所述的方法，其特征在于以下工序：
-在设有第二间隔结构(24p，24n)之后设有一个盖住第一堆叠结构(71)的第二掩模(42)，其中第二堆叠结构(72)未被盖住；
-从第二堆叠结构(72)上除去第二间隔结构(24p，24n)；和
-除去第二掩模(42)。
24.用于制造具有分别至少一个n-FET(3n)和一个p-FET(3p)的晶体管装置的方法，其具有如下工序：
-在半导体基体(1)的结构表面(10)上形成第一堆叠结构(71)和第二堆叠结构(72)；
-在第一和第二堆叠结构(71，72)的垂直侧壁上形成先驱间隔结构(73)；
-设有盖住第二堆叠结构(72)的第一掩模(41)，其中第一堆叠结构(71)未被盖住；
-使第一堆叠结构(71)的先驱间隔结构(73)的连接于半导体基体(1)的部段收缩，其中在先驱间隔结构(73)和半导体基体(1)之间形成凹陷处(25)；
-去除第一掩模(41)；
-用一种材料填满所述凹陷处(25)，该材料的第一电荷型式的单位面积电荷密度大于1e11/cm2，其中由填满产生了第一间隔结构的控制部段(242p，242n)；
-设有盖住第一堆叠结构(71)的第二掩模(42)，其中第二堆叠结构(72)未被盖住；
-使第二堆叠结构(72)的先驱间隔结构(73)的连接于半导体基体(1)的部段收缩，其中在先驱间隔结构(73)和半导体基体(1)之间形成凹陷处(25)；
-去除第二掩模(42)；
-用一种材料填满该凹陷处(25)，该材料的与第一电荷型式相反的第二电荷型式的单位面积电荷密度大于1e11/cm2，其中由填满而产生了第二间隔结构的控制部段(242n，242p)。
25.按权利要求24所述的方法，其特征在于，
-先驱间隔结构(73)的形成包括了同形地涂覆由不同材料组成的第一和第二分层以及一种作用于两个分层的间隔蚀刻，以及
-分别通过下边的分层的剩余部段形成了先驱间隔结构(73)的连接于半导体基体(1)的部段。
26.按权利要求25所述的方法，其特征在于，下边的分层的材料为TEOS，上边的分层的材料为氮化硅，而且所述凹陷处(25)通过一种湿蚀刻工艺形成，这种工艺使TEOS选择性地向着硅氮化物进行收缩。
27.按权利要求22至26中之一所述的方法，其特征在于，将第一掩模(41)用作植入掩模，用于形成对应于第一电荷型式的第一导电型的源极/漏极区(61，62)的基础部段(12p，12n)。
28.按权利要求22至26中之一所述的方法，其特征在于，将第二掩模(42)用作植入掩模，用于生成一种对应于第二电荷型式的第二导电型的源极/漏极区(61，62)的基础部段。
CNB2006100515198A 2005-02-28 2006-02-28 具有栅极间隔结构和低电阻沟道耦接的场效应晶体管 Expired - Fee Related CN100449786C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005009019A DE102005009019B4 (de) 2005-02-28 2005-02-28 Transistoranordnung mit Gate-Spacerstrukturen und Verfahren zu deren Herstellung
DE102005009019.2 2005-02-28

Publications (2)

Publication Number Publication Date
CN1855541A true CN1855541A (zh) 2006-11-01
CN100449786C CN100449786C (zh) 2009-01-07

Family

ID=36847979

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100515198A Expired - Fee Related CN100449786C (zh) 2005-02-28 2006-02-28 具有栅极间隔结构和低电阻沟道耦接的场效应晶体管

Country Status (6)

Country Link
US (1) US7354816B2 (zh)
JP (1) JP2006270089A (zh)
KR (1) KR100750432B1 (zh)
CN (1) CN100449786C (zh)
DE (1) DE102005009019B4 (zh)
TW (1) TWI299570B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214609A (zh) * 2010-04-07 2011-10-12 中国科学院微电子研究所 一种半导体器件及其制造方法
CN104124303A (zh) * 2013-04-23 2014-10-29 Nxp股份有限公司 作为光传感器的mos晶体管结构
US10599820B2 (en) 2014-04-23 2020-03-24 Nxp B.V. Control flow flattening for code obfuscation where the next block calculation needs run-time information

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080272438A1 (en) * 2007-05-02 2008-11-06 Doris Bruce B CMOS Circuits with High-K Gate Dielectric
US20120235710A1 (en) * 2011-03-15 2012-09-20 Infineon Technologies Ag Circuit Arrangement with a MOSFET and an IGBT
KR101921465B1 (ko) * 2012-08-22 2018-11-26 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
US10050147B2 (en) 2015-07-24 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10141417B2 (en) 2015-10-20 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure, semiconductor device and the method of forming semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272634A (ja) * 1988-09-07 1990-03-12 Fujitsu Ltd 半導体装置
CN1014755B (zh) * 1990-07-19 1991-11-13 中国科学院微电子中心 一种金属-半导体场效应晶体管
JPH05102179A (ja) * 1991-10-04 1993-04-23 Toshiba Corp 半導体装置及びその製造方法
US5683921A (en) * 1994-02-25 1997-11-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
KR100252545B1 (ko) * 1996-12-20 2000-04-15 김영환 트랜지스터 및 그 제조방법
US6160299A (en) * 1997-08-29 2000-12-12 Texas Instruments Incorporated Shallow-implant elevated source/drain doping from a sidewall dopant source
US6417046B1 (en) * 2000-05-05 2002-07-09 Taiwan Semiconductor Manufacturing Company Modified nitride spacer for solving charge retention issue in floating gate memory cell
US6451675B1 (en) * 2000-09-12 2002-09-17 United Microelectronics Corp. Semiconductor device having varied dopant density regions
JP2002151683A (ja) * 2000-11-09 2002-05-24 Sanyo Electric Co Ltd 半導体装置とその製造方法
KR100572316B1 (ko) * 2002-10-11 2006-04-19 삼성전자주식회사 역티 형태의 게이트 전극을 갖는 모스 트랜지스터들 및 그제조방법들
DE10255849B4 (de) * 2002-11-29 2006-06-14 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
US6806517B2 (en) * 2003-03-17 2004-10-19 Samsung Electronics Co., Ltd. Flash memory having local SONOS structure using notched gate and manufacturing method thereof
JP2004342682A (ja) * 2003-05-13 2004-12-02 Sharp Corp 半導体装置及びその製造方法、携帯電子機器、並びにｉｃカード
JP2004343014A (ja) * 2003-05-19 2004-12-02 Sharp Corp 半導体記憶装置、半導体装置、及びそれらの製造方法、並びに携帯電子機器、並びにｉｃカード
JP2004349341A (ja) * 2003-05-20 2004-12-09 Sharp Corp 半導体記憶素子、半導体装置およびそれらの製造方法、携帯電子機器並びにｉｃカード
JP2004348815A (ja) * 2003-05-20 2004-12-09 Sharp Corp 半導体記憶装置のドライバ回路及び携帯電子機器
JP2004348802A (ja) * 2003-05-20 2004-12-09 Sharp Corp 不揮発性メモリ素子のプログラム検証方法および半導体記憶装置とそれを備えた携帯電子機器
US7476926B2 (en) * 2005-01-06 2009-01-13 International Business Machines Corporation Eraseable nonvolatile memory with sidewall storage

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214609A (zh) * 2010-04-07 2011-10-12 中国科学院微电子研究所 一种半导体器件及其制造方法
CN104124303A (zh) * 2013-04-23 2014-10-29 Nxp股份有限公司 作为光传感器的mos晶体管结构
CN104124303B (zh) * 2013-04-23 2016-09-28 Nxp股份有限公司 作为光传感器的mos晶体管结构
US9721980B2 (en) 2013-04-23 2017-08-01 Nxp B.V. MOS-transistor structure as light sensor
US10599820B2 (en) 2014-04-23 2020-03-24 Nxp B.V. Control flow flattening for code obfuscation where the next block calculation needs run-time information

Also Published As

Publication number Publication date
JP2006270089A (ja) 2006-10-05
US7354816B2 (en) 2008-04-08
TWI299570B (en) 2008-08-01
KR100750432B1 (ko) 2007-08-21
DE102005009019A1 (de) 2006-09-07
DE102005009019B4 (de) 2008-01-10
KR20060095846A (ko) 2006-09-04
CN100449786C (zh) 2009-01-07
TW200631178A (en) 2006-09-01
US20060194443A1 (en) 2006-08-31

Similar Documents

Publication Publication Date Title
CN1855541A (zh) 具有栅极间隔结构和低电阻通道耦接的场效应晶体管
CN1222043C (zh) 平板显示器及其制造方法
CN100336227C (zh) 存储单元阵列位线的制法、存储单元阵列及其制造方法
CN1135630C (zh) 高压cmos结构的半导体器件及其制造方法
CN1181554C (zh) 半导体器件及其制造方法
CN1290195C (zh) 半导体装置及其制造方法
CN1254867C (zh) 半导体装置及其制造方法
CN1181534C (zh) 半导体装置的制造方法
CN1184858C (zh) 带有辅助阴极总线的有机电致发光器件
CN1624928A (zh) 双极晶体管及其制造方法
CN1875489A (zh) 制造垂直场效应晶体管的方法和场效应晶体管
CN1956225A (zh) 薄膜晶体管及其制造方法、具有薄膜晶体管的液晶显示面板及电发光显示面板
CN1716624A (zh) 固态成像装置及其制造方法
CN1930685A (zh) 半导体器件的制作方法及其制作的半导体器件
CN1893082A (zh) 存储单元阵列及其形成方法
CN1624923A (zh) 半导体器件及其制造方法
CN1898801A (zh) 纵型栅极半导体装置及其制造方法
CN1638144A (zh) 半导体器件及其制造方法
CN1897296A (zh) 有机电致发光器件及其制造方法
CN101057328A (zh) 具有自对准硅化物和外基极的双极晶体管
CN1812106A (zh) 半导体存储装置及其制造方法
CN101047193A (zh) 半导体存储器件及其制造方法
CN1424761A (zh) 半导体装置及其制造方法
CN1725508A (zh) 横向双扩散金属氧化物半导体ldmos元件及其加工方法
CN1855537A (zh) 具隔离结构的金属氧化物半导体场效晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

TR01 Transfer of patent right

Effective date of registration: 20120917

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151225

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20160228

CF01 Termination of patent right due to non-payment of annual fee