CN1866500A - 集成电路封装及其制造方法 - Google Patents

集成电路封装及其制造方法 Download PDF

Info

Publication number
CN1866500A
CN1866500A CNA2005100729506A CN200510072950A CN1866500A CN 1866500 A CN1866500 A CN 1866500A CN A2005100729506 A CNA2005100729506 A CN A2005100729506A CN 200510072950 A CN200510072950 A CN 200510072950A CN 1866500 A CN1866500 A CN 1866500A
Authority
CN
China
Prior art keywords
heat
substrate
naked core
integrated circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100729506A
Other languages
English (en)
Other versions
CN100447989C (zh
Inventor
陈振贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEW LIGHT SOURCE TECHNOLOGY Co Ltd
Original Assignee
NEW LIGHT SOURCE TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEW LIGHT SOURCE TECHNOLOGY Co Ltd filed Critical NEW LIGHT SOURCE TECHNOLOGY Co Ltd
Priority to CNB2005100729506A priority Critical patent/CN100447989C/zh
Priority to PCT/CN2006/001024 priority patent/WO2006122505A1/zh
Priority to KR1020077029545A priority patent/KR20080023689A/ko
Priority to EP06741912A priority patent/EP1923913A4/en
Priority to JP2008511537A priority patent/JP2008541464A/ja
Publication of CN1866500A publication Critical patent/CN1866500A/zh
Application granted granted Critical
Publication of CN100447989C publication Critical patent/CN100447989C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种集成电路封装及其工艺，将散热模块整合于集成电路封装内，于封装阶层内即降低热阻，达到部分解热效果，有效降低芯片的温度。该集成电路封装包含一基板、一半导体裸芯、一散热模块以及一保护层。该基板具有一形成于一第一表面上的内电路以及一形成于一第二表面上的外电路。该外电路与该内电路形成电连接。该半导体裸芯固定于该基板的第一表面上，致使其上的多个焊垫接触该内电路。该散热模块包含一导热装置，该导热装置以其本身的一平整的端面接触并且接合该半导体裸芯的一背面。该保护层包覆该基板的外露部分、该半导体裸芯的外露部分以及该导热装置与该半导体裸芯相接的端面的外露部分。

Description

集成电路封装及其制造方法
技术领域
本发明涉及一种集成电路封装(Integrated circuit packaging)及其工艺，并且特别地，本发明的集成电路封装包含一散热模块。
背景技术
散热，一直是电子系统设计时不可或缺的考虑因素，目的是降低电子组件因过热而发生故障或毁损的机会，而提升整个系统的可靠度。
以现在的集成电路(IC)而言，尤其是计算机的中央处理系统(CPU)，散热技术多是采用一些高热传导性的金属作为散热基本材料，结合散热鳍片，再加上一颗强而有力的风扇，来满足现今集成电路的散热需求。
目前的散热技术，大多将散热模块多安装于已经封装好的集成电路外壳。请参阅图1A以及图1B，图1A以及图1B皆绘示现有的整合散热装置的集成电路封装。如图1A以及图1B所示，集成电路封装1内的芯片10所产生的热，需通过一导热层14，经由传导才到达散热模块2。芯片所产生的热能需经由多层材料而传导，而非直接接触散热模块来消散热能，因此热能无法快速被引导散开，因而无法有效解决热点(Hot spot)所造成的热集中问题。芯片的散热效率也无法被准确地控制，造成集成电路因过热而效能下降。
随着行动信息的概念兴起，轻薄短小且兼顾高运算效能的可携式产品渐渐成为主流。散热技术面临了小型、整合化而且兼具高散热量以及高能量密度的挑战。以现今的散热技术已经渐渐地无法负荷未来的散热需求，尤其是芯片局部热集中，或俗称热点的问题，势必需要一些新的散热技术来解决这些问题。
因此，本发明提供一种集成电路封装，将散热模块整合于集成电路封装内，于封装阶层内即降低热阻(Themal resistance)，达到部分解热效果，有效降低芯片的温度。根据本发明的集成电路封装可以克服上述散热的问题，快速并且有效地传导芯片产生的热能，解决热点的问题。
发明内容
为了达成上述目的并且解决以上所讨论的问题，本发明提供一种集成电路封装(Integrated circuit packaging)及其工艺。
根据本发明的第一优选具体实施例的集成电路封装包含一基板(Substrate)、一半导体裸芯(Semiconductor die)、一散热模块(Heat-dissipatingmodule)以及一保护层(Protection layer)。该基板具有一第一表面、一形成于该第一表面上的内电路(Inner circuit)、一与该第一表面相对的第二表面以及一形成于该第二表面上的外电路(Outer circuit)。该外电路与该内电路形成电连接。该半导体裸芯具有一有源面、多个形成于该有源面上的焊垫(Bond pad)以及一与该有源面相对的背面。该半导体裸芯固定于该基板的第一表面上，致使该多个焊垫接触该内电路。该散热模块包含一导热装置(Heat conductiondevice)，该导热装置具有一平整的端面。该导热装置以其本身的平整的端面接触并且接合该半导体裸芯的背面。该保护层包覆该基板的外露部分、该半导体裸芯的外露部分以及该导热装置与该半导体裸芯相接的端面的外露部分。
根据本发明的第一优选具体实施例的制造一集成电路封装的方法。提供一基板、一半导体裸芯以及一散热模块。该基板具有一第一表面、一形成于该第一表面上的内电路、一与该第一表面相对的第二表面以及一形成于该第二表面上的外电路。该外电路与该内电路形成电连接。该半导体裸芯具有一有源面、多个形成于该有源面上的焊垫以及一与该有源面相对的背面。该散热模块包含一导热装置，该导热装置于其本身的一末端处具有一平整的端面。
该方法为，首先，固定该半导体裸芯于该基板的第一表面上，以致该多个焊垫接触该基板上的内电路。形成一保护层，该保护层大致包覆该基板的外露部分，并且该保护层具有一开口(Opening)用以容纳该导热装置的端面。安置该导热装置的平整端至该开口内，将该导热装置以其本身的平整的端面与该半导体裸芯的背面接触并且接合以完成该集成电路封装。
根据本发明的第二优选具体实施例的集成电路封装包含一基板、一保护层、一半导体裸芯以及一散热模块。该基板具有一第一表面、一形成于该第一表面上的内电路、一与该第一表面相对的第二表面以及一形成于该第二表面上的外电路。该外电路与该内电路形成电连接。该保护层形成于该基板的第一表面上。该保护层具有一开口，该内电路配置并且暴露于该开口内。该半导体裸芯具有一有源面、多个形成于该有源面上的焊垫以及一与该有源面相对的背面。该半导体裸芯固定于该保护层的开口内，致使该多个焊垫接触该内电路，并且一间隙存在于该半导体裸芯与该保护层之间。该散热模块包含一导热装置，该导热装置于其本身的一末端处具有一平整的端面。该导热装置以该末端安置入该开口内，并且以其本身的平整的端面接触并且接合该半导体裸芯的背面。
根据本发明的第二优选具体实施例的制造一集成电路封装的方法。提供一基板以及一半导体裸芯。该基板具有一第一表面、一形成于该第一表面上的内电路、一与该第一表面相对的第二表面以及一形成于该第二表面上的外电路。该外电路与该内电路形成电连接。该半导体裸芯具有一有源面、多个形成于该有源面上的焊垫以及一与该有源面相对的背面。
该方法为，首先，成形一保护层。该保护层大致覆盖该基板的第一表面并且具有一开口，该内电路配置并且暴露于该开口内。固定该半导体裸芯于该保护层的开口内，以致该多个焊垫接触该基板上的内电路，并且一间隙存在于该半导体裸芯与该保护层之间。安置一散热模块的一末端至该开口内。该散热模块包含一导热装置，该导热装置于其本身的一末端处具有一平整的端面。将该导热装置以其的平整的端面接触并且接合该半导体裸芯的背面以完成该集成电路封装。
由于本发明所提供的集成电路封装将散热模块与半导体裸芯直接接合在一起，该导热装置可将该半导体裸芯所产生的热能立即传导发散，并透过鳍片至周围的空气中。不但解决热点的问题，更大幅提升散热效率。该集成电路封装更可以进一步整合其它散热技术以达成良好的散热效果。因此，相较于现有技术，根据本发明的集成电路封装更适合高功率的半导体裸芯的应用。
关于本发明的优点与精神可以藉由以下的发明详述及附图得到进一步的了解。
附图说明
图1A绘示现有的整合散热装置的集成电路封装；
图1B绘示另一种现有的整合散热装置的集成电路封装；
图2绘示根据本发明的集成电路封装的外观视图；
图3为沿图2中A-A线的剖面图，显示根据本发明的第一优选具体实施例的集成电路封装；
图4A至图4D显示根据本发明的第一优选具体实施例的集成电路封装的工艺；
图5为沿图2中A-A线的剖面图，显示根据本发明的第二优选具体实施例的集成电路封装；
图6A至图6E显示根据本发明的第二优选具体实施例的集成电路封装的工艺；
图7绘示散热模块中的导热及散热机制。
附图标记说明
1：集成电路封装                122：导热装置
10：半导体裸芯                 126：工作流体
12、2：散热模块                128：毛细组织
124：散热鳍片                  16：基板
13：外电路                     17：焊垫
14：保护层                     18：外壳
19：开口                       11：间隙
15：卡合部位
具体实施方式
本发明的一主要目的在于提供一种集成电路封装(Integrated circuitpackaging)。
请参阅图2，图2绘示根据本发明的集成电路封装的外观视图。如图2所示，该集成电路封装1包含一散热模块(Heat-dissipating module)12以及一外壳(Casing)18。
请参阅图3，图3为沿图2中A-A线的剖面图，显示根据本发明的第一优选具体实施例的集成电路封装。如图3所示，根据本发明的第一优选具体实施例，该集成电路封装1进一步包含一半导体裸芯(Semiconductor die)10、一基板(Substrate)16以及一保护层(Protection layer)14。于此实施例中，该半导体裸芯为一高功率集成电路。
该基板16具有一第一表面、一形成于该第一表面上的内电路(Innercircuit)、一与该第一表面相对的第二表面以及一形成于该第二表面上的外电路(Outer circuit)13。该外电路13与该内电路形成电连接。该半导体裸芯10具有一有源面、多个形成于该有源面上的焊垫(Bond pad)17以及一与该有源面相对的背面。该半导体裸芯10藉由一倒装芯片工艺(Flip-chip process)固定于该基板16的第一表面上，致使该多个焊垫17接触该内电路形成电连接。
该散热模块12包含一导热装置(Heat conduction device)122以及多个散热鳍片(Heat-dissipating fin)124。该导热装置122可为一热导管(Heat pipe)、一热导柱(Hot column)或由一高导热系数的材料所成形的柱体。该导热装置122具有一平整的端面，该等散热鳍片124设置于该导热装置122的一周围，用以帮助消散热能。该导热装置122以其本身的平整的端面接触并且接合该半导体裸芯10的背面。该保护层14包覆该基板16的外露部分、该半导体裸芯10的外露部分以及该导热装置122与该半导体裸芯相接的端面的外露部分。该外壳18配合能容纳该散热模块12、该保护层14以及该基板16。于一实施例中，该外壳18具有一开口以及一顶表面。如图3所示，该外壳18于该开口内侧具有一卡合部位15用以接合该基板16。于实际应用中，可外加其它散热装置于该顶表面上，或外加一风扇于该集成电路封装1的侧面。
以下将详述根据本发明的第一优选具体实施例的集成电路封装的制造方法。请参阅图4A至图4D，图4A至图4D显示根据本发明的第一优选具体实施例的集成电路封装的工艺。
首先，提供一基板16以及一半导体裸芯10。该基板16具有一第一表面、一形成于该第一表面上的内电路、一与该第一表面相对的第二表面以及一形成于该第二表面上的外电路13。该外电路13与该内电路形成电连接。该半导体裸芯10具有一有源面、多个形成于该有源面上的焊垫17以及一与该有源面相对的背面。该散热模块12包含一导热装置122，该导热装置122于其本身的一末端处具有一平整的端面。
请参阅图4A，如图4A所示，藉由一倒装芯片工艺固定该半导体裸芯10于该基板16的第一表面上，以致该多个焊垫17接触该基板16上的内电路。接着，如图4B所示，形成一保护层14，该保护层大致包覆该基板10的外露部分，并且该保护层14具有一开口19用以容纳该导热装置122的端面。如图4C所示，安置该导热装置122的末端至该开口19内，将该导热装置122以其本身的平整的端面与该半导体裸芯10的背面接触并且接合。该散热模块12进一步包含多个散热鳍片124，该等散热鳍片124设置于该导热装置122的一周围，用以帮助消散热能。最后，如图4D所示，藉由一外壳18，容纳该散热模块12、该保护层14以及该基板16于其中以完成该集成电路封装1。
请参阅图5，图5为沿图2中A-A线的剖面图，显示根据本发明的第二优选具体实施例的集成电路封装。如图5所示，根据本发明的第二优选具体实施例，该集成电路封装1进一步包含一半导体裸芯10、一基板16以及一保护层14。于此实施例中，该半导体裸芯可为一高功率集成电路。
该基板16具有一第一表面、一形成于该第一表面上的内电路、一与该第一表面相对的第二表面以及一形成于该第二表面上的外电路13。该外电路13与该内电路形成电连接。该保护层14形成于该基板16的第一表面上。该保护层14具有一开口，该开口大小大致相当于该散热模块12的端面大小，该内电路配置并且暴露于该开口内。该半导体裸芯10具有一有源面、多个形成于该有源面上的焊垫17以及一与该有源面相对的背面。该半导体裸芯10藉由一倒装芯片工艺固定于该保护层14的开口内，致使该多个焊垫17接触该基板16的第一表面的内电路。当该散热模块12的端面的面积大于该半导体裸芯10的背面的面积时，一间隙11存在于该半导体裸芯10与该保护层14之间。一导热胶(Thermal adhesive)充填于该半导体裸芯10与该保护层14间的间隙11，用以帮助消散热能。该散热模块12包含一导热装置122以及多个散热鳍片124。该导热装置122于其本身的一末端处具有一平整的端面。该导热装置122以该末端安置入该开口内，并且以其本身的平整的端面接触并且接合该半导体裸芯10的背面。该等散热鳍片124设置于该导热装置122的一周围，用以帮助消散热能。该外壳18配合能容纳该散热模块12、该保护层14以及该基板16。
以下将详述根据本发明的第二优选具体实施例的集成电路封装的制造方法。请参阅图6A至图6E，图6A至图6E显示根据本发明的第二优选具体实施例的集成电路封装的工艺。
首先，提供一基板16以及一半导体裸芯10。该基板16具有一第一表面、一形成于该第一表面上的内电路、一与该第一表面相对的第二表面以及一形成于该第二表面上的外电路13。该外电路13与该内电路形成电连接。该半导体裸芯10具有一有源面、多个形成于该有源面上的焊垫17以及一与该有源面相对的背面。
请参阅图6A，如图6A所示，首先于该基板16上成形一保护层14。该保护层14大致覆盖该基板16的第一表面并且具有一开口19，该开口19大小大致相当于该散热模块12的端面大小。该内电路配置并且暴露于该开口19内。如图6B所示，藉由一倒装芯片工艺固定该半导体裸芯10于该保护层14的开口19内，以致该多个焊垫17接触该基板16上的内电路。由于该开口19的面积大于该半导体裸芯10的背面的面积，一间隙11存在于该半导体裸芯10与该保护层14之间。请参阅图6C，如图6C所示，充填一导热胶于该间隙11用以帮助消散热能。如图6D所示，安置一散热模块12的一末端至该开口19内。该散热模块12包含一导热装置122以及多个散热鳍片124。该导热装置122于其本身的一末端处具有一平整的端面。该等散热鳍片124设置于该导热装置122的一周围，用以帮助消散热能。将该导热装置122以其的平整的端面接触并且接合该半导体裸芯10的背面。最后，如图6E所示，藉由一外壳18容纳该散热模块12、该保护层14以及该基板16于其中以完成该集成电路封装1。该外壳具有一顶表面用以传导热能，可与其它散热装置配合，以加强散热效果。
请参阅图7，图7绘示散热模块中的导热及散热机制。如图7所示，该散热模块12包含该导热装置122、多个散热鳍片124。于实际应用中，该导热装置122可能为一以铜制成的热导柱或热导管。该导热装置122内包含一工作流体126以及一毛细组织128。该等散热鳍片124设置于该导热装置122的一周围，用以帮助消散热能。当该半导体裸芯10产生热时，会使该导热装置122中较靠近该半导体裸芯10的该工作流体126由液体蒸发为气体。气化后的该工作流体126可将热传至该导热装置122的另一端。经该等散热鳍片124散热冷却后，该工作流体126会再度凝结为液体。该毛细组织128用以将再度凝结为液体的该工作流体126传送回该导热装置122中较靠近该半导体裸芯10的一端。藉由如图7所示的循环方式，可达到导热及散热效果。
由于本发明所提供的集成电路封装系将散热模块与半导体裸芯整合在一起，该散热模块可藉由散热鳍片与导热胶将该半导体裸芯所产生的热能立即发散至周围的空气中，大幅提升散热效率。借着改善半导体裸芯的散热效率，解决了因过热而造成集成电路效能下降的问题。因此，相较于现有技术，根据本发明的整合散热模块的集成电路封装更适合应用于需要高功率高效率的半导体裸芯的电子装置中。
藉由以上优选具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的优选具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (30)

1.一种集成电路封装(Integrated circuit packaging)，包含：
一基板(Substrate)，该基板具有一第一表面、一形成于该第一表面上的内电路(Inner circuit)、一与该第一表面相对的第二表面以及一形成于该第二表面上的外电路(Outer circuit)，该外电路与该内电路形成电连接；
一半导体裸芯(Semiconductor die)，该半导体裸芯具有一有源面、多个形成于该有源面上的焊垫(Bond pad)以及一与该有源面相对的背面，该半导体裸芯固定于该基板的第一表面上，致使该多个焊垫接触该内电路；
一散热模块(Heat-dissipating module)，该散热模块包含一导热装置(Heatconduction device)，该导热装置具有一平整的端面，该导热装置以其本身的平整的端面接触并且接合该半导体裸芯的背面；以及
一保护层(Protection layer)，该保护层包覆该基板的外露部分、该半导体裸芯的外露部分以及该导热装置与该半导体裸芯相接的端面的外露部分。
2.如权利要求1所述的集成电路封装，进一步包含一外壳(Casing)，该外壳配合能容纳该散热模块、该保护层以及该基板。
3.如权利要求2所述的集成电路封装，其中该外壳具有一开口，并且于该开口内侧具有一卡合部位用以接合该基板。
4.如权利要求1所述的集成电路封装，其中该散热模块进一步包含至少一散热鳍片(Heat-dissipating fin)，该至少一散热鳍片设置于该导热装置的一周围。
5.如权利要求1所述的集成电路封装，其中该导热装置为一热导管(Heatpipe)、一热导柱(Hot column)或由一高导热系数的材料所成形的柱体。
6.如权利要求1所述的集成电路封装，其中该半导体裸芯为一高功率集成电路。
7.如权利要求1所述的集成电路封装，其中半导体裸芯藉由一倒装芯片工艺(Flip-chip process)固定于该基板的第一表面上。
8.一种制造一集成电路封装(Integrated circuit packaging)的方法，该方法包含下列步骤：
提供一基板(Substrate)，该基板具有一第一表面、一形成于该第一表面上的内电路(Inner circuit)、一与该第一表面相对的第二表面以及一形成于该第二表面上的外电路(Outer circuit)，该外电路与该内电路形成电连接；
提供一半导体裸芯(Semiconductor die)，该半导体裸芯具有一有源面、多个形成于该有源面上的焊垫(Bond pad)，并且固定该半导体裸芯于该基板的第一表面上，以致该多个焊垫接触该内电路，其中该半导体芯片并且具有一与该有源面相对的背面；
提供一散热模块(Heat-dissipating module)，该散热模块包含一导热装置(Heat conduction device)，该导热装置于其本身的一末端处具有一平整的端面；
形成一保护层(Protection layer)，该保护层大致包覆该基板的外露部分，并且该保护层具有一开口(Opening)用以容纳该导热装置的端面；以及
安置该导热装置的末端至该开口内，将该导热装置以其本身的平整的端面与该半导体裸芯的背面接触并且接合以完成该集成电路封装。
9.如权利要求8所述的方法，进一步包含一步骤：
藉由一外壳(Casing)，容纳该散热模块、该保护层以及该基板于其中。
10.如权利要求9所述的方法，其中该外壳具有一开口，并且于该开口内侧具有一卡合部位用以接合该基板。
11.如权利要求8所述的方法，其中该散热模块进一步包含至少一散热鳍片(Heat-dissipating fin)，该至少一散热鳍片设置于该导热装置的一周围。
12.如权利要求8所述的方法，其中该导热装置为一热导管(Heat pipe)、一热导柱(Heat column)或由一高导热系数的材料所成形的柱体。
13.如权利要求8所述的方法，其中该半导体裸芯为一高功率集成电路。
14.如权利要求8所述的方法，其中半导体裸芯藉由一倒装芯片工艺(Flip-chip process)固定于该基板的第一表面上。
15.一种集成电路封装(Integrated circuit packaging)，包含：
一基板(Substrate)，该基板具有一第一表面、一形成于该第一表面上的内电路(Inner circuit)、一与该第一表面相对的第二表面以及一形成于该第二表面上的外电路(Outer circuit)，该外电路与该内电路形成电连接；
一保护层(Protection layer)，该保护层位于该基板的第一表面上，该保护层具有一开口(Opening)，该内电路配置并且暴露于该开口内；
一半导体裸芯(Semiconductor die)，该半导体裸芯具有一有源面、多个形成于该有源面上的焊垫(Bond pad)以及一与该有源面相对的背面，该半导体芯片固定于该保护层的开口内，以致该多个焊垫接触该内电路，并且一间隙(Gap)存在于该半导体裸芯与该保护层之间；以及
一散热模块(Heat-dissipating module)，该散热模块包含一导热装置(Heatconduction device)，该导热装置于其本身的一末端处具有一平整的端面，该导热装置以该末端安置入该开口内，并且以其本身的平整的端面接触并且接合该半导体裸芯的背面。
16.如权利要求15所述的集成电路封装，其中一导热胶(Thermal adhesive)充填于该半导体裸芯与该保护层间的间隙。
17.如权利要求15所述的集成电路封装，进一步包含一外壳(Casing)，该外壳配合能容纳该散热模块、该保护层以及该基板。
18.如权利要求17所述的集成电路封装，其中该外壳具有一开口，并且于该开口内侧具有一卡合部位用以接合该基板。
19.如权利要求15所述的集成电路封装，其中该散热模块进一步包含至少一散热鳍片(Heat-dissipating fin)，该至少一散热鳍片设置于导热装置的一周围。
20.如权利要求15所述的集成电路封装，其中该导热装置为一热导管(Heat pipe)、一热导柱(Heat column)或由一高导热系数的材料所成形的柱体。
21.如权利要求15所述的集成电路封装，其中该半导体裸芯为一高功率集成电路。
22.如权利要求15所述的集成电路封装，其中半导体芯片藉由一倒装芯片工艺(Flip-chip process)固定于该基板的第一表面上。
23.一种制造一集成电路封装(Integrated circuit packaging)的方法，该方法包含下列步骤：
提供一基板(Substrate)，该基板具有一第一表面、一形成于该第一表面上的内电路(Inner circuit)、一与该第一表面相对的第二表面以及一形成于该第二表面上的外电路(Outer circuit)，该外电路与该内电路形成电连接；
成形一保护层(Protection layer)，该保护层大致覆盖该基板的第一表面并且具有一开口(Opening)，该内电路配置并且暴露于该开口内；
提供一半导体裸芯(semiconductor die)，该半导体裸芯具有一有源面、多个形成于该有源面上的焊垫(Bond pad)，并且固定该半导体裸芯于该保护层的开口内，以致该多个焊垫接触该内电路，并且一间隙(Gap)存在于该半导体裸芯与该保护层之间，其中该半导体裸芯并且具有一与该有源面相对的背面；
提供一散热模块(Heat-dissipating module)，该散热模块包含一导热装置(Heat conduction device)，该导热装置于其本身的一末端处具有一平整的端面，安置该导热装置的末端至该开口内；以及
将该导热装置以其位在末端处的平整的端面接触并且接合该半导体裸芯的背面以完成该集成电路封装。
24.如权利要求23所述的方法，进一步包含一步骤：
充填一导热胶(Thermal adhesive)于该半导体裸芯与该保护层间的间隙。
25.如权利要求23所述的方法，进一步包含一步骤：
藉由一外壳(Casing)，容纳该散热模块、该保护层以及该基板于其中。
26.如权利要求25所述的方法，其中该外壳具有一开口，并且于该开口内侧具有一卡合部位用以接合该基板。
27.如权利要求23所述的方法，其中该散热模块包含至少一散热鳍片(Heat-dissipating fin)，该至少一散热鳍片设置于该导热装置的一周围。
28.如权利要求20所述的方法，其中该导热装置为一热导管(Heat pipe)、一热导柱(Heat column)或由一高导热系数的材料所成形的柱体。
29.如权利要求23所述的方法，其中该半导体裸芯为一高功率集成电路。
30.如权利要求23所述的方法，其中半导体裸芯藉由一倒装芯片工艺(Flip-chip process)固定于该基板的第一表面上。
CNB2005100729506A 2005-05-18 2005-05-18 集成电路封装及其制造方法 Expired - Fee Related CN100447989C (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CNB2005100729506A CN100447989C (zh) 2005-05-18 2005-05-18 集成电路封装及其制造方法
PCT/CN2006/001024 WO2006122505A1 (fr) 2005-05-18 2006-05-18 Conditionnement de circuit intégré et procédé de fabrication idoine
KR1020077029545A KR20080023689A (ko) 2005-05-18 2006-05-18 집적회로 패키지 구조 및 그것의 제조 방법
EP06741912A EP1923913A4 (en) 2005-05-18 2006-05-18 Encapsulation of integrated circuits and methods for their production
JP2008511537A JP2008541464A (ja) 2005-05-18 2006-05-18 集積回路パッケージ構造体およびそれを製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100729506A CN100447989C (zh) 2005-05-18 2005-05-18 集成电路封装及其制造方法

Publications (2)

Publication Number Publication Date
CN1866500A true CN1866500A (zh) 2006-11-22
CN100447989C CN100447989C (zh) 2008-12-31

Family

ID=37425469

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100729506A Expired - Fee Related CN100447989C (zh) 2005-05-18 2005-05-18 集成电路封装及其制造方法

Country Status (5)

Country Link
EP (1) EP1923913A4 (zh)
JP (1) JP2008541464A (zh)
KR (1) KR20080023689A (zh)
CN (1) CN100447989C (zh)
WO (1) WO2006122505A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008131584A1 (fr) * 2007-04-27 2008-11-06 Jenshyan Chen Dispositif d'éclairage à diode électro-luminescente
CN101294698B (zh) * 2007-04-27 2010-06-02 新灯源科技有限公司 发光二极管照明装置
WO2010078691A1 (zh) * 2009-01-06 2010-07-15 Chen Jen-Shyan 能量转换装置及能量转换设备
US8226272B2 (en) 2005-03-31 2012-07-24 Neobulb Technologies, Inc. Illuminating equipment using high power LED with high efficiency of heat dissipation
CN104335055A (zh) * 2012-05-03 2015-02-04 桑迪士克科技股份有限公司 半导体装置Tj 温度的矫正、测量和控制

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101098904B1 (ko) 2009-01-06 2011-12-27 네오벌브 테크놀러지스 인크 에너지 변환 장치 및 에너지 변환 장비

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208761A (ja) * 1983-05-13 1984-11-27 Hitachi Ltd 電子部品冷却機構
JPS639193A (ja) * 1986-06-30 1988-01-14 新神戸電機株式会社 金属芯入金属箔張積層板の製造法
JPS6459952A (en) * 1987-08-31 1989-03-07 Nec Corp Manufacture of bicmos integrated circuit
JPH06103727B2 (ja) * 1990-05-24 1994-12-14 富士通株式会社 半導体チップの実装構造及びその実装方法
JPH0476944A (ja) * 1990-07-19 1992-03-11 Oki Electric Ind Co Ltd 半導体装置の放熱構造とその実装方法
JPH05275580A (ja) * 1992-03-25 1993-10-22 Nec Corp 半導体装置
JPH05315777A (ja) * 1992-05-01 1993-11-26 Pfu Ltd プリント板の放熱装置
JPH06268122A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置
JPH0855875A (ja) * 1994-08-17 1996-02-27 Hitachi Ltd 半導体装置
JPH08204073A (ja) * 1995-01-27 1996-08-09 Diamond Electric Mfg Co Ltd 放熱体固定具
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
WO1999053256A1 (en) * 1998-04-15 1999-10-21 Furukawa Electric Co., Ltd. Plate type heat pipe and its installation structure
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
JPH11354695A (ja) * 1998-06-10 1999-12-24 Toshiba Corp 放熱機構およびこの放熱機構を有する情報処理装置
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
JP3415509B2 (ja) * 1999-09-28 2003-06-09 エヌイーシーマイクロシステム株式会社 半導体装置
US6304451B1 (en) * 1999-12-01 2001-10-16 Tyco Electronics Logistics Ag Reverse mount heat sink assembly
CN2411572Y (zh) * 1999-12-30 2000-12-20 华泰电子股份有限公司 具直接传导散热片的封装集成电路板
CN2422727Y (zh) * 2000-05-12 2001-03-07 讯凯国际股份有限公司 具导热管的散热器
US6507104B2 (en) * 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
CN1357917A (zh) * 2000-12-06 2002-07-10 华泰电子股份有限公司 具整体封装包覆散热结构的覆晶结合模组
FR2819936B1 (fr) * 2001-01-22 2003-05-30 St Microelectronics Sa Procede de fabrication d'un boitier semi-conducteur et boitier semi-conducteur a puces de circuits integres
CN1153286C (zh) * 2001-03-22 2004-06-09 矽品精密工业股份有限公司 具有溃缩结构的散热片及具有该散热片的半导体装置
CN1221027C (zh) * 2001-05-21 2005-09-28 矽品精密工业股份有限公司 具有散热结构的半导体封装件
CN2570982Y (zh) * 2002-05-01 2003-09-03 华为技术有限公司 圆形散热装置
CN2572461Y (zh) * 2002-10-08 2003-09-10 陈勇 针刺式热管板散热装置
JP2004327951A (ja) * 2003-03-06 2004-11-18 Shinko Electric Ind Co Ltd 半導体装置
CN1566888A (zh) * 2003-06-10 2005-01-19 业强科技股份有限公司 热导管制造方法及其结构
TWI228809B (en) * 2003-08-07 2005-03-01 Advanced Semiconductor Eng Flip chip package structure and substrate structure thereof
CN100369243C (zh) * 2003-08-22 2008-02-13 矽品精密工业股份有限公司 具有散热结构的半导体封装件
JP2005085908A (ja) * 2003-09-05 2005-03-31 Nisshin:Kk 集積回路の冷却装置及び筐体装置
TWI253154B (en) * 2005-05-06 2006-04-11 Neobulb Technologies Inc Integrated circuit packaging and method of making the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8226272B2 (en) 2005-03-31 2012-07-24 Neobulb Technologies, Inc. Illuminating equipment using high power LED with high efficiency of heat dissipation
WO2008131584A1 (fr) * 2007-04-27 2008-11-06 Jenshyan Chen Dispositif d'éclairage à diode électro-luminescente
CN101294698B (zh) * 2007-04-27 2010-06-02 新灯源科技有限公司 发光二极管照明装置
WO2010078691A1 (zh) * 2009-01-06 2010-07-15 Chen Jen-Shyan 能量转换装置及能量转换设备
CN104335055A (zh) * 2012-05-03 2015-02-04 桑迪士克科技股份有限公司 半导体装置Tj 温度的矫正、测量和控制
CN104335055B (zh) * 2012-05-03 2017-06-23 桑迪士克科技有限责任公司 半导体装置Tj 温度的矫正、测量和控制

Also Published As

Publication number Publication date
CN100447989C (zh) 2008-12-31
EP1923913A4 (en) 2011-05-11
JP2008541464A (ja) 2008-11-20
WO2006122505A1 (fr) 2006-11-23
EP1923913A1 (en) 2008-05-21
KR20080023689A (ko) 2008-03-14

Similar Documents

Publication Publication Date Title
US7723160B2 (en) Thermal interface structure with integrated liquid cooling and methods
EP2036123B1 (en) Cooled electronic assembly employing a thermally conductive composite interface material and fabrication method thereof
US20230245950A1 (en) Heat dissipating system for electronic devices
US6882041B1 (en) Thermally enhanced metal capped BGA package
US20080023722A1 (en) Light-emitting heat-dissipating device and packaging method thereof
TWI285420B (en) Heat stud for stacked chip packsge
TWI434379B (zh) 微電子封裝體及其製作方法
US20100163090A1 (en) Thermoelectric device and fabrication method thereof, chip stack structure, and chip package structure
TWI309549B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
US20120111538A1 (en) Heat dissipation structure
CN1866500A (zh) 集成电路封装及其制造方法
US20080299300A1 (en) Method for providing near-hermetically coated, thermally protected integrated circuit assemblies
CN1816904A (zh) 在倒装多矩阵阵列封装中的模制化合物盖及其制作工艺
US9318474B2 (en) Thermally enhanced wafer level fan-out POP package
US20070261242A1 (en) Method for manufacturing phase change type heat sink
CN1157790C (zh) 芯片堆叠封装结构
TWM262755U (en) Heat sink module for slim electronic equipment
US7948767B2 (en) Integrated circuit packaging structure and method of making the same
CN219329251U (zh) 一种引线键合工艺芯片封装结构
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
TWI660471B (zh) 晶片封裝
WO2018095233A1 (zh) 半导体结构及其形成方法、封装结构及其形成方法
CN1372317A (zh) 芯片散热封装结构及其制造方法
CN115312406A (zh) 芯片封装结构及制备方法
TWI833444B (zh) 薄膜覆晶封裝結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081231

Termination date: 20120518