CN104335055A - 半导体装置Tj 温度的矫正、测量和控制 - Google Patents

半导体装置Tj 温度的矫正、测量和控制 Download PDF

Info

Publication number
CN104335055A
CN104335055A CN201380027610.4A CN201380027610A CN104335055A CN 104335055 A CN104335055 A CN 104335055A CN 201380027610 A CN201380027610 A CN 201380027610A CN 104335055 A CN104335055 A CN 104335055A
Authority
CN
China
Prior art keywords
naked core
temperature
bare chip
semiconductor bare
temperature sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380027610.4A
Other languages
English (en)
Other versions
CN104335055B (zh
Inventor
D.哈南
E.雷德马德
I.德罗尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
SanDisk Technologies LLC
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN104335055A publication Critical patent/CN104335055A/zh
Application granted granted Critical
Publication of CN104335055B publication Critical patent/CN104335055B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

公开了一种半导体装置，例如半导体裸芯，其包括当裸芯运行时在半导体裸芯的一个或者多个位置的用于扫描结温Tj的嵌入式温度传感器。一经检测到了在对于裸芯或者包含裸芯的封装体指定的温度之上热点的温度，该裸芯/封装体可能将被废弃。或者，可以改变裸芯的功能以降低热点的温度。

Description

半导体装置Tj 温度的矫正、测量和控制
技术领域
本技术涉及半导体装置。
背景技术
便携式消费电子产品需求的强力增长正驱动着高容量存储装置的需求。非易失性半导体存储装置，例如闪存存储卡正日趋广泛使用，以满足数字信息存储和交换的日益增长需求。其便携性、多功能性、坚固的设计以及高可靠性和大容量使这样的存储装置适用于各种电子装置，包括例如数码照相机、数字音乐播放器、视频游戏控制器、PDA和蜂窝电话。
虽然已知大量的封装构造，但是闪存储存卡通常制备为系统化封装(SiP)或者多芯片模块(MCM)，其中多个裸芯堆以叠构造安装于基板上。传统半导体封装体20(不含模塑料)的侧视图如现有技术的图1和图2所示。典型的封装体包括多个安装于基板26的半导体裸芯。示出了三个裸芯24、26和28，但是在以后的示例中封装体也可以包括更多或者更少的裸芯。在封装体用作存储卡或者用在存储卡中的情况下，半导体裸芯的一个或者多个(例如裸芯24和26)可以是非易失性存储器裸芯，裸芯的一个(例如裸芯28)可以是控制器裸芯，例如ASIC。已知可以将半导体裸芯有偏移地叠置(图1的现有技术)或者以由分隔层34隔开的堆叠构造叠置(图2的现有技术)。尽管未显示在图1和图2中，半导体裸芯形成有裸芯上表面的裸芯键合垫。
基板28可以由夹设在上导电层和下导电层之间的电子绝缘芯形成。可以蚀刻上导电层和/或下导电层以形成包括电引线和接触垫的导电图案。可以将引线键合焊在半导体裸芯22、24和26的裸芯键合垫与基板28的接触垫之间，以电耦合半导体裸芯和基板。基板上的电引线继而在裸芯和主机装置之间设置电通道。裸芯和基板之间的电连接一经建立，将集合体包封在模塑料中，以提供保护性封装体。
随着半导体封装体做得更小以及功率要求增加，封装体中半导体裸芯的过热成为重要关注。特别地，现有控制裸芯嵌有高功率晶体管和其他在裸芯中导致局部热点的组件。增加的热显著增加这些组件的老化以及影响正常运行和同一裸芯上紧邻区域内的电路老化。另外，裸芯上的高度非均匀的温度分布进一步地带来裸芯中的热力学应力。其结果是裸芯寿命减少。
局部热点也对在包括控制器裸芯的封装体中的其他裸芯和组件的运行有害。此问题在堆叠裸芯存储封装体的情况下尤为严重，其中控制器裸芯直接堆叠在最上层存储器裸芯的上方(如现有技术的图1和2所示)。存储器裸芯极大地受到温度变化的影响，所连接的控制器裸芯的过热可能引起在控制器裸芯附近的裸芯堆叠中的一个或者多个存储器裸芯的性能下降。包含这些裸芯的封装体通常能通过标准筛选测试，但是在消费者或者终端用户的不可接受的短时间使用中失效。
识别热点的一个问题在于不是所有的半导体裸芯具有在相同位置或者相同程度的热点。半导体裸芯的制备的多个步骤的每一步都具有一些程度的差异。因此，例如埋设在半导体裸芯中的不同电迹线可能在裸芯与裸芯之间宽窄不同。窄的迹线段将导致高电阻和通过该段的高温。半导体裸芯也可以还包括将电源电压转化为工作电压的功率调节器。由于工艺的差异，这些调节器中的一些可能更低效，因此比其它调节器更热地运行。
附图说明
图1和图2是两种传统半导体封装体设计的现有技术的侧视图，其中省略了模塑料。
图3是包括发热组件的半导体裸芯的俯视图。
图4是显示在裸芯x-y平面上裸芯局部发热的半导体裸芯的热图。
图5是温度传感器阵列的第一实施例的俯视图，该温度传感器阵列可设置在半导体裸芯中用于半导体裸芯的Tj扫描。
图6是温度传感器阵列的第二实施例的俯视图，该温度传感器阵列可设置在半导体裸芯中用于半导体裸芯的Tj扫描。
图7和图8分别是根据本技术实施例的半导体封装体的侧视图和俯视图，该半导体封装体在封装之前，包括用于从封装体中的裸芯上的热点散热的散热片。
图9和图10分别是根据本技术实施例的半导体封装体的侧视图和俯视图，该半导体封装体在封装之前，包括第一裸芯的热点悬于安装在第一裸芯上的第二裸芯上的裸芯构造。
图11和图12分别是根据本技术实施例的在封装之前的半导体封装体的侧视图和俯视图。
图13是根据本技术实施例的在封装之后的半导体封装体的侧视图。
具体实施方式
参照图3至图13描述实施例，图3至图13涉及半导体装置，例如半导体裸芯，包括当裸芯运行时在半导体裸芯的一个或者多个位置扫描结温Tj的嵌入式温度传感器。温度传感器可以被嵌入为包括多行和多列的阵列。或者温度传感器也可以嵌入在与裸芯内的预计会大量发热的组件相符的位置。
包括温度传感器的半导体裸芯可以例如是控制器裸芯，尽管在以后的实施例中也可以是其他裸芯，例如闪存存储器裸芯。包括温度传感器的裸芯可以在从晶片切下之前或者之后作为独立的裸芯测试，或者与其它半导体裸芯封装在半导体封装体之后测试。一经检测到了在裸芯中的热点高于该裸芯或者包括该裸芯的封装体指定的温度，该裸芯/封装体可能将废弃。或者可以以降低热点的温度的方式改变裸芯的功能。
可以理解本发明可以以许多不同的形式实施，也不应限于解释此处所述的实施例。而是，提供这些实施例，从而本公开能够充分和完整，且充分地将本发明传达给本领域的技术人员。当然本发明旨在涵盖这些实施例的替换、修改和等同物，其包括在为所附权利要求所限定的本发明的范围和精神内。进一步地，在本发明的下列具体描述中，提出了多个特定的细节，以为本发明提供详尽的理解。然而，本领域的技术人员应当清楚没有这些特定的细节，也可以实施本发明。
此处的术语“顶”、“底”、“上”、“下”、“垂直”和/或“水平”仅用于使用方便和说明性目的，不意味着限制本发明的描述，因为所指的物可以在位置上交换。
图3示出了半导体裸芯100的俯视图，该半导体裸芯100包括多个离散组件102a、102b、102c、102d、102f、102g和102h，一同称为组件102。半导体裸芯100可以是例如ASIC的控制器裸芯，尽管裸芯100也可以是包括但不仅限于非易失性闪存存储器裸芯的其它类型的半导体裸芯。组件102可以是在沉积、形成图案、掺杂和其他集成电路制备的步骤中在裸芯100内多种不同的由已知方法限定的组件。组件102的一些或者全部可能在裸芯100的运行中发热。作为一个示例，已知裸芯100内限定的模拟电路是高功率和高发热组件。功率调节器、晶体管和相对窄的电迹线段也是发热组件的示例。组件102可以包括这些和/或其他发热组件。通过裸芯100的有限元分析可以产生热图，以预测在裸芯100上的热点在何处归因于组件102的发热组件。
结温Tj代表在某一特定环境温度Ta下当裸芯100正常运行时由组件102的电活动产生的该裸芯的离散位置的温度。图3示出了裸芯100的任意限定的笛卡尔坐标轴x和y。Tj可以为在裸芯100上离散的x-y位置设置，还是温度依赖(t)的。这样本文的Tj可以写成Tj(x,y,t)。在其他的实施例中，温度还可以对于裸芯100限定为z轴的函数，z轴同时垂直于x轴和y轴(例如图3的页面的里外方向)。在这样的实施例中，Tj也可以写成Tj(x,y,z,t)。如以下解释，当分析半导体裸芯100的堆叠的结温时，也可以使用将温度考虑为z轴的函数，该导体裸芯100的堆叠可以包括一个或者多个闪存存储器裸芯和一个控制器裸芯。
本技术的实施例的运行使用了在制造裸芯100的过程中嵌入在裸芯100的内部电路的温度传感器阵列。此用途的温度传感器为已知的，可以由二极管、电阻器或者晶体管形成。此温度传感器能够在不影响裸芯100的运行功能的情况下确定在离散位置和离散时间的裸芯100的温度。可以集成为裸芯100的一部分的温度传感器的示例的细节公开在例如美国专利第7901134号(发明名称为“Semiconductor Temperature Sensor)”和美国公开专利申请第2010/000839号(发明名称为“Semiconductor Temperature Sensor”)，两份文件的全部内容以引用方式并入本文。也可以使用与本技术相符的其他已知的温度传感器。
图4示出了由如图3所示的包括组件102的裸芯100产生的可能的热图。深色阴影的区域105代表在裸芯100的x-y平面区域中测量为比浅色阴影区域更热的区域。热图100也可以由在一段时间内的多次Tj测量产生，或者在裸芯100运行时的即时时刻测量。在此示例中，阴影区域的一个，105a，可能超过裸芯100或者包括裸芯100的封装体的技术规格规定的温度阈值值。
图4的热图可能由嵌入式温度传感器阵列106产生，温度传感器阵列的实施例在图5和图6显示。在实施例5中，温度传感器106(标出其中一些)设置为M行N列的阵列，其中M和N可以变化。阵列中传感器106的数量取决于如热模拟绘图所示的在裸芯100上的预期温度均匀性的级别和/或取决于散热组件的数量。在示例中，可能有二到二十行和二到十六列。这些范围仅是示例，在其他的实施例中可能有更多或者更少的行和/或列。
可均匀地隔开传感器，形成如图5所示的对称栅格。或者在其他实施例中行和/或列可以彼此非均匀地隔开。在其他实施例中，传感器可以相对均匀地在裸芯100上分布，而不是形成行和/或列。
温度传感器106的每一个能原位测量Tj(x,y,t)的绝对温度值和在裸芯上的温度分布。每个温度传感器的输出可以是提供给各裸芯键合垫104的电阻值，裸芯键合垫104的一些如图3所示和所标记。输出也可以转化为数字输出，并传递给裸芯键合垫104。数字输出例如可以说明测得的传感器106的温度在规定的最大允许温度值之上或是之下。如下文所解释使用传感器106的每一个的输出。
如图6所示的另一个实施例中，温度传感器106至少可以集中于在裸芯100上预测的热点。如上文所示，可以使用有限元分析，在例如裸芯设计或者原型裸芯制造和测试时预测裸芯上的热点。根据该分析，可以预测潜在发热高于某些阈值值的组件102，温度传感器106可以设置在这些组件102的位置或者其附近的位置。有可能接收温度传感器106的所有位置的阈值温度相同。或者不同组件的阈值温度不相同。
如在图5的实施例中，图6中的温度传感器106的每一个能原位测量Tj(x,y,t)的绝对温度值。温度传感器的每一个的输出可以提供给各裸芯键合垫104，裸芯键合垫104的一些如图3所示和所标记。如下文所解释使用传感器106的每一个的输出。
在实施例中，为评价来自温度传感器106的绝对温度，可以对于温度传感器106的一个、两个或者任何数量进行校正过程。可以在裸芯100(如下文所示)的测试过程之前或者过程中实行该校正过程，可以手动或者自动进行该校正过程。
Tj校正过程包括在两个或者多个已知环境温度下对非运行裸芯100的测量。例如，环境温度设为30℃，可以确定传感器106的一个或者多个的输出电阻。考虑到不同制备工艺的差异，尽管测量相同的环境温度，然而不同的传感器可能输出不同的电阻。
对于一个或者多个传感器106，该过程可以在一个或者多个不同的环境温度下重复，例如在50℃下。由于传感器106的每一个的温度响应通常是线性的，使用两个或者更多的测量点，可以画出每一个校正后的传感器的电阻随温度的图。该图允许识别在装置100的运行中一个或者更多传感器的测得的输出电阻。可以理解可以使用已知的温度传感器106，其在给定温度下没有温度变化。在使用这样温度传感器106的情况下，可以省略校正过程。
上述实施例可以以不同方式和在封装体制备的不同阶段筛选裸芯100的结温。例如，可以在裸芯100还连接在具有多个裸芯100的晶片时，作为从晶片切下后的单个裸芯，作为安装在基板上的裸芯，和/或在裸芯100并入完成的半导体封装体之后，进行裸芯100的Tj的筛选。每一个可能的Tj的筛选点如下文所解释。可以理解在其他实施例中可以在这些筛选点的两个或者更多个进行Tj的筛选。
Tj筛选可以在裸芯100是多个裸芯100的晶片的一部分时进行。在该示例中，可以将晶片支撑在卡盘上，可以使用探针接触连接到不同温度传感器106的裸芯键合垫的一些或者全部。当裸芯100运行时，在给定的环境温度Ta下，在离散时间点或者一段时间间隔，探针读取温度传感器的一个或者多个的结温Tj。
Tj筛选步骤可以对在晶片上的每一个裸芯或者在晶片上一个或者更多个选择的裸芯进行。进一步地，可以手动或者由自动测试装置进行该Tj筛选步骤，该自动测试装置中一个或者更多个测试探针并行地或者连续地获得各传感器106的温度。在自动测试装置进行并行读取的情况下，装置可以一次测试单个裸芯，或者同时测试晶片上的多个裸芯。
或者，裸芯100的Tj筛选可以在裸芯100从晶片上切下后进行。在该示例中，可以将裸芯100支撑在卡盘上，手动地或者如上文描述的自动地读取各传感器的温度的读数。
无论在裸芯100从晶片上切下之前还是之后，从裸芯100的筛选得到的信息可以以各种方式使用。Tj筛选可以揭示裸芯具有一个或者更多热点(例如图4中的区域105a)，所述热点在超过该裸芯或者运行该裸芯的半导体封装体的技术规格的温度下运行。根据该信息，可以确定，热点将引起裸芯和/或其中安装了裸芯的封装体在不可接受的短时间内失效。
在实施例中，一旦识别了这样的裸芯，该裸芯可能将被弃用。或者可以改变裸芯的功能，从而降低热点的一个或者多个的温度。例如，可以减小裸芯100的时钟速度。替换地或者附加地，可以选择性地关闭某些组件102或者裸芯上的特定区域的电源，由此降低热点的温度。也许不可能这样修改裸芯100的功能，在此情况下裸芯可能将被弃用。
也许裸芯上的热点没有热到需要弃用裸芯，但是热点相对于裸芯与半导体封装体中其它部分的安装则是让人担心的。在该示例中，在从晶片切下之前或者之后的裸芯Tj的筛选对于识别热点的程度和位置是有用的，该信息可用于确定封装体构造。特别地，如果已知裸芯100有热点，可以设计封装体布局，从而降低热点负面影响封装体的运行的可能性。
Tj筛选信息用于确定封装体构造的实施例现将参照图7至图10描述。这些图示出了裸芯100与其他裸芯110，112一起装配在半导体封装体130中。在该示例中，裸芯100可以是控制器裸芯，裸芯110，112可以是闪存存储器裸芯。可以理解，取代裸芯100或者附加于裸芯100，闪存存储器裸芯110，112可以包括温度传感器106，如上述被扫描。
封装体130包括基板114,其上安装有裸芯110，112和100。引线键合118(其中的某些如图7至图10所示)可以已知地设置在裸芯100，110，112的裸芯键合垫104和在基板114上的接触垫116之间。来自裸芯110，112和100的信号在封装体130和主机装置(未示出)之间通过在基板114底表面上的焊料球120传输。
焊料球120允许封装体130以在所谓BGA(球栅阵列)封装体的形式永久地固定在主机装置的印刷电路板。取代焊料球，已知结构的触指可以所谓LGA(焊盘栅阵列)封装体的形式设置在基板114的底表面上。在这样实施例中，触指允许在封装体130和主机装置之间的通讯，封装体130可移除地插入该主机装置。
如果通过温度传感器106检测到裸芯100上的热点，如图4的105a区域，除了弃用封装体130中的裸芯100之外，有几种使用它的可能性。例如，根据封装体130的高度要求，可能在裸芯100上安装覆盖热点的散热片，以帮助从热点散热。散热片124可以只覆盖热点，如所示的，或者可以在其他实施例中覆盖裸芯的整个表面。散热片可以例如是由已知材料形成的薄板，例如铝或者铝合金，通过例如热导粘合剂，粘附于裸芯100的上表面。
图9和图10示出了在裸芯100上检测到例如105a区域的热点的其他选择。在该实施例中，取决于热点在裸芯100上的位置，可能安装裸芯100延伸超出上面安装有该裸芯100的裸芯112的边缘。如此，成问题的热点没有直接位于闪存存储器裸芯的上方。这将降低来自在裸芯100上的热点的热影响闪存存储器裸芯的可能性。
可以在裸芯100并入半导体封装体130之后对于其温度分布筛选裸芯100，而不是筛选裸芯100自身。该实施例中的半导体封装体可能在已知实际或者潜在的热点的位置的情况下设计，以至于已经包括了图7中的散热片，或者具有图9和图10中的悬置。或者，该实施例中的半导体封装体130没有设置散热片或者悬置，如图11和图12所示。
在裸芯100安装在封装体130内之后，仍可以通过直接访问与各传感器106耦合的裸芯键合垫104从每一个传感器106测试结温Tj。然而有可能不容易直接访问与各传感器106耦合的裸芯键合垫104，例如连接键合垫104的引线键合118已经形成的情形。在有一个或者多个裸芯安装在裸芯100的顶部的情况下，测试结构探针也可能难以直接访问裸芯100的裸芯键合垫104。在这样的实施例中，可以通过将封装体130放置在测试装置上，从而焊料球120与在测试装置上的测试垫接触，以读取来自各传感器的温度。如上所述，一些焊料球120可以与接收来自温度传感器106的信号的裸芯键合垫104耦合。由此这些信号就可以从温度传感器106传递到测试装置。
一经安装在封装体130中，可以如上述测量裸芯100的Tj(x,y,t)。如果确定裸芯100包括超过裸芯100或者封装体130技术规格的一个或者多个热点，封装体130可能将被弃用。或者，如果可能，改变封装体130的运行，以降低一个或者多个热点的温度。替换地或者附加地，可以选择性地关闭某些组件102或者裸芯上的特定区域的电源，由此降低热点的温度。之外其他选择，可以设想，通过移除具有热点的裸芯100和替换为不具有热点的裸芯100以再利用封装体。
如上所述，温度传感器106可以用于确定裸芯的x-y平面中的温度。而在其他实施例中，传感器可以设置在沿z轴的多个x-y平面的裸芯100内，以提供在裸芯100的x-y-z空间中的三维温度分布。作为其他的替换，温度传感器可以设置在封装体130中多于一个的裸芯中，例如在裸芯110，112和100的每一个中。在这样的实施例中，温度传感器一起可以用于提供在整个裸芯堆叠的三维空间中的Tj(x,y,z,t)。这将允许识别在特定裸芯100，112和100中热点，以及该裸芯对周围裸芯的温度影响。
封装体制备的最后步骤是将封装体130(如图7至图12中任一图所示)封装在模塑料中，模塑料保护裸芯和键合引线以及防止湿气进入封装体。这样的成品封装体150如图13的侧视图所示，其中将模塑料152增加至上述实施例中任一实施例的封装体130。
可以通过将成品半导体封装体150安装在具有上述的测试焊盘的测试装置，以对于温度筛选成品半导体封装体150。在封装体中的一个或者多个裸芯显示出超过该裸芯或者封装体温度技术规格的温度的情况下，封装体150可能被弃用。如果可能，如上所述，可改变封装体150的运行，以降低热点的一个或者多个的温度。
除了上述Tj扫描操作以外，本技术也可以用于在封装体失效且封装体150的消费者或者终端用户将其返回后，对封装体失效的分析。在该实施例中，Tj扫描操作可以用于确定封装体150是否显示出已经引起或者促使封装体失效的热点。
总之，在一个示例中，本技术涉及一种提供半导体裸芯的方法，该方法包括：(a)将多个温度传感器嵌入该半导体裸芯；(b)扫描运行中的该半导体裸芯中该多个温度传感器的一个或者多个，以确定该半导体裸芯的在一个或者多个位置的温度是否超过规定温度；(c)确定该半导体裸芯的在一个或者多个位置的温度超过规定温度后，采取下列行动中的一种：(i)弃用该半导体裸芯，(ii)改变该裸芯运行以降低超过规定温度的一个或者多个位置的温度，以及(iii)构造包括半导体裸芯的封装体，减小超过规定温度的一个或者多个位置对该半导体封装体的影响。
在另一个示例中，本技术涉及一种在半导体封装体中设置半导体裸芯的方法，该方法包括：(a)形成基板，所述基板形成有多个接触垫和在该接触垫和主机装置之间传输信号的电耦合，该半导体封装体与所述主机装置通讯；(b)将半导体裸芯安装在该基板上，该半导体裸芯包括多个温度传感器；(c)电连接裸芯上的多个裸芯键合垫到基板上的多个接触垫；(d)经由与基板上的点连接接触的测试装置，扫描运行的该半导体裸芯中的多个温度传感器中的一个或者多个，确定在该运行的半导体裸芯的中的在一个或者多个位置的温度是否超规定温度；以及(e)确定该半导体裸芯的在一个或者多个位置的温度超过规定温度后，采取下列行动中的一种：(i)弃用该半导体裸芯，以及(ii)改变该裸芯运行以降低超过规定温度的一个或者多个位置的温度。
在另一个示例中，本技术涉及一种在闪存存储器封装体中设置闪存存储器裸芯和控制器裸芯的方法，包括：(a)形成基板，所述基板形成有多个接触垫和在该接触垫和主机装置之间传输信号的电耦合，该闪存存储器封装体与所述主机装置通讯；(b)将闪存存储器裸芯和控制器裸芯安装在该基板上，该闪存存储器裸芯和控制器裸芯的每一个包括多个温度传感器；(c)扫描运行的该闪存存储器裸芯和运行的该控制器裸芯中的多个温度传感器中的一个或者多个，以提供在该闪存存储器裸芯和该控制器裸芯两者内的温度的三维热图，该三维热图用于确定该闪存存储器裸芯和该控制器裸芯中的在一个或者多个位置的温度是否超该过闪存存储器裸芯和/或该控制器裸芯的规定温度；以及(d)确定该半导体裸芯的在一个或者多个位置的温度超过规定温度后，采取下列行动中的一种：(i)弃用该闪存存储器裸芯、该控制去裸芯和/或该闪存存储器封装体，以及(ii)改变该裸芯运行以降低超过规定温度的一个或者多个位置的温度。
提供在前的本发明的详细描述是为了说明和描述的目的。其用意不是详尽无遗或者限制本发明到披露的确切形式。在上述教导的启发下可能有许多修改和变化。选择所描述的实施例以最好地解释本发明的原理和其实际应用，以使本领域的技术人员在不同的实施例和不同的修改中最好利用本发明，以适用于所考虑的特殊用途。本发明的范围旨在由所附权利要求限定。

Claims (15)

1.一种提供半导体裸芯的方法，包括：
(a)将多个温度传感器嵌入该半导体裸芯；
(b)扫描运行中的该半导体裸芯中该多个温度传感器的一个或者多个，以确定该半导体裸芯的在一个或者多个位置的温度是否超过规定温度；
(c)确定该半导体裸芯的在一个或者多个位置的温度超过规定温度后，采取下列行动中的一种：
(i)弃用该半导体裸芯，
(ii)改变该裸芯运行以降低超过规定温度的一个或者多个位置的温度，以及
(iii)构造包括半导体裸芯的封装体，减小超过规定温度的一个或者多个位置对该半导体封装体的影响。
2.如权利要求1所述的方法，其中步骤(c)(iii)包括，在超过规定温度运行的该半导体裸芯的该一个或者多个位置上增加散热片至该半导体裸芯的步骤。
3.如权利要求1和2中任一权利要求所述的方法，其中该半导体裸芯是第一半导体裸芯，步骤(c)(iii)包括一个步骤，将该第一半导体裸芯安装在第二半导体裸芯上的步骤，超过规定温度运行的该第一半导体裸芯的该一个或者多个位置悬置于该第二半导体裸芯的边缘。
4.如权利要求1-3中任一权利要求所述的方法，其中步骤(c)(ii)包括减小半导体裸芯时钟速率的步骤。
5.如权利要求1-4中任一权利要求所述的方法，其中步骤(c)(ii)包括选择性地减小关闭该半导体裸芯的一个或者多个组件，该一个或者多个组件被认为引起该半导体裸芯的该一个或者多个位置超过规定温度。
6.如权利要求1-5中任一权利要求所述的方法，其中步骤(a)包括嵌入温度传感器阵列的步骤，温度传感器阵列包括第一数量的行和第二数量的列。
7.如权利要求1-5中任一权利要求所述的方法，其中步骤(a)包括嵌入温度传感器阵列于预测比该裸芯的其它位置更热的位置。
8.如权利要求1-6中任一权利要求所述的方法，其中所述扫描在该半导体裸芯中多个温度传感器中的一个或者多个的步骤(b)在该裸芯从裸芯的晶片上切下之后和在该裸芯安装到基板上之前进行。
9.如权利要求1-6中任一权利要求所述的方法，其中所述扫描在该半导体裸芯中多个温度传感器中的一个或者多个的步骤(b)在该裸芯安装到基板上之后和在该基板被引线键合之前进行。
10.如权利要求1-6和8中任一权利要求所述的方法，其中该半导体裸芯是控制器裸芯。
11.一种在闪存存储器封装体中设置闪存存储器裸芯和控制器裸芯的方法，包括：
(a)形成基板，所述基板形成有多个接触垫和在该接触垫和主机装置之间传输信号的电耦合，该闪存存储器封装体与所述主机装置通讯；
(b)将闪存存储器裸芯和控制器裸芯安装在该基板上，该闪存存储器裸芯和控制器裸芯的每一个包括多个温度传感器；
(c)扫描运行的该闪存存储器裸芯和运行的该控制器裸芯中的多个温度传感器中的一个或者多个，以提供在该闪存存储器裸芯和该控制器裸芯两者内的温度的三维热图，该三维热图用于确定该闪存存储器裸芯和该控制器裸芯中的在一个或者多个位置的温度是否超该过闪存存储器裸芯和/或该控制器裸芯的规定温度；以及
(d)确定该半导体裸芯的在一个或者多个位置的温度超过规定温度后，采取下列行动中的一种：(i)弃用该闪存存储器裸芯、该控制去裸芯和/或该闪存存储器封装体，以及
(ii)改变该裸芯运行以降低超过规定温度的一个或者多个位置的温度。
12.如权利要求11所述的方法，其中步骤(d)(ii)包括一个步骤，减小半导体裸芯时钟速率。
13.如权利要求11-12中任一权利要求所述的方法，其中步骤(d)(ii)包括选择性地减小关闭半导体裸芯的一个或者多个组件，该一个或者多个组件被认为引起该半导体裸芯的该一个或者多个位置超过规定温度。
14.如权利要求11-13中任一权利要求所述的方法，其中该控制器裸芯中的该温度传感器包括温度传感器阵列，该温度传感器阵列包括第一数量的行和第二数量的列。
15.如权利要求11-13中任一权利要求所述的方法，其中该控制器裸芯中的该温度传感器包括在预测比该控制器裸芯的其它位置更热的位置的温度传感器阵列。
CN201380027610.4A 2012-05-03 2013-05-01 半导体装置Tj 温度的矫正、测量和控制 Expired - Fee Related CN104335055B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/463,056 US9006000B2 (en) 2012-05-03 2012-05-03 Tj temperature calibration, measurement and control of semiconductor devices
US13/463,056 2012-05-03
PCT/US2013/039135 WO2013166197A1 (en) 2012-05-03 2013-05-01 Tj temperature calibration, measurement and control of semiconductor devices

Publications (2)

Publication Number Publication Date
CN104335055A true CN104335055A (zh) 2015-02-04
CN104335055B CN104335055B (zh) 2017-06-23

Family

ID=48430953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380027610.4A Expired - Fee Related CN104335055B (zh) 2012-05-03 2013-05-01 半导体装置Tj 温度的矫正、测量和控制

Country Status (5)

Country Link
US (1) US9006000B2 (zh)
EP (1) EP2845020B1 (zh)
KR (1) KR101904888B1 (zh)
CN (1) CN104335055B (zh)
WO (1) WO2013166197A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107889524A (zh) * 2015-02-13 2018-04-06 精工爱普生株式会社 电子元器件传送装置及电子元器件检查装置
CN110211953A (zh) * 2019-06-06 2019-09-06 深圳佰维存储科技股份有限公司 存储芯片、固态硬盘及其温度控制方法
CN112345119A (zh) * 2020-09-25 2021-02-09 华东光电集成器件研究所 一种半导体晶圆温度标定系统

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101922452B1 (ko) * 2013-02-26 2018-11-28 삼성전자 주식회사 반도체 테스트 장치 및 그 제조 방법
JP2015135875A (ja) * 2014-01-16 2015-07-27 株式会社東芝 半導体パッケージおよび電子機器
US9959936B1 (en) * 2014-03-12 2018-05-01 Marvell International Ltd. Temperature-based memory access
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
US9489146B2 (en) * 2014-12-09 2016-11-08 Sandisk Technologies Llc Memory system and method for selecting memory dies to perform memory access operations in based on memory die temperatures
CN106326616B (zh) 2015-06-25 2019-01-15 华邦电子股份有限公司 电子构件的应力估算方法
US9857999B2 (en) 2015-11-09 2018-01-02 Western Digital Technologies, Inc. Data retention charge loss sensor
US9653144B1 (en) * 2016-06-28 2017-05-16 Intel Corporation Apparatuses, methods, and systems for package on package memory refresh and self-refresh rate management
US9811267B1 (en) 2016-10-14 2017-11-07 Sandisk Technologies Llc Non-volatile memory with intelligent temperature sensing and local throttling
KR102325564B1 (ko) 2017-03-08 2021-11-12 삼성전자주식회사 전자 장치의 동적 열 관리 방법
US10401231B2 (en) 2017-03-30 2019-09-03 Nokia Technologies Oy PWB with temperature sensor matrix allowing thermal imaging of the PWB
CN109298833B (zh) 2017-07-24 2021-05-04 三星电子株式会社 存储设备及对包括其的电子设备的温度控制
US10643016B1 (en) * 2017-12-19 2020-05-05 Cadence Design Systems, Inc. System, method and computer program product for design rule awareness associated with die and package electronic circuit co-design
US11488682B2 (en) 2020-06-24 2022-11-01 Sandisk Technologies Llc Calibration for integrated memory assembly

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502838A (en) * 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
CN1866500A (zh) * 2005-05-18 2006-11-22 新灯源科技有限公司 集成电路封装及其制造方法
CN100334523C (zh) * 2002-08-23 2007-08-29 英特尔公司 用于多核心微处理器热管理的装置
CN101248524A (zh) * 2005-08-25 2008-08-20 摩托罗拉公司 电子部件的散热封装组件
US20080281476A1 (en) * 2007-05-11 2008-11-13 International Business Machines Corporation Methods for thermal management of three-dimensional integrated circuits
CN101409266A (zh) * 2007-10-12 2009-04-15 台湾积体电路制造股份有限公司 封装结构

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4779161A (en) * 1986-01-22 1988-10-18 Ge Company Multi-driver integrated circuit
EP0637078A1 (en) 1993-07-29 1995-02-01 Motorola, Inc. A semiconductor device with improved heat dissipation
US6058012A (en) * 1996-08-26 2000-05-02 Compaq Computer Corporation Apparatus, method and system for thermal management of an electronic system having semiconductor devices
US6157244A (en) 1998-10-13 2000-12-05 Advanced Micro Devices, Inc. Power supply independent temperature sensor
DE10135805A1 (de) 2001-07-23 2003-02-13 Infineon Technologies Ag Vorrichtung und Verfahren zur Erfassung einer Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen
US6603665B1 (en) 2002-09-12 2003-08-05 Hon Hai Precision Ind. Co., Ltd. Heat dissipating assembly with thermal plates
US8037445B2 (en) 2003-08-20 2011-10-11 Hewlett-Packard Development Company, L.P. System for and method of controlling a VLSI environment
US7087439B2 (en) 2003-09-04 2006-08-08 Hewlett-Packard Development Company, L.P. Method and apparatus for thermally assisted testing of integrated circuits
US7191413B2 (en) 2004-01-28 2007-03-13 Gradient Design Automation, Inc. Method and apparatus for thermal testing of semiconductor chip designs
US7282932B2 (en) * 2004-03-02 2007-10-16 Micron Technology, Inc. Compliant contact pin assembly, card system and methods thereof
EP1751511B1 (en) 2004-06-04 2016-03-09 Infineon Technologies AG Pn-junction temperature sensing apparatus
US7451064B2 (en) * 2004-10-06 2008-11-11 Hewlett-Packard Development Company, L.P. System and method for logging hardware usage data, and uses for such logged hardware usage data
KR100613170B1 (ko) * 2004-10-12 2006-08-17 삼성전자주식회사 매트릭스 스위치를 이용한 온도 측정 장치, 반도체 패키지및 냉각 시스템
US7521985B2 (en) * 2005-07-01 2009-04-21 Semiconductor Components Industries, L.L.C. Method for regulating temperature and circuit therefor
US7436059B1 (en) * 2006-11-17 2008-10-14 Sun Microsystems, Inc. Thermoelectric cooling device arrays
DE102006056560A1 (de) * 2006-11-30 2008-06-05 Qimonda Ag Verfahren zum Trimmen eines Halbleiter-Bauelements, insbesondere DRAMs, und Halbleiter-Bauelement
US7875985B2 (en) * 2006-12-22 2011-01-25 Qimonda Ag Memory device
JP4960808B2 (ja) 2007-08-30 2012-06-27 セイコーインスツル株式会社 半導体温度センサ
JP2009081246A (ja) 2007-09-26 2009-04-16 Daikin Ind Ltd 半導体実装基板及びその製造方法
WO2009123621A1 (en) 2008-04-01 2009-10-08 Hewlett-Packard Development Company, L.P. Cooling provisioning management in a three-dimensional package
JP2010014445A (ja) 2008-07-01 2010-01-21 Seiko Instruments Inc 半導体温度センサ
US8088634B2 (en) * 2008-11-11 2012-01-03 Johnson Morgan T Methods of adding pads and one or more interconnect layers to the passivated topside of a wafer including connections to at least a portion of the integrated circuit pads thereon
US8486761B2 (en) * 2010-03-25 2013-07-16 Koninklijke Philips Electronics N.V. Hybrid combination of substrate and carrier mounted light emitting devices
US9557370B2 (en) * 2012-02-10 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of improving bump allocation for semiconductor devices and semiconductor devices with improved bump allocation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502838A (en) * 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
CN100334523C (zh) * 2002-08-23 2007-08-29 英特尔公司 用于多核心微处理器热管理的装置
CN1866500A (zh) * 2005-05-18 2006-11-22 新灯源科技有限公司 集成电路封装及其制造方法
CN101248524A (zh) * 2005-08-25 2008-08-20 摩托罗拉公司 电子部件的散热封装组件
US20080281476A1 (en) * 2007-05-11 2008-11-13 International Business Machines Corporation Methods for thermal management of three-dimensional integrated circuits
CN101409266A (zh) * 2007-10-12 2009-04-15 台湾积体电路制造股份有限公司 封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107889524A (zh) * 2015-02-13 2018-04-06 精工爱普生株式会社 电子元器件传送装置及电子元器件检查装置
CN110211953A (zh) * 2019-06-06 2019-09-06 深圳佰维存储科技股份有限公司 存储芯片、固态硬盘及其温度控制方法
WO2020244042A1 (zh) * 2019-06-06 2020-12-10 深圳佰维存储科技股份有限公司 存储芯片、固态硬盘及其温度控制方法
CN112345119A (zh) * 2020-09-25 2021-02-09 华东光电集成器件研究所 一种半导体晶圆温度标定系统

Also Published As

Publication number Publication date
CN104335055B (zh) 2017-06-23
KR20150020184A (ko) 2015-02-25
US20130295697A1 (en) 2013-11-07
US9006000B2 (en) 2015-04-14
EP2845020B1 (en) 2016-04-20
WO2013166197A1 (en) 2013-11-07
KR101904888B1 (ko) 2018-10-08
EP2845020A1 (en) 2015-03-11

Similar Documents

Publication Publication Date Title
CN104335055A (zh) 半导体装置Tj 温度的矫正、测量和控制
CN102692569B (zh) 测试集成电路的自适应测试序列
CN110046284A (zh) 芯片管理方法和系统
CN102288335B (zh) 测量装置
CN101364554B (zh) 半导体器件评估方法、半导体晶圆、半导体产品制造方法
CN109686679A (zh) 制造半导体封装的方法
CN105445328A (zh) 综合应力下微互连焊点的疲劳寿命评价方法、装置和系统
CN112731101A (zh) 一种集成电路连通率测试系统及其制作方法
JP2020027487A (ja) 配線基板設計支援装置、配線基板ビア配置方法及び配線基板ビア配置プログラム
US6559667B1 (en) Programming thermal test chip arrays
US5694344A (en) Method for electrically modeling a semiconductor package
US4933635A (en) In-line process monitors for thin film wiring
Rencz Thermal issues in stacked die packages
Oprins et al. Experimental thermal characterization and thermal model validation of 3D packages using a programmable thermal test chip
CN111900244A (zh) 绝缘板载热电堆传感器元器件及其制作方法
Cahill et al. Thermal characterization of vertical multichip modules MCM-V
CN111446232A (zh) 一种芯片封装件
CN103985701A (zh) 封装基板及其检测方法
Huai et al. Determination of Ideal Magnetic Sensor Arrangements for Health Monitoring of Power Electronic Modules
Lamson et al. Lead-on-chip technology for high performance packaging
Barrett et al. Performance and reliability of a three-dimensional plastic moulded vertical multichip module (MCM-V)
Santos et al. Thermal modeling methodology for efficient system-level thermal analysis
CN216351047U (zh) 一种结温测试装置
CN118095183A (zh) 芯片电压反馈点的设计方法
Poppe et al. Thermal characterization of multi-die packages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: texas

Applicant after: DELPHI INT OPERATIONS LUX SRL

Address before: texas

Applicant before: Sandisk Corp.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170623

Termination date: 20200501

CF01 Termination of patent right due to non-payment of annual fee