CN1866395B - 磁存储器件及其控制和制造方法 - Google Patents
磁存储器件及其控制和制造方法 Download PDFInfo
- Publication number
- CN1866395B CN1866395B CN2005101297694A CN200510129769A CN1866395B CN 1866395 B CN1866395 B CN 1866395B CN 2005101297694 A CN2005101297694 A CN 2005101297694A CN 200510129769 A CN200510129769 A CN 200510129769A CN 1866395 B CN1866395 B CN 1866395B
- Authority
- CN
- China
- Prior art keywords
- magnetic field
- field producing
- junction
- producing component
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims description 171
- 239000011229 interlayer Substances 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 24
- 238000009413 insulation Methods 0.000 claims description 16
- 230000015654 memory Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000006073 displacement reaction Methods 0.000 description 7
- 230000005415 magnetization Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- CVOFKRWYWCSDMA-UHFFFAOYSA-N 2-chloro-n-(2,6-diethylphenyl)-n-(methoxymethyl)acetamide;2,6-dinitro-n,n-dipropyl-4-(trifluoromethyl)aniline Chemical compound CCC1=CC=CC(CC)=C1N(COC)C(=O)CCl.CCCN(CCC)C1=C([N+]([O-])=O)C=C(C(F)(F)F)C=C1[N+]([O-])=O CVOFKRWYWCSDMA-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- IGOJMROYPFZEOR-UHFFFAOYSA-N manganese platinum Chemical compound [Mn].[Pt] IGOJMROYPFZEOR-UHFFFAOYSA-N 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明公开了一种磁随机存取存储(MRAM)器件及其控制和制造方法。所述器件的示范性实施例包括：具有自由层的磁隧道结；具有覆盖自由层表面的第一部分的第一电极(第一磁场产生元件)，以及通过一连接而连接到第一电极的电源，该连接覆盖第一电极的的第一部分的不到一半。MRAM器件的另一示范性实施例包括：磁隧道结；在该磁隧道结的相对侧上直接连接到所述磁隧道结的第一和第二电极(第一和第二磁场产生元件)；以及电源，具有通过第一连接而连接到第一电极的一个极和通过第二连接而连接到第二电极的第二极，其中第一和第二连接从第一和第二电极与磁隧道结之间的连接横向偏移。
Description
技术领域
本发明涉及磁存储器件及控制其和制造其的方法。
背景技术
在例如美国专利No.5640343、美国专利No.6081445、美国专利No.6667899、美国专利No.6430084、美国专利No.6853599、美国专利No.6815783、美国专利No.6781871和美国专利No.6778428中描述了磁随机存取存储(MRAM)器件的许多方面，在此将每一专利引入以作参考。
一种已知的示范性MRAM器件包括磁隧道结(MTJ)，该磁隧道结具有两层夹着非磁性层的磁性材料。磁性层的第一个可以被称为“钉扎”层，其具有固定的磁性取向，另一个磁性层可以被称为“自由”层，其具有可变化的磁性取向。跨过MTJ层的电阻随着自由层相对于钉扎层的磁性取向而变化。当磁性取向平行(几何地平行且指向相同的方向)时的电阻低于磁性取向反平行(几何地平行且指向相反的方向)时的电阻。将自由层置于强度阈值以上的磁场能够使自由层的磁性取向改变，且在去除磁场之后仍保持改变，直到施加另一磁场将自由层的磁性取向变回到原来的取向为止。
举例来说，美国专利No.5640343描述了这样的布置，其中将一MTJ阵列设置在导电线之间，使得在阵列的第一侧的每根线从一列MTJ上方通过，且在阵列相对的第二侧的每根线从一行MTJ上方通过。这样阵列就夹在多组平行的导电线之间，其中夹层结构一侧上的线垂直于夹层结构另一侧上的线。当电流通过一根线时，产生影响着其下方的每个MTJ的磁场。如此配置阵列，使得仅来自一根线的磁场不足以改变其下方的MTJ的磁性取向，但是当MTJ两侧上的线被激活时MTJ所受到的组合磁场足以改变MTJ的自由层的磁性取向(当场与自由层的初始磁性取向相反时)。这样通过列线(column line)之一和行线(row line)之一流通电流仅开关一个MTJ，即在列线和行线的交叉和交叠区处夹在列线和行线之间的MTJ。可以通过，例如跨过MTJ施加电压或电流并监测相应的电流或电压，鉴别或读取MTJ的状 态(例如，高或低电阻)。
用来提供磁场以开关一个或多个MTJ的线可能是大的，用来开关MTJ而施加的磁场可能不利地影响邻近的MTJ，尤其是MTJ和/或包含MTJ的MRAM器件的尺寸减小时尤其如此。
发明内容
示范性磁随机存取存储器件包括磁隧道结，该磁隧道结包括：自由层；第一磁场产生元件，其具有覆盖自由层表面的第一部分；以及电源，通过一连接被连接到第一磁场产生元件，该连接覆盖第一磁场产生元件的第一部分的不到一半。
另一示范性磁随机存取存储器件包括：磁隧道结；第一和第二磁场产生元件，在磁隧道结的相对侧上直接连接到磁隧道结；以及电源，具有通过第一连接而连接到第一磁场产生元件的一个极，且具有通过第二连接而连接到第二磁场产生元件的第二极，其中所述第一和第二连接从第一和第二磁场产生元件与磁隧道结之间的连接横向偏移。
一种用于控制磁随机存取存储器件的示范性方法，该器件包括：磁隧道结；以及第一和第二磁场产生元件，在磁隧道结的相对侧上直接连接到磁隧道结，该方法包括：通过沿着基本平行于第一和第二磁场产生元件与磁隧道结之间的直接连接的方向横向通过第一和第二磁场产生元件的第一电流从而开关该器件。
在又一示范性实施例中，公开了一种制造磁存储器件的方法。该方法包括：在衬底中形成晶体管；在衬底上形成覆盖晶体管的第一层间绝缘层；在第一层间绝缘层中形成暴露晶体管的源极的通路孔；用导电插塞填充通路孔；在第一层间绝缘层上形成接触导电插塞的第一磁场产生元件；以及在第一磁场产生元件与导电插塞隔开的预定区域上形成MTJ(磁隧道结)。
在另一示范性实施例中，公开了另一种制造磁存储器件的方法。该方法包括：在衬底中形成晶体管；在衬底上形成覆盖晶体管的第一层间绝缘层；在第一层间绝缘层中形成暴露晶体管的源极的通路孔；用导电插塞填充通路孔；在第一层间绝缘层上形成覆盖导电插塞的顶表面的MTJ(磁隧道结)单元；在第一层间绝缘层上形成围绕MTJ的侧面的第二层间绝缘层；以及在第二层间绝缘层上形成第一磁场产生元件，第一磁场产生元件具有接触MTJ 的顶表面的第一端部，和接触位线的第二端部。
附图说明
附图提供了直观的表达，将使用附图更为全面地描述这里所公开的代表性实施例，且本领域的技术人员能够使用附图更好地理解它们和它们内在的优点。在这些附图中，类似的附图标记标示对应的元件。
图1图示了磁随机存取存储器件中磁隧道结的示范性开关行为。
图2图示了磁随机存取存储器件的一示范性实施例。
图3图示了图2所示的器件的电子电路图。
图4A图示了第一示范性电路图。
图4B图示了第二示范性电路图。
图5图示了另一示范性磁随机存取存储器件。
图6图示了图5所示的器件的电子电路图。
图7、8和9图示了磁存储器件的示范性实施例。
图10图示了对应于线宽和厚度组合的示范性最大场/电流值。
图11图示了对应于特定对的线宽和线厚度值的示范性最大场/电流比的值。
图12图示了具有0.12平方微米的平面占地面积的磁隧道结单元的示范性开关行为。
图13-15图示了在不同位线电流下具有0.3平方微米的平面占地面积的磁隧道结单元的示范性开关行为。
图16-22图示了制造磁存储器件的示范性方法。
具体实施方式
图1中所示的曲线308、310代表假想MTJ的示范性开关行为。具体而言，每根曲线代表了一组沿着MTJ或MTJ自由层的难磁化轴和易磁化轴的磁场强度的最小值组合，在最小值组合处MTJ将进行开关。这样，开关将在曲线308上方、曲线310下方的区域中发生。在实践中，可用的磁场强度值可能是有限的，例如是那些由框302所限定的区域中的值。区域304和306在框302之内，但却代表着其中用来开关MTJ所施加的电流和所得的磁场也干扰或不利地影响邻近的MTJ的子区域。框302内在子区域304和曲线 308之间的区域，以及在框302内曲线310和子区域306之间的区域是可用的写窗口。随着MRAM密度的增加，这些窗口可能会缩小并变小，以至于不能可靠或实用地操作MRAM。
这里所述的示范性实施例提供了需要较小开关电流的方法和配置，并/或允许更高的MRAM密度而不会对相邻的MTJ单元带来不利的开关效应。
图2图示了磁随机存取存储器件的示范性实施例，其中第一磁场产生装置，例如顶部电极404，具有覆盖MTJ 400的自由层406的表面的第一部分。包括例如位线402的电源通过覆盖顶部电极404的第一部分的不到一半的连接(例如，连接器430)从而连接到电极404，且其能够(如图2所示)仅覆盖顶部电极404的第二部分，其中第二部分邻接，但是不覆盖或位于自由层406上方。这样，如图2中例举所示的，在示范性实施例中，诸如位线402的电源到顶部电极404的连接从顶部电极404和MTJ 400之间的电连接横向偏移。这样，在连接器420、430之间流动的电流也沿着基本平行于MTJ 400的顶部电极404和自由层406之间的直接连接的方向横向通过顶部电极404，例如，沿着平行于被顶部电极404覆盖的自由层表面的平面的方向。流经位线402的电流和横向通过顶部电极404的电流所产生的磁场的组合效应能够足以开关MTJ 400并反转自由层406的磁化取向。第二磁场产生元件(例如底部电极)410能够被如所示那样偏移，这样流经底部电极410的返回电流将沿着平行于MTJ 400的接触表面的方向流动。由沿着平行于MTJ的接触表面的方向流经底部电极410的电流所产生的电磁场能够影响到MTJ的开关，因为由底部电极410和顶部电极404所产生的磁场在MTJ处是在同一方向的。
在一实施例中，底部电极410在MTJ的钉扎层侧上能够具有零偏移或零横向位移，而顶部电极404具有偏移。同样地，顶部电极404可以不偏移，而底部电极410偏移。
通过位线402和顶部电极404所产生的磁场来开关MTJ 400所需的电流小于在没有这一偏移的现有技术配置中开关MTJ所需的电流。此外，从图2中的实施例省去了数字线(digital line)，这也使得图2所示的配置更简单且更紧凑。
如图2所示，MTJ 400包括自由层406和钉扎层408，其被显示为具有反平行的磁化方向(即，几何上平行但反向的磁化方向，造成高(更高)电阻状态)。还示出了底部电极410与连接器420一起将MTJ 400的钉扎层408连接到衬底418上的晶体管416。从图5将可以明了，可以通过W/L线414将适当的电压或电流施加到晶体管416的栅极来控制晶体管416。
图2还示出了另一个MTJ 401，通过顶部电极405和连接器431连接到位线402，且通过底部电极411和连接器421连接到衬底418上的晶体管417。通过连接到晶体管417的栅极的W/L线415来控制晶体管417，例如，以图3所示的方式。如顶部电极404那样，顶部电极405具有通过连接器431到位线402的连接，连接器431从顶部电极405和MTJ 401之间的连接偏移。如顶部电极404和MTJ 400那样，这一偏移允许电流沿着平行于顶部电极405和MTJ 401之间的连接的方向横向通过MTJ 401上方的顶部电极405，由此以这样的方式增强由位线402引起的磁场，以在流经位线402的电流和横向通过顶部电极405的电流足够大的时候开关MTJ 401。
如图3所示，通过连接到晶体管416的栅极的W/L线414控制晶体管416，且晶体管416的源极和漏极连接到公共连接(例如，地连接)444和底部电极410。在示范性实施例中，晶体管416、417为场效应晶体管(FET)，具体而言是这样的场效应晶体管，当将零电压施加到晶体管的栅极时其部分开启，而当将正电压施加到晶体管的栅极时其完全开启。还要注意，MTJ 401、晶体管417和有关元件的电路图表达也可以对应于图3的电路图。
如从图3所看到的，可以使用晶体管416来控制(例如，允许、调节或阻止)电流通过MTJ 400在位线402和公共连接444之间流动。具体而言，可以使用晶体管416将所期望的状态写入MTJ 400以及读取MTJ 400现存的状态。举例来说，流经MTJ 400上方的位线402的第一电流和流经MTJ 400并横向通过顶部电极404的第二电流能够共同提供足以切换MTJ 400的自由层406的磁化方向的磁场。可以在位线402和连接到晶体管416的漏极的公共连接444之间施加通过MTJ 400的更小的电流和/或导致更小的电流的跨过MTJ 400的更低的电压，从而MTJ 400将不被开关，以读取MTJ 400的状态(例如，鉴别MTJ 400是否处于高或低电阻状态)。本质上，位线402充当着电源的一极，图3所示的公共连接444充当着电源的另一极。
图4A、4B所示的电路可以和，例如图3和6所示的电路一起使用，以控制或操作MRAM。具体而言，可以使用图4A所示的电路将适当的电压供应到晶体管416、417、716、717的公共连接(444、844)，而可以使用图4B 所示的电路产生适当的电压，用于施加到位线402、702。
下面的表1通过示出输入信号和相应的输出信号，详细给出了图4A和4B所示的电路的工作。可以将输出信号施加到例如图3和6的电路。输入信号W/L信号可以与施加到W/L线414、714以控制晶体管的信号相同，输入Up/Dn信号指示将要写到MRAM/MTJ单元的状态。对于读取MTJ单元的状态的读取操作而言，Up/Dn信号是一种“随意”状况-换句话说，Up/Dn信号是否是逻辑高或逻辑低都没有关系。
表1 
图4A示出了接收第一输入信号W/L和第二输入信号“Up/Dn”的电路，第一输入信号W/L与施加到晶体管416、417、716、717的栅极的信号相同，“Up/Dn”信号指示将要写入MTJ 400、401、700、701的期望状态。该电路输出适当的电压，用于施加到晶体管416、417、716、717的公共连接(444、844)。如图4A所示，将信号W/L和Up/Dn分别施加到线606、608，线606、608供给分别控制晶体管602和614的与门604和与非门610。在示范性实施例中，当逻辑低电压施加到栅极时，晶体管602、614被关闭，而当逻辑高电压施加到晶体管的栅极时，晶体管602、614被开启。在示范性实施例中，晶体管602、614是场效应晶体管(FET)，当将逻辑低电压施加到栅极时，其被关闭，且当逻辑高电压施加到晶体管栅极时，其被开启。如图4A所示，晶体管602的源极连接到具有电压VT的电压源612，漏极连接到输出616，其将电压供应到晶体管416、417、716、717的公共连接(444、844)。晶体管614的栅极连接到逻辑门610的输出，晶体管614的源极和漏极连接在输出端子616和地之间。
图4B示出了接收输入信号W/L和Up/Dn并输出相应电压以施加到位线 402、702的电路。具体而言，W/L信号被施加到输入607，其供给与非门605和与门611的输入。通过输入609将Up/Dn信号供应到逻辑门605和611的输入。逻辑门605和611分别控制晶体管603和615，在一示范性实施例中晶体管603和615是这样的场效应晶体管(FET)，当将逻辑低电压施加到晶体管栅极时其关闭，而当将逻辑高电压施加到晶体管栅极时其开启。晶体管603连接在电压源613和输出端子617之间，电压源613具有电压VT，输出端子617供应输出电压或信号，可以将其施加到例如位线402、702。晶体管615通过其源极和漏极连接在输出617和地之间。
图5示出了另一个示范性实施例，在很多方面该实施例类似于图4所示的实施例。一点不同在于，数字线(digit line)712、713分别设置在MTJ 700、701下方。此外，顶部电极704、705到MTJ 700、701的连接与顶部电极704、705和连接器730、731之间的连接之间的横向位移大于图2所示的顶部电极404、405到电源(例如，连接器430、431)的连接与顶部电极404、405到MTJ 400、401的连接之间的横向位移。举例来说，这个更大的横向位移允许MTJ 700、701下方的数字线712、713的位移。图6示出了对应于图5所示的配置的电路图。
具体而言，图5示出了通过连接器730、731连接到顶部电极704、705的位线702。顶部电极704、705分别连接到MTJ 700、701，其均包括自由层706、707和钉扎层708、709。底部电极710、711分别通过连接器720、721将MTJ 700、701连接到晶体管716、717。晶体管716、717设置在衬底718上，且分别由连接到晶体管716、717的栅极的W/L线714、715所控制。
当面对顶部电极或底部电极的MTJ的表面面积大时，那么就可以使用例如图5所示的配置，从而数字线能够帮助开关MTJ。当面对顶部电极或底部电极的MTJ表面区域足够小时，那么在示范性实施例中，可以使用图2中所示的配置。例如，当MTJ的表面面积大于或等于0.3平方微米时可以使用图5所示的配置，当面对顶部电极或底部电极的MTJ的面积小于或等于0.12平方微米时，可以使用图2所示的配置。也可以使用其他范围，例如，当MTJ的表面面积大于0.12平方微米时可以使用图5所示的配置，而当MTJ的这些表面小于或等于0.3平方微米时可以使用图2所示的配置。
在下文中，将参考图7到9描述根据本发明实施例的均包括一个MTJ的磁存储器件。在图7到9中没有示出MTJ的具体结构。
参考图7，在根据本发明实施例的包括一个MTJ的磁存储器件中，栅极堆叠G1包括依次堆叠在衬底40的预定区域中的栅极介质层和栅极电极。衬底40可以是半导体衬底。源极S1和漏极D1形成于栅极堆叠G1和栅极堆叠G1两侧上存在的隔离层(未示出)之间的衬底区域中。栅极堆叠G1、源极S1和漏极D1形成晶体管。数字线DL位于栅极堆叠G1上方。数字线DL能够用作磁场产生元件。或者，数字线DL可以位于漏极D1上方。数字线DL是任选的。换言之，如果需要可以不形成数字线DL。覆盖晶体管和数字线DL的第一层间绝缘层42形成于衬底40上。暴露源极S1的通路孔h1形成于第一层间绝缘层42中。通路孔h1用导电插塞44填充。覆盖导电插塞44的暴露表面的下电极焊盘层46形成于第一层间绝缘层42的平面顶部表面上。下电极焊盘层46用作第一磁场产生元件。下电极焊盘层46的厚度和宽度可以尽量得小。例如，下电极焊盘层46的厚度可以是100nm或更小，而下电极焊盘层46的宽度可以是100nm或更小。此外，考虑到由下电极焊盘层46产生的磁场是影响MTJ中正常磁化变化的因素，期望由下电极焊盘层46所产生的磁场的强度是强的。有鉴于此，优选下电极焊盘层46的宽度是小的。MTJ 48形成于下电极焊盘层46的预定区域中。MTJ 48可以位于数字线DL上方。覆盖下电极焊盘层46的暴露表面和MTJ 48的侧面的第二层间绝缘层50形成于第一层间绝缘层42上。第二层间绝缘层50可以由与第一层间绝缘层相同的绝缘材料形成。覆盖MTJ 48的暴露上表面的上电极焊盘层52形成于第二层间绝缘层50上。上电极焊盘层52被用作第二磁场产生元件。上电极焊盘层52可以位于下电极焊盘层46上方。上电极焊盘层52与下电极焊盘层46一起决定着MTJ 48的自由磁层的磁极化状态。换言之，上电极焊盘层52沿钉扎层的固定磁取向或沿其相反的方向对准自由磁层的磁极化取向。上电极焊盘层52可以具有与下电极焊盘层46相同的几何形状。覆盖上电极焊盘层52的第三层间绝缘层54形成于第二层间绝缘层50上。第三层间绝缘层54可以由与第一层间绝缘层42相同的绝缘材料形成。暴露上电极焊盘层52的一部分的通路孔h2形成于第三层间绝缘层54中。通路孔h2可以在形成于第一层间绝缘层42中的通路孔h1上方形成。填充通路孔h2以接触上电极焊盘层52的位线BL形成于第三层间绝缘层54上。为了增加MTJ 48的选择性，期望最小化位线BL所产生的磁场对MTJ的影响。因此，设定第三层间绝缘层54上的位线BL与上电极焊盘层52之间的距离“t”以满足这一要求，该距离基本等于第三层间绝缘层54的厚度。举例来说，位线BL和上电极焊盘层52之间的距离“t”可以是300nm。
将参考图8描述根据本发明另一实施例的包括一个MTJ的磁存储器件。
参考图8，覆盖导电插塞44的暴露表面的下电极焊盘层46形成于第一层间绝缘层42上。下电极焊盘层46形成为磁场产生元件，其产生集中在局部区域LA1中的磁场。MTJ 48形成于下电极焊盘层46上。MTJ 48与导电插塞44隔开预定距离。覆盖下电极焊盘层46的暴露表面和整个MTJ 48的第二层间绝缘层55形成于第一层间绝缘层42上。暴露MTJ 48的顶表面的通路孔h2形成于第二层间绝缘层55中。填充通路孔h2以接触MTJ 48的暴露表面的位线BL形成于第二层间绝缘层55上。第二层间绝缘层55上的位线BL和MTJ 48之间的距离Ds可以大于图7中的距离“t”。虽然在图8中示出了下电极焊盘层46下方的数字线DL，但是也可以不形成数字线DL。
将参考图9描述根据本发明另一实施例的包括一个MTJ的磁存储器件。
参考图9，暴露源极S1的接触孔h1形成于覆盖晶体管的第一层间绝缘层42中。接触孔h1用导电插塞44填充。覆盖导电插塞44的暴露表面的MTJ 48形成于第一层间绝缘层42上。围绕MTJ 48的侧面的第二层间绝缘层50形成于第一层间绝缘层42上。接触MTJ 48的顶表面的上电极焊盘层52形成于第二层间绝缘层50上。上电极焊盘层52在栅极堆叠G1上方延伸预定距离。上电极焊盘层52被用作磁场产生元件，其产生集中在局部区域LA2中的磁场。覆盖上电极焊盘层52的第三层间绝缘层56形成于第二层间绝缘层50上。通路孔h2形成于第三层间绝缘层56中，暴露上电极焊盘层52的一部分且与MTJ 48隔开。填充第二通路孔h2以接触上电极焊盘层52的暴露表面的位线BL形成于第三层间绝缘层56上。
图10和11示出了与这里所述的多个实施例一致的、相对于最接近MRAM的MTJ的钉扎层的底部电极或电线的尺寸的最大磁场强度/电流比。“最大场”是指当电流流经底部电极410、710时在底部电极410、510周围产生的最大磁场。具体而言，图10示出了对于不同线宽，比值与线厚的关系，而图11示出了对于不同线厚，比值与线宽的关系。图10和11示出了一示范性MTJ的数据，该MTJ除自由层之外的所有层的累加厚度为20纳米，其中线厚是沿离开MTJ的方向延伸的底部电极的尺寸，而线宽是沿着底部电极与MTJ的接触表面的底部电极的尺寸。在示范性实施例中，该MTJ包 括自由层、钉扎层、自由层和钉扎层之间的氧化铝层、以及钉扎层和底部电极之间的铂锰层。
图12示出了在图2所示的配置中所用的示范性MTJ的开关行为，其中每个MTJ单元的面积是0.12平方微米(例如，0.3微米×0.4微米四方)，图12中所绘的曲线示出了沿x轴的结偏置电压和沿y轴的MTJ单元的电阻。具体地，最上面的曲线沿x轴的任一点都展现出高电阻状态，而下面的曲线展现出低电阻状态。较低和较高曲线之间的转换表示相应MTJ的开关事件。
图13-15示出了示范性MTJ单元的开关行为，该MTJ单元具有0.3平方微米的面积(例如，0.3微米×1微米四方)，其中MTJ单元的电阻在y轴上表示，而结偏置电压在x轴上表示。图10-12所示的行为对应于图5的配置中所用的MTJ单元，其中数字线712、713能够影响MTJ，例如MTJ 700或701的行为。具体地，图13示出了当流经数字线的电流为零时的MTJ单元的行为。如从图13所看到的，当数字线电流为零时，在所施加的结偏置电压范围之内不发生开关。图14示出了在数字线电流为7.5毫安时MTJ的行为，还展示了在-0.6伏和正0.7伏的结偏置电压附近发生了开关行为。图15示出了进一步增大数字线电流，例如2毫安，使得在更低的结偏置电压下发生了开关事件。具体地，图15示出了给定10毫安的数字线电流，在-0.5伏的结偏置电压附近和0.6伏的正结偏置电压附近将发生开关。图12-15中的高电阻曲线对应于MTJ的自由层和钉扎层的反平行磁取向，而低电阻曲线对应于MTJ的自由层和钉扎层的平行磁取向。
将描述一种制造图7的磁存储器件的方法。
参考图16，在衬底40中界定有源区域和场区域。接着，在场区域中形成具有预定形状的隔离层(未示出)。衬底40可以是半导体衬底，例如，p型或n型硅衬底。在有源区域的预定区域中形成栅极堆叠G1。栅极堆叠G1如下形成：在衬底40的整个表面上依次堆叠栅极介质层、用于栅电极的导电层、以及栅极保护层；形成掩模(未示出)，所述掩模界定一区域，在所述区域上在栅极保护层中形成栅极堆叠G1；且以相反的顺序蚀刻堆叠的材料层。在蚀刻堆叠的材料层之后，除去掩模。栅极堆叠G1在其侧壁上具有分隔体(未示出)。
在形成栅极堆叠G1之后，通过离子掺杂工艺，在栅极堆叠G1的两侧上形成源极S1和漏极D1，由此在衬底40上形成FET。
为了形成图2和5的磁存储器件，可以额外地在衬底上形成与FET共用漏极D1的FET。
随后，在衬底40上形成覆盖晶体管的第一绝缘层42a。平面化第一绝缘层42a的顶表面。在第一绝缘层42a的预定区域上形成数字线DL。虽然在栅极堆叠G1的上方形成数字线DL，可以如虚线DL’所示，在漏极D1的上方形成数字线DL。
参考图17，在第一绝缘层42a上形成覆盖数字线DL的第二绝缘层42b。平面化第二绝缘层42b的顶表面。在第一绝缘层42b上形成暴露源极S1上方的第二绝缘层42b的预定区域的光致抗蚀剂图案PR1。使用光致抗蚀剂图案PR1作为蚀刻掩模来蚀刻第二绝缘层42b的暴露区域。接着，去除光致抗蚀剂图案PR1。执行这一蚀刻工艺直到暴露源极S1。如图18所示，作为蚀刻工艺的结果，在包括第一和第二绝缘层42a和42b的第一层间绝缘层42中形成了暴露源极S1的通路孔h1。通路孔h1形成之后，用导电插塞44填充通路孔h1。在形成导电插塞44之前或之后可以执行欧姆接触工艺。
参考图19，在第二绝缘层42b上形成下电极焊盘层46。形成下电极焊盘层46，以接触导电插塞44的整个暴露表面并在数字线DL上方延伸。下电极焊盘层46可以如下形成：在第二绝缘层42b上形成下电极材料层；并使用光刻和蚀刻工艺将下电极材料层构图为下电极焊盘层46。下电极材料层可以形成得尽可能的薄。例如，下电极材料层可以具有100nm或更小的厚度。此外，在蚀刻下电极材料层时，可以蚀刻下电极材料层以形成具有尽可能小的宽度的下电极焊盘层46，例如，100nm或更小。通过形成小厚度和小宽度的下电极焊盘层46，当将电流供应到下电极焊盘层46时由下电极焊盘层46产生的磁场可以被集中在形成于下电极焊盘层46上的MTJ 48上。形成下电极焊盘层46之后，在下电极焊盘层46的预定区域上形成包括钉扎层、隧穿层、自由磁层等的MTJ 48。形成MTJ 48的方法以广为人知。因此，这里将不提供关于其的具体描述。MTJ 48可以形成到远离导电插塞44的下电极焊盘层46的一侧。在本例中，下电极焊盘层46可以位于数字线DL上方。此外，当数字线DL形成于漏极D1上方时，如图7中的虚线DL’所示，下电极焊盘层46在数字线DL上方延伸，在数字线DL上方形成MTJ 48。
参考图20，在第一层间绝缘层42上形成覆盖下电极焊盘层46和MTJ 48的第二层间绝缘层50。第二层间绝缘层50可以由与第一层间绝缘层42相同 的材料形成。形成第二层间绝缘层50之后，抛光第二层间绝缘层50的顶表面直到暴露MTJ 48。接着，在第二层间绝缘层50上形成接触MTJ 48的整个暴露表面的上电极焊盘层52。上电极焊盘层52起到和下电极焊盘层46相同的功能。上电极焊盘层52可以具有与下电极焊盘层46相同的几何形状并形成于下电极焊盘层46上方。可以使用与用于下电极焊盘层46相同的方法形成上电极焊盘层52。
参考图21，在第二层间绝缘层50上形成覆盖上电极焊盘层52的第三层间绝缘层54。这里，如此形成第三层间绝缘层54，使得在执行后续蚀刻工艺之后，上电极焊盘层52的顶表面和第三层间绝缘层54的顶表面之间的距离“t”变成大约200nm。考虑到将要在后续工艺中在MTJ 48上形成的位线所产生的磁场的效应，距离“t”可以有所变化。举例来说，如果由位线所产生的磁场能够影响MTJ 48的自由层的磁极化取向，将距离“t”定为300nm或更大。否则，可以将距离“t”定为小于300nm。随后，在第三层间绝缘层54上形成暴露第三层间绝缘层54的预定区域的光致抗蚀剂图案PR2。使用光致抗蚀剂图案PR2暴露上电极焊盘层52在导电插塞44上方的一部分。因此，形成光致抗蚀剂图案PR2以暴露在上电极焊盘层52将要被暴露的一部分上方的第三层间绝缘层54的部分。使用光致抗蚀剂图案PR2作为蚀刻掩模来蚀刻第三层间绝缘层的暴露部分。执行这一蚀刻工艺直到暴露上电极焊盘层52。接着，除去光致抗蚀剂图案PR2。如图22所示，作为蚀刻工艺的结果，在第三层间绝缘层54中形成了通路孔h2，暴露出第三层间绝缘层54的对应于导电插塞44的部分。形成通路孔h2之后，在第三层间绝缘层54上形成填充通路孔h2且接触上电极焊盘层52的暴露部分的位线BL。
图8和9的磁存储器件特征在于，只包括上和下电极焊盘层52和46之一。制造图8和9的磁存储器件的方法与制造图7所示的包括上和下电极焊盘层52和46的磁存储器件的方法基本相同，只是不执行形成上和下电极焊盘层52和46之一的工艺。因此，这里不提供制造图8和9的磁存储器件的方法的详细描述。
此外，考虑到图2和5的磁存储器件的结构，制造图2和5的磁存储器件的方法与制造图7的磁存储器件的方法没有很大不同。因此，这里不提供关于制造图2和5的磁存储器件的方法的详细描述。
为简单起见，图2和5中所示出的MTJ(例如，MTJ 200、201、700、 701)均只有两层，自由层和钉扎层。然而，根据用于实现它们的具体的技术或构造工艺，MTJ也可以包括额外的层。例如，每个MTJ都可以包括自由层和钉扎层，且在自由层和钉扎层之间具有分隔层，以及位于钉扎层的与分隔层相对的一侧上的钉扎层。此外，尽管图2-6示出的多种元件都是单片式的或由单一材料或元件形成的，事实上，每种元件都可以由多层或多个子元件形成或包括多层或多个子元件。这样，尽管出于图示和描述的目的可以在图中以简化形式示出多种元件，这些元件可以包括任意多样的、执行它们各自功能必需或希望的元件、子元件、连接或部件。尽管在图1和5中示出MTJ自由层和钉扎层的磁化方向平行或反平行于(a)到顶部电极和底部电极的连接的位移方向和(b)横向通过顶部电极的电流的方向，位移和顶部电极电流方向可以和磁化方向成任意期望的角度设置。例如，可以绕着通过顶部和底部电极延伸且相对于图2和图5的视图垂直的轴旋转或定向MTJ。
本领域的技术人员还可以理解的是，可以在不背离其精神或实质特征的情况下以其他特定形式实施本发明，且本发明不限于这里所述的特定实施例。因此从各个方面来看应将这里所公开的实施例看作示意性的而非限制性的。本发明的范围由权利要求而不是前面的描述指明，落在其含义、范围和等同要件范围之内的所有变化都将包括在其中。这里所用的术语“包括”是开放式的，而不是排他性的。
本申请要求于2004年12月3日在韩国知识产权局提交的韩国专利申请No.10-2004-0101119和于2005年11月29日在美国专利商标局提交的美国专利申请No.11/164579的优先权，这里将其公开全文引入以作参考。
Claims (36)
1.一种磁随机存取存储器件，包括：
磁隧道结，包括自由层；
第一磁场产生元件，具有覆盖所述自由层的表面的第一部分；以及
电源，通过一连接被连接到所述第一磁场产生元件，所述连接覆盖所述第一磁场产生元件的第一部分的不到一半，
其中所述第一磁场产生元件的一端与所述电源连接。
2.如权利要求1所述的器件，其中，所述连接覆盖所述第一磁场产生元件的未覆盖所述自由层的第二部分。
3.如权利要求2所述的器件，其中，所述连接仅覆盖所述第一磁场产生元件的所述第二部分。
4.如权利要求1所述的器件，其中，在所述电源和所述第一磁场产生元件之间流动的电流还沿着平行于被所述第一磁场产生元件覆盖的所述自由层的表面的平面的方向通过所述第一部分流动。
5.如权利要求4所述的器件，包括连接到所述磁隧道结的第二电极，其中，所述磁隧道结位于所述第一磁场产生元件和所述第二电极之间，且所述电流还沿着平行于被所述第一磁场产生元件覆盖的所述自由层的表面的平面的方向横向通过所述第二电极。
6.如权利要求1所述的器件，其中，所述电源包括连接到所述第一磁场产生元件且在所述自由层上方延伸的位线。
7.如权利要求1所述的器件，其中，所述自由层表面的面积小于0.12平方微米。
8.如权利要求1所述的器件，包括数字线，其中，所述磁隧道结位于所述磁场产生元件和所述数字线之间。
9.如权利要求8所述的器件，其中，所述自由层表面的面积大于0.3平方微米。
10.一种磁随机存取存储器件，包括：
磁隧道结；
第一和第二磁场产生元件，在所述磁隧道结的相对侧上直接连接到所述磁隧道结；
电源，具有通过第一连接而连接到所述第一磁场产生元件的一个极，且具有通过第二连接而连接到所述第二磁场产生元件的第二极，其中，所述第一和第二连接从所述第一和第二磁场产生元件与所述磁隧道结之间的连接横向偏移。
11.如权利要求10所述的器件，其中，通过所述磁隧道结在所述第一和第二磁场产生元件之间流动的电流还在平行于所述磁隧道结的方向上沿着所述磁隧道结横向通过所述第一和第二磁场产生元件。
12.如权利要求11所述的器件，其中，所述磁隧道结包括自由层，且其中，所述电源包括连接到所述第一磁场产生元件且延伸于所述自由层上方的位线。
13.如权利要求12所述的器件，其中，面对所述第一磁场产生元件的所述自由层面积小于0.12平方微米。
14.如权利要求12所述的器件，包括数字线，其中，所述第二磁场产生元件和所述磁隧道结位于所述第一磁场产生元件和所述数字线之间。
15.如权利要求14所述的器件，其中，面对所述第一磁场产生元件的所述自由层表面面积大于0.3平方微米。
16.一种用于控制如权利要求10所述的磁随机存取存储器件的方法，所述器件包括磁隧道结以及第一和第二磁场产生元件，所述第一和第二磁场产生元件在所述磁隧道结的相对侧上直接连接到所述磁隧道结，所述方法包括：
通过沿着平行于所述第一和第二磁场产生元件与所述磁隧道结之间的直接连接的方向横向通过所述第一和第二磁场产生元件的第一电流来开关所述器件。
17.如权利要求16所述的方法，包括：
通过横跨所述第一和第二磁场产生元件施加的电压读取所述磁随机存取存储器件的状态，其中，通过所述磁隧道结的相应的电流小于所述第一电流。
18.如权利要求16所述的方法，其中，所述磁随机存取存储器件包括数字线，且所述第二磁场产生元件和所述磁隧道结位于所述第一磁场产生元件和所述数字线之间，所述开关操作包括：
与所述第一电流同时，向所述数字线施加第二电流。
19.一种制造如权利要求10所述的磁随机存取存储器件的方法，所述方法包括：
在衬底中形成晶体管；
在所述衬底上形成覆盖所述晶体管的第一层间绝缘层；
在所述第一层间绝缘层中形成暴露所述晶体管的源极的通路孔；
用导电插塞填充所述通路孔；
在所述第一层间绝缘层上形成接触所述导电插塞的第一磁场产生元件；以及
在所述第一磁场产生元件从所述导电插塞隔开的预定区域上形成磁隧道结。
20.如权利要求19所述的方法，其中，所述第一磁场产生元件为连接所述导电插塞和所述磁隧道结的下电极焊盘层。
21.如权利要求20所述的方法，其中，所述下电极焊盘层的宽度和厚度为100nm或更小。
22.如权利要求19所述的方法，其中，形成所述第一层间绝缘层包括：
在所述衬底上形成覆盖所述晶体管的第一绝缘层；
在所述第一绝缘层上形成垂直于所述第一磁场产生元件的第二磁场产生元件；以及
在所述第一绝缘层上形成覆盖所述第二磁场产生元件的第二绝缘层。
23.如权利要求22所述的方法，其中，所述第二磁场产生元件为一导线，所述导线沿着所述磁隧道结的难磁化轴的方向产生磁场。
24.如权利要求19所述的方法，还包括：
在所述第一层间绝缘层上形成覆盖所述第一磁场产生元件和所述磁隧道结的第二层间绝缘层；
在所述第二层间绝缘层中形成暴露所述磁隧道结的顶表面的通路孔；以及
在所述第二层间绝缘层上形成填充所述通路孔的位线。
25.如权利要求24所述的方法，其中，所述磁隧道结和所述位线隔开至少300nm。
26.如权利要求19所述的方法，还包括：
在所述第一层间绝缘层上形成覆盖所述第一磁场产生元件和所述磁隧道结的第二层间绝缘层；
平面化所述第二层间绝缘层，直到暴露所述磁隧道结的顶表面；
在所述第二层间绝缘层上形成第二磁场产生元件，所述第二磁场产生元件具有接触所述磁隧道结的暴露顶表面的第一端部；
在所述第二层间绝缘层上形成覆盖所述第二磁场产生元件的第三层间绝缘层；
在所述第三层间绝缘层中形成暴露所述第二磁场产生元件的第二端部的通路孔；以及
在所述第三层间绝缘层上形成填充暴露所述第二磁场产生元件的所述通路孔的位线。
27.如权利要求26所述的方法，其中，所述第一和第二磁场产生元件彼此垂直。
28.如权利要求26所述的方法，其中，所述第二磁场产生元件和所述位线隔开300nm。
29.如权利要求26所述的方法，其中，所述第二磁场产生元件为连接所述位线和所述磁隧道结的顶表面的上电极焊盘层。
30.如权利要求29所述的方法，其中，所述上电极焊盘层的宽度和厚度为100nm或更小。
31.如权利要求19所述的方法，其中，所述晶体管包括共用一个漏极的第一和第二晶体管，所述通路孔包括分别暴露所述第一和第二晶体管的源极的第一和第二通路孔，所述导电插塞包括分别填充所述第一和第二通路孔的第一和第二导电插塞，所述第一磁场产生元件包括具有接触所述第一导电插塞的第一端部的第一下电极焊盘层以及具有接触所述第二导电插塞的第一端部的第二下电极焊盘层，且所述磁隧道结包括形成于所述第一下电极焊盘层的第二端部上的第一磁隧道结和形成于所述第二下电极焊盘层的第二端部上的第二磁隧道结。
32.如权利要求26所述的方法，其中，所述晶体管包括共用一个漏极的第一和第二晶体管，所述通路孔包括分别暴露所述第一和第二晶体管的源极的第一和第二通路孔，所述导电插塞包括分别填充所述第一和第二通路孔的第一和第二导电插塞，所述第一磁场产生元件包括具有接触所述第一导电插塞的第一端部的第一下电极焊盘层以及具有接触所述第二导电插塞的第一端部的第二下电极焊盘层，所述磁隧道结包括形成于所述第一下电极焊盘层的第二端部的第一磁隧道结和形成于所述第二下电极焊盘层的第二端部上的第二磁隧道结；且所述第二磁场产生元件包括具有接触所述第一磁隧道结的顶表面的第一端部和接触所述位线的第二端部的第一上电极焊盘层以及具有接触所述第二磁隧道结的顶表面的第一端部及接触所述位线的第二端部的第二上电极焊盘层。
33.如权利要求32所述的方法，其中，所述第一和第二下电极焊盘层以及所述第一和第二上电极焊盘层具有相同的厚度和相同的宽度。
34.一种制造如权利要求1所述的磁随机存取存储器件的方法，所述方法包括：
在衬底中形成晶体管；
在所述衬底上形成覆盖所述晶体管的第一层间绝缘层；
在所述第一层间绝缘层中形成暴露所述晶体管的源极的通路孔；
用导电插塞填充所述通路孔；
在所述第一层间绝缘层上形成覆盖所述导电插塞的顶表面的磁隧道结单元；
在所述第一层间绝缘层上形成围绕所述磁隧道结的侧面的第二层间绝缘层；以及
在所述第二层间绝缘层上形成第一磁场产生元件，所述第一磁场产生元件具有接触所述磁隧道结的顶表面的第一端部和接触位线的第二端部。
35.如权利要求34所述的方法，其中，所述第一磁场产生元件为上电极焊盘层。
36.如权利要求35所述的方法，其中，所述上电极焊盘层的厚度和宽度为100nm或更小。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR101119/04 | 2004-12-03 | ||
| KR1020040101119A KR100612878B1 (ko) | 2004-12-03 | 2004-12-03 | 자기 메모리 소자와 그 제조 및 동작방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1866395A CN1866395A (zh) | 2006-11-22 |
| CN1866395B true CN1866395B (zh) | 2011-09-21 |
Family
ID=36611295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005101297694A Active CN1866395B (zh) | 2004-12-03 | 2005-12-05 | 磁存储器件及其控制和制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US7508699B2 (zh) |
| KR (1) | KR100612878B1 (zh) |
| CN (1) | CN1866395B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1639653B1 (en) * | 2003-06-24 | 2008-08-20 | International Business Machines Corporation | Self-aligned conductive lines for fet-based magnetic random access memory devices and method of forming the same |
| JP4444257B2 (ja) | 2006-09-08 | 2010-03-31 | 株式会社東芝 | スピンｆｅｔ |
| JP2008130807A (ja) * | 2006-11-21 | 2008-06-05 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| JP4575396B2 (ja) * | 2007-01-24 | 2010-11-04 | 株式会社日立製作所 | 磁気ヘッド及び磁気記録再生装置 |
| EP2124228B1 (en) * | 2008-05-20 | 2014-03-05 | Crocus Technology | Magnetic random access memory with an elliptical junction |
| US20110255021A1 (en) * | 2009-01-08 | 2011-10-20 | Sharp Kabushiki Kaisha | Array substrate for liquid crystal panel, and liquid crystal display device comprising the substrate |
| US9728240B2 (en) * | 2009-04-08 | 2017-08-08 | Avalanche Technology, Inc. | Pulse programming techniques for voltage-controlled magnetoresistive tunnel junction (MTJ) |
| US8248836B2 (en) * | 2009-07-13 | 2012-08-21 | Seagate Technology Llc | Non-volatile memory cell stack with dual resistive elements |
| JP2011166015A (ja) * | 2010-02-12 | 2011-08-25 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| JP2012204721A (ja) * | 2011-03-28 | 2012-10-22 | Toshiba Corp | 磁気記憶装置 |
| US8750031B2 (en) * | 2011-12-16 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test structures, methods of manufacturing thereof, test methods, and MRAM arrays |
| EP2722902B1 (en) * | 2012-10-22 | 2016-11-30 | Crocus Technology S.A. | Self-referenced MRAM element and device having improved magnetic field |
| KR102245834B1 (ko) | 2014-09-26 | 2021-04-30 | 삼성전자주식회사 | 자기기억 장치 |
| US9704919B1 (en) * | 2016-06-24 | 2017-07-11 | Qualcomm Incorporated | High aspect ratio vertical interconnect access (via) interconnections in magnetic random access memory (MRAM) bit cells |
| JP6280195B1 (ja) * | 2016-12-16 | 2018-02-14 | 株式会社東芝 | 磁気メモリ |
| CN112768601B (zh) * | 2019-11-04 | 2023-11-24 | 联华电子股份有限公司 | 磁阻式随机存取存储器 |
| CN115315748A (zh) * | 2020-03-27 | 2022-11-08 | 华为技术有限公司 | 一种磁性随机存储器及电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1400607A (zh) * | 2001-08-01 | 2003-03-05 | 惠普公司 | 包含偏移导体的磁随机存取存储器件 |
| CN1402254A (zh) * | 2001-08-02 | 2003-03-12 | 三菱电机株式会社 | 具有含磁隧道结的存储器单元的薄膜磁存储装置 |
| CN1459113A (zh) * | 2000-08-28 | 2003-11-26 | 摩托罗拉公司 | 磁隧道结磁阻随机存取存储器并联─并联结构 |
| WO2004100169A2 (en) * | 2003-05-05 | 2004-11-18 | Applied Spintronics Technology, Inc. | Mram architecture with a bit line located underneath the magnetic tunneling junction device |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640343A (en) | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US6114719A (en) * | 1998-05-29 | 2000-09-05 | International Business Machines Corporation | Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell |
| US6081445A (en) | 1998-07-27 | 2000-06-27 | Motorola, Inc. | Method to write/read MRAM arrays |
| US6473336B2 (en) * | 1999-12-16 | 2002-10-29 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| KR100421215B1 (ko) * | 2001-01-12 | 2004-03-02 | 삼성전자주식회사 | 자성체 메모리 소자 및 그 동작 방법 |
| US6803615B1 (en) * | 2001-02-23 | 2004-10-12 | Western Digital (Fremont), Inc. | Magnetic tunnel junction MRAM with improved stability |
| KR100399436B1 (ko) | 2001-03-28 | 2003-09-29 | 주식회사 하이닉스반도체 | 마그네틱 램 및 그 형성방법 |
| JP4798895B2 (ja) | 2001-08-21 | 2011-10-19 | キヤノン株式会社 | 強磁性体メモリとその熱補助駆動方法 |
| US6430084B1 (en) | 2001-08-27 | 2002-08-06 | Motorola, Inc. | Magnetic random access memory having digit lines and bit lines with a ferromagnetic cladding layer |
| KR100446616B1 (ko) | 2001-10-18 | 2004-09-04 | 삼성전자주식회사 | 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법 |
| JP4386158B2 (ja) | 2001-10-24 | 2009-12-16 | 日本電気株式会社 | Ｍｒａｍ及びｍｒａｍの書き込み方法 |
| US6483734B1 (en) * | 2001-11-26 | 2002-11-19 | Hewlett Packard Company | Memory device having memory cells capable of four states |
| US6944048B2 (en) * | 2001-11-29 | 2005-09-13 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
| KR100450794B1 (ko) | 2001-12-13 | 2004-10-01 | 삼성전자주식회사 | 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법 |
| DE60227907D1 (de) * | 2001-12-21 | 2008-09-11 | Toshiba Kk | Magnetischer Direktzugriffsspeicher |
| JP3879518B2 (ja) | 2002-01-21 | 2007-02-14 | ソニー株式会社 | 磁気記憶装置およびその製造方法 |
| KR100505104B1 (ko) | 2002-04-30 | 2005-07-29 | 삼성전자주식회사 | 자기 램 셀들, 그 구조체들 및 그 구동방법 |
| KR100448853B1 (ko) | 2002-05-20 | 2004-09-18 | 주식회사 하이닉스반도체 | 마그네틱 램 |
| JP2004103212A (ja) | 2002-07-15 | 2004-04-02 | Toshiba Corp | 磁気ランダムアクセスメモリ |
| KR100515053B1 (ko) | 2002-10-02 | 2005-09-14 | 삼성전자주식회사 | 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치 |
| JP3863484B2 (ja) | 2002-11-22 | 2006-12-27 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
| JP2004213771A (ja) * | 2002-12-27 | 2004-07-29 | Toshiba Corp | 磁気ランダムアクセスメモリ |
| US6703654B1 (en) | 2003-02-20 | 2004-03-09 | Headway Technologies, Inc. | Bottom electrode for making a magnetic tunneling junction (MTJ) |
| US6952364B2 (en) | 2003-03-03 | 2005-10-04 | Samsung Electronics Co., Ltd. | Magnetic tunnel junction structures and methods of fabrication |
| US6667899B1 (en) | 2003-03-27 | 2003-12-23 | Motorola, Inc. | Magnetic memory and method of bi-directional write current programming |
| JP3908685B2 (ja) * | 2003-04-04 | 2007-04-25 | 株式会社東芝 | 磁気ランダムアクセスメモリおよびその書き込み方法 |
| KR100988081B1 (ko) * | 2003-04-23 | 2010-10-18 | 삼성전자주식회사 | 이종방식으로 형성된 중간 산화막을 구비하는 자기 램 및그 제조 방법 |
-
2004
- 2004-12-03 KR KR1020040101119A patent/KR100612878B1/ko active IP Right Grant
-
2005
- 2005-11-29 US US11/164,579 patent/US7508699B2/en active Active
- 2005-12-05 CN CN2005101297694A patent/CN1866395B/zh active Active
-
2009
- 2009-02-17 US US12/372,492 patent/US8422275B2/en active Active
- 2009-02-17 US US12/372,587 patent/US7821820B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1459113A (zh) * | 2000-08-28 | 2003-11-26 | 摩托罗拉公司 | 磁隧道结磁阻随机存取存储器并联─并联结构 |
| CN1400607A (zh) * | 2001-08-01 | 2003-03-05 | 惠普公司 | 包含偏移导体的磁随机存取存储器件 |
| CN1402254A (zh) * | 2001-08-02 | 2003-03-12 | 三菱电机株式会社 | 具有含磁隧道结的存储器单元的薄膜磁存储装置 |
| WO2004100169A2 (en) * | 2003-05-05 | 2004-11-18 | Applied Spintronics Technology, Inc. | Mram architecture with a bit line located underneath the magnetic tunneling junction device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100612878B1 (ko) | 2006-08-14 |
| US20090197350A1 (en) | 2009-08-06 |
| US20090154230A1 (en) | 2009-06-18 |
| CN1866395A (zh) | 2006-11-22 |
| US7508699B2 (en) | 2009-03-24 |
| US20060139992A1 (en) | 2006-06-29 |
| US7821820B2 (en) | 2010-10-26 |
| US8422275B2 (en) | 2013-04-16 |
| KR20060062317A (ko) | 2006-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1866395B (zh) | 磁存储器件及其控制和制造方法 | |
| EP1335382B1 (en) | Magnetic yoke structure in MRAM devices to reduce programming power consumption and a method to make the same | |
| US6919613B2 (en) | Magnetic tunneling junction antifuse device | |
| KR101227675B1 (ko) | 자기저항 랜덤 액세스 메모리(ｍｒａｍ) 비트 셀들의 어레이 구조 설계 | |
| US6982902B2 (en) | MRAM array having a segmented bit line | |
| US6784510B1 (en) | Magnetoresistive random access memory device structures | |
| CN101911326B (zh) | 存储器单元和形成存储器单元的磁性隧道结(mtj)的方法 | |
| US6552926B2 (en) | Magnetic random-access memory | |
| CN100442385C (zh) | 具有不平行的主磁阻和参考磁阻的磁随机存取存储器器件 | |
| DE602005001829T2 (de) | Magnetische Multibit-Direktzugriffspeicheranordnung und deren Schreibverfahren | |
| TW201935476A (zh) | 包含具有用於差分位元操作之降低切換能量障壁之磁性隨機存取記憶體結構的積體電路及其製造方法 | |
| US20070045759A1 (en) | Passive elements in MRAM embedded integrated circuits | |
| CN100541819C (zh) | 用于磁性随机存取存储装置的自对准导电线及其形成方法 | |
| DE112013006117T5 (de) | Senkrechtes Spin-Transfer-Torque-Speicherbauelement (STTM-Bauelement) mit versetzten Zellen und Verfahren zu deren Ausbildung | |
| KR20030078888A (ko) | 직렬 ｍｒａｍ 디바이스 | |
| TWI260630B (en) | Magnetic tunnel junction memory cell architecture | |
| EP1667160B1 (en) | Magnetic memory device and method | |
| US6798689B2 (en) | Integrated memory with a configuration of non-volatile memory cells and method for fabricating and for operating the integrated memory | |
| US20030090930A1 (en) | Narrow gap cladding field enhancement for low power programming of a mram device | |
| US7105879B2 (en) | Write line design in MRAM | |
| US20040165427A1 (en) | Magnetic memories having magnetic tunnel junctions in recessed bit lines and/or digit lines and methods of fabricating the same | |
| US7505306B2 (en) | Magnetic memory device | |
| TW503393B (en) | Magneto-resistance random access memory array having pseudo spin valve | |
| TW478146B (en) | Magneto-resistance random access memory array having pseudo spin valve |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |