CN1846354A - 在集成电路中多路复用处于多个电源电压的数字信号 - Google Patents
在集成电路中多路复用处于多个电源电压的数字信号 Download PDFInfo
- Publication number
- CN1846354A CN1846354A CNA2004800252416A CN200480025241A CN1846354A CN 1846354 A CN1846354 A CN 1846354A CN A2004800252416 A CNA2004800252416 A CN A2004800252416A CN 200480025241 A CN200480025241 A CN 200480025241A CN 1846354 A CN1846354 A CN 1846354A
- Authority
- CN
- China
- Prior art keywords
- voltage
- digital signal
- signal line
- multiplexer
- level shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
- H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开一种集成电路(10),包括多电压数字多路复用器电路(30),其用于多路复用以不同的电源电压电平提供的数字信号。在一种形式中,多路复用器(30)包括:模拟多路复用器(32),用于接收数字信号;电平移动器(40),被耦接到模拟多路复用器(32)的输出端;以及电源电压多路复用器(34),用于提供与正被多路复用的信号相对应的用于IC上的各个电源电压之一。控制电路(38、39)用来控制模拟多路复用器(32)以及电源电压多路复用器(34)的输入选择,以便向电平移动器(40)提供正确的电源电压。这提供了将不同电压电平的数字信号多路复用到IC(10)的单个接点上的能力。
Description
技术领域
本发明一般涉及集成电路(IC),特别涉及在集成电路中多路复用处于多个电源电压电平的数字信号。
背景技术
在集成电路(IC)制造中,半导体管芯(die)具有多个端子,其通常被称作接点(pad),用于与用户或应用中的其它电路通信。管芯可以居于具有用户可访问端子的封装中,以便安装在衬底或印刷电路板上。各种方法用来将管芯接点耦接到封装的端子,例如引线接合或焊球。经常地,与能够容易地耦接到容纳管芯的集成电路封装上的用户可访问端子或管脚的功能相比,复杂的集成电路设计将更多的功能加入到单个集成电路管芯上。在一些情况下,集成电路管芯上的各种信号可以使用简单的数字多路复用器被多路复用到用户可访问端子。然而,很多IC现今都包括需要多个电源电压的数字电路。例如,来自IC的一部分的数字信号可以来自以一个电源电压电平(例如,1.0伏)工作的电路,并且来自IC的另一部分的数字信号可以来自以另一个电源电压电平(例如,1.6伏)工作的电路。由于电源电压电平的不同,因此简单的数字多路复用器可能不能可靠地多路复用这些信号。
因此,需要这样一种IC中的多路复用电路,其可以多路复用以不同的电源电压电平提供的数字信号。
附图说明
图1以方框图的形式示出了根据本发明的具有多电压多路复用器的集成电路管芯。
图2以方框图的形式更详细地示出了图1的多路复用器。
图3以示意图的形式示出了图2的多路复用器的电平移动器。
图4以示意图的形式示出了图2的多路复用器的模拟多路复用器电路。
图5以方框图的形式示出了包括图1的集成电路的无线设备。
具体实施方式
一般而言,本发明提供了一种多路复用器电路,其能够多路复用以不同的电源电压电平提供的数字信号。该多路复用器电路包括:模拟多路复用器,用于接收数字信号;电平移动器,被耦接到模拟多路复用器的输出端;以及电源电压多路复用器,用于提供与正被多路复用的信号相对应的用于IC上的各个电源电压之一。控制电路用来控制模拟多路复用器以及电源电压多路复用器的输入选择,以便向电平移动器提供正确的电源电压。这提供了将不同电压电平的数字信号多路复用到IC的单个接点上的能力。
图1以方框图的形式示出了根据本发明的具有多电压多路复用器30的集成电路管芯10。在所示实施例中,集成电路管芯10包括数字信号处理器(DSP)核心12、应用处理器(AP)核心14、以及多个接点。DSP核心12和AP核心14相互独立地工作。另外,DSP核心12和AP核心14可以以一个或多个电源电压电平(1.6、1.4、1.2和1.0伏)工作。该多个接点被布置在IC 10的周边,并且是用于为向和从IC 10传递的各种信号和电源电压提供电气连接的用户可访问端子。在图1中,该多个接点包括代表性输入/输出I/O)接点16、以及代表性电源接点18、20、22、24和26。电源接点18接收被标注为“VPAD”的电源电压,电源接点20接地,并且被标注为“VSS1”,电源接点22被耦接成接收被标注为“VDD1”的电源电压,电源接点24被耦接成接收被标注为“VDD2”的电源电压,并且电源接点26接地,并且被标注为“VSS2”。如图1所示,DSP核心12可以根据工作模式而以1.6伏、1.4伏、1.2伏和1.0伏工作。同样地,AP核心14可以根据工作模式而以1.6伏、1.4伏、1.2伏和1.0伏工作。此外,DSP核心12和AP核心14可以同时以不同的电源电压电平工作。
集成电路10可以包括与封装上的可用外部管脚相比多得多的信号。例如,在一个实施例中,IC 10可以包括要被多路复用到仅仅300个管脚的500或更多信号。图1仅仅示出了根据本发明的被多路复用到一个管脚的多个信号的一个简单示例。在图1所示的示例中,DSP核心12包括多个信号线15,其用于传导多个处于1.2伏的电源电压电平的数字信号。AP核心14包括多个信号线17,其用于传导多个处于1.4伏的电源电压电平的数字信号。一般而言,数字信号是“干线到干线(rail-to-rail)”信号。也就是,如果从以例如1.4伏的电源电压工作的电路提供数字信号,则逻辑“一”是1.4伏信号,并且逻辑“零”是零伏信号。根据具体情况而定,该多个信号线15和17被耦接到多电压多路复用器30的输入和输出端。多路复用器30选择性地控制该多个信号15和17中的哪一个通过I/O接点16通信,并且执行从例如1.2或1.4伏的内部电压到2.5伏的电压转换。下面将更详细地描述多路复用器电路30的操作。
注意,集成电路管芯10可以包括另外的电路(未示出)。在所示实施例中,IC 10是用于无线设备的基带集成电路。在无线设备的情况下,另外的电路可以例如包括一个或多个存储器、显示控制电路、定时器、调试和测试电路、模拟电路等。在其它实施例中,IC 10可以包括不同于DSP核心和AP核心的电路。或者,IC可以具有仅仅一个核心。另外,IC例如可以是专用集成电路(ASIC),其具有以一个电源电压电平工作的电路部分和以另一个电源电压电平工作的电路部分。另外,IC可以包括需要不同电压电平的不同存储器类型。
图2以方框图的形式更详细地示出了图1的多电压多路复用器30。多电压多路复用器30包括模拟多路复用器32、34和36、电平移动器38、40和42、寄存器39、输出缓冲器44、输入缓冲器46、以及接点16。每一个模拟多路复用器32、34和36、输入缓冲器46、输出缓冲器44、以及一部分电平移动器38、40和42被供应电源电压VPAD。输出路径包括模拟多路复用器32、电平移动器40、以及输出缓冲器44。模拟多路复用器32接收被标注为“SO1”和“SO2”的数字输出信号。信号SO1和SO2可以来自DSP核心12,或者来自AP核心14,或者来自IC 10的另一个电路(未示出)。在所示实施例中,SO1来自以电源电压VCC1工作的电路,并且SO2来自以电源电压VCC2工作的电路。在其它实施例中,数字信号SO1和SO2可以来自被供应相同电源电压的电路,或者来自被供应不同电源电压的电路。
模拟多路复用器32的控制端接收被标注为“MUX SEL”的多路复用器选择信号。MUX SEL信号确定数字信号SO1和SO2中的哪一个被耦接到模拟多路复用器32的输出端。模拟多路复用器32的输出端被耦接到电平移动器40的输入端。除了控制模拟多路复用器32和36之外,还将MUX SEL信号提供给多路复用器34的控制端,以便设置电平移动器40和42部分的电压电平(参见图3),其中该电压电平对应于所选数字信号SO1或SO2的电源电压电平,也就是,电源电压VCC1或电源电压VCC2。
可编程寄存器39用来提供被标注为“MUX CONTROL”的控制信号,以控制这些多路复用器和电平移动器。MUX SEL信号取决于MUX CONTROL信号。也就是,MUX SEL信号的逻辑电平由MUXCONTROL信号确定。注意,可选地提供电平移动器38,这是因为MUX CONTROL信号可以来源于具有不同于VPAD的电源电压的电路。可编程寄存器39可以包括一位或多位,其中每位用于从一个或多个电压电平中选择。在所示实施例中,通过经由模拟多路复用器34选择VDD1或VDD2之一来设置电平移动器40和42的电压电平。例如,如果在多路复用器32处选择信号SO1,则将向电平移动器40提供电源电压VDD1。同样地,如果在多路复用器32处选择信号SO2,则将向电平移动器40提供电源电压VDD2。电平移动器38类似于电平移动器40和42,并且下面将在图3的讨论中更详细地讨论它。下面将在图4的讨论中更详细地讨论模拟多路复用器32的操作。
仍然参考图2,将来自电平移动器40的、经过电平移动的数字信号提供给输出缓冲器44的输入端,并且作为响应,当声明(assert)输出使能信号OE时,将处于VPAD电源电压、经过缓冲的数字信号提供给接点16。
类似地,多路复用器30的输入路径包括输入缓冲器46、电平移动器42、以及模拟多路复用器36。注意,在所示实施例中,模拟多路复用器36执行多路分解功能。在接点16处以接点电压电平VPAD接收数字输入信号。将数字输入信号提供给输入缓冲器电路46的输入端。当声明输入使能信号IE时,在输入缓冲器46的输出端将经过缓冲的输入信号提供给电平移动器42的输入端。输入使能信号IE和输出使能信号OE由未示出的控制电路提供。如上所述从控制信号MUX CONTROL获得的控制信号MUX SEL选择多路复用器36的输出,SI1或SI2。另外,MUX SEL信号通过多路复用器34选择对应的电源电压,VDD1或VDD2。然后,通过模拟多路分解器36将处于适当电压电平、经过电平移动的数字信号提供给IC 10的内部电路。
注意,图2的多路复用器32和34的每一个具有两个输入,并且多路分解器36具有两个输出。在其它实施例中,根据要被多路复用的信号的数目、以及由被多路复用的信号使用的可能电源电压的数目,多路复用器和多路分解器可以分别具有多于两个输入或输出。
图3以示意图的形式示出了图2的多路复用器的电平移动器40的一个实施例。注意,电平移动器38和42类似于电平移动器40。电平移动器40包括反相器50、P沟道晶体管52和54、以及N沟道晶体管56和58。反相器50如由控制MUX SEL确定的那样接收VDD1或VDD2作为电源电压。特定电源电压对应于从多路复用器32的输出端提供的数字信号的电压电平。晶体管52、54、56和58形成放大器。放大器被耦接到电源电压VPAD。放大器的输出被耦接到输入缓冲器44(参见图2)。使用电平移动器40,处于电压电平VDD1或VDD2的信号被转换或电平移动到电压电平VPAD。在所示实施例中,VDD1和VDD2处于低于VPAD的电压电位。在所示实施例中,VDD1和VDD2处于低于VPAD的电压电位,然而,在其它实施例中,VDD1和VDD1可以处于较高电压电位。
在来自多路复用器32的数字信号是来自被供应例如VCC1的电路的逻辑高电压的情况下,反相器50向N沟道晶体管56的栅极提供逻辑低电压。N沟道晶体管56基本上不传导或“关断”。N沟道晶体管58的栅极被供应处于VCC1、来自多路复用器32的逻辑高电压,并且N沟道晶体管58传导或“导通”。P沟道晶体管52的栅极通过晶体管58被拉低,从而导致P沟道晶体管52导通,这样,将放大器的输出上拉至等于大约电压VPAD的逻辑高。
相反地,如果来自多路复用器32的数字信号为逻辑低,则N沟道晶体管56“导通”,并且N沟道晶体管58“关断”。P沟道晶体管54的栅极通过晶体管56被拉低,从而导致P沟道晶体管54导通。P沟道晶体管52的栅极通过P沟道晶体管54被拉高,从而导致P沟道晶体管52关断。放大器的输出通过N沟道晶体管56被拉至逻辑低。
如图3所示的电平移动器40只是可以与多路复用器电路30一起使用的电平移动器的一个示例。在其它实施例中,可以使用不同类型的电平移动器来将数字信号从一个电压电平转换到另一个电压电平。
图4以示意图的形式示出了图2的多路复用器30的模拟多路复用器电路32的一个实施例。模拟多路复用器34和36类似于模拟多路复用器32。模拟多路复用器32包括反相器64、66和68、以及传输门60和62。传输门60和62的每一个包括并联的N沟道和P沟道晶体管。每一个反相器是传统的、被供应电源电压VPAD的CMOS(互补金属氧化物半导体)反相器。当MUX SEL信号为逻辑高电压时,传输门60传导,并且传输门62基本上不传导。数字信号SO1被传递到电平移动器40的输入端。另外,当MUX SEL信号为逻辑低电压时,传输门60基本上不传导,并且传输门62传导。数字信号SO2被传递到电平移动器40的输入端。传输门60和62的使用允许在没有阈值压降的情况下传输数字信号SO1和SO2。注意,在一些实施例中,可以用单晶体管“传递”门(“pass”gate)替代传输门60和62。
图5以方框图的形式示出了包括集成电路10的无线设备72。除了集成电路10之外,无线设备72还包括RF(射频)IC 76、功率管理IC74。在所示实施例中,无线设备72是蜂窝电话。在其它实施例中,无线设备72可以是任何类型的双向无线电设备,例如步话机、双向寻呼机、PDA(个人数字助理)、或个人计算机,或者任何用于提供语音和/或数据传送和/或接收功能的设备。
如这里所述,本发明提供了将不同电压电平的数字信号多路复用到IC的单个接点上的能力。
本领域的技术人员可以容易地对为了示例说明的目的而在此选择的实施例进行各种改变和修改。例如,可以容易地变更晶体管的传导类型、晶体管的类型等。在这些修改和变更不脱离本发明的范围的程度上,它们意欲包括在本发明的范围内,其中本发明的范围仅仅通过对所附权利要求的公正解释来确定。
Claims (10)
1.一种集成电路管芯,包括:
第一数字信号线,被耦接到接收第一电源电压的第一电路;
第二数字信号线,被耦接到接收第二电源电压的第二电路;
电平移动器,具有信号端和电源电压端;
用于选择至少第一数字信号线和第二数字信号线中的一个以将其耦接到电平移动器的信号端的装置;以及
用于选择至少取决于第一电源电压的第一电压和取决于第二电源电压的第二电压中的一个以将其供应到电源电压端的装置,其中当选择了第一数字信号线以将其耦接到电平移动器的信号端时,选择第一电压,并且当选择了第二数字信号线以将其耦接到电平移动器的信号端时,选择第二电压。
2.如权利要求1所述的集成电路管芯,其中第一数字信号线是第一电路的输出信号线,并且第二数字信号线是第二电路的输出信号线。
3.如权利要求1所述的集成电路管芯,还包括:
第三数字信号线,被耦接到第一电路;
第四数字信号线,被耦接到第二电路;
第二电平移动器,具有信号端和电源电压端;以及
用于选择至少第三数字信号线和第四数字信号线中的一个以将其耦接到第二电平移动器的信号端的装置,其中当选择了第一电压时选择第三数字信号线,并且当选择了第二电压时选择第四数字信号线;
其中当选择了第一电压时,将第一电压供应到第二电平移动器的电源电压端,并且当选择了第二电压时,将第二电压供应到第二电平移动器的电源电压端。
4.一种集成电路管芯,包括:
多路复用器,具有第一端、第二端和第三端,其中第一端被耦接到在处于第一状态时处于取决于第一电源电压的电压的第一数字信号线,第二端被耦接到在处于第一状态时处于取决于第二电源电压的电压的第二数字信号线,多路复用器接收控制信号,多路复用器基于控制信号而将其第三端耦接到至少其第一端或其第二端中的一个;
电平移动器,具有耦接到多路复用器的第三端的第一信号端、耦接到第三电路的第二信号端、以及电源电压端;以及
第二多路复用器,具有第一端、第二端和第三端,其中第一端被耦接成接收取决于第一电源电压的电压,第二端被耦接成接收取决于第二电源电压的电压,并且第三端被耦接到电平移动器的电源电压端,第二多路复用器接收第二控制信号,其中第二多路复用器基于第二控制信号而在其第三端提供至少其第一端的电压或其第二端的电压中的一个的电压。
5.如权利要求4所述的集成电路管芯,其中电平移动器包括第二电源端,其被耦接成接收与向电平移动器的电源端提供的电压不同的第三电压。
6.如权利要求4所述的集成电路管芯,其中第一多路复用器和第二多路复用器的特征在于其是模拟多路复用器。
7.如权利要求4所述的集成电路管芯,还包括:
第三多路复用器,具有第一端、第二端和第三端,其中第一端被耦接到在处于第一状态时处于取决于第一电源电压的电压的第三数字信号线,第二端被耦接到在处于第一状态时处于取决于第二电源电压的电压的第四数字信号线,第三多路复用器接收第三控制信号,第三多路复用器基于第三控制信号而将第三端耦接到至少其第一端或其第二端中的一个;以及
第二电平移动器,具有第一信号端和电源电压端,其中第一信号端被耦接到第二多路复用器的第三端,并且电源电压端被耦接到第二多路复用器的第三端。
8.一种无线设备,包括如权利要求4所述的集成电路管芯。
9.一种多路复用数字信号线的方法,包括:
选择至少第一数字信号线和第二数字信号线中的一个,以将其耦接到电平移动器的信号端,以便在电平移动器和所述至少第一数字信号线和第二数字信号线中的所述一个之间传达数字信号;
以第一电源电压向耦接到第一数字信号线的第一电路供电,其中当第一数字信号线处于第一状态时,第一数字信号线处于取决于第一电源电压的电压;
以第二电源电压向耦接到第二数字信号线的第二电路供电,其中当第二数字信号线处于第一状态时,第二数字信号线处于取决于第二电源电压的电压;以及
选择至少第一电压和第二电压中的一个,以将其供应到电平移动器的电源电压端,其中第一电压取决于第一电源电压,并且第二电压取决于第二电源电压,其中当选择了第一数字信号线以将其耦接到信号端时,选择第一电压,并且当选择了第二数字信号线以将其耦接到信号端时,选择第二电压。
10.如权利要求9所述的方法,其中选择至少第一数字信号线和第二数字信号线中的一个以及选择至少第一电压和第二电压中的一个还包括向控制寄存器写入表示至少第一数字信号线和第二数字信号线中的一个的控制值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/656,051 | 2003-09-05 | ||
US10/656,051 US6856173B1 (en) | 2003-09-05 | 2003-09-05 | Multiplexing of digital signals at multiple supply voltages in an integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1846354A true CN1846354A (zh) | 2006-10-11 |
CN100574106C CN100574106C (zh) | 2009-12-23 |
Family
ID=34116800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004800252416A Expired - Fee Related CN100574106C (zh) | 2003-09-05 | 2004-08-24 | 在集成电路中多路复用处于多个电源电压的数字信号 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6856173B1 (zh) |
JP (1) | JP4675897B2 (zh) |
KR (1) | KR101102257B1 (zh) |
CN (1) | CN100574106C (zh) |
TW (1) | TWI344688B (zh) |
WO (1) | WO2005027348A1 (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101640529B (zh) * | 2008-07-30 | 2011-08-24 | 盛群半导体股份有限公司 | 电压输入及输出电路 |
CN102968159A (zh) * | 2011-09-01 | 2013-03-13 | 罗伯特·博世有限公司 | 用于读入输入信号的方法 |
CN103856209A (zh) * | 2012-12-05 | 2014-06-11 | 艾尔瓦特集成电路科技(天津)有限公司 | 集成电路以及用于集成电路的方法 |
CN104808739A (zh) * | 2015-04-24 | 2015-07-29 | 京东方科技集团股份有限公司 | 电源管理集成电路和显示装置 |
CN106030824A (zh) * | 2014-03-27 | 2016-10-12 | 英特尔公司 | 利用具有隧穿场效应晶体管(tfet)的电路实施的复用器逻辑功能 |
CN108363446A (zh) * | 2018-03-13 | 2018-08-03 | 算丰科技(北京)有限公司 | 集成电路及其电源电压反馈电路和方法 |
CN108695271A (zh) * | 2017-04-03 | 2018-10-23 | 恩智浦美国有限公司 | 用于将参考电压供应到不同技术的多个管芯的系统和方法 |
CN111886586A (zh) * | 2018-03-14 | 2020-11-03 | 高通股份有限公司 | 经扩展的GPIO(eGPIO) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7221185B1 (en) * | 2005-02-01 | 2007-05-22 | Altera Corporation | Method and apparatus for memory block initialization |
KR100555509B1 (ko) * | 2003-07-23 | 2006-03-03 | 삼성전자주식회사 | 선택적 전압 레퍼런스로 소모 전력을 절감하는 내부 전압변환기, 이를 구비한 반도체 장치 및 그 방법 |
FR2872629B1 (fr) * | 2004-06-30 | 2007-07-13 | St Microelectronics Sa | Circuit integre ayant une borne d'entree/sortie configurable dans une gamme de tension determinee |
US7392419B2 (en) * | 2005-06-30 | 2008-06-24 | International Business Machines Corporation | System and method automatically selecting intermediate power supply voltages for intermediate level shifters |
EP2020084A2 (en) * | 2006-05-05 | 2009-02-04 | Nxp B.V. | Electronic circuit and method therefor |
US10715209B2 (en) | 2006-11-18 | 2020-07-14 | RF Micron, Inc. | Computing device for processing environmental sensed conditions |
US11817637B2 (en) | 2006-11-18 | 2023-11-14 | Rfmicron, Inc. | Radio frequency identification (RFID) moisture tag(s) and sensors with extended sensing via capillaries |
US10149177B2 (en) | 2006-11-18 | 2018-12-04 | Rfmicron, Inc. | Wireless sensor including an RF signal circuit |
US7498860B2 (en) * | 2007-03-27 | 2009-03-03 | Agere Systems Inc. | Buffer circuit having multiplexed voltage level translation |
US7808274B2 (en) | 2007-12-28 | 2010-10-05 | Semiconductor Components Industries, Llc | Monolithically integrated multiplexer-translator-demultiplexer circuit and method |
US7541834B1 (en) | 2008-04-15 | 2009-06-02 | International Business Machines Corporation | System and the methods of managing a set of programmable fuses on an integrated circuit |
US8217700B1 (en) * | 2008-07-01 | 2012-07-10 | Cypress Semiconductor Corporation | Multifunction input/output circuit |
US7948293B1 (en) * | 2009-01-27 | 2011-05-24 | Xilinx, Inc. | Synchronizing transitions between voltage sources used to provide a supply voltage |
JP2010199640A (ja) * | 2009-02-20 | 2010-09-09 | Toshiba Corp | 信号レベル変換回路 |
US7816948B1 (en) | 2009-06-09 | 2010-10-19 | Freescale Semiconductor, Inc. | Voltage translator |
US9214860B2 (en) * | 2010-05-28 | 2015-12-15 | Texas Instruments Incorporated | Comparator multiplexing LDO and converted output to DC-DC converter circuitry |
CN107316865B (zh) | 2011-05-16 | 2021-02-02 | 株式会社半导体能源研究所 | 可编程逻辑装置 |
US8779799B2 (en) | 2011-05-19 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit |
JP5892852B2 (ja) | 2011-05-20 | 2016-03-23 | 株式会社半導体エネルギー研究所 | プログラマブルロジックデバイス |
US8669781B2 (en) | 2011-05-31 | 2014-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9203411B2 (en) * | 2012-10-11 | 2015-12-01 | Qualcomm Incorporated | Compact low power level shifter for dual rail |
US9292372B2 (en) | 2014-05-18 | 2016-03-22 | Freescale Semiconductor, Inc. | Error pad for safety device |
US9490813B2 (en) | 2014-11-06 | 2016-11-08 | Qualcomm Incorporated | High-speed level-shifting multiplexer |
CN108255753B (zh) * | 2016-12-28 | 2020-05-19 | 中芯国际集成电路制造(上海)有限公司 | I/o接收机及其接收电路 |
CN109428576B (zh) * | 2017-08-29 | 2022-02-11 | 珠海全志科技股份有限公司 | 一种多路ip复用pad的控制系统 |
CN109921780B (zh) * | 2019-03-07 | 2023-03-14 | 上海申矽凌微电子科技有限公司 | 复用引脚电路 |
CN115589133B (zh) * | 2022-12-12 | 2023-05-02 | 杰夫微电子(四川)有限公司 | 一种电源多路复用器及其控制方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US153923A (en) * | 1874-08-11 | Improvement in molding-flasks for cement and clay pipes | ||
US5221865A (en) * | 1991-06-21 | 1993-06-22 | Crosspoint Solutions, Inc. | Programmable input/output buffer circuit with test capability |
JPH05129914A (ja) * | 1991-10-30 | 1993-05-25 | Nec Corp | 論理回路 |
US6020760A (en) | 1997-07-16 | 2000-02-01 | Altera Corporation | I/O buffer circuit with pin multiplexing |
US5973955A (en) * | 1998-02-02 | 1999-10-26 | Motorola, Inc. | Comparison circuit utilizing a differential amplifier |
US6147540A (en) * | 1998-08-31 | 2000-11-14 | Motorola Inc. | High voltage input buffer made by a low voltage process and having a self-adjusting trigger point |
US6535018B1 (en) * | 2000-07-26 | 2003-03-18 | Cirrus Logic, Inc. | Voltage level shifting circuits and methods and systems using the same |
GB0103837D0 (en) * | 2001-02-16 | 2001-04-04 | Nallatech Ltd | Programmable power supply for field programmable gate array modules |
US6509758B2 (en) | 2001-04-18 | 2003-01-21 | Cygnal Integrated Products, Inc. | IC with digital and analog circuits and mixed signal I/O pins |
-
2003
- 2003-09-05 US US10/656,051 patent/US6856173B1/en not_active Expired - Lifetime
-
2004
- 2004-08-24 KR KR1020067004544A patent/KR101102257B1/ko active IP Right Grant
- 2004-08-24 WO PCT/US2004/027499 patent/WO2005027348A1/en active Application Filing
- 2004-08-24 CN CNB2004800252416A patent/CN100574106C/zh not_active Expired - Fee Related
- 2004-08-24 JP JP2006525363A patent/JP4675897B2/ja active Active
- 2004-09-03 TW TW093126700A patent/TWI344688B/zh not_active IP Right Cessation
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101640529B (zh) * | 2008-07-30 | 2011-08-24 | 盛群半导体股份有限公司 | 电压输入及输出电路 |
CN102968159B (zh) * | 2011-09-01 | 2018-08-03 | 罗伯特·博世有限公司 | 用于读入输入信号的方法 |
CN102968159A (zh) * | 2011-09-01 | 2013-03-13 | 罗伯特·博世有限公司 | 用于读入输入信号的方法 |
CN103856209A (zh) * | 2012-12-05 | 2014-06-11 | 艾尔瓦特集成电路科技(天津)有限公司 | 集成电路以及用于集成电路的方法 |
CN103856209B (zh) * | 2012-12-05 | 2016-12-07 | 戴泺格集成电路(天津)有限公司 | 集成电路以及用于集成电路的方法 |
CN106030824B (zh) * | 2014-03-27 | 2020-07-28 | 英特尔公司 | 利用具有隧穿场效应晶体管(tfet)的电路实施的复用器逻辑功能 |
CN106030824A (zh) * | 2014-03-27 | 2016-10-12 | 英特尔公司 | 利用具有隧穿场效应晶体管(tfet)的电路实施的复用器逻辑功能 |
US10026376B2 (en) | 2015-04-24 | 2018-07-17 | Boe Technology Group Co., Ltd. | Power management integrated circuit and display device |
CN104808739A (zh) * | 2015-04-24 | 2015-07-29 | 京东方科技集团股份有限公司 | 电源管理集成电路和显示装置 |
CN108695271A (zh) * | 2017-04-03 | 2018-10-23 | 恩智浦美国有限公司 | 用于将参考电压供应到不同技术的多个管芯的系统和方法 |
CN108695271B (zh) * | 2017-04-03 | 2023-11-03 | 恩智浦美国有限公司 | 用于将参考电压供应到不同技术的多个管芯的系统和方法 |
CN108363446A (zh) * | 2018-03-13 | 2018-08-03 | 算丰科技(北京)有限公司 | 集成电路及其电源电压反馈电路和方法 |
CN111886586A (zh) * | 2018-03-14 | 2020-11-03 | 高通股份有限公司 | 经扩展的GPIO(eGPIO) |
Also Published As
Publication number | Publication date |
---|---|
KR20060079848A (ko) | 2006-07-06 |
CN100574106C (zh) | 2009-12-23 |
TW200516754A (en) | 2005-05-16 |
US20050052204A1 (en) | 2005-03-10 |
JP4675897B2 (ja) | 2011-04-27 |
US6856173B1 (en) | 2005-02-15 |
TWI344688B (en) | 2011-07-01 |
WO2005027348A1 (en) | 2005-03-24 |
JP2007504752A (ja) | 2007-03-01 |
KR101102257B1 (ko) | 2012-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100574106C (zh) | 在集成电路中多路复用处于多个电源电压的数字信号 | |
CN1327510C (zh) | 单供电电平变换器 | |
US20030141926A1 (en) | Semiconductor integrated circuit device | |
US20040124903A1 (en) | On chip logic analyzer debug bus | |
TW200504934A (en) | Semiconductor integrated circuit device | |
KR100594142B1 (ko) | 분리된 전원 링을 가지는 저전력 반도체 칩과 그 제조 및제어방법 | |
CN109075783A (zh) | 半导体集成电路 | |
US20190227818A1 (en) | Configurable bus | |
JP2937619B2 (ja) | 半導体集積回路装置 | |
US8476907B2 (en) | Electronic device with power tester | |
CN109979405A (zh) | 时序控制电路以及显示装置 | |
CN217739749U (zh) | 一种开关控制电路 | |
CN218938956U (zh) | 一种cmos模拟开关芯片以及电子设备 | |
US7701041B2 (en) | Chip-packaging with bonding options having a plurality of package substrates | |
JP2008300979A (ja) | Lvdsレシーバ | |
US20120307584A1 (en) | Memory power supply circuit | |
CA2252746A1 (en) | Line receiver circuit | |
KR20050004480A (ko) | 멀티칩을 내장한 반도체패키지 | |
KR100801766B1 (ko) | 전자 회로 | |
KR20040058661A (ko) | 반도체메모리장치의 레벨변환회로 | |
JP2727994B2 (ja) | 半導体集積回路 | |
KR20030002798A (ko) | 메모리장치의 데이터출력회로 | |
JPH02137517A (ja) | マスタスライス集積回路 | |
US7502879B2 (en) | Integrated circuits with interchangeable connectors | |
JPH01255317A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: Texas in the United States Patentee after: NXP USA, Inc. Address before: Texas in the United States Patentee before: FREESCALE SEMICONDUCTOR, Inc. |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091223 |