CN109979405A - 时序控制电路以及显示装置 - Google Patents

Abstract

本发明实施例公开了一种时序控制电路和显示装置，时序控制电路包括：信号输出模块，包括多个数据通道，每个数据通道用于在开启时根据输入信号提供输出信号；时序控制模块，用于根据编码信号产生多个时序信号，每个数据通道分别被相应的时序信号开启和关断，每个时序信号开启相应的数据通道的时序受控于编码信号，通过简单的电路改进即可实现对多个信号的时序控制。

Description

时序控制电路以及显示装置

技术领域

本发明涉及液晶显示技术领域，更具体地涉及一种时序控制电路以及显示装置。

背景技术

在液晶显示装置、计算机、手机等电子产品中，为了使系统可以有条不紊地工作，对各种信号的产生时间、稳定时间、撤销时间以及相互之间的关系都有严格的要求。只有严格的时序控制，才能保证各功能部件的有机组合。

现有的时序控制电路采用MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor，金属氧化物半导体场效应晶体管)的导通和关断控制信号的先后顺序。但是这种时序控制电路仅可以控制两个信号的先后顺序，无法实现对多个信号的时序控制。而随着电子产品的不断发展，电子产品中的信号越来越多，所以现有的时序控制电路已经无法满足现有的电子产品的发展需求。

因此，需要对现有技术的时序控制电路进行改进，使其可以实现对多个信号的时序控制。

发明内容

有鉴于此，本发明的目的在于提供一种时序控制电路以及显示装置，可以实现对多个信号的时序控制。

根据本发明实施例的第一方面，提供一种时序控制电路，包括：信号输出模块，包括多个数据通道，每个所述数据通道用于在开启时根据输入信号提供输出信号；时序控制模块，用于根据编码信号产生多个时序信号，每个所述数据通道分别被相应的所述时序信号开启或关断，每个所述时序信号开启相应的所述数据通道的时序受控于所述编码信号并在所述导通时间内控制开关管关闭。

优选地，所述时序控制模块包括：计时器，所述计时器包括与所述多个数据通道一一对应的多个时序信号输出端，所述多个时序信号输出端用于分别输出所述多个时序信号。

优选地，所述计时器用于根据供电信号以及所述编码信号中的时序信息确定每个所述时序信号输出端的所述时序信号的电平状态。

优选地，所述时序信息为每个所述时序信号输出端的所述时序信号跳变为有效电位的时间。

优选地，每个所述数据通道包括：连接于输入信号端与输出信号端之间的开关管，所述开关管在所述时序信号跳变为有效电位时导通。

优选地，每个所述数据通道还包括：连接于所述开关管的控制端与地之间的第一电阻；以及连接于所述开关管的第一通路端与地之间的第二电阻。

优选地，所述时序控制模块还包括：电平转换器，连接于所述计时器与所述多个数据通道之间，所述电平转换器用于将所述多个时序信号转换为对应的多个控制信号，控制所述多个数据通道的开启和关断。

优选地，所述时序控制模块还包括：烧录控制器，上位机通过所述烧录控制器向所述计时器烧录所述编码信号。

优选地，所述烧录控制器与所述上位机之间通过I2C通信总线进行数据传输。

根据本发明实施例的第二方面，提供一种显示装置，包括上述的时序控制电路。

本发明实施例的时序控制电路和显示装置，时序控制电路包括多个数据通道和时序控制模块，每个所述数据通道用于在开启时根据输入信号提供相应的输出信号，时序控制模块用于根据编码信号产生多个时序信号，每个数据通道分别被相应的时序信号开启和关断，并且每个时序信号开启相应的数据通道的时序受控于编码信号，最终实现控制所述多个信号的顺序输出。与现有的时序控制电路相比，本发明实施例的时序控制电路通过简单的电路改进即可实现对多个信号的时序控制，电路结构简单，不需要额外增加电路的成本。

在优选地实施例中，时序控制模块还包括电平转换器，电平转换器可根据多个时序信号产生多个控制信号，控制多个数据通道的开启和关断，使得信号输出模块中的多个数据通道能够被具有更强的驱动能力的电路驱动，提高了时序控制电路的稳定性和可靠性。

在优选地实施例中，时序控制电路的各个模块集成于单个芯片中，从而进一步减小显示装置中用于承载时序控制电路的PCB(Printed Circuit Board，印刷电路板)的面积，降低了显示装置的PCB成本。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出根据本发明实施例的时序控制电路的示意性框图；

图2示出根据本发明实施例的时序控制电路的时序示意图；

图3示出根据本发明第一实施例的一种双通道的时序控制电路的电路示意图；

图4示出根据本发明第一实施例的双通道的时序控制电路的工作流程图；

图5示出根据本发明第一实施例的双通道的时序控制电路的时序示意图；

图6示出根据本发明第二实施例的另一种双通道的时序控制电路的电路示意图；

图7示出根据本发明第三实施例的双通道的时序控制电路的封装示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

图1示出根据本发明实施例的时序控制电路的示意性框图，图2示出根据本发明实施例的时序控制电路的时序示意图，如图1所示，时序控制电路100包括信号输出模块110和时序控制模块120。信号输出模块110包括多个数据通道111-11n，n为正整数。每个数据通道用于在开启时根据输入信号提供对应的输出信号。时序控制模块120用于根据其内部设定的时序信息控制所述多个数据通道111-11n的开启和关断，继而实现多个信号的顺序输出。

以下参照图1和图2对本发明实施例的时序控制电路的工作原理进行说明。其中，CLK表示所述时序控制模块中的内部时钟信号。VDD为供电信号，所述时序控制模块120在检测到供电信号VDD时开始计时。VOUT1表示数据通道111输出的第一输出信号，VOUT2表示数据通道112输出的第二输出信号，VOUT3表示数据通道113输出的第三输出信号，以此类推。

示例地，所述时序控制模块120中预设有编码信号，时序控制模块120根据所述编码信号产生多个时序信号，每个所述数据通道分别被对应的时序信号开启和关断，每个所述时序信号开启相应的数据通道的时序受控于编码信号。

进一步地，时序控制模块120根据编码信号中的时序信息控制所述多个数据通道的开启和关断。其中，所述时序信息为每个数据通道的开启时间。例如，当时钟信号CLK的第3个上升沿产生时，时序控制模块120开启数据通道111，第一输出信号VOUT1由逻辑低电平变为逻辑高电平；当时钟信号CLK的第5个上升沿出现时，时序控制模块120开启数据通道112，第二输出信号VOUT2由逻辑低电平变为逻辑高电平；当时钟信号CLK的第7个上升沿出现时，时序控制模块120开启数据通道113，第三输出信号VOUT3由逻辑低电平变为逻辑高电平，以此类推，最终实现多个信号的顺序输出。

为了解决现有的技术问题，本发明实施例提供的时序控制电路包括信号输出模块和时序控制模块。时序控制模块根据设定的编码信号中的时序信息控制信号输出模块的多个数据通道的开启时间，实现多个信号的时序控制。

下面参照一具体实施例对本发明的时序控制电路进行详细说明。为了方便说明，在下文中以液晶显示装置中的视角控制信号HVA和背光使能信号LED_EN为例对本发明实施例的时序控制电路进行说明。

图3示出根据本发明第一实施例的一种双通道的时序控制电路的电路示意图，如图3所示，时序控制电路200包括信号输出模块210和时序控制模块220。

信号输出模块210包括数据通道211和数据通道212。数据通道211用于在开启时控制视角控制信号HVA的输入和输出，数据通道212用于在开启时控制背光使能信号LED_EN的输入和输出。

时序控制模块220包括计时器221，计时器221包括与数据通道211对应相连的时序信号输出端a以及与数据通道212对应相连的时序信号输出端b。计时器221用于通过时序信号输出端a和时序信号输出端b分别向数据通道211和数据通道212提供时序信号，数据通道211和数据通道212在时序信号有效时导通。

进一步地，计时器221响应于供电信号VDD以及预设的编码信号中的时序信息确定每个所述时序信号输出端的时序信号的电平状态。例如，计时器221在检测到供电信号VDD时开始计时，根据预设的编码信号中的时序信号确定每个时序信号输出端的时序信号跳变为有效电位的时间。

如图3所示，数据通道211包括开关管M1，开关管M1的控制端连接至时序信号输出端a，第一通路端用于输入视角控制信号HVA_IN，第二通路端用于输出视角控制信号HVA_OUT，开关管M1在时序信号输出端a的时序信号跳变为有效电位时导通，控制所述视角控制信号HVA的输入和输出。

示例地，数据通道211还包括连接在开关管M1的控制端与地之间的电阻R1以及连接在开关管M1的第一通路端与地之间的电阻R2。

数据通道212包括开关管M2，开关管M2的控制端连接至时序信号输出端b，第一通路端用于输入背光使能信号LED_EN_IN，第二通路端用于输出背光使能信号LED_EN_OUT，开关管M2在时序信号输出端b的时序信号跳变为有效电位时导通，控制所述背光使能信号LED_EN的输入和输出。

图4和图5分别示出根据本发明第一实施例的双通道的时序控制电路的工作流程图和时序示意图，图5中CLK表示计时器221中的内部时钟信号，VDD为控制所述计时器221开始计时的供电信号。下面参照图3、图4和图5对本发明实施例的双通道的时序控制电路的工作原理进行说明。

如图4所示，本发明第一实施例的双通道的时序控制电路包括以下的工作过程。

在步骤S110中，当检测到供电信号时计时器开始计时。示例地，图3中的计时器221在检测到供电信号VDD时开始计时。

在步骤S120中，输入视角控制信号HVA_IN和背光使能信号LED_EN_IN。示例地，数据通道211中的开关管M1的第一通路端输入视角控制信号HVA_IN，第二通路端用于输出视角控制信号HVA_OUT。数据通道212中的开关管M2的第一通路端输入背光使能信号LED_EN_IN，第二通路端用于输出背光使能信号LED_EN_OUT。

在步骤S130中，计时器根据内部编码信号在时序信号输出端a输出高电平，开关管M1导通，时序控制电路输出视角控制信号。

示例地，如图5所示，时序信号输出端a在时钟信号CLK的第3个上升沿出现时输出有效的时序信号，开关管M1导通，数据通道211输出视角控制信号HVA，因此视角控制信号HVA在时钟信号CLK的第3个上升沿出现时由逻辑低电平跳变为逻辑高电平。

在步骤S140中，计时器根据内部编码信号在时序信号输出端b输出高电平，开关管M2导通，时序控制电路输出背光使能信号。

示例地，如图5所示，时序信号输出端b在时钟信号的第5个上升沿出现时输出有效的时序信号，开关管M2导通，数据通道212输出背光使能信号LED_EN，因此背光使能信号LED_EN在时钟信号CLK的第5个上升沿出现时由逻辑低电平跳变为逻辑高电平。最终实现供电信号VDD、视角控制信号HVA、以及背光使能信号LED_EN之间的顺序控制。

此外，继续参照图3，时序控制模块220还包括烧录控制器222，烧录控制器222用于实现上位机与计时器221之间的通信，上位机通过烧录控制器222向计时器221写入所述编码信号。

示例地，如图3所示，烧录控制器222与上位机之间通过I2C通信总线中的双向的数据线SDA以及时钟信号SCL进行数据传输。

图6示出根据本发明第二实施例的另一种双通道的时序控制电路的电路示意图，如图6所示，本发明第二实施例的时序控制电路300与第一实施例的时序控制电路200基本相同。不同之处在于，时序控制电路300的时序控制模块320中还包括电平转换器323，电平转换器323连接于计时器322与信号输出模块310中的多个数据通道之间，电平转换器323用于将计时器322输出的多个时序信号转换为对应的多个控制信号，控制信号输出模块310中的多个数据通道的开启和关断。

图7示出根据本发明第三实施例的双通道的时序控制电路的封装示意图，本发明实施例的双通道时序控制电路可以通过单个芯片实现，如图7所示，时序控制芯片包括上电引脚VDD、输入引脚VIN1、输入引脚VIN2、接地引脚GND、输出引脚VOUT1、输出引脚VOUT2、数据引脚SDA以及时钟引脚SCL等8个引脚。其中，数据引脚SDA和时钟引脚SCL用于与上位机之间进行数据传输。

需要说明的是，时序控制芯片的引脚数不以本实施例为限制。此外时序控制芯片的输入、输出引脚数与时序控制电路的数据通道数相关，例如对于三通道的时序控制电路，对应设置三个输入引脚和三个输出引脚；对于四通道的时序控制电路，对应设置四个输入引脚和四个输出引脚，以此类推。

此外，本发明实施例的时序控制电路的封装结构不以本实施例为限制，本发明实施例的时序控制电路也适用于双列直插式等封装结构。

需要说明的是，开关管M1和开关管M2可以通过MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)实现，且各个开关管的第一通路端与第二通路端可以互换(即漏极和源极可以互换)，但是本发明的实现不限于此。

根据本发明实施例的第二方面，提供一种显示装置，包括上述实施例的时序控制电路，可实现对多个信号的时序控制。

综上所述，本发明实施例的时序控制电路和显示装置，时序控制电路包括多个数据通道和时序控制模块，每个所述数据通道用于在开启时根据输入信号提供相应的输出信号，时序控制模块用于根据编码信号产生多个时序信号，每个数据通道分别被相应的时序信号开启和关断，并且每个时序信号开启相应的数据通道的时序受控于编码信号，最终实现控制所述多个信号的顺序输出。与现有的时序控制电路相比，本发明实施例的时序控制电路通过简单的电路改进即可实现对多个信号的时序控制，电路结构简单，不需要额外增加电路的成本。

在优选地实施例中，时序控制模块还包括电平转换器，电平转换器可根据多个时序信号产生多个控制信号，控制多个数据通道的开启和关断，使得信号输出模块中的多个数据通道能够被具有更强的驱动能力的电路驱动，提高了时序控制电路的稳定性和可靠性。

在优选地实施例中，时序控制电路的各个模块集成于单个芯片中，从而进一步减小显示装置中用于承载时序控制电路的PCB的面积，降低了显示装置的PCB成本。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种时序控制电路，其特征在于，包括：

信号输出模块，包括多个数据通道，每个所述数据通道用于在开启时根据输入信号提供输出信号；

时序控制模块，用于根据编码信号产生多个时序信号，每个所述数据通道分别被相应的所述时序信号开启或关断，每个所述时序信号开启相应的所述数据通道的时序受控于所述编码信号；

其中，每个所述数据通道包括连接于输入信号端与输出信号端之间的开关管，所述时序控制模块根据所述编码信号中的时序信息确定每个所述数据通道的所述开关管的导通时间并在所述导通时间内控制开关管关闭。

2.根据权利要求1所述的时序控制电路，其特征在于，所述时序控制模块包括：

计时器，所述计时器包括与所述多个数据通道一一对应的多个时序信号输出端，所述多个时序信号输出端用于分别输出所述多个时序信号。

3.根据权利要求2所述的时序控制电路，其特征在于，所述计时器用于根据供电信号以及所述编码信号中的所述时序信息确定每个所述时序信号输出端的所述时序信号的电平状态。

4.根据权利要求3所述的时序控制电路，其特征在于，所述时序信息为每个所述时序信号输出端的所述时序信号跳变为有效电位的时间。

5.根据权利要求4所述的时序控制电路，其特征在于，每个所述数据通道的所述开关管在所述时序信号跳变为有效电位时导通。

6.根据权利要求1所述的时序控制电路，其特征在于，每个所述数据通道还包括：

连接于所述开关管的控制端与地之间的第一电阻；以及

连接于所述开关管的第一通路端与地之间的第二电阻。

7.根据权利要求2所述的时序控制电路，其特征在于，所述时序控制模块还包括：

电平转换器，连接于所述计时器与所述多个数据通道之间，所述电平转换器用于将所述多个时序信号转换为对应的多个控制信号，控制所述多个数据通道的开启和关断。

8.根据权利要求2所述的时序控制电路，其特征在于，所述时序控制模块还包括：

烧录控制器，上位机通过所述烧录控制器向所述计时器烧录所述编码信号。

9.根据权利要求8所述的时序控制电路，其特征在于，所述烧录控制器与所述上位机之间通过I2C通信总线进行数据传输。

10.一种显示装置，其特征在于，包括权利要求1-9任一项所述的时序控制电路。