CN104795038A - 一种液晶面板的驱动电路 - Google Patents

Abstract

本发明提供一种液晶面板的驱动电路，该驱动电路包括：电路模块，包括多个子电路模块；侦测电路，其输出控制信号至所述的电路模块；其中，所述每个子电路模块包括：一第一控制模块、一第二控制模块、以及一TFT开关装置，所述第二控制模块和TFT开关装置均与输出信号端连接，第一控制模块为或非门模块，第二控制模块为非门模块。本发明通过在液晶面板的TFT侧玻璃上增加一修正栅极输出信号的电路模块，使液晶面板内不同通道的TFT栅极在开机瞬间可以同时拉至低电压VGL准位；并同时新增控制电路，侦测电路板上高电压VGH建立时间，保证新增阵列排布的线路不影响面板正常工作。

Description

一种液晶面板的驱动电路

技术领域

本发明涉及一种液晶面板的驱动电路，解决开机瞬间产生闪线现象。

背景技术

液晶面板(TFT-LCD)具有外型轻薄、耗电量少一级无辐射污染等特点，已被广泛地应用在TV，Monitor，Notebook，Tablet Smart-phone等信息产品上。

在TFT-LCD在VA或IPS工作模式中，在开机瞬态需要将全扫描线(scan line)设置为低电压(VGL)准位，以达到开机瞬时关闭全部TFT，使面板显示为黑态画面。目前的一些栅极驱动芯片(Gate Driver IC)的输出(output)信号在开机瞬间并不能完全同步拉至低电压(VGL)准位，就会导致开机瞬间出现开机闪线(H-line)的关闭时间不一致。在显示效果上会表现为开机闪线(H-line)，目前解决此问题一般在IC内部的LS(电平移位：Level Shift)与输出缓冲区(output buffer)之间增加一缓冲(buffer)模块，使信号输出一致，但是这样会增加芯片成本(IC cost)，如果IC内部预留空间不足，会导致IC封装改变，会进一步与原有模组结构产生干涉，从而导致原有模组机构不能使用。

如图1所示，现有的VA或IPS等模式的液晶面板在常白模组(normally white)中，开机瞬态需要将全部扫描线(scan line)的TFT关闭，以达到开机瞬态为黑画面的目的，其栅极驱动芯片(Gate Driver IC)的时序图如图1所示，首先是VDD电源电压准位，VSS接地电压准位，然后是VGL低电压准位的建立，最后建立的是VGH高电压准位。

在开机瞬间，栅极驱动芯片(Gate Driver IC)输出低电压VGL准位，此时栅极驱动芯片(Gate Driver IC)内部的电路图如图2所示，此时VGH电压准位尚未建立，会导致电平移位(Level Shift)模块10的输出IN2处于未知(unknown)状态，致使栅极驱动芯片(Gate Driver IC)不同通道的输出缓冲(output buffer)模块20的输出至低电压VGL准位的时间不同步。最终导致不同扫描线的TFT关闭时间不同，造成显示上的亮暗线现象如图3所示，并出现如图3所示的闪线100。

目前在发生开机闪线问题时候，一般会从Gate Driver IC端修改。如图4所示，会在电平移位(Level Shift)模块10和输出缓冲(output buffer)模块20之间增加一个缓冲(Buffer)模块30，使得数据可以在高电压VGH建立之后再输出至后端的输出缓冲(output buffer)模块20，从而达到同时关机时所有扫描TFT的目的。如果栅极驱动芯片(Gate Driver IC)在设计之处没有预留足够空间，在每个通道上增加一个缓冲(output buffer)模块后，会使得IC的封装大小发生改变，导致与模组的机构部分产生干涉。

发明内容

本发明提供一种解决开机瞬间产生闪线现象的液晶显示器的驱动电路。

本发明提供一种液晶面板的驱动电路，该驱动电路包括：电路模块，位于液晶面板内部的电路模块，与液晶面板外部的栅极驱动器连接，电路模块包括多个子电路模块，该子电路模块的输入端与栅极驱动器对应连接，该子电路模块的输出端与液晶面板内部的扫描线一一对应连接，定义栅极驱动器输入至电路模块的信号为输出信号，电路模块输入至液晶面板内部的扫描线的信号为输入信号；侦测电路，位于液晶面板外部的电路板上，其输出控制信号至所述的电路模块；其中，所述每个子电路模块包括：接入信号端的一第一控制模块、与第一控制模块串联连接的一第二控制模块、以及与第二控制模块并联连接的一TFT开关装置，所述第二控制模块和TFT开关装置均与输出信号端连接，第一控制模块为或非门模块，第二控制模块为非门模块。

本发明通过在液晶面板的TFT侧玻璃上增加一修正栅极输出信号的电路模块，使液晶面板内不同通道的TFT栅极在开机瞬间可以同时拉至低电压VGL准位；并同时新增控制电路，侦测电路板上高电压VGH建立时间，保证新增阵列排布的线路不影响面板正常工作。

附图说明

图1所示为现有栅极驱动芯片的电路时序示意图；

图2所示为现有栅极驱动芯片的内部电路示意图；

图3所示为现有开机闪线的示意图；

图4所示为现有解决现有开机闪线的电路示意图；

图5所示为本发明与栅极驱动器连接的电路示意图；

图6所示为图5的子电路模块的局部示意图；

图7所示为本发明的电路板上侦测电路的示意图；

图8所示为本发明液晶面板上电路布局示意图；

图9所示为本发明的子电路模块的具体实施例的示意图；

图10所示为本发明电路的时序电路示意图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

本发明揭示一种液晶面板的驱动电路，该驱动电路解决现有技术中的开机闪线问题，本发明的驱动电路无需在栅极驱动芯片上修改。如图5所示，本发明驱动电路包括位于液晶面板内部的电路模块11和位于液晶面板外部的电路板200上的侦测电路2，电路模块11位于液晶面板端的TFT侧玻璃上，以用来修正栅极输出信号；侦测电路2用于输出控制信号H，控制信号H输入至所述的电路模块11，控制电路模块2的开启和关闭时间，保证电路模块11不会影响液晶模组的正常工作。

电路模块11设置在液晶面板的非显示区上。如图6和图7所示，电路模块11与栅极驱动器1连接，该电路模块11包括分别与扫描线连接的多个子电路模块111，液晶面板内部的扫描线与该子电路模块111一一对应，栅极驱动器1输出不同步的信号Gout-1’、Gout-2’...GoutN’经过对应的电路模块1的输入接口In1，In2……InN，经过对应的子电路模块111后，每个子电路模块111输出相应的同步信号Gout-1、Gout-2……Gout-N，该输出的同步信号Gout-1，Gout-2……Gout-N输出至液晶面板内部的TFT电路，该信号Gout-1，Gout-2……Gout-N为液晶面板内部的扫描线的接入信号。

在开机瞬间，输入子电路模块111的信号经子电路模块111被修正至同时到达低电压VGL电压准位。

所述子电路模块111包括：接入信号端的一第一控制模块112、与第一控制模块112串联连接的一第二控制模块113、以及与第二控制模块113并联连接的一TFT开关装置114，所述第二控制模块113和TFT开关装置114均与输出信号端连接，第一控制模块112为或非门模块，第二控制模块113为非门模块。

所有的子电路模块111均通过控制信号H来给出信号(如图8所示)，后续介绍该控制信号H的产生。

以子电路模块为例：所述每个子电路模块111包括：栅极驱动器1的输出信号端和侦测电路2输出的控制信号端均与第一控制模块112的输入端电性连接，第一控制模块112的输出端均与第二控制模块113的输入端和TFT开关装置114的漏极电性连接，第二控制模块112的输出端和TFT开关装置114的源极均与液晶面板内部的扫描线的信号接入端电性连接，且侦测电路2输出的控制信号端还与TFT开关装置114的栅极电性连接。

信号Gout-1’和控制信号R都与第一控制模块112连接，信号Gout-1均与第二控制模块113和开关装置S1连接。

开关装置S1的栅极与控制信号H连接，开关装置S1的漏极连接在第一控制模块112和第二控制模块113之间，开关装置S1的源极与输出信号Gout-1连接。

第一控制模块112为或非门模块，该第一控制模块112实现逻辑或非功能，只有当两个输入均为低电平时才输入高电平。

第二控制模块113为非门模块，该第二控制模块113实现电路反相功能，当输入端为低电平时输出端为高电平，当输入端为高电平时输出端为低电平。

所述控制信号H由位于电路板200上的侦测电路2产生，该控制信号H控制电路模块11的开启与关闭时间，以保障控制电路11不会影响面板的模组模块的正常工作。所述电路板200与液晶面板的源极驱动器连接，所述侦测电路2和电路模块11在液晶面板中的位置据图如5所示。

如图8所示，侦测电路2包括一信号输入端21、两接地端22、25、一参考电压输入端Vref 23、电源电压输入端Vcc 25、以及一信号输出端22，该信号输出端22即输出所述的控制信号H。

该侦测电路2还包括两分压电阻r1和r2、以及一电压比较器U127，所述电阻r1和r2串联在信号输入端21和一接地端2之间，电压比较器27的其中之一的负极输入端Vin连接在电阻r1和r2之间，电压比较器27的另一的负极输入端连接所述接地端25，电压比较器27的其中之一的正极输入端连接所述参考电压输入端23，电压比较器的另一正极输入端连接所述电源电压输入端25。

所述信号输入端21开机瞬间的高电压VGH,通过电阻r1和r2进行分压后至电压比较器27的负极输入端Vin，从而输出控制信号H。输出控制信号H用来提供给面板调节修正信号模块的工作方式。

本发明驱动电路的驱动方法为：在开机瞬间，开机电压VGH没有建立之前，电压VGH经过电阻r1和r2分压后小于参考电压，电压比较器27正向输入端电压Vref大于反向输入端电压Vin，输出控制信号H的电压为高电平High。

此时，电路模块11的输入信号Gout-1’、Gout-2’...GoutN’和控制信号H均为高电平，开关装置S1关闭，由于第一控制模块112为或非门模块，电路模块11的输出信号Gout-1，Gout-2……Gout-N均有低电平Low，该输出信号Gout-1，Gout-2……Gout-N输出至液晶面板内部TFT电路。

当开机瞬间电压VGH建立完毕后，输入低电压VGL，低电压VGL经过电阻r1和r2分压后小于参考电压，电压比较器27正向输入端电压Vref小于反向输入端电压Vin，输出控制信号H的电压为低电平Low。

此时，电路模块11的输入信号Gout-1’、Gout-2’...GoutN’和控制信号H均为低电平，开关装置S1打开，由于第一控制模块112为或非门模块，经过第一控制模块112的输出至第二控制模块的输出电压为高电平High，由于第二控制模块113为非门模块，该高电平High经过第二输出控制模块113的输出信号Gout-1，Gout-2……Gout-N均有低电平Low，该输出信号Gout-1，Gout-2……Gout-N输出至液晶面板内部TFT电路，从而保证液晶面板正常工作不受影响。

图9为子电路模块111的具体实施例，第一控制模块112包括两个N型晶体管N1和N2、以及一第一电阻R1，所述第二控制模块113包括一N型晶体管N3和一第二电阻R2，第一控制模块112与第二控制模块113之间连接所述开关装置S1，其电路连接关系如下。

第一N型晶体管N1的栅极与输入信号Gout-1’端电性连接，第一N型晶体管N1的漏极与第二N型晶体管N2的漏极电性连接，该两个漏极之间并联连接所述的第一电阻R1，该第一电阻R1另一端电性连接电源电压准位VDD1，第一N型晶体管N1的源极与第二N型晶体管N2的源极同时接地；第三N型晶体管N3的栅极一侧同时与第一电阻R1、第一N型晶体管N1的漏极、以及第二N型晶体管N2的漏极电性连接，第三N型晶体管N3的栅极另一侧与开关装置S1的漏极电性连接，第三N型晶体管N3的源极接地，第三N型晶体管N3的漏极同时与第二电阻R2和输出信号Gout-1端电性连接，开关装置S1的栅极与控制信号H端电性连接，开关装置S1的源极也与输出信号Gout-1端电性连接。

同时参与图10的电路时序图，开机瞬间，电压侦测电路2侦测到VGH还没有建立，输出控制信号H为High，如图8所示，第二N型晶体管N2的栅极电压为High，第二N型晶体管N2导通，第二R2电阻下端输出为Low。同时第一N型晶体管N1的栅极电压为High，开关装置S1合并，并将第三N型晶体管N3短路。此时输出信号Gout-1输出为低电平Low。

当VGH电压建立完毕后，电压侦测电路2输出控制信号H信号为Low。图8中第二N型晶体管N2与开关装置S1的栅极电平为Low，第二N型晶体管N2和开关装置S1均断开。如果Gout-1’输入信号为High，第一N型晶体管N1的栅极信号为High，第一N型晶体管N1导通第一电阻R1下端电平为Low。与第一电阻R1下端相接的第三N型晶体管N3的栅极电平为Low，第三N型晶体管N3断开。第二电阻R2下端输出电平为High，输出信号Gout-1与输入信号Gout-1’电平保持一致。如果Gout-1’输入为Low，第一N型晶体管N1的栅极信号为Low，第一N型晶体管N1断开。与之相连的第一电阻R1下端输出为High。第三N型晶体管N3的栅极信号为High，第三N型晶体管N3导通。第二R2下端输出为Low，输出信号Gout-1与输入信号Gout-1’电平保持一致。

本发明在液晶面板端TFT侧玻璃上增加信号修正电路模块，使液晶面板内不同通道的TFT栅极在开机瞬间可以同时拉至低电压VGL准位；并同时新增控制电路，侦测电路板上高电压VGH建立时间，保证新增阵列排布的线路不影响面板正常工作。

Claims (8)

1.一种液晶面板的驱动电路，其特征在于：该驱动电路包括：

电路模块，位于液晶面板内部的电路模块，与液晶面板外部的栅极驱动器连接，电路模块包括多个子电路模块，该子电路模块的输入端与栅极驱动器对应连接，该子电路模块的输出端与液晶面板内部的扫描线一一对应连接，定义栅极驱动器输入至电路模块的信号为输出信号，电路模块输入至液晶面板内部的扫描线的信号为输入信号；

侦测电路，位于液晶面板外部的电路板上，其输出控制信号至所述的电路模块；其中，

所述每个子电路模块包括：接入信号端的一第一控制模块、与第一控制模块串联连接的一第二控制模块、以及与第二控制模块并联连接的一TFT开关装置，所述第二控制模块和TFT开关装置均与输出信号端连接，第一控制模块为或非门模块，第二控制模块为非门模块。

2.根据权利要求1所述的液晶面板的驱动电路，其特征在于：所述栅极驱动器的输出信号端和侦测电路输出的控制信号端均与第一控制模块的输入端电性连接，所述侦测电路输出的控制信号端也与TFT开关装置的栅极连接。

3.根据权利要求2所述的液晶面板的驱动电路，其特征在于：第一控制模块的输出端均与第二控制模块的输入端和TFT开关装置的漏极电性连接，第二控制模块的输出端和TFT开关装置的源极均与液晶面板内部的扫描线的信号接入端电性连接。

4.根据权利要求3所述的驱动电路，其特征在于：所述第一控制模块包括：第一、第二N型晶体管和一第一电阻，所述第二控制模块包括一第三N型晶体管和一第二电阻，其中，第一N型晶体管的栅极与栅极驱动器的输出信号端电性连接，第一N型晶体管的漏极与第二N型晶体管的漏极电性连接，该两个漏极之间并联连接所述的第一电阻，第一N型晶体管的源极与第二N型晶体管的源极同时接地；第三N型晶体管的栅极一侧同时与第一电阻、第一N型晶体管的漏极、以及第二N型晶体管的漏极电性连接，第三N型晶体管的栅极另一侧与开关装置的漏极电性连接，第三N型晶体管的源极接地，第三N型晶体管的漏极同时与第二电阻和液晶面板内部的扫描线的信号接入端电性连接。

5.根据权利要求4所述的驱动电路，其特征在于：该第一电阻的另一端电性连接第一电源电压准位，该第二电阻的另一端电性连接第二电源电压准位。

6.根据权利要求1至5任一所述的驱动电路，其特征在于：所述侦测电路包括第一和第二分压电阻、以及一电压比较器，所述第一和第二电阻串联在该侦测电路的信号输入端和一接地端之间，电压比较器的其中之一的负极输入端连接在第一和第二电阻之间，电压比较器的另一的负极输入端接地，电压比较器的其中之一的正极输入端连接参考电压输入端，电压比较器的另一正极输入端连接所述电源电压输入端。

7.根据权利要求6所述的驱动电路，其特征在于：在液晶面板的开机瞬间，开机高电压没有建立之前，高电压经过第一和第二电阻分压后小于参考电压，电压比较器正向输入端电压大于反向输入端电压，输出控制信号的电压为高电平；当开机瞬间高电压建立完毕后，输入低电压，低电压经过第一和第二电阻分压后小于参考电压，电压比较器正向输入端电压小于反向输入端电压，输出控制信号的电压为低电平。

8.根据权利要求7所述的驱动电路，其特征在于：

在液晶面板的开机瞬间，电压侦测电路侦测到高电压还没有建立，输出控制信号为高电平，第二N型晶体管的栅极电压为高电平，第二N型晶体管导通，第二电阻下端输出为低电平，同时第一N型晶体管的栅极电压为高电平，TFT开关装置合并，并将第三N型晶体管短路，此时输出信号输出为低电平；

当开机高电压建立完毕后，电压侦测电路输出控制信号为低电平，第二N型晶体管与TFT开关装置的栅极电平为低电平，第二N型晶体管和TFT开关装置均断开，如果输入信号为高电平，第一N型晶体管的栅极信号为高电平，第一N型晶体管导通第一电阻下端电平为低电平Low，第三N型晶体管的栅极电平为低电平，第三N型晶体管断开，第二电阻下端输出电平为高电平，输出信号与输入信号电平保持一致；如果输入信号输入为低电平，第一N型晶体管的栅极信号为低电平，第一N型晶体管断开，第一电阻下端输出为高电平，第三N型晶体管的栅极信号为高电平，第三N型晶体管导通，第二电阻下端输出为低电平，输出信号与输入信号的电平保持一致。