JPH11160671A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH11160671A JPH11160671A JP9327606A JP32760697A JPH11160671A JP H11160671 A JPH11160671 A JP H11160671A JP 9327606 A JP9327606 A JP 9327606A JP 32760697 A JP32760697 A JP 32760697A JP H11160671 A JPH11160671 A JP H11160671A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- liquid crystal
- display device
- crystal display
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 周辺回路を内蔵する液晶表示装置に含まれる
シフトレジスタを構成するｎチャネルＴＦＴのドレイン
−ソース間電圧が低い領域においてドレイン電流が著し
く低下するクラウディング現象がある場合でも、シフト
レジスタを十分に高速動作させ、液晶表示装置を高精細
化，低消費電力化する。 【解決手段】 液晶表示装置の周辺回路に含まれるシフ
トレジスタの単位シフトレジスタ４１の回路４５をＮＯ
Ｒゲート４２〜４４により構成し、各ＮＯＲゲート４２
〜４４をｎチャネルＴＦＴを並列接続した構造にして、
ｎチャネルＴＦＴのドレイン−ソース間電圧を最大限に
して、クラウディング領域に入ることを未然に防止し、
ドレイン電流が低下するクラウディング現象の影響を回
避する。
シフトレジスタを構成するｎチャネルＴＦＴのドレイン
−ソース間電圧が低い領域においてドレイン電流が著し
く低下するクラウディング現象がある場合でも、シフト
レジスタを十分に高速動作させ、液晶表示装置を高精細
化，低消費電力化する。 【解決手段】 液晶表示装置の周辺回路に含まれるシフ
トレジスタの単位シフトレジスタ４１の回路４５をＮＯ
Ｒゲート４２〜４４により構成し、各ＮＯＲゲート４２
〜４４をｎチャネルＴＦＴを並列接続した構造にして、
ｎチャネルＴＦＴのドレイン−ソース間電圧を最大限に
して、クラウディング領域に入ることを未然に防止し、
ドレイン電流が低下するクラウディング現象の影響を回
避する。
Description
【０００１】
【発明の属する技術分野】本発明は、周辺回路を内蔵し
ている液晶表示装置に係り、特に、薄膜トランジスタの
ドレイン−ソース間電圧が低い領域においてドレイン電
流が著しく低下する場合でも、液晶表示装置を高精細化
し低消費電力化する手段に関する。
ている液晶表示装置に係り、特に、薄膜トランジスタの
ドレイン−ソース間電圧が低い領域においてドレイン電
流が著しく低下する場合でも、液晶表示装置を高精細化
し低消費電力化する手段に関する。
【０００２】
【従来の技術】図１は、周辺回路を内蔵している液晶表
示装置の全体構成の一例を示すブロック図である。液晶
表示装置の絶縁基板１の表面には、表示領域１４の他
に、周辺回路１５が配置されている。表示領域１４は、
走査電極９と、映像信号電極１０と、画素ＴＦＴ１１
と、画素電極１２とを含んでいる。周辺回路１５は、映
像信号電極駆動回路２と、走査電極駆動回路３とを含ん
でおり、薄膜トランジスタすなわちＴＦＴからなるシフ
トレジスタを内蔵している。
示装置の全体構成の一例を示すブロック図である。液晶
表示装置の絶縁基板１の表面には、表示領域１４の他
に、周辺回路１５が配置されている。表示領域１４は、
走査電極９と、映像信号電極１０と、画素ＴＦＴ１１
と、画素電極１２とを含んでいる。周辺回路１５は、映
像信号電極駆動回路２と、走査電極駆動回路３とを含ん
でおり、薄膜トランジスタすなわちＴＦＴからなるシフ
トレジスタを内蔵している。
【０００３】周辺回路１５内の映像信号電極駆動回路２
は、シフトレジスタ４と、サンプル・ホールド回路７と
を内蔵している。走査電極駆動回路３は、シフトレジス
タ５と、バッファ８とを内蔵している。
は、シフトレジスタ４と、サンプル・ホールド回路７と
を内蔵している。走査電極駆動回路３は、シフトレジス
タ５と、バッファ８とを内蔵している。
【０００４】図６は、従来の液晶表示装置の周辺回路１
５に内蔵されているシフトレジスタ４，５の一例を示す
回路図であり、図７は、クロックドインバータ，インバ
ータ，アナログスイッチの構成の一例を示す回路図であ
る。図６(ａ)のシフトレジスタは、図７(ａ)のクロック
ドインバータと図７(ｂ)のインバータとからなり、図６
(ｂ)のシフトレジスタは、図７(ｂ)のインバータと図７
(ｃ)のアナログスイッチとからなる。
５に内蔵されているシフトレジスタ４，５の一例を示す
回路図であり、図７は、クロックドインバータ，インバ
ータ，アナログスイッチの構成の一例を示す回路図であ
る。図６(ａ)のシフトレジスタは、図７(ａ)のクロック
ドインバータと図７(ｂ)のインバータとからなり、図６
(ｂ)のシフトレジスタは、図７(ｂ)のインバータと図７
(ｃ)のアナログスイッチとからなる。
【０００５】図６(ａ)，図６(ｂ)のシフトレジスタは、
１段分の単位シフトレジスタ２１，２２を直列接続して
構成される。単位シフトレジスタ２１，２２には、シフ
ト動作の同期信号を供給するＣＬＫ，ＣＬＫＩＮＶが接
続され、奇数段と偶数段とでは、ＣＬＫとＣＬＫＩＮＶ
とが交互に入れ替えて接続される構造になっている。
１段分の単位シフトレジスタ２１，２２を直列接続して
構成される。単位シフトレジスタ２１，２２には、シフ
ト動作の同期信号を供給するＣＬＫ，ＣＬＫＩＮＶが接
続され、奇数段と偶数段とでは、ＣＬＫとＣＬＫＩＮＶ
とが交互に入れ替えて接続される構造になっている。
【０００６】１段分の単位シフトレジスタ２１，２２
は、１ビットの状態記憶回路であり、ＣＬＫ，ＣＬＫＩ
ＮＶから供給されるクロック信号の状態によって、書き
込み／保持の動作を切り替える。奇数段と偶数段とでＣ
ＬＫとＣＬＫＩＮＶとが交互に入れ替えて接続されてい
るので、奇数段と偶数段とで交互に書き込み／保持の動
作をする。したがって、ＣＬＫ，ＣＬＫＩＮＶにクロッ
ク信号を入力すると、各段での書き込み／保持の動作が
シフトし、シフト動作を実行できる。
は、１ビットの状態記憶回路であり、ＣＬＫ，ＣＬＫＩ
ＮＶから供給されるクロック信号の状態によって、書き
込み／保持の動作を切り替える。奇数段と偶数段とでＣ
ＬＫとＣＬＫＩＮＶとが交互に入れ替えて接続されてい
るので、奇数段と偶数段とで交互に書き込み／保持の動
作をする。したがって、ＣＬＫ，ＣＬＫＩＮＶにクロッ
ク信号を入力すると、各段での書き込み／保持の動作が
シフトし、シフト動作を実行できる。
【０００７】シフト動作を単方向だけではなく双方向に
実行可能な双方向シフトレジスタがある。この双方向シ
フトレジスタを備える液晶表示装置では、映像信号を変
更せずに、表示映像を左右反転または上下反転でき、表
示映像の反転切り替えが必要な液晶表示装置，例えば，
液晶プロジェクタなどに有効である。双方向シフトレジ
スタは、特開平８−５５４９３号公報に示されているよ
うに、単方向のシフトレジスタと同様に、一般的には、
アナログスイッチ，クロックドインバータの少なくとも
一方を用いて構成される。
実行可能な双方向シフトレジスタがある。この双方向シ
フトレジスタを備える液晶表示装置では、映像信号を変
更せずに、表示映像を左右反転または上下反転でき、表
示映像の反転切り替えが必要な液晶表示装置，例えば，
液晶プロジェクタなどに有効である。双方向シフトレジ
スタは、特開平８−５５４９３号公報に示されているよ
うに、単方向のシフトレジスタと同様に、一般的には、
アナログスイッチ，クロックドインバータの少なくとも
一方を用いて構成される。
【０００８】
【発明が解決しようとする課題】ｎチャネルＴＦＴのオ
フセット構造などの原因により、ドレイン抵抗が増加す
ると、ｎチャネルＴＦＴのドレイン−ソース間電圧Ｖｄ
ｓとドレイン電流Ｉｄとの関係を示すＶｄｓ−Ｉｄ特性
にクラウディング(crowding)が、発生することがある。
フセット構造などの原因により、ドレイン抵抗が増加す
ると、ｎチャネルＴＦＴのドレイン−ソース間電圧Ｖｄ
ｓとドレイン電流Ｉｄとの関係を示すＶｄｓ−Ｉｄ特性
にクラウディング(crowding)が、発生することがある。
【０００９】図８は、ｎチャネルＴＦＴの理想的Ｖｄｓ
−Ｉｄ特性と、クラウディングを伴うｎチャネルＴＦＴ
のＶｄｓ−Ｉｄ特性とを示す図である。クラウディング
とは、ＩｄおよびＶｄｓが低い領域で、ｎチャネルＴＦ
Ｔの理想的Ｖｄｓ−Ｉｄの特性曲線と比ベ、ドレイン電
流Ｉdが低下する現象であリ、『Extended Abstractsof
the 22nd Conference on Solid State Devices and Mat
erials』の999−1002ページにも、その簡単な説明があ
る。
−Ｉｄ特性と、クラウディングを伴うｎチャネルＴＦＴ
のＶｄｓ−Ｉｄ特性とを示す図である。クラウディング
とは、ＩｄおよびＶｄｓが低い領域で、ｎチャネルＴＦ
Ｔの理想的Ｖｄｓ−Ｉｄの特性曲線と比ベ、ドレイン電
流Ｉdが低下する現象であリ、『Extended Abstractsof
the 22nd Conference on Solid State Devices and Mat
erials』の999−1002ページにも、その簡単な説明があ
る。
【００１０】クラウディングにより、ドレイン−ソース
間電圧Ｖｄｓが低い領域におけるドレイン電流Ｉｄが、
Ｖｄｓの高い領域のＩｄと比べて、理想ＴＦＴの場合よ
りも極端に少なくなる。クラウディングが発生したｎチ
ャネルＴＦＴを２つ以上直列に接続した回路では、ドレ
イン−ソース間電圧Ｖｄｓが互いに分圧されるので、ク
ラウディングの影響をより強く受けて、ドレインＩｄが
非常に少なくなる。
間電圧Ｖｄｓが低い領域におけるドレイン電流Ｉｄが、
Ｖｄｓの高い領域のＩｄと比べて、理想ＴＦＴの場合よ
りも極端に少なくなる。クラウディングが発生したｎチ
ャネルＴＦＴを２つ以上直列に接続した回路では、ドレ
イン−ソース間電圧Ｖｄｓが互いに分圧されるので、ク
ラウディングの影響をより強く受けて、ドレインＩｄが
非常に少なくなる。
【００１１】図９は、図６の従来のシフトレジスタの１
段分の回路をより具体的に示す回路図である。図６に示
した従来のシフトレジスタには、任意のＴＦＴのゲート
電極と負側の電源線Ｖｓｓとの間の電流経路に、直列に
接続したｎチャネルＴＦＴが含まれる個所がある。図６
(ａ)，図６(ｂ)の従来のシフトレジスタの１段分の回路
２１，２１を詳しく示す図９(ａ)，図９(ｂ)によれば、
ゲート電極３１またはゲート電極３２をハイレベルから
ローレベルにする動作は、電流経路３３または電流経路
３４に電流が流れ、ゲート電極の容量に充放電してなさ
れる。この電流経路３３には、２つのｎチャネルＴＦＴ
３５，３６が直列に接続され、電流経路３４には、２つ
のｎチャネルＴＦＴ３７，３８が直列に接続されてい
る。アナログスイッチまたはクロックドインバータを用
いてシフトレジスタを構成すると、このような個所が、
必ず含まれる。
段分の回路をより具体的に示す回路図である。図６に示
した従来のシフトレジスタには、任意のＴＦＴのゲート
電極と負側の電源線Ｖｓｓとの間の電流経路に、直列に
接続したｎチャネルＴＦＴが含まれる個所がある。図６
(ａ)，図６(ｂ)の従来のシフトレジスタの１段分の回路
２１，２１を詳しく示す図９(ａ)，図９(ｂ)によれば、
ゲート電極３１またはゲート電極３２をハイレベルから
ローレベルにする動作は、電流経路３３または電流経路
３４に電流が流れ、ゲート電極の容量に充放電してなさ
れる。この電流経路３３には、２つのｎチャネルＴＦＴ
３５，３６が直列に接続され、電流経路３４には、２つ
のｎチャネルＴＦＴ３７，３８が直列に接続されてい
る。アナログスイッチまたはクロックドインバータを用
いてシフトレジスタを構成すると、このような個所が、
必ず含まれる。
【００１２】ｎチャネルＴＦＴ３５〜３８にクラウディ
ングがある場合は、電流経路３３または３４を流れる電
流が非常に少なくなるため、ゲート電極３１または３２
の充放電が遅くなり、ゲート電極３１または３２をハイ
レベルからローレベルに変化させる動作が遅くなる。こ
の部分での動作速度がボトルネックとなり、結果とし
て、シフトレジスタ回路全体の動作速度が下がることに
なる。したがって、アナログスイッチやクロックドイン
バータを含む従来のシフトレジスタは、クラウディング
の影響が顕著に現われて、動作速度が低下する。
ングがある場合は、電流経路３３または３４を流れる電
流が非常に少なくなるため、ゲート電極３１または３２
の充放電が遅くなり、ゲート電極３１または３２をハイ
レベルからローレベルに変化させる動作が遅くなる。こ
の部分での動作速度がボトルネックとなり、結果とし
て、シフトレジスタ回路全体の動作速度が下がることに
なる。したがって、アナログスイッチやクロックドイン
バータを含む従来のシフトレジスタは、クラウディング
の影響が顕著に現われて、動作速度が低下する。
【００１３】シフトレジスタの動作速度が低いと、特
に、映像信号電極への映像信号ラッチ動作の速度を上げ
ることが困難となるので、単位時間当たりのラッチ回数
を増やすことが困難となり、液晶表示装置の高精細化の
妨げとなる。この場合、シフトレジスタの動作速度を上
げるには、高い電源電圧が必要となり、消費電力の増大
や素子寿命の短縮などの悪影響を及ぼす。
に、映像信号電極への映像信号ラッチ動作の速度を上げ
ることが困難となるので、単位時間当たりのラッチ回数
を増やすことが困難となり、液晶表示装置の高精細化の
妨げとなる。この場合、シフトレジスタの動作速度を上
げるには、高い電源電圧が必要となり、消費電力の増大
や素子寿命の短縮などの悪影響を及ぼす。
【００１４】本発明の目的は、クラウディングのあるｎ
チャネルＴＦＴを用いても、実用上十分に高速動作し、
画面の高精細化，駆動電圧の低電圧化，低消費電力化を
実現する手段を備えた液晶表示装置を提供することであ
る。
チャネルＴＦＴを用いても、実用上十分に高速動作し、
画面の高精細化，駆動電圧の低電圧化，低消費電力化を
実現する手段を備えた液晶表示装置を提供することであ
る。
【００１５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、少なくとも一方が透明な一対の基板の間
に液晶層を挟持し、一対の基板の一方に表示領域とこの
表示領域を駆動する周辺回路とを有し、表示領域には複
数の薄膜トランジスタをマトリクス状に配置し、周辺回
路には複数の薄膜トランジスタからなりクロック信号と
その反転信号とを供給されるシフトレジスタを含む液晶
表示装置において、シフトレジスタが、ｎチャネル薄膜
トランジスタを並列接続して形成された複数個のＮＯＲ
ゲートからなる液晶表示装置を提案する。
成するために、少なくとも一方が透明な一対の基板の間
に液晶層を挟持し、一対の基板の一方に表示領域とこの
表示領域を駆動する周辺回路とを有し、表示領域には複
数の薄膜トランジスタをマトリクス状に配置し、周辺回
路には複数の薄膜トランジスタからなりクロック信号と
その反転信号とを供給されるシフトレジスタを含む液晶
表示装置において、シフトレジスタが、ｎチャネル薄膜
トランジスタを並列接続して形成された複数個のＮＯＲ
ゲートからなる液晶表示装置を提案する。
【００１６】本発明は、また、上記目的を達成するため
に、少なくとも一方が透明な一対の基板の間に液晶層を
挟持し、一対の基板の一方に表示領域とこの表示領域を
駆動する周辺回路とを有し、表示領域には複数の薄膜ト
ランジスタをマトリクス状に配置し、周辺回路には複数
の薄膜トランジスタからなりクロック信号を供給される
シフトレジスタを含む液晶表示装置において、シフトレ
ジスタが、ｎチャネル薄膜トランジスタを並列接続して
形成された複数個のＮＯＲゲートと、一対のｎチャネル
薄膜トランジスタおよびｐチャネル薄膜トランジスタに
より形成され上記クロック信号を反転させＮＯＲゲート
の一部に供給するインバータ素子とからなる液晶表示装
置を提案する。
に、少なくとも一方が透明な一対の基板の間に液晶層を
挟持し、一対の基板の一方に表示領域とこの表示領域を
駆動する周辺回路とを有し、表示領域には複数の薄膜ト
ランジスタをマトリクス状に配置し、周辺回路には複数
の薄膜トランジスタからなりクロック信号を供給される
シフトレジスタを含む液晶表示装置において、シフトレ
ジスタが、ｎチャネル薄膜トランジスタを並列接続して
形成された複数個のＮＯＲゲートと、一対のｎチャネル
薄膜トランジスタおよびｐチャネル薄膜トランジスタに
より形成され上記クロック信号を反転させＮＯＲゲート
の一部に供給するインバータ素子とからなる液晶表示装
置を提案する。
【００１７】いずれの場合も、前記シフトレジスタは、
シフト方向切り替え信号を取り込む３入力ＮＯＲゲート
を含む双方向シフトレジスタとすることができる。
シフト方向切り替え信号を取り込む３入力ＮＯＲゲート
を含む双方向シフトレジスタとすることができる。
【００１８】本発明においては、シフトレジスタをＮＯ
Ｒゲートのみにより構成し、または、ＮＯＲゲートとイ
ンバータとにより構成し、ＮＯＲゲートのｎチャネルＴ
ＦＴを並列に接続したので、ｎチャネルＴＦＴのソース
−ドレイン間Ｖｄｓ電圧を最大限に確保して、ドレイン
電流Ｉｄが極端に少なくなる領域に入ることを防止でき
る。したがって、クラウディングのあるｎチャネルＴＦ
Ｔを用いても、実用上十分に高速動作させ、画面の高精
細化，駆動電圧の低電圧化，低消費電力化を実現でき
る。
Ｒゲートのみにより構成し、または、ＮＯＲゲートとイ
ンバータとにより構成し、ＮＯＲゲートのｎチャネルＴ
ＦＴを並列に接続したので、ｎチャネルＴＦＴのソース
−ドレイン間Ｖｄｓ電圧を最大限に確保して、ドレイン
電流Ｉｄが極端に少なくなる領域に入ることを防止でき
る。したがって、クラウディングのあるｎチャネルＴＦ
Ｔを用いても、実用上十分に高速動作させ、画面の高精
細化，駆動電圧の低電圧化，低消費電力化を実現でき
る。
【００１９】
【発明の実施の形態】次に、図１ないし図５を参照し
て、本発明による液晶表示装置の実施例を説明する。
て、本発明による液晶表示装置の実施例を説明する。
【００２０】図１は、本発明を適用すべき周辺回路を内
蔵している液晶表示装置の全体構成の一例を示すブロッ
ク図である。液晶表示装置の絶縁基板１の表面には、表
示領域１４の他に、周辺回路１５が配置されている。表
示領域１４は、走査電極９と、映像信号電極１０と、画
素ＴＦＴ１１と、画素電極１２とを含んでいる。周辺回
路１５は、映像信号電極駆動回路２と、走査電極駆動回
路３とを含んでおり、薄膜トランジスタすなわちＴＦＴ
からなるシフトレジスタを内蔵している。
蔵している液晶表示装置の全体構成の一例を示すブロッ
ク図である。液晶表示装置の絶縁基板１の表面には、表
示領域１４の他に、周辺回路１５が配置されている。表
示領域１４は、走査電極９と、映像信号電極１０と、画
素ＴＦＴ１１と、画素電極１２とを含んでいる。周辺回
路１５は、映像信号電極駆動回路２と、走査電極駆動回
路３とを含んでおり、薄膜トランジスタすなわちＴＦＴ
からなるシフトレジスタを内蔵している。
【００２１】周辺回路１５内の映像信号電極駆動回路２
は、シフトレジスタ４と、サンプル・ホールド回路７と
を内蔵している。走査電極駆動回路３は、シフトレジス
タ５と、バッファ８とを内蔵している。シフトレジスタ
４の出力は、サンプル・ホールド回路７を通して、映像
信号電極１０に接続されており、シフトレジスタ５の出
力は、バッファ８を通して、走査電極９に接続されてい
る。走査電極９と映像信号電極１０との交差部付近に
は、画素ＴＦＴ１１があり、画素ＴＦＴ１１のゲート電
極が走査電極９に、ドレイン電極が映像信号電極に、ソ
ース電極が画素電極１２に接続されている。画素ＴＦＴ
は、ｎチャネルまたはｐチャネルのＴＦＴであるが、こ
の例では、ｎチャネルＴＦＴである。
は、シフトレジスタ４と、サンプル・ホールド回路７と
を内蔵している。走査電極駆動回路３は、シフトレジス
タ５と、バッファ８とを内蔵している。シフトレジスタ
４の出力は、サンプル・ホールド回路７を通して、映像
信号電極１０に接続されており、シフトレジスタ５の出
力は、バッファ８を通して、走査電極９に接続されてい
る。走査電極９と映像信号電極１０との交差部付近に
は、画素ＴＦＴ１１があり、画素ＴＦＴ１１のゲート電
極が走査電極９に、ドレイン電極が映像信号電極に、ソ
ース電極が画素電極１２に接続されている。画素ＴＦＴ
は、ｎチャネルまたはｐチャネルのＴＦＴであるが、こ
の例では、ｎチャネルＴＦＴである。
【００２２】液晶表示装置の周辺回路１５に設置される
シフトレジスタ４，５は、液晶パネルの外部から供給さ
れる映像信号と同期している同期信号に従ってシフト動
作する。シフトレジスタ４は、映像信号のドットクロッ
クに同期し、シフトレジスタ５は、映像信号の１ライン
周期と同期している。通常、複数あるシフトレジスタ
４，５の出力のうち、１つがイネーブルである。
シフトレジスタ４，５は、液晶パネルの外部から供給さ
れる映像信号と同期している同期信号に従ってシフト動
作する。シフトレジスタ４は、映像信号のドットクロッ
クに同期し、シフトレジスタ５は、映像信号の１ライン
周期と同期している。通常、複数あるシフトレジスタ
４，５の出力のうち、１つがイネーブルである。
【００２３】映像信号電極１０のうち、シフトレジスタ
４のイネーブルである出力に接続した電極には、液晶表
示装置の外部から与えられた映像信号が、サンプル・ホ
ールド回路７によりラッチされる。シフトレジスタ４の
シフト動作に従い、映像信号は、順次ラッチされ、シフ
トレジスタ４のシフト動作が一巡すると、すべての映像
信号電極１０に対応した映像信号が、ラッチされる。
４のイネーブルである出力に接続した電極には、液晶表
示装置の外部から与えられた映像信号が、サンプル・ホ
ールド回路７によりラッチされる。シフトレジスタ４の
シフト動作に従い、映像信号は、順次ラッチされ、シフ
トレジスタ４のシフト動作が一巡すると、すべての映像
信号電極１０に対応した映像信号が、ラッチされる。
【００２４】走査電極９のうち、イネーブルである出力
に接続した電極には、バッファ８により、ハイレベルの
電圧が印加され、その走査電極９にゲート電極を接続し
た横一列の画素ＴＦＴがオン状態になり、映像信号電極
１０にラッチされているそれぞれの映像信号が、横一列
の画素ＴＦＴに書き込まれる。
に接続した電極には、バッファ８により、ハイレベルの
電圧が印加され、その走査電極９にゲート電極を接続し
た横一列の画素ＴＦＴがオン状態になり、映像信号電極
１０にラッチされているそれぞれの映像信号が、横一列
の画素ＴＦＴに書き込まれる。
【００２５】図２は、図１の液晶表示装置のシフトレジ
スタ４，５の少なくとも一方に用いられる本発明による
シフトレジスタの実施例１の構成を示す回路図である。
図２のシフトレジスタは、単位シフトレジスタ４１を直
列接続して構成されている。単位シフトレジスタ４１
は、シフトレジスタ１段分の構成単位であり、１ビット
の状態記憶回路である。この単位シフトレジスタ４１に
は、クロック信号線ＣＬＫとその反転信号線ＣＬＫＩＮ
Ｖとが接続され、ＣＬＫとＣＬＫＩＮＶとは、奇数段と
偶数段とで交互に接続されている。なお、ここでは電源
線ＶＤＤ，ＶＳＳの図示を省略してある。
スタ４，５の少なくとも一方に用いられる本発明による
シフトレジスタの実施例１の構成を示す回路図である。
図２のシフトレジスタは、単位シフトレジスタ４１を直
列接続して構成されている。単位シフトレジスタ４１
は、シフトレジスタ１段分の構成単位であり、１ビット
の状態記憶回路である。この単位シフトレジスタ４１に
は、クロック信号線ＣＬＫとその反転信号線ＣＬＫＩＮ
Ｖとが接続され、ＣＬＫとＣＬＫＩＮＶとは、奇数段と
偶数段とで交互に接続されている。なお、ここでは電源
線ＶＤＤ，ＶＳＳの図示を省略してある。
【００２６】単位シフトレジスタ４１は、２入力ＮＯＲ
ゲート４２〜４４により構成されている。回路４５の部
分では、ＣＬＫ，ＣＬＫＩＮＶの信号により、２つの入
力を切り替えるラインセレクタとなっている。その２つ
の入力を、自段の単位シフトレジスタの出力と、図２の
図面左に隣接する単位シフトレジスタの出力とすると、
単位シフトレジスタ４１は、ＣＬＫ，ＣＬＫＩＮＶの信
号により、書き込み／保持の動作切り替えが可能な１ビ
ットの状態記憶回路となっている。
ゲート４２〜４４により構成されている。回路４５の部
分では、ＣＬＫ，ＣＬＫＩＮＶの信号により、２つの入
力を切り替えるラインセレクタとなっている。その２つ
の入力を、自段の単位シフトレジスタの出力と、図２の
図面左に隣接する単位シフトレジスタの出力とすると、
単位シフトレジスタ４１は、ＣＬＫ，ＣＬＫＩＮＶの信
号により、書き込み／保持の動作切り替えが可能な１ビ
ットの状態記憶回路となっている。
【００２７】ＣＬＫがローレベルで、ＣＬＫＩＮＶがハ
イレベルのときに、奇数段は、保持動作をし、偶数段
は、書き込み動作をし、偶数段には、隣接する図面左側
の奇数段の出力状態が書き込まれ、データが、１段分シ
フトする。ＣＬＫがハイレベルで、ＣＬＫＩＮＶがロー
レベルのときに、奇数段は、書き込み動作をし、偶数段
は、保持動作をし、奇数段には、隣接する図面左側の偶
数段の出力状態が書き込まれ、データが１段分シフトす
る。このとき、ＳＴＡＲＴ端子から、新しいデータが、
図２の図面左端の１段目の単位シフトレジスタに書き込
まれる。ＣＬＫ，ＣＬＫＩＮＶにクロック信号を与える
と、以上の動作を繰り返し、シフト動作をする。
イレベルのときに、奇数段は、保持動作をし、偶数段
は、書き込み動作をし、偶数段には、隣接する図面左側
の奇数段の出力状態が書き込まれ、データが、１段分シ
フトする。ＣＬＫがハイレベルで、ＣＬＫＩＮＶがロー
レベルのときに、奇数段は、書き込み動作をし、偶数段
は、保持動作をし、奇数段には、隣接する図面左側の偶
数段の出力状態が書き込まれ、データが１段分シフトす
る。このとき、ＳＴＡＲＴ端子から、新しいデータが、
図２の図面左端の１段目の単位シフトレジスタに書き込
まれる。ＣＬＫ，ＣＬＫＩＮＶにクロック信号を与える
と、以上の動作を繰り返し、シフト動作をする。
【００２８】図３は、図１の液晶表示装置のシフトレジ
スタ４，５の少なくとも一方に用いられる本発明による
シフトレジスタの実施例２の構成を示す回路図である。
図３の単位シフトレジスタ６１の構成は、図２の単位シ
フトレジスタ４１の構成と同様であるが、シフトレジス
タ内にＣＬＫの反転信号を生成するインバータ６２が含
まれている。これにより、ＣＬＫＩＮＶの信号配線が不
必要となるので、配線を１本削減できる。
スタ４，５の少なくとも一方に用いられる本発明による
シフトレジスタの実施例２の構成を示す回路図である。
図３の単位シフトレジスタ６１の構成は、図２の単位シ
フトレジスタ４１の構成と同様であるが、シフトレジス
タ内にＣＬＫの反転信号を生成するインバータ６２が含
まれている。これにより、ＣＬＫＩＮＶの信号配線が不
必要となるので、配線を１本削減できる。
【００２９】図４は、図１の液晶表示装置のシフトレジ
スタ４，５の少なくとも一方に用いられる本発明による
シフトレジスタの実施例３の構成を示す回路図である。
図４のシフトレジスタは、単位シフトレジスタ５１を直
列接続して構成されている。単位シフトレジスタ５１
は、双方向シフトレジスタであり、１ビットの状態記憶
回路である単位シフトレジスタ５１には、クロック信号
線ＣＬＫと、その反転信号線ＣＬＫＩＮＶと、シフト方
向切り替え線ＳＨＬと、その反転信号ＳＨＲとが、接続
されている。ＣＬＫとＣＬＫＩＮＶとは、奇数段と偶数
段で交互になるように接続されている。なお、ここでは
電源線ＶＤＤ，ＶＳＳの図示を省略してある。単位シフ
トレジスタ５１は、２入力ＮＯＲゲート５４と、３入力
ＮＯＲゲート５２，５３，５５とにより構成されてい
る。
スタ４，５の少なくとも一方に用いられる本発明による
シフトレジスタの実施例３の構成を示す回路図である。
図４のシフトレジスタは、単位シフトレジスタ５１を直
列接続して構成されている。単位シフトレジスタ５１
は、双方向シフトレジスタであり、１ビットの状態記憶
回路である単位シフトレジスタ５１には、クロック信号
線ＣＬＫと、その反転信号線ＣＬＫＩＮＶと、シフト方
向切り替え線ＳＨＬと、その反転信号ＳＨＲとが、接続
されている。ＣＬＫとＣＬＫＩＮＶとは、奇数段と偶数
段で交互になるように接続されている。なお、ここでは
電源線ＶＤＤ，ＶＳＳの図示を省略してある。単位シフ
トレジスタ５１は、２入力ＮＯＲゲート５４と、３入力
ＮＯＲゲート５２，５３，５５とにより構成されてい
る。
【００３０】ＳＨＲがハイレベルで、ＳＨＬがローレベ
ルのときに、ＮＯＲゲート５２がディスイネーブルであ
るので、単位シフトレジスタ５１は、ＣＬＫ，ＣＬＫＩ
ＮＶの信号により、自段の出力の信号と図４の図面左側
に隣接する段の出力の信号とを切り替えるラインセレク
タになって、図２に示した実施例１のシフトレジスタと
同じ構成になり、結果として、図４の図面右方向にシフ
トするシフトレジスタになる。
ルのときに、ＮＯＲゲート５２がディスイネーブルであ
るので、単位シフトレジスタ５１は、ＣＬＫ，ＣＬＫＩ
ＮＶの信号により、自段の出力の信号と図４の図面左側
に隣接する段の出力の信号とを切り替えるラインセレク
タになって、図２に示した実施例１のシフトレジスタと
同じ構成になり、結果として、図４の図面右方向にシフ
トするシフトレジスタになる。
【００３１】ＳＨＲがローレベルで、ＳＨＬがハイレベ
ルのときに、ＮＯＲゲート５４がディスイネーブルであ
るので、単位シフトレジスタ５１は、ＣＬＫ，ＣＬＫＩ
ＮＶの信号により、自段の出力の信号と図４の図面右側
に隣接する段の出力の信号とを切り替えるラインセレク
タになって、図２に示した実施例１のシフトレジスタと
左右反対の構成になり、結果として、図４の図面左方向
にシフトするシフトレジスタになる。
ルのときに、ＮＯＲゲート５４がディスイネーブルであ
るので、単位シフトレジスタ５１は、ＣＬＫ，ＣＬＫＩ
ＮＶの信号により、自段の出力の信号と図４の図面右側
に隣接する段の出力の信号とを切り替えるラインセレク
タになって、図２に示した実施例１のシフトレジスタと
左右反対の構成になり、結果として、図４の図面左方向
にシフトするシフトレジスタになる。
【００３２】図５は、図４の実施例３に用いる２入力Ｎ
ＯＲゲートと３入力ＮＯＲゲートとの一例を示す回路図
である。図５(ａ)は、２入力ＮＯＲゲートの構成の一例
を示し、図５(ｂ)は、３入力ＮＯＲゲートの構成を示し
ている。ＮＯＲゲートの出力Ｙから負側の電源ＶＳＳへ
の電流経路は、並列接続したｎチャネルＴＦＴのいずれ
か１つを通る経路である。電流経路にあるｎチャネルＴ
ＦＴのドレイン−ソース間においては、従来のシフトレ
ジスタに含まれるｎチャネルＴＦＴの直列構造のような
分圧が発生しないために、ドレイン−ソース間電圧を最
大限にすることができる。
ＯＲゲートと３入力ＮＯＲゲートとの一例を示す回路図
である。図５(ａ)は、２入力ＮＯＲゲートの構成の一例
を示し、図５(ｂ)は、３入力ＮＯＲゲートの構成を示し
ている。ＮＯＲゲートの出力Ｙから負側の電源ＶＳＳへ
の電流経路は、並列接続したｎチャネルＴＦＴのいずれ
か１つを通る経路である。電流経路にあるｎチャネルＴ
ＦＴのドレイン−ソース間においては、従来のシフトレ
ジスタに含まれるｎチャネルＴＦＴの直列構造のような
分圧が発生しないために、ドレイン−ソース間電圧を最
大限にすることができる。
【００３３】インバータが本発明による液晶表示装置の
シフトレジスタ回路に含まれる場合であっても、インバ
ータの構成を示す上記の図７(ｂ)のように、出力Ｙから
負側電源ＶＳＳまでの電流経路にｎチャネルＴＦＴが単
独に１つしかないため、インバータ内のｎチャネルＴＦ
Ｔでのドレイン−ソース間電圧を最大限にすることがで
きる。
シフトレジスタ回路に含まれる場合であっても、インバ
ータの構成を示す上記の図７(ｂ)のように、出力Ｙから
負側電源ＶＳＳまでの電流経路にｎチャネルＴＦＴが単
独に１つしかないため、インバータ内のｎチャネルＴＦ
Ｔでのドレイン−ソース間電圧を最大限にすることがで
きる。
【００３４】本発明の液晶表示装置に含まれる図２，図
３，図４のシフトレジスタは、ｎチャネルＴＦＴにクラ
ウディングがある場合でも、その影響を受けず、従来の
シフトレジスタと比べて、高速に動作する。したがっ
て、本発明の液晶表示装置においては、シフトレジスタ
を含む周辺回路の動作が高速となるので、特に、映像信
号の映像信号電極へのラッチが高速となり、高精細化が
容易になる。
３，図４のシフトレジスタは、ｎチャネルＴＦＴにクラ
ウディングがある場合でも、その影響を受けず、従来の
シフトレジスタと比べて、高速に動作する。したがっ
て、本発明の液晶表示装置においては、シフトレジスタ
を含む周辺回路の動作が高速となるので、特に、映像信
号の映像信号電極へのラッチが高速となり、高精細化が
容易になる。
【００３５】また、ｎチャネルＴＦＴのソース−ドレイ
ン間電圧による分圧がないために、電源電圧を従来より
多少低電圧にしても、支障無く動作できる。シフトレジ
スタの電源電圧を下げることにより、液晶表示装置に供
給する電源電圧を低くでき、液晶表示装置の低消費電力
化が可能になる。
ン間電圧による分圧がないために、電源電圧を従来より
多少低電圧にしても、支障無く動作できる。シフトレジ
スタの電源電圧を下げることにより、液晶表示装置に供
給する電源電圧を低くでき、液晶表示装置の低消費電力
化が可能になる。
【００３６】
【発明の効果】本発明によれば、ｎチャネルＴＦＴにク
ラウディングがある場合でも、十分に高速動作できるシ
フトレジスタが得られ、周辺回路の動作が高速になり、
高精細化が容易な液晶表示装置が提供される。また、比
較的低い電源電圧で動作するシフトレジスタを備えてい
るので、低消費電力化が容易な液晶表示装置が得られ
る。
ラウディングがある場合でも、十分に高速動作できるシ
フトレジスタが得られ、周辺回路の動作が高速になり、
高精細化が容易な液晶表示装置が提供される。また、比
較的低い電源電圧で動作するシフトレジスタを備えてい
るので、低消費電力化が容易な液晶表示装置が得られ
る。
【図１】本発明を適用すべき周辺回路を内蔵している液
晶表示装置の全体構成の一例を示すブロック図である。
晶表示装置の全体構成の一例を示すブロック図である。
【図２】図１の液晶表示装置のシフトレジスタの少なく
とも一方に用いられる本発明によるシフトレジスタの実
施例１の構成を示す回路図である。
とも一方に用いられる本発明によるシフトレジスタの実
施例１の構成を示す回路図である。
【図３】図１の液晶表示装置のシフトレジスタの少なく
とも一方に用いられる本発明によるシフトレジスタの実
施例２の構成を示す回路図である。
とも一方に用いられる本発明によるシフトレジスタの実
施例２の構成を示す回路図である。
【図４】図１の液晶表示装置のシフトレジスタの少なく
とも一方に用いられる本発明によるシフトレジスタの実
施例３の構成を示す回路図である。
とも一方に用いられる本発明によるシフトレジスタの実
施例３の構成を示す回路図である。
【図５】図４の実施例に用いる２入力ＮＯＲゲートと３
入力ＮＯＲゲートとの一例を示す回路図である。
入力ＮＯＲゲートとの一例を示す回路図である。
【図６】従来の液晶表示装置の周辺回路に内蔵されてい
るシフトレジスタの一例を示す回路図である。
るシフトレジスタの一例を示す回路図である。
【図７】クロックドインバータ，インバータ，アナログ
スイッチの構成の一例を示す回路図である。
スイッチの構成の一例を示す回路図である。
【図８】ｎチャネルＴＦＴの理想的Ｖｄｓ−Ｉｄ特性
と、クラウディングを伴うｎチャネルＴＦＴのＶｄｓ−
Ｉｄ特性とを示す図である。
と、クラウディングを伴うｎチャネルＴＦＴのＶｄｓ−
Ｉｄ特性とを示す図である。
【図９】図６の従来のシフトレジスタの１段分の回路を
より詳細に示す回路図である。
より詳細に示す回路図である。
１ 絶縁基板 ２ 映像信号電極駆動回路 ３ 走査電極駆動回路 ４ シフトレジスタ ５ シフトレジスタ ７ サンプル・ホールド回路 ８ バッファ ９ 走査電極 １０ 映像信号電極 １１ 画素ＴＦＴ １２ 画素電極 １４ 表示領域 １５ 周辺回路 ３１ ゲート電極 ３２ ゲート電極 ３３ 電流経路 ３４ 電流経路 ３５ ｎチャネルＴＦＴ ３６ ｎチャネルＴＦＴ ３７ ｎチャネルＴＦＴ ３８ ｎチャネルＴＦＴ ４１ 単位シフトレジスタ ４２ ２入力ＮＯＲゲート ４３ ２入力ＮＯＲゲート ４４ ２入力ＮＯＲゲート ４５ 回路部分 ５１ シフトレジスタ ５２ ３入力ＮＯＲゲート ５３ ３入力ＮＯＲゲート ５４ ２入力ＮＯＲゲート ５５ ３入力ＮＯＲゲート ６１ 単位シフトレジスタ ６２ インバータ ＶＤＤ 正側の電源線 ＶＳＳ 負側の電源線 ＣＬＫ クロック信号線 ＣＬＫＩＮＶ クロック信号線の反転信号線 ＳＨＬ 図面左側にシフト動作するときハイレベルにす
るシフト方向切替線 ＳＨＲ 図面右側にシフト動作するときハイレベルにす
るシフト方向切替線 ＳＴＡＲＴ シフトレジスタのシリアルデータ入力端子 Ｑｉ ｉ段目の単位シフトレジスタの出力端子
るシフト方向切替線 ＳＨＲ 図面右側にシフト動作するときハイレベルにす
るシフト方向切替線 ＳＴＡＲＴ シフトレジスタのシリアルデータ入力端子 Ｑｉ ｉ段目の単位シフトレジスタの出力端子
Claims (3)
- 【請求項１】 少なくとも一方が透明な一対の基板の間
に液晶層を挟持し、前記一対の基板の一方に表示領域と
前記表示領域を駆動する周辺回路とを有し、前記表示領
域には複数の薄膜トランジスタをマトリクス状に配置
し、前記周辺回路には複数の薄膜トランジスタからなり
クロック信号とその反転信号とを供給されるシフトレジ
スタを含む液晶表示装置において、 前記シフトレジスタが、ｎチャネル薄膜トランジスタを
並列接続して形成された複数個のＮＯＲゲートからなる
ことを特徴とする液晶表示装置。 - 【請求項２】 少なくとも一方が透明な一対の基板の間
に液晶層を挟持し、前記一対の基板の一方に表示領域と
前記表示領域を駆動する周辺回路とを有し、前記表示領
域には複数の薄膜トランジスタをマトリクス状に配置
し、前記周辺回路には複数の薄膜トランジスタからなり
クロック信号を供給されるシフトレジスタを含む液晶表
示装置において、 前記シフトレジスタが、ｎチャネル薄膜トランジスタを
並列接続して形成された複数個のＮＯＲゲートと、 一対のｎチャネル薄膜トランジスタおよびｐチャネル薄
膜トランジスタにより形成され上記クロック信号を反転
させ前記ＮＯＲゲートの一部に供給するインバータ素子
とからなることを特徴とする液晶表示装置。 - 【請求項３】 請求項１または請求項２に記載の液晶表
示装置において、 前記シフトレジスタが、シフト方向切り替え信号を取り
込む３入力ＮＯＲゲートを含む双方向シフトレジスタで
あることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9327606A JPH11160671A (ja) | 1997-11-28 | 1997-11-28 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9327606A JPH11160671A (ja) | 1997-11-28 | 1997-11-28 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11160671A true JPH11160671A (ja) | 1999-06-18 |
Family
ID=18200942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9327606A Pending JPH11160671A (ja) | 1997-11-28 | 1997-11-28 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11160671A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002090708A (ja) * | 2000-05-31 | 2002-03-27 | Toshiba Corp | 回路基板および平面表示装置 |
| CN104795038A (zh) * | 2015-04-29 | 2015-07-22 | 南京中电熊猫液晶显示科技有限公司 | 一种液晶面板的驱动电路 |
| WO2017219585A1 (en) * | 2016-06-24 | 2017-12-28 | Boe Technology Group Co., Ltd. | Shift register unit, gate drive circuit having the same, and driving method thereof |
-
1997
- 1997-11-28 JP JP9327606A patent/JPH11160671A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002090708A (ja) * | 2000-05-31 | 2002-03-27 | Toshiba Corp | 回路基板および平面表示装置 |
| CN104795038A (zh) * | 2015-04-29 | 2015-07-22 | 南京中电熊猫液晶显示科技有限公司 | 一种液晶面板的驱动电路 |
| WO2017219585A1 (en) * | 2016-06-24 | 2017-12-28 | Boe Technology Group Co., Ltd. | Shift register unit, gate drive circuit having the same, and driving method thereof |
| US10204696B2 (en) | 2016-06-24 | 2019-02-12 | Boe Technology Group Co., Ltd. | Shift register unit, gate drive circuit having the same, and driving method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7688302B2 (en) | Shift register and display device using same | |
| KR100753365B1 (ko) | 쉬프트 레지스터 및 이를 갖는 액정표시장치 | |
| US20200082895A1 (en) | Pulse output circuit, shift register and display device | |
| JP4359038B2 (ja) | レベル・シフタを内蔵したシフト・レジスタ | |
| US6670944B1 (en) | Shift register circuit, driving circuit for an electrooptical device, electrooptical device, and electronic apparatus | |
| US6335721B1 (en) | LCD source driver | |
| JP6248268B2 (ja) | 画像表示装置 | |
| TWI415052B (zh) | 開關裝置與應用該開關裝置之移位暫存器電路 | |
| JP2019071156A (ja) | 半導体装置 | |
| US20040189681A1 (en) | Display device and method of driving same | |
| JP2008217902A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| JP5254525B2 (ja) | ディスプレイデバイス駆動回路 | |
| JP2000098335A (ja) | 液晶表示装置およびその駆動方法 | |
| KR101127842B1 (ko) | 쉬프트 레지스터와 이를 이용한 액정표시장치 | |
| JP2006202355A (ja) | パルス信号生成方法、シフト回路、および表示装置 | |
| KR101028947B1 (ko) | 쉬프트 레지스터 회로 | |
| US6788281B2 (en) | Circuit panel and flat-panel display device | |
| KR101385465B1 (ko) | 쉬프트 레지스터 및 이를 포함하는 액정 표시 장치, 이의구동 방법 | |
| JPH11160671A (ja) | 液晶表示装置 | |
| JPH11134893A (ja) | シフトレジスタおよびこれを用いたマトリクス型液晶表示装置の駆動回路 | |
| JP5246726B2 (ja) | シフトレジスタ回路および表示装置 | |
| JPH07140439A (ja) | 表示装置 | |
| JP2001188520A (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
| US20080165172A1 (en) | Systems for displaying images by utilizing horizontal shift register circuit for generating overlapped output signals | |
| JP2002090708A (ja) | 回路基板および平面表示装置 |