JP2006202355A - パルス信号生成方法、シフト回路、および表示装置 - Google Patents

Abstract

【課題】液晶表示装置の垂直駆動回路において、転送駆動用に外部から入力されるパルス信号数を削減する。
【解決手段】転送処理部６０には縦続接続された２つのラッチ回路６２，６４を設ける。ラッチ回路６２，６４は、アクティブ期間とインアクティブ期間が交互に繰り返されるパルス信号であるイネーブル信号ＥＮとその逆位相のイネーブル信号ｘＥＮのみをシフトスタートパルスＩＮの転送駆動に用いる。ラッチ回路６２のシフト入力には、上段のラッチ回路６４の出力パルスＯＵＴ２を供給する。ゲートパルス信号生成部７０には、ラッチ回路６２，６４からの出力パルスOUT1，OUT2が入力されるＡＮＤゲート７２を設ける。ＡＮＤゲート７２は、出力パルスOUT1，OUT2の論理積を取ることで、各段のゲートパルスGATEが互いにオーバーラップしないように、イネーブルパルスＥＮのアクティブ期間の一部をゲートパルスGATEのアクティブ期間の信号として用いる。
【選択図】図３

Description

本発明は、パルス信号を生成する方法、並びにこの方法を利用したシフト回路および表示装置に関する。より詳細には、液晶ディスプレイ（ＬＣＤ；Liquid Crystal Display）によって代表されるアクティブマトリクス方式などの表示装置（電気光学装置）と、マトリクス状の画素アレイを駆動する駆動方法および駆動回路に関し、特に、その駆動回路に用いて好適なパルス信号生成方法およびシフト回路に関する。

液晶表示装置などの表示デバイスを駆動する場合には、デバイスの応答速度に応じた表示駆動回路が用いられる。

たとえば一般に、アクティブマトリクス方式によって駆動される表示装置においては、複数の走査線（ゲート線とも呼ばれる）および複数の信号線（データ線とも呼ばれる）がそれぞれ縦横に配列されるとともに、これら各交差に対応して画素電極が、薄膜ダイオード（ＴＦＤ；Thin Film Diode ）や、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）などのスイッチング素子を介して形成される。

このうち、各走査線には、走査信号が、走査線駆動部によって順次供給される。一方、各信号線は、信号線駆動部により駆動される。すなわち、信号線駆動部は、画像信号線に供給される画像信号を、データ線ごとにサンプリングするサンプリングスイッチに対し、上記走査信号の順次供給動作と同期して、サンプリング制御信号を供給するように構成されている。

このようなアクティブマトリクス方式の表示装置においては、通常、各駆動部は垂直駆動部と水平駆動部とに分かれている。一般的には、走査線駆動部が垂直駆動部、信号線駆動部が水平駆動部とされる。ここで、垂直駆動部は、走査線を介して各画素を順次選択する。水平駆動部は、選択された画素に対し信号線を介して画像信号を書き込む。

一方、ＬＣＤの高精細化が進むに連れて、画素のサイズの縮小化も進んでいる。画素の縮小化に伴い、垂直駆動部も縮小化する必要がある。一般に、垂直駆動部はシフトレジスタの多段接続からなり、各段が各走査線に対応している。シフトレジスタの各段から順次出力されるシフトパルスで、対応する各走査線に接続された画素行を線順次で選択するようになっている。

たとえば、液晶表示駆動回路では、時事刻々と送られてくる画像信号をそのまま各画素に与えるのではなく、１水平走査期間内に各画素に対応してサンプリングした画像信号電圧をその水平走査期間中保持し、次の水平走査期間の先頭あるいはその途中の適当な時期に各画素に一斉に出力する。そして、各画素に対する画像信号電圧の出力を開始したら、液晶の応答時間を充分に上回る時間だけその出力電圧(画像信号電圧)を保持しておく。

このためには、パルス信号を順次転送するシフト回路や、パルス信号を一定期間保持するラッチ回路や、必要に応じてパルス信号を遅延させる遅延回路などが使用される（たとえば特許文献１を参照）。

特開２００１−１００１８１号公報

そして、垂直駆動部にて走査線を駆動する駆動信号（ゲートパルス）を生成するに際しては、安定した画像出力が得られるように、オーバーラップのないゲートパルスを生成するべく、クロック信号とイネーブル信号を用いる構成例が考えられる。

ここで、クロック信号とイネーブル信号を用いて垂直走査用の駆動信号（走査線信号）を生成するに際して、オーバーラップのないゲートパルスを得る場合、一例として、転送回路のＤ−ＦＦ型シフトレジスタとゲートパルスＧＡＴＥ生成の３入力ＡＮＤで構成する。この場合、転送回路の駆動には垂直駆動クロック信号が、ゲートパルスＧＡＴＥの生成にはイネーブル信号がそれぞれ用いられる。

図５は、このような垂直駆動部の一構成例を示す図である。垂直駆動部９０は、転送処理部９２とゲートパルス信号生成部９６とを備えている。

転送処理部９２は、シフト回路であって、各段の走査線に対して、１つのＤ型フリップフロップ（Ｄ−ＦＦ）９４を有するＤ−ＦＦ型シフトレジスタの構成となっている。また、ゲートパルスＧＡＴＥを生成するゲートパルス信号生成部９６は、各段の走査線に対して、ゲートバッファとしての３入力のＡＮＤゲート９８が設けられた構造となっている。

転送処理部９２には、外部入力パルスとして、シフトスタートパルスＩＮの他に、逆位相スタンバイ信号ｘＳＴＢ、それぞれ独立した垂直駆動クロックパルスＣＫおよびその逆位相の垂直駆動クロックパルスｘＣＫが供給される。また、ゲートパルス信号生成部９６には、外部入力パルスとして、シフトスタートパルスＩＮとイネーブルパルスＥＮが供給される。

転送処理部９２のＤ型フリップフロップ９４のnext端子（非反転出力Ｑまたは反転出力ｘＱ）から出力される出力パルスＯＵＴは転送信号として使用されるもので、ゲートパルスＧＡＴＥを生成する３入力のＡＮＤゲート９８の第１の入力と下段の走査線用のＤ型フリップフロップ９４のin端子に供給されシフト入力ＩＮに用いられるようになっている。

走査線信号としてのゲートパルスＧＡＴＥは、シフト入力ＩＮ（シフトレジスタのシフトスタートパルスＩＮや上段のＤ型フリップフロップ９４から出力されるアクティブＨの出力パルスＯＵＴ）と、同段のＤ型フリップフロップ９４から出力されるアクティブＨの出力パルスＯＵＴと、アクティブＨのイネーブルパルスＥＮの論理積から生成されるようになっている。

一方、スタンバイ時には、ロー（ＬＯＷ）アクティブのスタンバイ信号ｘＳＴＢにより、転送処理部９２の出力パルスＯＵＴをロー（ＬＯＷ）レベル側に固定できるように制御する。

ここで、転送処理部９２用の基本シフトレジスタとして機能するＤ型フリップフロップ９４としては、上下反転時の入力パルスの関係から、実際には、ｖｓｒ１，ｖｓｒ２の２種類が用意され、走査線に対して交互に配される。

たとえば第１の基本シフトレジスタｖｓｒ１では、上段の走査線用の第２の基本シフトレジスタｖｓｒ２から垂直駆動クロックパルスｘＣＫの立下りエッジに同期して出力されるアクティブＨの出力パルスＯＵＴをシフト入力ＩＮとして受け取り、垂直駆動クロックパルスｘＣＫの立上りエッジに同期してアクティブＬの出力パルスＯＵＴを下段の走査線用の第２の基本シフトレジスタｖｓｒ２のシフト入力ＩＮとして渡す。

一方、第２の基本シフトレジスタｖｓｒ２では、上段の走査線用の第１の基本シフトレジスタｖｓｒ１から垂直駆動クロックパルスｘＣＫの立上りエッジに同期して出力されるアクティブＬの出力パルスＯＵＴをシフト入力ＩＮとして受け取り、垂直駆動クロックパルスｘＣＫの立下りエッジに同期してアクティブＨの出力パルスＯＵＴを下段の走査線用の第１の基本シフトレジスタｖｓｒ１のシフト入力ＩＮとして渡す。

第１および第２の基本シフトレジスタｖｓｒ１，ｖｓｒ２とＡＮＤゲート９８との間の出力パルスＯＵＴの受け渡しは、何れもアクティブＨの出力パルスＯＵＴとする。

図６は、図５に示した転送処理部９２およびゲートパルス信号生成部９６の動作を説明するタイミングチャートである。ここでは、Ｄ型フリップフロップ９４が第１の基本シフトレジスタｖｓｒ１である場合についての動作タイミングを示している。

シフト入力ＩＮは、垂直駆動クロックパルスＣＫの立下りエッジ（t60_1）に同期して１サイクル分（t60_1〜t60_2）がアクティブＨとなるパルス信号である。

イネーブルパルスＥＮは、シフトスタートパルスＩＮを垂直駆動クロックパルスＣＫに従って順次転送する際に、各段の走査線用のゲートパルスＧＡＴＥが互いにオーバーラップしないようにするためのもので、垂直駆動クロックパルスＣＫに同期し、かつ垂直駆動クロックパルスＣＫと同様に繰返し出力されるパルス信号である。

ここでは、垂直駆動クロックパルスＣＫの立下りエッジ（t60）の近傍（たとえばt74_0〜t62_1やt74_1〜t62_2）および立上りエッジ（t70）の近傍（たとえばt64_1〜t72_2）ではインアクティブ（ローレベル）となり、それ以外の垂直駆動クロックパルスＣＫのＬ（ロー）レベルの期間（たとえばt62_1〜t64_1）およびＨ（ハイ）レベルの期間（たとえばt72_1〜t74_1）のそれぞれについてはアクティブ（ハイレベル）となるようにしている。

第１の基本シフトレジスタｖｓｒ１として構成されたＤ型フリップフロップ９４は、シフトスタートパルスＩＮもしくは上段の走査線用のＤ型フリップフロップ９４から出力されたアクティブＨ（t60_1〜t60_2）の出力パルスＯＵＴ（転送信号）をシフト入力ＩＮとして受け取り、垂直駆動クロックパルスｘＣＫの立上りエッジに同期して出力する（ここではアクティブＨ；t70_1〜t70_2で示す）。

３入力のＡＮＤゲート９８は、アクティブＨのシフト入力ＩＮと、イネーブルパルスＥＮと、同段の走査線用のＤ型フリップフロップ９４から出力されるアクティブＨの出力パルスＯＵＴすなわち転送信号ＯＵＴとの論理積を取ることで、期間t72_1〜t74_1がアクティブＨとなるゲートパルスＧＡＴＥを生成する。

しかしながら図５に示したような垂直駆動部９０の構成の場合、パルス信号線の本数の増加による外形寸法の拡大などＬＣＤパネル上でも大きな占有面積を占めるようになり、狭額縁化への制限事項となる。垂直駆動部を液晶表示パネル内に組み込む駆動回路一体型の液晶表示装置では、駆動回路の面積が広がり、液晶表示パネルが大型化するという問題点が生じてしまう。すなわち、本来表示画面を構成すべき画素アレイ部の占有面積が圧迫を受けるとともに、ＬＣＤパネルの表面積の増大化を招くこととなる。

加えて、外形寸法を維持するために配線幅を細くすることによる配線抵抗の増加、あるいは配線間距離を狭くすることによる配線間容量の増加も生じてしまう。配線の抵抗や容量の増大は、液晶表示装置の駆動ＩＣに多大な負荷を与え、駆動能力低下などに大きく寄与してしまう。

一方、一般に、液晶表示装置は、十分なコントラストを得るためには、４〜５ボルトのダイナミックレンジを要する。このためには、垂直駆動クロック信号およびイネーブル信号にそれぞれレベルシフタ回路が必要であり、消費電流の増加にも影響を与えてしまう。

このように、従来の液晶表示装置の垂直駆動回路はレベルシフタ回路、シフト回路、ゲートバッファなどから成り、回路のレイアウト面積の削減には限界があり、パネルの狭額縁化の妨げになっていた。特に、転送パルスのオーバーラップ分を取り除くために、垂直駆動クロックパルスとイネーブルパルスの双方が必要であり、回路構成に多くの信号線や素子を必要とする。

本発明は、上記事情に鑑みてなされたものであり、駆動回路の回路規模を小さくし、配線の抵抗やさらには消費電流を減少できる仕組みを提供することを目的とする。現行回路に比べて回路に使用するトランジスタ数を削減可能な基本シフトレジスタを提案することで、狭額縁化を図ることのできる仕組みを提供することを目的とする。

本発明に係るパルス信号生成方法は、入力パルス信号に対応する駆動信号を生成する方法であって、繰返し性を呈するパルス信号であるイネーブルパルスに同期して入力パルス信号を順次後段に転送する際に、各段の駆動信号が互いにオーバーラップしないように、イネーブルパルスのアクティブ期間の一部を駆動信号のアクティブ期間の信号として用いることとした。

要するに、アクティブ期間とインアクティブ期間が交互に繰り返されるパルス信号であるイネーブル信号のみを入力パルス信号の転送駆動に用いるということである。これにより、従来構成で必要とされた垂直駆動クロック信号を必要としない転送回路（シフトレジスタ）を実現する。

また、本発明に係るシフト回路は、上記本発明に係るパルス信号生成方法を利用したシフト回路であって、繰返し性を呈するパルス信号であるイネーブルパルスを取り込み、このイネーブルパルスに同期して入力パルス信号を順次後段に転送する際に、各段の駆動信号が互いにオーバーラップしないように、イネーブルパルスのアクティブ期間の一部を駆動信号のアクティブ期間の信号として用いることとした。

また、本発明に係る表示装置は、上記本発明に係るパルス信号生成方法を利用した表示装置であって、入力パルス信号に対応する駆動信号を画素に出力するシフト回路を備えるものとし、イネーブルパルスに同期して入力パルス信号を順次後段に転送する際に、各段の駆動信号が互いにオーバーラップしないように、イネーブルパルスのアクティブ期間の一部を駆動信号のアクティブ期間の信号として用いるようにした。

また従属項に記載された発明は、本発明に係るシフト回路、さらには表示装置やパルス信号生成方法のさらなる有利な具体例を規定する。

たとえば、各段には、縦続接続された２個のラッチ回路でなる転送処理部を設ける。そして、２個のラッチ回路を、互いに位相が異なる前記イネーブルパルスで駆動し、縦続接続された２個のラッチ回路の内の前側のラッチ回路のシフト入力には、上段の後側のラッチ回路の入力パルス信号に対応する出力信号を供給する。つまり、縦続接続された２個のラッチ回路は、入力パルス信号をイネーブルパルスのみに基づいて転送駆動する構成とする。

また、各段には、縦続接続された２個のラッチ回路のそれぞれからの入力パルス信号に対応する出力信号が供給されるゲート回路を設ける。ゲート回路は、たとえばＡＮＤゲートで構成する。そして、ゲート回路は、入力パルス信号に対応するそれぞれの出力信号の各アクティブ期間に基づいて、各段が互いにオーバーラップしない駆動信号を生成する。縦続接続された２個のラッチ回路は、入力パルス信号をイネーブルパルスのみに基づいて転送駆動する構成であるので、結果的には、入力パルス信号に対応する駆動信号をイネーブルパルスのみに基づいて生成することができる。

また、転送処理部は、停止制御信号の入力に基づいて、転送処理部からの入力パルス信号に対応する出力信号が所定期間インアクティブとなるように制御可能に構成するのがよい。電源投入時などに、不安定な映像信号が画素に書き込まれることを防止するためである。

なお、表示装置が備えるシフト回路は、上述した本発明に係るシフト回路の多様な変形構成を同様に適用することができる。

本発明によれば、繰返し性を呈するパルス信号であるイネーブルパルスに同期して入力パルス信号を順次後段に転送する際に、各段の駆動信号が互いにオーバーラップしないように、イネーブルパルスのアクティブ期間の一部を駆動信号のアクティブ期間の信号として用いることとした。

同一種のパルス信号（イネーブルパルス）のみを入力パルス信号の転送駆動に用いることができ、従来構成で必要とされた垂直駆動クロック信号を必要としない転送回路を実現できる。

垂直駆動クロックパルスの削除により、それに関連する配線が不要となるため、配線の抵抗や容量の低減や狭額縁化への可能性を高めることができる。また、配線の抵抗や容量の低減は、液晶表示装置の駆動ＩＣの負荷を軽減し、駆動能力の向上に大きく寄与することができる。

また、入力パルス信号の本数を減らせるため、消費電流や端子数の削減に対しては効果的である。すなわち、垂直駆動クロックパルスの削除は、この垂直駆動クロックパルス用のレベルシフタ部の除去に繋がり、消費電流の低減に大きな効果をもたらす。加えて、垂直駆動クロックパルスの削除は、端子部における入力端子数の削減にも寄与する。

また、イネーブル信号のみを入力パルス信号の転送駆動に用いた転送処理部からの入力パルス信号に対応する出力信号を受けて、各段が互いにオーバーラップしない駆動信号を生成すれば、結果的には、入力パルス信号に対応する駆動信号を同一種のパルス信号（イネーブルパルス）のみに基づいて生成することができる。

以下、図面を参照して本発明の実施形態について詳細に説明する。

＜液晶表示装置の全体構成＞
図１は、本発明に係るシフトレジスタ回路の一実施形態を駆動回路に適用した、たとえば電気光学素子として液晶セルを用いてなる液晶表示装置の一実施形態の全体構成の概略を示す図である。

図１に示すように、液晶表示装置１は、基板２の上に、画素アレイ部３、垂直駆動部５、水平駆動部６、レベルシフタ部（Ｌ／Ｓ）７、外部接続用の端子部（パッド部）８などが集積形成されている。すなわち、垂直駆動部５、水平駆動部６、およびレベルシフタ部７などの周辺駆動回路が、画素アレイ部３と同一の基板２上に形成された構成となっている。

画素アレイ部３は、左右両側から垂直駆動部５で駆動されるようになっている。端子部８には、液晶表示装置１の外部に配された駆動ＩＣから、種々のパルス信号が供給されるようになっている。

一例としては、従来構成であれば、シフトスタートパルスＩＮの他に、クロックパルスＣＫおよびクロックパルスｘＣＫ（ＣＫを論理反転したもの）、スタンバイ信号ＳＴＢ（あるいはＳＴＢを論理反転したｘＳＴＢ）、イネーブルパルスＥＮなど必要なパルス信号が供給される。

一方、詳細は後述するが、本実施形態においては、クロックパルスＣＫおよびクロックパルスｘＣＫ（ＣＫを論理反転したもの）を使用せずに、シフトスタートパルスＩＮの他に、スタンバイ信号ＳＴＢ（あるいはＳＴＢを論理反転したｘＳＴＢ）、イネーブルパルスＥＮおよびイネーブルパルスｘＥＮ（ＥＮを論理反転したもの）が供給される。

端子部８の各端子は、配線９を介して、垂直駆動部５や水平駆動部６に接続されるようになっている。たとえば、端子部８に供給された各パルスは、レベルシフタ部７で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部５や水平駆動部６に供給される。なお、図示した例では、垂直駆動部５のみがレベルシフタ部７を介するようにしている。垂直駆動部５は線順次で画素アレイ部３を走査するとともに、これに同期して水平駆動部６が画像信号を画素アレイ部３に書き込む。

画素アレイ部３は、図示を割愛するが、１対の基板２と両者の間に保持された液晶とを備えたパネル構造を有する。たとえば、画素トランジスタなどを含む画素が、透明絶縁基板、たとえば第１のガラス基板（駆動側基板）上に行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。第１のガラス基板は、第２のガラス基板（対向側基板）と所定の間隙を持って対向配置されるとともに、図示しないシール剤を介して貼り合わされている。そして、そのシール剤の位置よりも内側の領域に液晶材料が封入されることになる。

画素アレイ部３には、走査線（ゲート線）１２と信号線（データ線）１４が形成されている。両者の交差部には画素電極とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。画素電極と薄膜トランジスタの組み合わせで画素Ｐを構成する。

詳細は後述する図２で示すが、薄膜トランジスタのゲート電極は対応する走査線１２に接続され、ドレイン領域は対応する画素電極に接続され、ソース領域は対応する信号線１４に接続される。走査線１２は垂直駆動部５に接続される一方、信号線１４は水平駆動部６に接続される。

垂直駆動部５は、走査線１２を介して各画素Ｐを順次選択する。水平駆動部６は、選択された画素Ｐに対し信号線１４を介して画像信号を書き込む。

たとえば、垂直駆動部５は、論理ゲートの組合せ（ラッチも含む）によって構成され、画素アレイ部３の各画素Ｐを行単位で選択する。なお、図１では、画素アレイ部３の一方側にのみ垂直駆動部５を配置する構成を示しているが、画素アレイ部３を挟んで左右両側に垂直駆動部５を配置する構成を採ることも可能である。

なお、詳細は後述するが、本実施形態の垂直駆動部５は、駆動信号の転送方法およびゲートパルスＧＡＴＥの生成方法に特徴を持つ。具体的には、フリップフロップを走査線１２分の段数だけ多段接続するいわゆるシフトレジスタ構成とは異なり、２段接続のラッチ回路を走査線１２分の段数分だけ配している。

水平駆動部６は、シフトレジスタやプリチャージ回路およびサンプリングスイッチ（水平スイッチ）などによって構成され、垂直駆動部５によって選択された行の各画素Ｐに対して画素単位で映像信号を書き込む。

なお、ここでは、選択行の各画素Ｐに対して映像信号を画素単位で書き込む点順次駆動を例に挙げたが、選択行の各画素Ｐに対して映像信号を行単位で書き込む線順次駆動を採ることも可能である。

＜画素の回路構成＞
図２は、画素アレイ部３を構成する各画素Ｐ（画素回路）の回路構成の一例を示す回路図である。図２から明らかなように、画素Ｐは、たとえば薄膜トランジスタ（ＴＦＴ）などで構成された画素トランジスタ３２と、この画素トランジスタ３２のドレイン電極３２Ｄに画素電極３４ａが接続された液晶セル３４と、画素トランジスタ３２のドレイン電極３２Ｄに一方の電極３６ａが接続された保持容量３６とを有する構成となっている。ここで、液晶セル３４は、画素電極３４ａとこれに対向して形成される対向電極３４ｂとの間で発生する液晶容量を意味する。

画素トランジスタ３２は、ゲート電極３２Ｇが走査線１２に接続され、ソース電極３２Ｓが信号線１４に接続されている。また、たとえば、液晶セル３４の対向電極３４ｂおよび保持容量３６の他方の電極３６ｂが、コモン線１６に対して各画素Ｐ共通に接続されている。そして、液晶セル３４の対向電極３４ｂには、コモン線１６を介してコモン電圧（対向電極電圧）が各画素Ｐ共通に与えられる。

＜垂直駆動部の詳細構成＞
図３は、垂直駆動部５の詳細な構成例を示す回路図である。本実施形態の垂直駆動部５は、水平ブランキング期間を示すイネーブル駆動方式により、オーバーラップのないゲートパルスを得る点に特徴を有する。

先ず、全ての回路素子は、ＣＭＯＳ技術を採用して構成されている。また、素子数を減らし、回路面積や消費電力あるいは負荷抵抗や負荷容量の削減を目的としており、イネーブルパルスそのものをシフトクロックとして用いることができるように、入力されるイネーブルパルスは予め電源電圧までレベルシフトしておく。

また、イネーブルパルスのインアクティブ期間を利用して転送パルスのオーバーラップ分を取り除くようにし、かつイネーブルパルスのアクティブ期間の一部を次段の転送信号や走査線駆動用のパルス信号（ゲートパルス）のアクティブ期間の信号として用いるように回路制御を行なうことで、従来、転送パルスのオーバーラップ分を取り除くために垂直駆動クロックパルスとイネーブルパルスの双方を必要としていた構成を垂直駆動クロックパルスを削減するようにしている。以下具体的に説明する。

図３に示すように、垂直駆動部５は、転送処理部６０とゲートパルス信号生成部７０とを備えている。

転送処理部６０は、シフト回路であって、各段の走査線１２に対して、２つのラッチ回路６２，６４が縦続接続された構成となっている。また、ゲートパルスＧＡＴＥを生成するゲートパルス信号生成部７０は、各段の走査線１２に対して、ゲートバッファとしての２入力のＡＮＤゲート７２が設けられた構造となっている。

転送処理部６０には、外部入力パルスとして、シフトスタートパルスＩＮの他に、スタンバイ信号ＳＴＢ、それぞれ独立したイネーブルパルスＥＮおよびその逆位相のイネーブルパルスｘＥＮが供給される。

イネーブルパルスＥＮの逆位相のイネーブルパルスｘＥＮを垂直駆動部５の領域とは別の箇所で生成して、イネーブルパルスＥＮ，ｘＥＮを独立に垂直駆動部５に供給することで、垂直駆動部５のレイアウトの縮小化が達成でき、ＬＣＤパネルの狭額縁化に関しては有利になる。なお、イネーブルパルスＥＮの逆位相のイネーブルパルスｘＥＮを垂直駆動部５内の回路で生成するようにしてもよい。

転送処理部６０は、前側のラッチ回路６２が逆位相イネーブルパルスｘＥＮで、後側のラッチ回路６４がイネーブルパルスＥＮで、それぞれ駆動されるようになっている。前側のラッチ回路６２の出力パルスＯＵＴ１は、ゲートパルスＧＡＴＥを生成する２入力のＡＮＤゲート７２の一方の入力と後側のラッチ回路６４のシフト入力ＩＮに用いられるようになっている。

転送信号としての後側のラッチ回路６４の出力パルスＯＵＴ２は、ＡＮＤゲート７２の他方の入力と下段の走査線用の前側のラッチ回路６２のシフトパルス入力に用いられるようになっている。

走査線信号としてのゲートパルスＧＡＴＥは、前側のラッチ回路６２の出力パルスＯＵＴ１と後側のラッチ回路６４の出力パルスＯＵＴ２の論理積から生成されるようになっている。

転送処理部６０は、停止制御信号の入力に基づいて、転送処理部６０からのシフトスタートパルスＩＮに対応する出力パルスＯＵＴ１および出力パルスＯＵＴ２が所定期間インアクティブとなるように制御可能に構成されている。

たとえば、スタンバイ時には、停止制御信号としてハイ（ＨＩＧＨ）アクティブのスタンバイ信号ＳＴＢの入力を受け、転送処理部６０の出力パルスＯＵＴ２をインアクティブ（ローレベル）側に固定できるように制御する。たとえば、電源投入時、垂直駆動部５からのゲートパルスＧＡＴＥを停止して不安定な映像信号が液晶画素に書き込まれることを防止する。もちろん、映像信号が安定化するまでの時間に合わせて停止期間を可変設定可能な構成にするとよい。

ここで、転送処理部６０用の基本シフトレジスタとして機能するラッチ回路６２，６４は、図５に示したＤ型フリップフロップ９４のように上下反転時の入力パルスの関係に対応してｖｓｒ１，ｖｓｒ２の２種類を用意し走査線に対して交互に配するといったことは必要なく、同段の走査線用の前側／後側並びに上段／下段の各走査線について、全て同一の回路構成のものを使用することができる。この点では、転送処理部６０をなすラッチ回路６２，６４を小面積で実現する上で都合がよい。

また、ラッチ回路６２，６４の内、前側のラッチ回路６２は、イネーブルパルスＥＮの立上りエッジに同期したシフトスタートパルスＩＮもしくは上段の走査線用のラッチ回路６４からイネーブルパルスＥＮの立上りエッジに同期して出力されるアクティブＨの出力パルスＯＵＴ２をシフト入力ＩＮとして受け取り、逆位相イネーブルパルスｘＥＮの立上りエッジ（すなわちイネーブルパルスＥＮの立下りエッジ）に同期してアクティブＨの出力パルスＯＵＴ１を出力する。

一方、後側のラッチ回路６４は、逆位相イネーブルパルスｘＥＮの立上りエッジ（すなわちイネーブルパルスＥＮの立下りエッジ）に同期して出力されるアクティブＨの出力パルスＯＵＴ１を受け取り、イネーブルパルスＥＮの立上りエッジに同期してアクティブＨの出力パルスＯＵＴ２を下段の走査線用のラッチ回路６２のシフト入力ＩＮとして渡す。

＜垂直駆動手法＞
図４は、図３に示した転送処理部６０およびゲートパルス信号生成部７０の動作を説明するタイミングチャートである。

イネーブルパルスＥＮは、シフトスタートパルスＩＮをイネーブルパルスＥＮ，ｘＥＮに従って順次転送する際に、各段の走査線用のゲートパルスＧＡＴＥが互いにオーバーラップしないようにするためのもので、繰返し性を呈するパルス信号である。

シフト入力ＩＮすなわち、シフトスタートパルスＩＮや上段の走査線用のラッチ回路６４の出力パルスＯＵＴ２は、イネーブルパルスＥＮの立上りエッジ（t10）に同期して１サイクル分（たとえばt10_1〜t10_2）がアクティブＨとなるパルス信号である。

前側のラッチ回路６２は、イネーブルパルスＥＮの立上りエッジに同期した１サイクル分（t10_1〜t10_2）のシフト入力ＩＮを受け取り、イネーブルパルスＥＮの立下りエッジに同期してアクティブＨ（t12_1〜t12_2）の出力パルスＯＵＴ１を出力する。

次に、後側のラッチ回路６４は、イネーブルパルスＥＮの立下りエッジに同期してラッチ回路６２から出力されるアクティブＨ（t12_1〜t12_2）の出力パルスＯＵＴ１を受け取り、イネーブルパルスＥＮの立上りエッジに同期してアクティブＨ（t10_1〜t10_2）の出力パルスＯＵＴ２を出力する。

２入力のＡＮＤゲート７２は、同段の走査線用の前側のラッチ回路６２からのアクティブＨの出力パルスＯＵＴ１と、同段の走査線用の後側のラッチ回路６４からのアクティブＨの出力パルスＯＵＴ２すなわち転送信号ＯＵＴとの論理積を取ることで、期間t10_2〜t12_2がアクティブ（ハイレベル）となるゲートパルスＧＡＴＥを生成する。すなわち、ゲートパルスＧＡＴＥは、イネーブルパルスＥＮおよび逆位相イネーブルパルスｘＥＮで転送された出力パルスＯＵＴ１と出力パルスＯＵＴ２から論理合成される。

このように、本実施形態の垂直駆動部５の構成によれば、シフト入力ＩＮの転送およびゲートパルスＧＡＴＥの生成がイネーブルパルスＥＮ，ｘＥＮのみで可能となり、垂直駆動クロックパルスＣＫ，ｘＣＫを削除することができる。これにより、転送回路の駆動と水平ブランキング期間を含むゲートパルスＧＡＴＥの生成が、同一種のパルス信号のみで実現できる。

すなわち、オーバーラップのないゲートパルスを得るための液晶表示装置の垂直駆動回路において、転送駆動用に外部から入力されるパルス信号数を削減することができる。１系統のみのパルス信号（すなわちイネーブルパルスＥＮ，ｘＥＮ）で転送動作と水平ブランキング期間のオーバーラップをなくす波形制御動作を実現することができる。垂直駆動クロック信号を必要としない、水平ブランキング期間を示すイネーブルパルスＥＮ，ｘＥＮで駆動される転送回路（シフトレジスタ）が実現できる。

垂直駆動クロックパルスＣＫ，ｘＣＫの削除により、それに関連する配線が不要となるため、さらなる狭額縁化への可能性を高めることができる。たとえば、転送処理部６０をなすラッチ回路６２，６４を小面積で実現できれば、狭額縁化も可能である。

また、配線の抵抗や容量の低減は、液晶表示装置の駆動ＩＣの負荷軽減し、駆動能力の向上に大きく寄与することができる。

また、入力パルス信号の本数を減らせるため、消費電流や端子数の削減に対しては効果的である。すなわち、垂直駆動クロックパルスＣＫ，ｘＣＫの削除は、この垂直駆動クロックパルスＣＫ，ｘＣＫ用のレベルシフタ部７の除去に繋がり、消費電流の低減に大きな効果をもたらす。加えて、垂直駆動クロックパルスＣＫ，ｘＣＫの削除は、端子部８における入力端子数の削減にも寄与する。

以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

たとえば、上記実施形態では、ラッチ回路６２，６４でなるシフトレジスタの１段分が走査線（ゲート線）１本分に対応するように構成していたが、複数本の走査線に対して１段のシフトレジスタを設けたデコード型の構成とすることもできる。このデコード型の構成とするには、１段のシフトレジスタから出力された転送信号（シフトパルス）により、外部から供給される専用のイネーブルパルスを抜き取って、複数本（典型例は２本）の走査線分のドライブパルスを作成すればよい。いわゆるクロックドライブ方式でシフトパルスからドライブパルスを作るため、論理素子を含んだゲート回路を用いる必要がある。

ただしデコード型の構成では、単純な垂直駆動回路と異なり、ゲート回路の部分が複雑となり、走査線１本当りの論理素子の数が多くなる可能性があり、本来表示画面を構成すべき画素アレイ部の占有面積が圧迫を受けるとともに、ＬＣＤパネルの表面積の増大化を招き得る点に注意を要する。

また、上記実施形態で説明した垂直駆動部５の構造は、液晶表示装置への適用に限らず、有機ＥＬ（Electro luminescence；エレクトロルミネセンス／ＯＬＥＤ；Organic Light Emitting Diode）など、その他の表示デバイスにも使用することができる。これら表示デバイスは、たとえばＰＤＡ（Personal Digital Assistant；携帯情報端末）や携帯電話、あるいはノート型のパーソナルコンピュータなどに装備される。

本発明に係るシフトレジスタ回路の一実施形態を駆動回路に適用した液晶表示装置の一実施形態の全体構成の概略を示す図である。 画素アレイ部を構成する各画素の回路構成の一例を示す回路図である。 垂直駆動部の詳細な構成例を示す回路図である。 図３に示した転送処理部およびゲートパルス信号生成部の動作を説明するタイミングチャートである。 垂直駆動クロック信号とイネーブル信号とを用いた垂直駆動部の一構成例を示す図である。 図５に示した転送処理部およびゲートパルス信号生成部の動作を説明するタイミングチャートである。

符号の説明

１…液晶表示装置、２…基板、３…画素アレイ部、５…垂直駆動部、６…水平駆動部、７…レベルシフタ部、８…端子部、Ｐ…画素、１２…走査線、１４…信号線、１６…コモン線、３２…画素トランジスタ、３２Ｄ…ドレイン電極、３２Ｇ…ゲート電極、３２Ｓ…ソース電極、３４…液晶セル、３４ａ…画素電極、３４ｂ…対向電極、３６…保持容量、６０…転送処理部、６２，６４…ラッチ回路、７０…ゲートパルス信号生成部、７２…ＡＮＤゲート

Claims (7)

1. 入力パルス信号に対応する駆動信号を出力するシフト回路であって、
   繰返し性を呈するパルス信号であるイネーブルパルスを取り込み、
   前記イネーブルパルスに同期して前記入力パルス信号を順次後段に転送する際に、各段の前記駆動信号が互いにオーバーラップしないように、前記イネーブルパルスのアクティブ期間の一部を駆動信号のアクティブ期間の信号として用いる
   ことを特徴とするシフト回路。
2. 各段には、縦続接続された２個のラッチ回路でなる転送処理部を備え、
   前記２個のラッチ回路を、互いに位相が異なる前記イネーブルパルスで駆動し、
   前記縦続接続された２個のラッチ回路の内の前側のラッチ回路のシフト入力には、上段の後側の前記ラッチ回路の前記入力パルス信号に対応する出力信号が供給される
   ことを特徴とする請求項１に記載のシフト回路。
3. 各段には、前記縦続接続された２個のラッチ回路のそれぞれからの前記入力パルス信号に対応する出力信号が供給されるゲート回路を備え、
   当該ゲート回路は、前記入力パルス信号に対応するそれぞれの出力信号の各アクティブ期間に基づいて、各段が互いにオーバーラップしない前記駆動信号を生成する
   ことを特徴とする請求項２に記載のシフト回路。
4. 前記ゲート回路は、ＡＮＤゲートで構成される
   ことを特徴とする請求項３に記載のシフト回路。
5. 前記転送処理部は、停止制御信号の入力に基づいて、当該転送処理部からの前記入力パルス信号に対応する出力信号が所定期間インアクティブとなるように制御可能に構成されている
   ことを特徴とする請求項２に記載のシフト回路。
6. 列状に配列された画素を有する表示部と、前記画素のそれぞれに接続された駆動回路とを有し、前記駆動回路に走査開始信号を印加して前記画素を順次駆動制御する表示装置であって、
   入力パルス信号に対応する駆動信号を前記画素に出力するシフト回路を備え、
   前記シフト回路は、
   繰返し性を呈するパルス信号であるイネーブルパルスを取り込み、
   前記イネーブルパルスに同期して前記入力パルス信号を順次後段に転送する際に、各段の前記駆動信号が互いにオーバーラップしないように、前記イネーブルパルスのアクティブ期間の一部を駆動信号のアクティブ期間の信号として用いる
   ことを特徴とする表示装置。
7. 入力パルス信号に対応する駆動信号を生成するパルス信号生成方法であって、
   繰返し性を呈するパルス信号であるイネーブルパルスに同期して前記入力パルス信号を順次後段に転送する際に、各段の前記駆動信号が互いにオーバーラップしないように、前記イネーブルパルスのアクティブ期間の一部を駆動信号のアクティブ期間の信号として用いる
   ことを特徴とするパルス信号生成方法。
   

Images