JP2008170686A - 液晶表示装置、液晶表示装置の駆動方法および電子機器 - Google Patents
液晶表示装置、液晶表示装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2008170686A JP2008170686A JP2007003405A JP2007003405A JP2008170686A JP 2008170686 A JP2008170686 A JP 2008170686A JP 2007003405 A JP2007003405 A JP 2007003405A JP 2007003405 A JP2007003405 A JP 2007003405A JP 2008170686 A JP2008170686 A JP 2008170686A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- liquid crystal
- signal
- precharge
- display area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】表示領域における液晶内に存在する不純物イオンを非表示領域へ移動させ、当該不純物イオンに起因する画質不良を解消するに当たって、非表示領域の表示ムラに起因する画質不良を無くす。
【解決手段】水平ドライバ33から信号線22−1〜22−nに対して映像信号の書き込みが行われない期間、例えば垂直ブランキング期間に、制御回路40による制御の下に、非表示領域B,C内の各画素の画素電極にプリチャージ信号Psigを供給し、非表示領域B,C内の各画素をAC駆動する。
【選択図】図2
【解決手段】水平ドライバ33から信号線22−1〜22−nに対して映像信号の書き込みが行われない期間、例えば垂直ブランキング期間に、制御回路40による制御の下に、非表示領域B,C内の各画素の画素電極にプリチャージ信号Psigを供給し、非表示領域B,C内の各画素をAC駆動する。
【選択図】図2
Description
本発明は、液晶表示装置、液晶表示装置の駆動方法および電子機器に関する。
液晶表示装置は、2枚の基板が対向して配置され、これら2枚の基板間に液晶材料が封入されて液晶層を形成したパネル構造となっている。この液晶表示装置の製造工程において、液晶層への不純物イオンの混入は避けられない。液晶層に不純物イオンが混入していると、駆動電圧を印加したときに、不純物イオンが液晶層内で移動する。すると、液晶層内における不純物イオンの分布が不均一になるために、表示ムラなどの画質不良が発生する。
このため、従来は、映像を表示しない非表示領域の画素に電圧を印加し、映像を表示する表示領域における液晶内に存在する不純物イオンを表示領域外へ移動させることで、表示領域における不純物イオンに起因する画質不良を無くすようにしていた(例えば、特許文献1参照)。
特許文献1記載の従来技術では、非表示領域の画素に電圧を印加する際に、液晶表示装置内で電源レベルまたはグランドレベルに非表示領域の画素を接続することになる。この場合、非表示領域の液晶に直流電圧を印加し続ける直流駆動となるために、液晶の比抵抗(物質固有の抵抗値)等の液晶特性が劣化し、非表示領域において当該劣化に起因する表示ムラが発生する。そして、この非表示領域の表示ムラが表示領域にも広がって、当該表示ムラに起因する画質不良を発生させる可能性がある。
そこで、本発明は、表示領域における液晶内に存在する不純物イオンを非表示領域へ移動させ、当該不純物イオンに起因する画質不良を解消するに当たって、非表示領域の表示ムラに起因する画質不良を無くした液晶表示装置、液晶表示装置の駆動方法および当該液晶表示装置を用いた電子機器を提供することを目的とする。
上記目的を達成するために、本発明では、液晶セルを含む画素が基板上に行列状に2次元配置されてなり、映像を表示する表示領域と映像を表示しない非表示領域とを有する画素アレイ部と、前記画素アレイ部の各画素を行単位で選択走査する第1の駆動手段と、前記第1の駆動手段によって選択された行の各画素に対して、列ごとに配線された信号線を通して映像信号を書き込む第2の駆動手段と、前記第2の駆動手段による映像信号の書き込みに先立って前記信号線にプリチャージ信号を書き込むプリチャージ手段とを備えた液晶表示装置において、前記第2の駆動手段による映像信号の書き込みが行われない期間において前記非表示領域の各画素に前記プリチャージ信号を供給する構成を採っている。この液晶表示装置は、表示装置を備えたあらゆる電子機器において、当該表示装置として用いられる。
上記構成の液晶表示装置および当該液晶表示装置を用いた電子機器において、画素に書き込まれる映像信号は、交流化されたアナログ信号である。これに伴い、信号線に書き込まれるプリチャージ信号も交流化されたアナログ信号である。すなわち、水平ブランキング期間や垂直ブランキング期間等、映像信号の書き込みが行われない期間では、非表示領域の各画素の画素電極には交流のプリチャージ信号が供給される。これにより、非表示領域においても、表示領域と同様に、交流駆動が行われるために、直流電圧を印加し続ける直流駆動の場合のような液晶特性の劣化が発生せず、よって当該劣化に起因する表示ムラも発生しない。
一方、非表示領域の各画素の画素電極にプリチャージ信号が印加されることで、非表示領域における画素電極と対向電極との間の液晶層において、プリチャージ信号の信号レベルに応じた力が基板に平行な方向に発生し、この力が吸引力となって表示領域の液晶層に存在する不純物イオンを吸引する。この吸引により、表示領域の液晶層に存在する不純物イオンが非表示領域に移動する。その結果、表示領域における不純物イオンに起因する表示ムラを回避できる。
本発明によれば、表示領域における液晶内に存在する不純物イオンを非表示領域へ移動させ、当該不純物イオンに起因する画質不良を解消するに当たって、非表示領域の各画素の画素電極を交流駆動することにより、直流駆動の場合のような非表示領域での表示ムラが発生することがないために、非表示領域の表示ムラに起因する画質不良を無くすことができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は、本発明が適用される液晶表示装置、例えばアクティブマトリクス型液晶表示装置の構成の一例を示すシステム構成図である。ここで、液晶表示装置は、少なくとも一方が透明な2枚の基板(図示せず)が対向して配置され、これら2枚の基板間に液晶材料が封入されて液晶層を形成したパネル構造となっている。
図1において、画素10は、アクティブ素子である例えばTFT(Thin Film Transistor;薄膜トランジスタ)からなる画素トランジスタ11と、この画素トランジスタ11のドレイン電極に画素電極が接続された液晶セル12と、この液晶セル12の画素電極に一方の電極が接続された保持容量13とを有し、一方の基板上に行列状(マトリクス状)に多数配置されて画素アレイ部20を形成している。ここで、液晶セル12は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。
画素アレイ部20には、m行n列の画素配列に対して画素行ごとに走査線21−1〜21−mが配線され、画素列ごとに信号線22−1〜22−nが配線されている。そして、行列状に配置された画素10の各々において、画素トランジスタ11のゲート電極が走査線21−1〜21−mに接続され、ソース電極が信号線22−1〜22−nに接続されている。
液晶セル12の対向電極は、他方の基板(対向基板)に全画素に対して共通に、ITO(Indium Tin Oxide)等によって形成されたいわゆるベタ配線のVCOM電極23となっている。このVCOM電極23には、基板外部からVCOM端子に入力されるVCOM電位が、一方の基板上に配線されたVCOM線24および2枚の基板間に介在する導通物(コンタクト部)25を介して供給される。
なお、ここでは、基板外部からのVCOM電位の入力形態を1入力形態とした場合を例に挙げているが、1入力形態に限られるものではなく、2入力以上の入力形態とすることも可能である。
一方の基板上にはさらに、CS線26が例えば画素行ごとに配線されている。このCS線26は、VCOM線24に接続されており、VCOM線24を通して供給されるVCOM電位を保持容量13の他方の電極にCS電位として供給する。
画素アレイ部20の各画素10を駆動する駆動回路として、レベルシフト回路31、垂直(V)ドライバ32、水平(H)ドライバ33、水平スイッチ回路34、プリチャージ制御回路35およびプリチャージ回路36が、画素アレイ部20と同じ基板(パネル)37上に設けられている。
レベルシフト回路31は、基板37の外部から入力される信号を、画素20の駆動に必要なレベルの信号にレベルシフト(レベル変換)する。基板37の外部からレベルシフト回路31に入力される信号としては、プリチャージ制御信号PCG、垂直クロック信号VCK、垂直スタート信号VST、水平クロック信号HCK、水平スタート信号HST等が挙げられる。
垂直ドライバ32は第1の駆動手段であり、例えばシフトレジスタによって構成され、レベルシフト回路31から垂直スタート信号VSTが与えられると、同じくレベルシフト回路31から与えられる垂直クロック信号VCKに同期して順次次段の転送段にパルスを転送し、各転送段から画素アレイ部20の各画素10を行単位で選択走査するための走査パルスを出力する。この走査パルスは、走査線21−1〜21−mを介して各画素10に行単位で順に与えられることで、各画素10の画素トランジスタ12を行単位でオン/オフ駆動する。
水平ドライバ33は、例えばシフトレジスタによって構成され、レベルシフト回路31から水平スタート信号HSTが与えられると、同じくレベルシフト回路31から与えられる水平クロック信号HCKに同期して順次次段の転送段にパルスを転送し、各転送段から水平スイッチ回路34の各水平スイッチを駆動する水平スイッチパルスを所定のタイミングで出力する。
本液晶表示装置は、駆動方法として、例えば相展開駆動の方式を採っている。ここで、相展開駆動とは、水平方向の画素数nに応じてn本の信号線を画素アレイ部に配線したうえで、ビデオ線をn本よりも少ない本数N(N≪n)だけ液晶パネル上に配線し、外部から映像信号をN相に展開して入力する一方、N本のビデオ線と画素アレイ部のn本の信号線との間にスイッチ回路をN個単位で配置し、これらN個単位のスイッチ回路を同じスイッチ制御信号を用いて同時に駆動することで、選択行の各画素に対してN個の画素を単位として、N相展開された映像信号を同時に書き込む駆動法である。
相展開駆動を実現するために、基板(パネル)37上には、画素アレイ部20の水平方向の画素数nに応じて配線されたn本の信号線22−1〜22−nに対してn本よりも少ない本数、例えば3本のビデオ線38−1,38−2,38−3が配線されている。そして、これら3本のビデオ線38−1,38−2,38−3に対して、基板37の外部から3相に展開された映像信号SIG1,SG2,SIG3が入力される。
水平スイッチ回路34は、3本のビデオ線38−1,38−2,38−3の各々とn本の信号線22−1〜22−nとの間に配置された水平スイッチHSW1〜HSWnによって構成され、例えば隣り合う3個のスイッチHSW1〜HSW3,…,HSWn−2〜HSWnを単位としている。水平スイッチHSW1〜HSWnとしては、例えばCMOSスイッチが用いられる。
この水平スイッチ回路34は、3個のスイッチ(HSW1〜HSW3,…,HSWn−2〜HSWn)を単位として、水平ドライバ33から順に出力される水平スイッチパルスによってオン/オフ駆動されることで、垂直ドライバ32による選択行の各画素10に対して3個の画素を単位として、3相に相展開された映像信号SIG1,SG2,SIG3を同時に書き込む。水平ドライバ33と水平スイッチ回路34とは、第2の駆動手段を構成している。
ここで、液晶表示装置では、液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗(物質固有の抵抗値)等の液晶特性が劣化するのを防ぐために、垂直ブランキング期間においてVCOM電位を中心に1H(Hは水平期間)または1F(Fはフィールド期間)の周期で映像信号の極性反転を行う交流駆動法が採られる。すなわち、映像信号SIG1,SG2,SIG3は、交流化されたアナログ信号である。
また、本実施形態に係る液晶表示装置においては、コモン電位VCOMの極性を1Hまたは1Fの周期で垂直ブランキング期間において反転させるVCOM反転駆動を併用している。すなわち、コモン電位VCOMの極性を1Hの周期で反転させる駆動がVCOM−1H反転駆動となり、コモン電位VCOMの極性を1Fの周期で反転させる駆動がVCOM−1F反転駆動となる。
基板(一方の基板)37上にはさらに、プリチャージ線39が配線されている。このプリチャージ線39は、基板外部からプリチャージ端子Psigに入力されるプリチャージ信号Psigを、画素アレイ部20を挟んで水平ドライバ33と反対側に配置されたプリチャージ回路36に供給する。
なお、プリチャージ信号Psigの入力形態については、1入力の入力形態に限られるものではなく、2入力以上の入力形態であってもよい。このように、プリチャージ信号Psigの入力数を増やすことで、一般的に、プリチャージ信号Psigに対するプリチャージ線39のインピーダンスの影響を低減できるために、プリチャージ能力を高めることができる。
プリチャージ制御回路35は、レベルシフト回路31から与えられるプリチャージ制御信号PCGに基づいて、プリチャージ回路36を制御する制御信号を所定のタイミングで出力する。
プリチャージ回路36は、画素アレイ部20の画素配列の列数nに対応したn個のプリチャージスイッチPSW1〜PSWnが、信号線22−1〜22−nの各々とプリチャージ線44との間に接続されることによって構成されている。プリチャージスイッチPSW1〜PSWnとしては、例えばCMOSスイッチが用いられる。
このプリチャージ回路36は、水平スイッチ回路34による信号線22−1〜22−nへの映像信号の書き込みに先立って、一般的に水平ブランキング期間前に、プリチャージ制御回路35から出力される互いに逆相の制御信号に応答してプリチャージスイッチPSW1〜PSWnがオンすることにより、プリチャージ線39を通して供給されるプリチャージ信号Psigを信号線22−1〜22−nに書き込む(プリチャージ)。このプリチャージ信号Psigも、映像信号SIG1,SG2,SIG3と同じく交流化されたアナログ信号である。
このように、映像信号SIG1,SG2,SIG3の書き込みに先立って信号線22−1〜22−nにあらかじめプリチャージ信号Psigを書き込む、一般的には、ノーマリホワイト型ではグレーレベルまたは黒レベルをプリチャージ信号Psigとして書き込むことにより、引き続き行われる映像信号SIG1,SG2,SIG3の書き込み時にプリチャージ信号Psigとの差分を書き込むだけで済み、書き込み時の充放電電流を抑えることができるために、当該充放電電流に起因して発生する縦スジなどのノイズを低減できることになる。
ところで、一般的に、液晶表示装置は、図2に示すように、画素10が行列状に配置されてなる画素アレイ部20が、映像を表示する表示領域20Aと、当該表示領域20Aの周囲に設けられた映像を表示しない非表示領域20B,20Cとから構成されている。ここでは、一例として、非表示領域20B,20Cが表示領域20Aの左右両側に設けられた場合を示している。
表示領域20Aの各画素10は、図1に基づいて説明した画素構成となっている。すなわち、対向電極(液晶セル12の対向電極)が全画素共通にVCOM電極23として形成され、画素電極(液晶セル12の画素電極)が画素トランジスタ11を介して画素列ごとに信号線22−1〜22−nに接続された構成となっている。
これに対して、非表示領域20B,20Cの各画素は、映像を表示する必要がないことから、アクティブ素子である画素トランジスタを有しておらず、したがってVドライバ32による垂直走査が行われない。また、非表示領域20B,20C内において対向電極が全画素共通に接続され、画素電極も同様に全画素共通に接続されている。そして、対向電極にはVCOM電極23と同じVCOM電位が印加される。
上述したように、表示領域20Aの周囲に非表示領域20B,20Cを有する構成の液晶表示装置において、本実施形態では、水平ドライバ33から信号線22−1〜22−nに対して映像信号の書き込みが行われない期間に、例えば、垂直ブランキング期間や水平ブランキング期間に、非表示領域B,C内の各画素の画素電極にプリチャージ信号Psigを供給することを特徴としている。
先述したように、プリチャージ信号Psigが映像信号SIG1,SG2,SIG3と同じく交流化されたアナログ信号であるために、プリチャージ信号Psigを印加することによる非表示領域20B,20C内の各画素の駆動も、表示領域20A内の各画素10と同じAC駆動となる。
このように、水平ドライバ33から信号線22−1〜22−nに対して映像信号の書き込みが行われない期間内において、非表示領域B,C内の各画素の画素電極にプリチャージ信号Psigを供給し、非表示領域B,C内の各画素をAC駆動することにより、非表示領域B,Cにおいても、表示領域Aと同様に、DC駆動の場合のような液晶特性の劣化が発生しないために、液晶特性の劣化に起因する表示ムラも発生しない。
したがって、従来技術の場合のように、非表示領域B,Cの表示ムラが表示領域Aにも広がって、当該表示ムラに起因する画質不良を発生させることもない。また、非表示領域B,C内の各画素の画素電極へのプリチャージ信号Psigの供給が、映像信号の書き込みが行われない期間であるために、表示領域Aの画像表示に対するプリチャージ信号Psigの影響がないために、画品位を落とすこともない。
一方、非表示領域B,Cの各画素の画素電極にプリチャージ信号Psigが印加されることで、非表示領域B,Cにおける画素電極と対向電極との間の液晶層において、プリチャージ信号Psigの信号レベルに応じた力が基板に平行な方向に発生し、この力が吸引力となって表示領域Aの液晶層に存在する不純物イオンを吸引する。この吸引により、表示領域Aの液晶層に存在する不純物イオンが非表示領域B,Cに移動するために、表示領域Aにおける不純物イオンに起因する表示ムラを回避できる。
非表示領域20B,20Cの各画素のプリチャージ信号PsigによるAC駆動は、図2に示す制御回路40による制御の下に実行される。以下に、制御回路40の実施例1,2について、映像信号の極性を例えば1F周期で反転する1F反転駆動の場合を例に挙げて具体的に説明する。
(実施例1)
図3は、実施例1に係る制御回路40Aの構成を示すブロック図である。図3に示すように、実施例1に係る制御回路40Aは、スイッチパルス生成回路401、バッファ402およびスイッチ回路403を有する構成となっている。
図3は、実施例1に係る制御回路40Aの構成を示すブロック図である。図3に示すように、実施例1に係る制御回路40Aは、スイッチパルス生成回路401、バッファ402およびスイッチ回路403を有する構成となっている。
図1および図2の垂直ドライバ32がシフトレジスタ321によって構成される場合において、シフトレジスタ321のシフト動作の基準となる垂直クロック信号VCKと、シフトレジスタ321の最終シフト段(最終転送段)の出力信号Voutとがスイッチパルス生成回路401に入力される。
ここでは、垂直クロック信号VCKをスイッチパルス生成回路401に入力するとしたが、垂直クロック信号VCKに代えて当該垂直クロック信号VCKに同期した別の黒信号を用いることも可能である。最終シフト段の出力信号Voutは、画素アレイ部20の最終行mの走査線21−mを駆動する走査パルスであり、また最終行mの走査が終了したことを示す信号でもある。
スイッチパルス生成回路401は、例えばカウンタ回路およびラッチ回路によって構成され、最終シフト段の出力信号Voutをトリガーとして、垂直クロック信号VCKをカウントすることにより、垂直ブランキング期間内において一定期間の幅を持つパルス信号を生成する。このパルス信号は、バッファ402を介してスイッチパルスとしてスイッチ回路403に供給される。
スイッチ回路403は、Nchトランジスタのみ、PchトランジスタのみまたはCMOSトランスファスイッチ等によって構成され、スイッチパルス生成回路401からバッファ402を介して供給されるスイッチパルスに応答してオン状態になることで、プリチャージ信号Psigを非表示領域20B,20Cの各画素の画素電極に供給する。
ここで、プリチャージ信号Psigは、先述したように、プリチャージ回路36による駆動の下に、一般的に水平ブランキング期間に信号線22−1〜22−nに任意に電位をプリチャージするための信号であり、また映像信号SIG1,SG2,SIG3と同じく交流化されたアナログ信号である。
次に、上記構成の実施例1に係る制御回路40Aの回路動作について、図4のタイミングチャートを用いて説明する。図4において、(A)はnフィールド目、(B)はn+1フィールド目のタイミング波形をそれぞれ示している。
表示領域20Aの各画素に映像信号SIG1,SG2,SIG3を書き込む映像期間が終了すると、シフトレジスタ321の最終シフト段から出力信号Voutが出力され、垂直ブランキング期間に入る。この出力信号Voutをトリガーとしてスイッチパルス生成回路401がカウント動作を開始し、出力信号Voutの立ち上がりタイミングから、垂直クロック信号VCKの周期と当該垂直クロック信号VCKのカウント数で決まる一定期間の幅のスイッチパルスを生成する。
スイッチパルスがアクティブ(高レベル)になる期間は、垂直ブランキング期間内の上記一定期間である。このスイッチパルスのアクティブ期間に、スイッチ回路403がオン状態となってプリチャージ信号Psigを非表示領域20B,20Cの各画素の画素電極に供給する。
プリチャージ信号Psigは、垂直ブランキング期間内において1Fごとに異なる電圧となる、具体的には、図4(A)のnフィールド目の垂直ブランキング期間においてプリチャージ信号Psigが第1の電位Aをとり、図4(B)のn+1フィールド目の垂直ブランキング期間においてプリチャージ信号Psigが第2の電位Bをとることにより、非表示領域20B,20Cの各画素をAC駆動する。
ここで、スイッチパルスのアクティブ期間、即ちスイッチパルスのパルス幅は、スイッチ回路403の能力、非表示領域20B,20Cの各画素の容量およびプリチャージ信号Psigの駆動能力で決定される。このスイッチパルスのパルス幅については、スイッチパルス生成回路401を構成する、例えばカウンタ回路およびラッチ回路の構成を変更することで任意に設定することが可能である。
スイッチパルスのアクティブ期間としては、非表示領域20B,20Cの各画素の画素電極に対してプリチャージ信号Psigを十分に書き込めるだけの期間を確保する必要がある。また、映像信号の書き込みが開始されるまでにスイッチパルスが非アクティブになる必要がある。
上述したように、非表示領域B,Cの各画素の画素電極に供給する信号として、プリチャージ駆動方式を採る液晶表示装置で使用しているプリチャージ信号Psigを用いるとともに、垂直ドライバ32を構成するシフトレジスタ321の垂直クロック信号VCKおよび最終シフト段の出力信号Voutを用いて、即ち垂直ドライバ32の動作に同期してスイッチ回路403を駆動するスイッチパルスを基板37の内部で生成することで、基板37の外部から信号を取り込むための端子を追加する必要がなく、またシステムとしても新たに信号を追加する必要もないために、システムのコストアップを抑えつつ非表示領域B,C内の各画素のAC駆動を実現できる。
(実施例2)
図5は、実施例2に係る制御回路40Bの構成を示すブロック図である。図5に示すように、実施例2に係る制御回路40Bは、非表示領域B,Cの各画素の画素電極に対してプリチャージ信号Psigを選択的に供給するスイッチ回路411を有し、当該スイッチ回路411をオン/オフ制御するスイッチパルスを、基板37の外部から端子412を介して取り込む構成となっている。
図5は、実施例2に係る制御回路40Bの構成を示すブロック図である。図5に示すように、実施例2に係る制御回路40Bは、非表示領域B,Cの各画素の画素電極に対してプリチャージ信号Psigを選択的に供給するスイッチ回路411を有し、当該スイッチ回路411をオン/オフ制御するスイッチパルスを、基板37の外部から端子412を介して取り込む構成となっている。
基板37の外部から入力されるスイッチパルスは、水平ドライバ33から信号線22−1〜22−nに対して映像信号の書き込みが行われない期間、例えば垂直ブランキング期間内においてアクティブとなる信号である。スイッチパルスのアクティブ期間としては、非表示領域20B,20Cの各画素の画素電極に対してプリチャージ信号Psigを十分に書き込めるだけの期間を確保する必要がある。また、映像信号の書き込みが開始されるまでにスイッチパルスが非アクティブになる必要がある。
上述したように、基板37の外部からスイッチパルスを入力し、当該スイッチパルスによってスイッチ回路411を駆動する構成によっても、水平ドライバ33から信号線22−1〜22−nに対して映像信号の書き込みが行われない期間、例えば垂直ブランキング期間に、非表示領域B,C内の各画素の画素電極にプリチャージ信号Psigを供給することができるために、非表示領域B,C内の各画素のAC駆動を実現できる。
ただし、実施例2の場合は、スイッチパルスを基板37の外部から取り込むための端子412を追加する必要があるために、実施例1に比べて端子数が1個増えることになる。一方、スイッチパルスのアクティブ期間(パルス幅)を調整する場合、実施例1では水津値パルス生成回路401の回路パターンを変更する必要があるが、実施例2では外部制御であるためにその必要がないという利点がある。
なお、上記実施例1,2においては、非表示領域B,Cの各画素の画素電極にプリチャージ信号Psigを供給する期間として垂直ブランキング期間を例に挙げて説明したが、垂直ブランキング期間に限られるものではなく、水平ブランキング期間であってもよく、要は、信号線22−1〜22−nに対して映像信号の書き込みが行われない期間であればよい。
水平ブランキング期間とする場合には、実施例1の場合には、図1および図2の水平ドライバ33を構成するシフトレジスタのシフト動作の基準となる水平クロック信号HCKと、当該シフトレジスタの最終シフト段の出力信号Houtとをスイッチパルス生成回路401に入力し、当該スイッチパルス生成回路401において、水平ドライバ33の動作に同期して、水平ブランキング期間内の一定期間にアクティブとなるスイッチパルスを生成するようにすれば良い。
非表示領域B,Cの各画素の画素電極に対して、水平ブランキング期間内にプリチャージ信号Psigを十分に書き込むための期間を確保できるのであれば、当該水平ブランキング期間内において非表示領域B,Cの各画素をAC駆動することで、表示領域Aにおける液晶内に存在する不純物イオンを非表示領域B,Cへ移動させ、当該不純物イオンに起因する画質不良を解消する動作を1Hという短い周期で頻繁に実行できるという利点がある。
一方、垂直ブランキング期間内において非表示領域B,Cの各画素をAC駆動する構成を採る場合には、非表示領域B,Cの各画素の画素電極に対してプリチャージ信号Psigを書き込むための期間を、水平ブランキング期間内において非表示領域B,Cの各画素をAC駆動する構成を採る場合に比べて十分に確保できるために、非表示領域B,Cの各画素のAC駆動が1F周期となるものの、表示領域Aにおける液晶内に存在する不純物イオンを非表示領域B,Cへ確実に移動させることができる。
また、垂直ブランキング期間ではプリチャージ信号Psigは表示領域Aの各画素10に対しては何ら作用を及ぼしていないために、映像期間におけるプリチャージ信号Psigの信号レベル(第1,第2の電位A,B)と垂直ブランキング期間におけるプリチャージ信号Psigの信号レベルとを異ならせ、垂直ブランキング期間における第1,第2の電位A,Bを任意に設定することができる。
一例として、垂直ブランキング期間における第1,第2の電位A,Bを映像期間におけるそれよりも高く設定することにより、表示領域Aにおける液晶内に存在する不純物イオンに対する吸引力をより強くし、液晶内に存在する不純物イオンを非表示領域B,Cへより確実に移動させることができるために、当該不純物イオンに起因する画質不良をより確実に解消できることになる。
[適用例]
以上説明した本発明に係る液晶表示装置は、図6〜図10に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
以上説明した本発明に係る液晶表示装置は、図6〜図10に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
なお、本発明に係る液晶表示装置は、封止された構成のモジュール形状のものをも含むものとする。例えば、画素アレイ部20を囲むように不図示のシーリング部が設けられ、このシーリング部を接着剤として透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
図6は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明に係る表示装置を用いることにより作成される。
図7は、本発明が適用されるデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明に係る表示装置を用いることにより作製される。
図8は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明に係る表示装置を用いることにより作製される。
図9は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明に係る表示装置を用いることにより作製される。
図10は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた除隊での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明に係る表示装置を用いることにより作製される。
10…画素、11…画素トランジスタ、12…液晶セル、13…保持容量、20…画素アレイ部、20A…表示領域、20B,20C…非表示領域、21−1〜21−m…走査線、22−1〜22−n…信号線、23…VCOM電極、24…VCOM線、25…導電物(コンタクト部)、26…CS線、31…レベルシフト回路、32…垂直(V)ドライバ、33…水平(H)ドライバ、34…水平スイッチ回路、35…プリチャージ制御回路、36…プリチャージ回路、37…基板(パネル)、38−1,38−2,38−3…ビデオ線、39…プリチャージ線、40,40A,40B…制御回路
Claims (6)
- 液晶セルを含む画素が基板上に行列状に2次元配置されてなり、映像を表示する表示領域と映像を表示しない非表示領域とを有する画素アレイ部と、
前記画素アレイ部の各画素を行単位で選択走査する第1の駆動手段と、
前記第1の駆動手段によって選択された行の各画素に対して、列ごとに配線された信号線を通して映像信号を書き込む第2の駆動手段と、
前記第2の駆動手段による映像信号の書き込みに先立って前記信号線にプリチャージ信号を書き込むプリチャージ手段と、
前記第2の駆動手段による映像信号の書き込みが行われない期間において前記非表示領域の各画素に前記プリチャージ信号を供給する制御手段と
を備えたことを特徴とする液晶表示装置。 - 前記第2の駆動手段による映像信号の書き込みが行われない期間は、垂直ブランキング期間または水平ブランキング期間である
ことを特徴とする請求項1記載の液晶表示装置。 - 前記制御手段は、
前記非表示領域の各画素に対して前記プリチャージ信号を選択的に供給するスイッチ回路と、
前記第1の駆動手段または前記第2の駆動手段の各動作に同期して、前記垂直ブランキング期間または前記水平ブランキング期間において前記スイッチ回路を動作させるスイッチパルスを生成する生成回路とを有する
ことを特徴とする請求項2記載の液晶表示装置。 - 前記制御手段は、
基板外部から入力される、前記垂直ブランキング期間または前記水平ブランキング期間内でアクティブとなるスイッチパルスによって駆動され、前記非表示領域の各画素に対して前記プリチャージ信号を選択的に供給するスイッチ回路を有する
ことを特徴とする請求項2記載の液晶表示装置。 - 液晶セルを含む画素が基板上に行列状に2次元配置されてなり、映像を表示する表示領域と映像を表示しない非表示領域とを有する画素アレイ部と、
前記画素アレイ部の各画素を行単位で選択走査する第1の駆動手段と、
前記第1の駆動手段によって選択された行の各画素に対して、列ごとに配線された信号線を通して映像信号を書き込む第2の駆動手段と、
前記第2の駆動手段による映像信号の書き込みに先立って前記信号線にプリチャージ信号を書き込むプリチャージ手段とを備えた液晶表示装置の駆動方法であって、
前記第2の駆動手段による映像信号の書き込みが行われない期間において前記非表示領域の各画素に前記プリチャージ信号を供給する
ことを特徴とする液晶表示装置の駆動方法。 - 液晶セルを含む画素が基板上に行列状に2次元配置されてなり、映像を表示する表示領域と映像を表示しない非表示領域とを有する画素アレイ部と、
前記画素アレイ部の各画素を行単位で選択走査する第1の駆動手段と、
前記第1の駆動手段によって選択された行の各画素に対して、列ごとに配線された信号線を通して映像信号を書き込む第2の駆動手段と、
前記第2の駆動手段による映像信号の書き込みに先立って前記信号線にプリチャージ信号を書き込むプリチャージ手段と、
前記第2の駆動手段による映像信号の書き込みが行われない期間において前記非表示領域の各画素に前記プリチャージ信号を供給する制御手段とを備えた液晶表示装置
を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003405A JP2008170686A (ja) | 2007-01-11 | 2007-01-11 | 液晶表示装置、液晶表示装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003405A JP2008170686A (ja) | 2007-01-11 | 2007-01-11 | 液晶表示装置、液晶表示装置の駆動方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008170686A true JP2008170686A (ja) | 2008-07-24 |
Family
ID=39698835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007003405A Pending JP2008170686A (ja) | 2007-01-11 | 2007-01-11 | 液晶表示装置、液晶表示装置の駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008170686A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9142171B2 (en) | 2010-05-25 | 2015-09-22 | Samsung Dsiplay Co., Ltd. | Display device and method of driving thereof |
CN108053800A (zh) * | 2018-01-25 | 2018-05-18 | 北京集创北方科技股份有限公司 | 显示装置及其驱动方法 |
-
2007
- 2007-01-11 JP JP2007003405A patent/JP2008170686A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9142171B2 (en) | 2010-05-25 | 2015-09-22 | Samsung Dsiplay Co., Ltd. | Display device and method of driving thereof |
CN108053800A (zh) * | 2018-01-25 | 2018-05-18 | 北京集创北方科技股份有限公司 | 显示装置及其驱动方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101012604B1 (ko) | 액정 표시 장치 및 액정 표시 장치 구동 방법 | |
JP5306762B2 (ja) | 電気光学装置及び電子機器 | |
KR100519468B1 (ko) | 평면표시장치 | |
US20100149080A1 (en) | Liquid crystal display panel and electronic device | |
CN108133693B (zh) | 显示面板、驱动方法及显示装置 | |
JP2009181100A (ja) | 液晶表示装置 | |
JP5845067B2 (ja) | 表示装置の駆動方法 | |
JP2010170356A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
US8384704B2 (en) | Liquid crystal display device | |
US8144098B2 (en) | Dot-matrix display refresh charging/discharging control method and system | |
JP5172212B2 (ja) | 液晶表示装置 | |
JP2009092787A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4715840B2 (ja) | 駆動装置、電気光学装置及び電子機器 | |
KR101431058B1 (ko) | 표시장치 및 전자기기 | |
JP2009058725A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008170686A (ja) | 液晶表示装置、液晶表示装置の駆動方法および電子機器 | |
JP2007140479A (ja) | 電気光学装置及び電子機器 | |
JP4692871B2 (ja) | 表示駆動装置及び表示装置 | |
JP5495973B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 | |
JP2008139610A (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
JP2008170687A (ja) | 液晶表示装置、液晶表示装置の駆動方法および電子機器 | |
JP2009134063A (ja) | 駆動装置、電気光学装置及び電子機器 | |
US8665248B2 (en) | Drive circuit | |
JP2017167424A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 |