KR20040058661A - 반도체메모리장치의 레벨변환회로 - Google Patents

Abstract

본 발명은 반도체메모리장치의 레벨변환회로에 관한 것으로, 입력신호를 레벨변환하여 출력하는 레벨변환수단과, 상기 레벨변환수단의 하이레퍼런스전압을 정전압레벨로 유지시키는 정전압공급수단을 구비하는 레벨변환회로를 구현하여, 항상 일정한 최소의 딜레이를 보장한다.

Description

반도체메모리장치의 레벨변환회로{A level-shifter in Semiconductor Memory Device}

본 발명은 반도체메모리장치(Semiconductor Memory Device)에 관한 것으로서, 더욱 상세하게는 정전압을 소오스전원으로 공급받도록 하는 레벨변환회로(Level-Shifter)에 관한 것이다.

반도체메모리장치가 고집적(high desity)화되면서 상대적으로 가급적이면 칩(chip)의 크기를 최소화하도록 설계가 이루어진다. 그래서 칩 내의 셀 사이즈(cell size)는 더욱 작아지게 되고, 이렇게 작아진 셀 사이즈로 인해 동작전압(operating voltage) 또한 더욱 낮아지게 된다. 특히, 반도체메모리장치가 휴대형 시스템(system) 예컨대 노트북 컴퓨터(Note-book computer)나 이동통신기기(mobile phone) 등에 적용이 되면서, 저전력(low power)제품의 필요성이 크게 대두되면서, 칩의 동작전압을 더욱 줄이려는 노력이 진행되고 있다.

한편, 칩의 동작전압이 낮아지면서, 특정 용도를 위해 출력전압을 높여야 하는 경우가 많이 발생한다. 이러한 경우에 사용하는 것은 레벨시프터(level shifter)라고도 불리우기도 하는 레벨변환회로인데, 일반적으로 입력(input)전압의 레벨을 소오스전원(source power)레벨 즉, 하이레퍼런스전압(high reference voltage)레벨로 올리는 회로이다.

이와 관련하여 도 1은 종래의 레벨변환회로의 예를 도시한 것이다. 도 1과 같은 종래의 레벨변환회로의 구성은, 입력신호 VIN을 입력하는 입력부로서의 인버터 I1과, 상기 입력부로서의 인버터 I1의 하이전압을 소오스전압으로 공급하는 VLOW레퍼런스전압과, 출력노드 pre-VOUT과 접지전원 사이에 형성되고 상기 인버터 I1의 출력을 게이트입력하는 제1엔모스트랜지스터 N1과, 상기 VLOW레퍼런스전압보다 더 전압레벨이 높은 VHIGH레퍼런스전압과, 상기 VHIGH레퍼런스전압에 연결되어 상기 출력노드 pre-VOUT에 VHIGH레퍼런스전압을 공급하는 제1피모스트랜지스터 P1과, 상기 VHIGH레퍼런스전압을 소오스전압으로 하고 상기 출력노드 pre-VOUT에 게이트가 연결된 제2피모스트랜지스터 P2와, 상기 제2피모스트랜지스터 P2의 채널과 상기 인버터 I1의 출력라인사이에 채널이 형성되고 VLOW레퍼런스전압을 게이트입력하는 제2엔모스트랜지스터 N2와, 상기 VHIGH레퍼런스전압을 각각 소오스전압으로 하고 상기 출력노드 pre-VOUT에 걸리는 전압을 증폭하는 드라이버(driver) 역할의2개의 직렬연결 인버터 I2, I3으로 이루어진다.

도 1의 구성에 따른 특징을 살피면, 입력신호 VIN으로부터 구동되는 레벨변환회로의 소오스전원들은, 입력신호의 하이레벨을 나타내는 VLOW와 입력신호로부터 레벨변환되는 목적값으로서의 하이레벨을 나타내는 VHIGH와 접지전압인 VSS와 같이 3개의 레퍼런스전압이 사용된다. 도 1의 구성에서는 VLOW라는 하이전압으로부터 VHIGH(이는 VLOW보다 더 높은 전압레벨임)라는 더 높은 전압레벨의 하이전압을 발생하는 구성이다.

그러나 도 1과 같은 종래의 레벨변환회로는, 사용되는 로우(low)레퍼런스전압과 하이(high)레퍼런스전압의 차이가 커질 경우에 입력신호(VIN)와 출력신호(VOUT)의 딜레이(delay)가 커지는 문제점이 발생하게 된다. 여기에서 딜레이는 신호의 "라이징타임(rising time)-폴링타임(falling time)"의 절대값을 나타낸다.

도 2a 및 도 2b는 이러한 현상을 보여주는 시뮬레이션(simulation) 결과도로서, 도 2a는 입력신호로부터 하이전압을 1.8V에서 2.5V로 레벨변환할 시의 시뮬레이션 결과이고, 도 2b는 입력신호로부터 하이전압을 1.8V에서 3.6V로 레벨변환할 시의 시뮬레이션 결과이다. 도 2a 및 도 2b에서 각각 가로축은 엔모스트랜지스터의 게이트폭(gate width)을 나타내고, 세로축은 "라이징타임(rising time)-폴링타임(falling time)"의 절대값(단위: ns[nano second])을 나타낸다. 도 2a 및 도 2b에 도시된 바와 같이, 입력신호와 출력신호의 딜레이를 최소로 하기 위해서는, 사용되는 엔모스(NMOS)트랜지스터의 게이트폭(gate width)을 키워야 하는단점이 발생한다.

이처럼 종래의 레벨변환회로는 입력신호와 출력신호의 딜레이가 커지는 문제점이 발생하는데, 이를 해결하기 위한 방법인 엔모스트랜지스터의 게이트폭을 키우는 것도 역시 단점으로 작용하게 된다. 또한 예컨대 소오스전원으로 공급되는 전압이 예상치 못한 과도한 전압이 흐를 시에 이로부터 오동작이 발생할 가능성도 있게 된다.

도 1과 같은 구성을 가지는 레벨변환회로 외에 다른 구성을 가지는 종래의 레벨변환회로도 있지만, 이들 역시 상술한 문제점을 안고 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 일정하고도 최소의 딜레이를 가지는 레벨변환회로를 제공하는데 있다.

본 발명의 다른 목적은 예상치 못한 과도한 전압이 소오스전원으로 공급되어도 오동작이 방지되는 레벨변환회로를 제공하는데 있다.

도 1은 종래 기술에 의한 레벨변환회로도,

도 2a, 2b는 도 1의 구성에 따른 시뮬레이션 파형도,

도 3은 본 발명에 의한 레벨변환회로의 실시예.

상기와 같은 목적들을 달성하기 위한 본 발명은, 입력신호를 레벨변환하여 출력하는 레벨변환수단과, 상기 레벨변환수단의 하이레퍼런스전압을 정전압레벨로 유지시키는 정전압공급수단을 구비하는 레벨변환회로임을 특징으로 한다.

바람직하게 상기 정전압공급수단은, 외부공급전압을 입력하여 이를 전압강하시키는 다수의 직렬연결 엔모스(NMOS)트랜지스터들로 구성됨을 특징으로 한다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.

도 3는 본 발명에 의한 레벨변환회로의 실시예이다.

도시된 바와 같이, 본 발명에 의한 레벨변환회로의 구성은, 입력신호 VIN을 레벨변환하여 출력하는 레벨변환수단 100과, 상기 레벨변환수단 100의 하이레퍼런스전압(high reference voltage)을 일정전압 즉, 정전압레벨로 유지시키는 정전압공급수단 200으로 이루어진다.

레벨변환수단 100의 구성은, 전술한 도 1의 종래의 구성과 동일하게 실시하여 상세설명은 생략하겠다.

본 발명에 의해 추가된 구성인 정전압공급수단 200의 구성은, 소오스전압으로 입력되는 외부공급전압 VEXT와 하이레퍼런스전압 VHIGH노드 사이에 형성되고 서로 직렬연결된 다수의 엔모스트랜지스터 N11, N12,..., N1n로 이루어지며, 이들 다수의 엔모스트랜지스터 N11, N12,..., N1n의 각 게이트에는 VREF+2Vt라는 전압이 공급된다.

도 3의 구성에 따른 동작특성을 살펴보겠다.

일반적으로 모스트랜지스터의 게이트에 가해지는 전압이 소오스(source)의 전압에 2 Vt(Vt: 모스트랜지스터의 문턱전압(Threshold Voltage))를 합한 것보다 크면, 그 모스트랜지스터를 통과해서 전류가 흐를 때 전압강하(Voltage drop)가 발생하지 않아서 소오스(source)의 전압이 드레인(drain)에 그대로 걸리게 된다. 그리고 모스트랜지스터의 게이트에 가해지는 전압이 소오스(source)의 전압에 2 Vt(Vt: 모스트랜지스터의 문턱전압(Threshold Voltage))를 합한 것보다 작으면, 그 모스트랜지스터를 통과해서 전류가 흐를 때 Vt만큼의 전압강하(Voltage drop)가 발생해서 드레인(drain)에는 "소오스전압-Vt"만큼의 전압이 걸리게 된다.

본 발명에서는 이러한 전압강하 현상을 이용하여 정전압을 공급하도록 구성한 것이다. 즉, 레벨변환수단 100의 하이레퍼런스전압(high reference voltage)단에 n개의 직렬연결 엔모스트랜지스터를 연결함에 의해, 위에서 언급한 모스트랜지스터의 성질을 이용한 것이다.

본 발명에 의한 레벨변환회로에 가해지는 외부전압 VEXT가, 정전압공급수단 200의 게이트전압인 VREF+2Vt보다 작을 경우에는, 다수의 직렬연결 엔모스트랜지스터 N11, N12,..., N1n를 통한 전압강하 없이 외부전압 VEXT가 그대로 하이레퍼런스전압 VHIGH로 공급된다.

그러나 외부전압 VEXT가, 정전압공급수단 200의 게이트전압인 VREF+2Vt보다 클 경우에는, 다수의 직렬연결 엔모스트랜지스터 N11, N12,..., N1n를 통한 전압강하가 발생하고, 이렇게 전압강하를 통해 감소된 전압이 하이레퍼런스전압 VHIGH로 공급된다. 그래서 항상 일정한 딜레이(즉, "라이징타임(rising time)-폴링타임(falling time)"의 절대값)를 얻을 수 있게 된다.

또한 예상치 못한 큰 외부 전압이 입력된다 하더라도, 이 큰 외부전압은 정전압공급수단 200을 통해 일정하게 전압강하되어 하이레퍼런스전압 VHIGH는 항상 일정한 레벨을 유지할 수 있게 된다.

여기에서 정전압공급수단 200을 구성하는 다수의 직렬연결 엔모스트랜지스터 N11, N12,..., N1n에 대한 개수는, 사용하고자 하는 전압레벨에 따라서 다를 수 있으며, 또한 전압강하 후의 하이레퍼런스전압이 항상 로우레퍼런스전압(VLOW)보다 클 수 있도록 구성하는 것을 감안하여 결정해야 한다.

이를 예로 든다면, 예컨대 로우레퍼런스전압 VLOW가 1.8V이고, 하이레퍼런스전압 VHIGH가 2.5V인 레벨변환회로를 사용하다가 하이레퍼런스전압 VHIGH를 3.6V로 사용하여야 할 경우에 있어서는, 기존 회로(즉, 레벨변환수단 100)의 사이즈(size)를 바꾸지 않고 본 발명에서 설명한 방법으로 Vt=약0.5V인 엔모스트랜지스터 2개만 직렬로 추가하면 된다. 그러면 로우레퍼런스전압 VLOW=1.8V, 하이레퍼런스전압 VHIGH=2.5V인 회로와 동일한 효과를 얻을 수 있게 된다.

본 발명에 의한 정전압수단 200은, 도 3의 구성과는 다른 구성을 가지는 레벨변환수단에 있어서도 동일하게 적용 가능하다.

이상에서 설명한 바와 같은 본 발명의 레벨변환회로는, 엔모스트랜지스터의 전압강하를 이용한 정전압공급수단의 추가에 의해, 항상 일정한 하이레퍼런스전압을 공급하여 항상 일정한 최소의 딜레이를 가질 수 있는 효과가 있다. 또한 예상치 못한 과도한 하이레퍼런스전압으로 인한 오동작도 방지할 수 있는 장점이 있다.

Claims (3)

1. 반도체메모리장치에 있어서,

   입력신호를 레벨변환하여 출력하는 레벨변환수단과,

   상기 레벨변환수단의 하이레퍼런스전압을 정전압레벨로 유지시키는 정전압공급수단을 구비함을 특징으로 하는 레벨변환회로.
2. 제1항에 있어서,

   상기 정전압공급수단은, 외부공급전압을 입력하여 이를 전압강하시키는 다수의 직렬연결 엔모스(NMOS)트랜지스터들로 구성됨을 특징으로 하는 레벨변환회로.
3. 제2항에 있어서,

   상기 다수의 직렬연결 엔모스(NMOS)트랜지스터들의 개수는 로우레퍼런스전압보다 하이레퍼런스전압의 전압레벨이 더 클 수 있도록 고려하여 결정됨을 특징으로 하는 레벨변환회로.