JPH02137517A - マスタスライス集積回路 - Google Patents

マスタスライス集積回路

Info

Publication number
JPH02137517A
JPH02137517A JP29211888A JP29211888A JPH02137517A JP H02137517 A JPH02137517 A JP H02137517A JP 29211888 A JP29211888 A JP 29211888A JP 29211888 A JP29211888 A JP 29211888A JP H02137517 A JPH02137517 A JP H02137517A
Authority
JP
Japan
Prior art keywords
input
power supply
output
internal circuit
circuit block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29211888A
Other languages
English (en)
Inventor
Hiroshi Nakashiba
中柴 洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29211888A priority Critical patent/JPH02137517A/ja
Publication of JPH02137517A publication Critical patent/JPH02137517A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、マスタスライス集積回路に関し、特に、その
回路ブロックに異なる電源電圧を供給するようにしたマ
スタスライス集積回路に関する。
[従来の技術] マスタスライス集積回路は、通常チップ内周辺部に入出
力バッファブロックを構成する為の■10バッファセル
が複数個列状に配置され、チップ内中央部に内部回路ブ
ロックを構成する為の内部セルが行列状に配置されたセ
ルアレイを有する。
従来、この種のマスタスライス集積回路においては、第
3図で示すような電源電圧供給形態が用いられる。すな
わち、入力パッド301から入力バッファブロック30
2を介し内部回路ブロック群303に信号を入力し、該
内部回路ブロック群303から、出力バッファブロック
304、出力パッド305を介して信号が出力される。
一方、複数個、複数種類存在する内部回路ブロック30
6は、信号配線群307で互いに接続される。以上説明
したチップ内回路ブロック構成において、各内部回路ブ
ロック306には同一種類の最高電位及び最低電位電源
電圧が電源配線308.309により供給される。
[発明が解決しようとする問題点コ 上述した従来のマスタスライス集積回路においては、全
内部回路ブロックに同一の最高電源電圧を印加する構造
となっている為に、内部回路ブロックの中で必要とされ
る最も高い最高電位電源電圧を全体に印加せざるをえな
い。従って、内部回路ブロックによってはより低い最高
電位電源電圧で十分な場合があり、それら内部回路ブロ
ックにおいては必要以上の過剰な電力を消費しているこ
とになる。
[問題点を解決するための手段] 本発明のマスタスライス集積回路は、トランジスタ、抵
抗等で構成される基本セルが複数個、行列状に配置され
、該基本セルを用いて複数個の回路ブロックが構成され
たものであって、同一種類の基本セル上に構成された回
路ブロックが複数の群に分けられそれぞれの群に属する
回路ブロックは異なる電圧の電源によって給電される。
[実施例] 次に、本発明の実施例について図面を参照して説明する
第1図は、本発明の一実施例を示すマスタスライス集積
回路チップの回路図である。この実施例は、本発明をB
 i CMOSゲートアレイに適用したものである。入
力パッド101.102に入力された信号は、各々、入
力バッファブロック103.104、入力ブリバッファ
ブロック106.107を介して電源配線108.10
9に接続されている内部回路ブロック群110.111
に入力される。さらに、前記内部回路群110.111
の出力は、出力ブリバッファブロック112.113、
出力バッファブロック114.115を介して出力パッ
ド116.117に出力される。
尚、回路ブロック群110.111内には回路ブロック
例としてCMOSインバータ回路136.137が示さ
れている。以上説明したマスタスライス型集積回路チッ
プにおいては、電源配線118.119.108.12
0.121にOV、電源配線109に一2■、電源配線
122.123に一5Vを供給し、また、定電圧供給線
よりトランジスタベース端子124.125には−3,
7■、ベース端子126.127には−1,3■、ベー
ス端子128.129.130.131には−2,65
Vを供給する。そして、NPN型トランジスタにより構
成されるCML回路の出力接点132.133には、高
レベルがOV、低レベルが−2,5Vの信号が、一方、
PNP型トランジスタにより構成されるCML回路の出
力接点134.135には、高レベルが−2,5v、低
レベルが一5■の信号が出力されるよう各抵抗値を設定
する。上記回路定数の設定により、内部回路ブロック群
110内のCMOSインバータ回路136のPMO8)
ランジスタには高レベルがOV、低レベルが−2,5v
の信号が、また、NMOSトランジスタには、高レベル
が−2,5v、低レベルが一5■の信号が入力され、そ
して、内部回路ブロック群111内のCMOSインバー
タ回路137のPMO3)ランジスタには、高レベルが
−2,4V、低レベルが−4,9■の信号が、−方、N
MO8)ランジスタには、高レベルが一25■、低レベ
ルが一5■の信号が入力されることになり、内部回路ブ
ロック群110.111が動作する。尚、内部回路ブロ
ック群110.111は、供給電源電圧が異なるのみで
同一種類の内部セルアレイ上に構成されている。また、
0■が印加される電源配線108、−2Vが印加される
電源配線109は、予め全内部セルアレイ上にOV、−
2Vの2種類の電源電圧供給幹線を布設しておき、回路
ブロック毎に、その何れかの幹線から所望の電源電圧を
供給する為の支線を引き出しても良いし、内部回路セル
列毎に何れかの種類の電源供給幹線を布設しても良い。
以上説明したチップ内回路ブロック構成において、高速
動作が要求される内部回路ブロックにはOVの電源電圧
、高速動作が要求されない内部回路ブロックには2vの
電源電圧が供給可能となる。それにより、例えば全内部
回路ブロックの20%のみが高速動作が要求される場合
、全内部回路の消費電力は、全内部回路に一律5vの電
源電圧を供給した場合に比較し、32%低減することが
可能となる。
次に、第2図を参照して本発明の他の実施例について説
明する。
本実施例は、本発明をECLゲートアレイに適用した例
である。入力パッド201.202に入力された信号は
、各々人力バッファブロック203.204を介して電
源配線205.206に接続された内部回路ブロック群
207.208に入力される。さらに、上記内部回路ブ
ロック群207.208の出力は、出力バッファブロッ
ク209.210を介して出力パッド211.212に
出力される。尚、内部回路ブロック群207.208内
には内部回路ブロック例として、エクスクル−シブオア
回路213、インバータ回路214が示されている。エ
クスクル−シブオア回路の入力端子234には他の入力
バッファブロックまたは他の内部回路ブロックの出力が
接続される。このマスタスライス集積回路チップにおい
て、電源配線215.216.205.217.218
に0■、電源配線206に−1,6■、電源配線219
.220に−4,5■を供給し、また、定電圧供給線に
よりトランジスタベース端子221.222.223.
224には、−3,2V、同じくトランジスタベース端
子225.226には1.3v、ベース端子227には
−1,05V、ベース端子228.229には−1,8
5Vを各々供給する。そして、CML回路の出力接点2
30.231には、高レベルが0■、低レベルが0.5
■、出力接点233には、高レベルが−1,6V、低レ
ベルが−2,1■の信号が出力されるよう抵抗値等が設
定される。この実施例においても、内部回路ブロック群
207.208は最高電位電源電圧が異なるのみで、同
一種類の内部セルアレイ上に構成する。電源電圧供給線
の布設方法は先の実施例の場合と同様に行えば良い。
以上説明した第2図で示すチップ内回路ブロック構成に
おいて、内部回路ブロック213で示すような多段構成
を必要とする内部回路ブロックにはOVの最高電位電源
電圧、内部回路ブロック214で示すような一段構成の
内部回路ブロックには−1,6vの最高電位電源電圧が
供給される。
それにより例えば全内部回路ブロックの50%が一段構
成の場合、全内部回路の消費電力は、全内部回路に一律
−4,5■の電源電圧を供給した場合に比較し、18%
削減される。
[発明の効果] 以上説明したように本発明は、トランジスタ、抵抗等で
構成されるセルが複数個行列状に配置されたセルアレイ
を有するチップ構造において、上記同一チップ内の同一
種類セル上に、異なる電位電源電圧で動作する回路ブロ
ックを構成し、各回路ブロックに必要最小限の最高電位
電源電圧を印加することにより、集積回路の機能を低下
させることなしに、チップの消費電力を削減できる。
、204.302・・・入力バッファブロック、  1
14.115.209.210.304・・・出力バッ
ファブロック、  106.107・・・入力ブリバッ
ファブロック、  112.113・・・出力ブリバッ
ファブロック、  110.111.207.208.
303・・・内部回路ブロック群、  136.137
.213.214.306・・・内部回路ブロック例。

Claims (1)

    【特許請求の範囲】
  1. トランジスタ、抵抗等で構成される基本セルが複数個行
    列状に配置され該基本セルを用いて複数個の回路ブロッ
    クが構成されているマスタスライス集積回路において、
    同一種類の基本セル上に構成された回路ブロックが複数
    の群に分けられそれぞれの群に属する回路ブロックには
    異なる電圧の電源電圧が印加されることを特徴とするマ
    スタスライス集積回路。
JP29211888A 1988-11-18 1988-11-18 マスタスライス集積回路 Pending JPH02137517A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29211888A JPH02137517A (ja) 1988-11-18 1988-11-18 マスタスライス集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29211888A JPH02137517A (ja) 1988-11-18 1988-11-18 マスタスライス集積回路

Publications (1)

Publication Number Publication Date
JPH02137517A true JPH02137517A (ja) 1990-05-25

Family

ID=17777779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29211888A Pending JPH02137517A (ja) 1988-11-18 1988-11-18 マスタスライス集積回路

Country Status (1)

Country Link
JP (1) JPH02137517A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053761A (ja) * 2005-08-16 2007-03-01 Altera Corp プログラマブルロジックデバイスの性能最適化装置および方法
JP2008240609A (ja) * 2007-03-27 2008-10-09 Art Metal Mfg Co Ltd 内燃機関用ピストン

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053761A (ja) * 2005-08-16 2007-03-01 Altera Corp プログラマブルロジックデバイスの性能最適化装置および方法
JP2008240609A (ja) * 2007-03-27 2008-10-09 Art Metal Mfg Co Ltd 内燃機関用ピストン

Similar Documents

Publication Publication Date Title
KR900008023B1 (ko) 대규모 반도체 논리장치
KR920008396B1 (ko) 반도체 집적회로 장치
KR950007462B1 (ko) 멀티모드 입력회로
JPH04315313A (ja) 半導体集積回路
US4683384A (en) Integrated circuit having input and output drivers cascaded between I/O pads and internal circuitry
US20030098859A1 (en) Semiconductor device and liquid crystal panel driver device
US5083181A (en) Semiconductor integrated circuit device and wiring method thereof
US4678935A (en) Inner bias circuit for generating ECL bias voltages from a single common bias voltage reference
US4801820A (en) LSI array having power down capability
JP2792511B2 (ja) 表示ドライバ
KR0127492B1 (ko) 반 주문형 집적 회로
JPH0379121A (ja) 半導体集積回路装置
JPH02137517A (ja) マスタスライス集積回路
JP2827854B2 (ja) 半導体集積回路
JP2977321B2 (ja) マルチプレクサ
US6345380B1 (en) Interconnected integrated circuits having reduced inductance during switching and a method of interconnecting such circuits
JP2937619B2 (ja) 半導体集積回路装置
US6172547B1 (en) Semiconductor integrated circuit capable of driving large loads within its internal core area
JPS6432647A (en) Semiconductor integrated circuit device
EP0302764B1 (en) Circuit for comparing magnitudes of binary signals
US4728824A (en) Control circuit of a plurality of STL type logic cells in parallel
US6204702B1 (en) Arrangement for supplying circuits with direct currents
JP2937349B2 (ja) 半導体集積回路
EP0246371B1 (en) Integrated injection logic output circuit
JPS6380622A (ja) 半導体集積回路装置