CN1832021A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1832021A
CN1832021A CNA2005101338355A CN200510133835A CN1832021A CN 1832021 A CN1832021 A CN 1832021A CN A2005101338355 A CNA2005101338355 A CN A2005101338355A CN 200510133835 A CN200510133835 A CN 200510133835A CN 1832021 A CN1832021 A CN 1832021A
Authority
CN
China
Prior art keywords
electric capacity
current potential
potential
capacity mechanism
channel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101338355A
Other languages
English (en)
Inventor
山田光一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1832021A publication Critical patent/CN1832021A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置。该半导体装置备有导通时的电容和截止时的电容不同的第一电容机构和第二电容机构。并且，通过使第一电容机构的一个电极的电位和第二电容机构的一个电极的电位从第一电位变为第二电位，来扩大输入到第一电容机构的另一电极的电位和输入到第二电容机构的另一电极的电位的电位差，以比较输入到第一电容机构的另一电极的电位和输入到第二电容机构的另一电极的电位。可以提高判断规定的输入电位比参考电位高还是低时的精度。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，作为半导体装置的一例，已知有DRAM(Dynamic RandomAccess Memory)。这种DRAM例如公开在特开平8-339681号公报中。
在上述特开平8-339681号公报所公开的DRAM中，在数据的读出时，为了对从存储器单元的电容器向比特线读出的、对应于数据“1”的电位和参考电位的电位差比对应于数据“0”的电位和参考电位的电位差还小的现象进行补偿，通过同时升高对应于比特线的数据“1”的电位和对应于数据“0”的电位，从而使对应于数据“1”的电位和参考电位的电位差与对应于数据“0”的电位和参考电位的电位差相等。由此，在上述特开平8-339681号公报所公开的DRAM中，在通过读出放大器(sense amplifier)判断从存储器单元向比特线读出的数据时，使得经由比特线而输入到读出放大器的、对应于数据“1”的输入电位和参考电位的电位差与经由比特线而输入到读出放大器的、对应于数据“0”的输入电位和参考电位的电位差相等。
但是，在上述特开平8-339681号公报所公开的DRAM中，升高前的对应于数据“1”的比特线的电位和对应于数据“0”的比特线的电位的电位差与升高后的对应于数据“1”的比特线的电位和对应于数据“0”的比特线的电位的电位差相同，对应于数据“1”的比特线的电位和对应于数据“0”的比特线的电位的电位差在电位升高后不会变大。因此，随着存储器单元的电容器的细微化，通过使对应于保持在电容器中的数据的电荷量减小，从而在对应于数据“0”和数据“1”的比特线的电位(输入电位)和参考电位的电位差变小的情况下，有产生判断输入电位比参考电位高还是低困难的情况这样的问题。由此，存在判断输入电位比参考电位高还是低时的精度降低的问题。
发明内容
本发明就是为了解决上述这种问题而做出的，本发明的一个目的是提供一种可以提高判断规定的输入电位比参考电位高还是低时的精度的半导体装置。
为了实现上述目的，本发明的一个方面的半导体装置具备导通(on)时的电容和截止(off)时的电容不同的第一电容机构和第二电容机构。并且，通过使第一电容机构的一个电极的电位和第二电容机构的一个电极的电位从第一电位变为第二电位，从而扩大输入到第一电容机构的另一电极的电位和输入到第二电容机构的另一电极的电位的电位差，以比较输入到第一电容机构的另一电极的电位和输入到第二电容机构的另一电极的电位。
在该一个方面的半导体装置中，如上所述，通过构成为使第一电容机构的一个电极的电位和第二电容机构的一个电极的电位从第一电位变为第二电位，而扩大输入到第一电容机构的另一个电极的电位和输入到第二电容机构的另一个电极的电位的电位差，来比较输入到第一电容机构的另一电极的电位和输入到第二电容机构的另一电极的电位，从而可以在将规定的输入电位输入到第一电容机构的另一电极，同时将参考电位输入到第二电容机构的另一电极的情况下，扩大规定的输入电位和参考电位的电位差，以比较规定的输入电位和参考电位。由此，与不扩大电位差来比较规定的输入电位和参考电位的情况相比，可以更可靠地判断规定的输入电位比参考电位高还是低。由此，可以提高判断规定的输入电位比参考电位高还是低时的精度。
在上述一个方面的半导体装置中，最好导通时的电容和截止时的电容不同的第一电容机构和第二电容机构包含作为电容器起作用的晶体管元件和晶体管元件之外的可切换导通状态与截止状态的电容元件的其中之一。根据这种结构，可以容易地得到导通时的电容和截止时的电容不同的第一电容机构和第二电容机构。
在上述一个方面的半导体装置中，最好进一步具有判断电路，其比较扩大了电位差后的第一电容机构的另一电极的电位和第二电容机构的另一电极的电位，来判断第一电容机构和第二电容机构的其中一个的另一电极的电位比第一电容机构和第二电容机构的其中另一个的另一电极的电位高还是低。根据这种结构，在将规定的输入电位输入到第一电容机构的另一电极的同时，将参考电位输入到第二电容机构的另一电极的情况下，可以容易地通过判断电路来判断规定的输入电位比参考电位高还是低。
该情况下，判断电路也可包含读出放大器，其在进一步放大了电位差被扩大后的第一电容机构的另一电极的电位和第二电容机构的另一电极的电位的电位差后，比较第一电容机构的另一电极的电位和第二电容机构的另一电极的电位，来判断第一电容机构和第二电容机构的其中一个的另一电极的电位比第一电容机构和第二电容机构的其中另一个的另一电极的电位高还是低。根据该结构，由于即使在输入到第一电容机构的另一电极的电位和输入到第二电容机构的另一电极的电位的电位差比读出放大器的灵敏度还小的情况下，也将扩大了电位差后的第一电容机构的另一电极的电位和第二电容机构的另一电极的电位输入到读出放大器，所以可以容易地通过读出放大器来判断规定的输入电位比参考电位高还是低。
在上述第一方面的半导体装置中，最好第一电容机构和第二电容机构具有第一电容机构的一个电极的电位和第二电容机构的一个电极的电位为第一电位时为导通状态，同时第一电容机构的一个电极的电位和第二电容机构的一个电极的电位为第二电位时为截止状态的、实质上相同的阈值电压；随着使第一电容机构的一个电极的电位和第二电容机构的一个电极的电位从第一电位向第二电位以第一变化率变化，第一电容机构的另一电极的电位和第二电容机构的另一电极的电位以比第一变化率还小的第二变化率变化。另外，第一变化率不仅可以是线性，也可以是非线性的。根据这种结构，随着使第一电容机构的一个电极的电位和第二电容机构的一个电极的电位以第一变化率变化，在第一电容机构的另一电极的电位和第二电容机构的另一电极的电位以比第一变化率小的第二变化率变化时，在初始状态中，输入到第一电容机构的另一电极的电位和一个电极的电位的电位差比输入到第二电容机构的另一电极的电位和一个电极的电位的电位差还小的情况下，首先将第一电容机构的另一电极的电位和一个电极的电位的电位差的绝对值减小为第一电容机构和第二电容机构的实质上相同的阈值电压的绝对值以下后，延迟规定的期间，将第二电容机构的另一电极的电位和一个电极的电位的电位差的绝对值减小为第二电容机构和第一电容机构的实质上相同的阈值电压的绝对值以下。这时，首先通过使第一电容机构从导通状态变为截止状态，使第一电容机构的另一电极的电位的第二变化率减小后，延迟规定的期间，使第二电容机构从导通状态变为截止状态，从而减小第二电容机构的另一电极的电位的第二变化率。由此，在第一电容机构的另一电极的电位的第二变化率减小后，在规定的期间，使第二电容机构的另一电极的电位的第二变化率比第一电容机构的另一电极的电位的变化率还大，所以在该规定的期间中，可以使第一电容机构的另一电极的电位和第二电容机构的另一电极的电位的电位差扩大。
这时，最好随着使第一电容机构的一个电极的电位和第二电容机构的一个电极的电位以第一变化率变化，通过使第一电容机构的另一电极的电位和第一电容机构的一个电极的电位的电位差的绝对值为第一电容机构的阈值电压的绝对值以下，第一电容机构从导通状态变为截止状态，从而使第一电容机构的另一电极电位的第二变化率减小，之后，延迟规定的时间，使第二电容机构的另一电极的电位和第二电容机构的一个电极的电位的电位差的绝对值为第二电容机构的阈值电压的绝对值以下，第二电容机构从导通状态变为截止状态，从而使第二电容机构的另一电极的电位的第二变化率减小。根据这种结构，可以容易地随着第一电容机构的一个电极的电位和第二电容机构的一个电极的电位以第一变化率变化，第一电容机构的另一电极的电位和第二电容机构的另一电极的电位以比第一变化率还小的第二变化率变化时，首先使第一电容机构的另一电极的电位的第二变化率减小后，延迟规定的期间，而减小第二电容机构的另一电极的电位的第二变化率。
在上述一个方面的半导体装置中，最好随着使第一电容机构的一个电极的电位和第二电容机构的一个电极的电位以第一变化率从第一电位变化为第二电位，通过使第一电容机构和第二电容机构的其中一个的一个电极的电位和另一电极的电位差的绝对值为对应的第一电容机构或第二电容机构的阈值电压的绝对值以下，第一电容机构和第二电容机构的其中之一变为截止状态，从而使第一电容机构和第二电容机构的其中之一的另一电极的电位的第二变化率减小。根据这种结构，在使第一电容机构的一个电极的电位和第二电容机构的一个电极的电位从第一电位变化为第二电位时，可以使第一电容机构和第二电容机构的其中一个的另一电极的电位的第二变化率减小，所以可以容易地扩大第一电容机构的另一电极的电位和第二电容机构的另一电极的电位的电位差。
在上述一个方面的半导体装置中，最好进一步具有引导电路，其将以第一变化率从第一电位变为第二电位的电位输出到第一电容机构的一个电极和第二电容机构的一个电极。根据这种结构，可以容易地通过从引导电路输出的电位，使第一电容机构的一个电极的电位和第二电容机构的一个电极的电位以第一变化率从第一电位向第二电位变化。
这时，最好引导电路包含第一晶体管，其具有与第一电容机构和第二电容机构的其中之一实质上相同的阈值电压；电压变化机构，其使第一晶体管的源极区域或漏极区域的电位降低或升高规定的电压；第二晶体管，其用于使第一晶体管的源极区域或漏极区域的电位以第一变化率变化为第二电位；在第一电容机构和第二电容机构的其中之一的一个电极的电位为第一电位时，将与输入到第一电容机构和第二电容机构的其中之一的另一电极的电位实质上相同的电位输入到第一晶体管的栅电极。根据这种结构，通过将与输入到第一电容机构的另一电极的电位实质上相同的电位输入到具有与第一电容机构实质上相同的阈值电压的第一晶体管的栅电极，从而可以将相对输入到第一电容机构的另一电极的电位，具有第一电容机构的阈值电压的电压差的电位作为第一晶体管的源极区域或漏极区域的电位，同时，可以通过电压变化机构进一步使该第一晶体管的源极区域或漏极区域的电位变化规定的电压后输出。由此，可以从引导电路将相对输入到第一电容机构的另一电极的电位具有比第一电容机构的阈值电压大的电位差的电位作为第一电位输出。另外，可以使该第一电位边通过第二晶体管以第一变化率变为第二电位，边输出。由此，可以从引导电路输出相对输入到第一电容机构的另一电极的电位，具有第一电容机构的阈值电压的电位差的第一电位，同时，可以输出以第一变化率从该第一电位变为第二电位的电位。
在上述具有电压变化机构的半导体装置中，电压变化机构也可包含高电阻和晶体管的其中之一。根据这种结构，可以容易地使第一晶体管的源极区域或漏极区域的电位降低或升高规定的电位。
在上述一个方面的半导体装置中，最好具有包含第一电容机构和第二电容机构的多个电位差扩大电路；通过多个电位差扩大电路，来多次扩大输入到第一电容机构的另一个电极的电位和输入到第二电容机构的另一个电极的电位的电位差。根据这种结构，可以进一步扩大输入到第一电容机构的另一电极的电位和输入到第二电容机构的另一电极的电位的电位差。由此，在将规定的输入电位输入到第一电容机构的另一电极的同时，将参考电位输入到第二电容机构的另一电极的情况下，可以进一步提高判断规定的输入电位比参考电位高还是低时的精度。
这时，最好多个电位差扩大电路包含：第一电位差扩大电路，其包含第一导电型的第一电容机构与第二电容机构；和第二电位差扩大电路，其包含第二导电型的第一电容机构与第二电容机构；将第一电位输入到第一导电型的第一电容机构的另一电极和第二导电型的第一电容机构的另一电极，同时将第二电位输入到第一导电型的第二电容机构的另一电极和第二导电型的第二电容机构的另一电极；在通过第一电位差扩大电路扩大了输入到第一导电型的第一电容机构的另一电极的第一电位和输入到第一导电型的第二电容机构的另一电极的第二电位的电位差后，通过第二电位差扩大电路来扩大第二导电型的第一电容机构的另一电极的第一电位和第二导电型的第二电容机构的另一电极的第二电位的电位差。根据这种结构，在通过第一电位差扩大电路扩大了输入到第一导电型的第一电容机构的另一电极的电位和输入到第一导电型的第二电容机构的另一电极的电位的电位差后，可以通过第二电位差扩大电路进一步扩大与上述第一导电型的第一电容机构的另一电极的电位有相同的电位的第二导电型的第一电容机构的另一电极的电位和与第一导电型的第二电容机构的另一电极的电位有相同的电位的第二导电型的第二电容机构的另一电极的电位的电位差。由此，在将规定的输入电位输入到第一导电型的第一电容机构的另一电极和第二导电型的第一电容的另一电极，同时，将参考电位输入到第一导电型的第二电容机构的另一电极和第二导电型的第二电容机构的另一电极的情况下，可以容易地进一步扩大规定的输入电位和参考电位的电位差。
在上述一个方面的半导体装置中，最好第一电容机构包含作为导通时的电容和截止时的电容不同的电容器起作用的第三晶体管；第一电容机构的一个电极包含第三晶体管的源极区域和漏极区域的至少其中之一；第一电容机构的另一电极包含第三晶体管的栅电极；第二电容机构包含作为导通时的电容和截止时的电容不同的电容器起作用的第四晶体管；第二电容机构的一个电极包含第四晶体管的源极区域和漏极区域的至少之一；第二电容机构的另一电极包含第四晶体管的栅电极。根据这种结构，在将规定的输入电位输入到第三晶体管的栅电极的同时，将参考电位输入到第四晶体管的栅电极的情况下，通过使第三晶体管的源极和漏极区域的至少其中一个的电位和第四晶体管的源极和漏极区域的至少其中之一的电位从第一电位变为第二电位，从而可以容易地扩大输入到第三晶体管的栅电极的规定的输入电位和输入到第四晶体管的栅电极的参考电位的电位差。
在上述一个方面的半导体装置中，最好第一电容机构包含作为导通时的电容和截止时的电容不同的电容器起作用的第三晶体管；第一电容机构的一个电极包含第三晶体管的栅电极；第一电容机构的另一电极包含第三晶体管的源极区域和漏极区域的其中之一；第二电容机构包含作为导通时的电容和截止时的电容不同的电容器起作用的第四晶体管；第二电容机构的一个电极包含第四晶体管的栅电极；第二电容机构的另一电极包含第四晶体管的源极区域和漏极区域的至少之一。根据这种结构，在将规定的输入电位输入到第三晶体管的源极和漏极区域的至少其中之一的同时，将参考电位输入到第四晶体管的源极和漏极区域的至少其中之一的情况下，通过使第三晶体管的栅电极电位和第四晶体管的栅电极电位从第一电位变为第二电位，从而可以容易地扩大输入到第三晶体管的源极和漏极区域的至少其中之一的规定的输入电位和输入到第四晶体管的源极和漏极区域的至少其中之一的参考电位的电位差。
在上述一个方面的半导体装置，第一电容机构也可包含作为导通时的电容和截止时的电容不同的电容器起作用的第三晶体管；第二电容机构包含作为导通时的电容和截止时的电容不同的电容器起作用的第四晶体管；第三晶体管和第四晶体管的导通状态的电容比截止状态的电容大。根据这种结构，由于在第三晶体管和第四晶体管从导通状态变为截止状态时，可以减小电容，所以可以容易地减小电位的变化率。
这时，最好第三晶体管和第四晶体管具有比栅极长度还小的栅极宽度。根据这种结构，由于可以进一步减小截止时的电容，所以可以进一步减小电位的变化率。由此，可以进一步扩大输入到第三晶体管的规定的输入电位和输入到第四晶体管的参考电位的电位差。
在上述一个方面的半导体装置中，最好进一步具有保持数据的存储机构和与存储机构相连的数据线；数据线连接到第一电容机构和第二电容机构的其中之一的另一电极上；在数据的读出时，经数据线将对应于存储机构保持的数据的电位输入到第一电容机构和第二电容机构的其中之一的另一电极，同时将参考电位输入到另一个的另一电极。根据这种结构，在数据的读出时，通过使第一电容机构的一个电极的电位和第二电位单元的一个电极的电位从第一电位变为第二电位，可以扩大对应于输入到第一电容机构的另一电极的存储机构保持的数据的电位和输入到第二电容机构的另一电极的参考电位的电位差，来进行比较。由此，可以使判断对应于存储机构保持的数据的电位比参考电位高还是低时的精度。
在具有上述存储机构的半导体装置中，存储机构也可包含强电介质电容器和电容器的其中之一。
在具有上述存储机构的半导体装置中，最好进一步具有与存储机构相连的驱动线；在数据的读出时，通过经由驱动线将电压脉冲施加到存储机构，从而在存储机构保持第一数据的情况下，将负电位从存储机构经数据线输入到第一电容机构和第二电容机构的其中之一的另一电极，在存储机构保持第二数据的情况下，将正电位从存储机构经数据线输入到第一电容机构和第二电容机构的其中之一的另一电极。根据这种结构，在数据的读出时，在存储机构保持第一数据的情况下，将负电位输入到第一电容机构的另一电极，在存储机构保持第二数据的情况下，将正电位输入到第一电容机构的另一电极，所以在比较对应于输入到第一电容机构的另一电极的存储机构保持的数据的电位和输入到第二电容机构的另一电极的参考电位，来判断对应于存储机构保持的数据的电位比参考电位高还是低的情况下，可以将对应于输入到第一电容机构的另一电极的存储机构保持的数据的电位和扩大输入到第二电容机构的另一电极的参考电位的电位差之前的初始状态的参考电位设置为位于正电位和负电位之间的接地电位。由此，即使在数据的读出时数据线上产生的电位有偏差时，也可容易地设置参考电位。另外，由于将参考电位设置为接地电位，所以可以将半导体装置内部一般使用的接地电位用作参考电位。由此，由于与将参考电位设置为接地电位之外的电位的情况不同，不需要另外设置生成参考电位用的电路，所以可以简化半导体装置的电路结构。这时，存储机构也可包含具有设置在配置为彼此相交的字线和比特线之间的强电介质膜的强电介质电容器。
附图说明
图1是表示了本发明的第一实施方式的电位比较电路的结构的电路图；
图2是表示了图1所示的第一实施方式的电位比较电路之引导信号产生电路的结构的电路图；
图3是说明本发明的第一实施方式的电位比较电路的动作用的电压波形图；
图4是表示了用于引导本发明的第一实施方式的电位比较电路的输入电位和参考电位的晶体管的结构的平面图；
图5是表示了用于引导本发明的第一实施方式的电位比较电路的输入电位和参考电位的晶体管的结构的平面图；
图6是说明在本发明的第一实施方式的电位比较电路中，用于引导输入电位和参考电位的晶体管的栅极宽度比栅极长度大的情况下和小的情况下的各自的动作用的电压波形图；
图7是表示了本发明的第二实施方式的电位比较电路的结构的电路图；
图8是表示了图7所示的第二实施方式的电位比较电路的引导信号产生电路的结构的电路图；
图9是说明本发明的第二实施方式的电位比较电路的动作用的电压波形图；
图10是表示了本发明的第三实施方式的电位比较电路的结构的电路图；
图11是说明本发明的第三实施方式的电位比较电路的动作用的电压波形图；
图12是表示了本发明的第四实施方式的DRAM的结构的电路图；
图13是表示了图12所示的第四实施方式的DRAM的引导信号产生电路的结构的电路图；
图14是说明本发明的第四实施方式的DRAM的动作用的电压波形图；
图15是说明本发明的第四实施方式的DRAM的动作用的电压波形图；
图16是表示了本发明的第五实施方式的1T1C型的强电介质存储器的结构的电路图；
图17是表示了图16所示的第五实施方式的1T1C型的强电介质存储器的引导信号产生电路的结构的电路图；
图18是说明本发明的第五实施方式的1T1C型的强电介质存储器的动作用的电压波形图；
图19是表示了本发明的第五实施方式的1T1C型的强电介质存储器的强电介质电容器的极化状态的磁滞曲线图；
图20是表示了本发明的第六实施方式的交叉点型的强电介质存储器的结构的电路图；
图21是说明本发明的第六实施方式的交叉点型的强电介质存储器的动作用的电压波形图；
图22是表示了本发明的第六实施方式的交叉点型的强电介质存储器的强电介质电容器的极化状态的磁滞曲线图(hysteresis graph)；
图23是表示了本发明的第六实施方式的交叉点型的强电介质存储器的强电介质电容器的极化状态的磁滞曲线图；
图24是表示了本发明的第六实施方式的交叉点型的强电介质存储器的强电介质电容器的极化状态的磁滞曲线图；
图25是表示了用于引导本发明的输入电位和参考电位的晶体管的结构的平面图；
图26是表示了用于本发明的变形例的输入电位和参考电位的电容器的结构的平面图；
图27是沿着图26所示的本发明的变形例的电容器的100-100线的截面图。
具体实施方式
下面，根据附图来说明本发明的实施方式。
(第一实施方式)
首先，参照图1和图2，来说明本发明的第一实施方式的电位比较电路的结构。
基于该第一实施方式的电位比较电路1，如图1所示，由4个n沟道晶体管Tr1～Tr4、读出放大器2、引导信号产生电路3、驱动读出放大器2的SAN电路6a和SAP电路6b构成。另外，n沟道晶体管Tr1是本发明的“第一电容机构”和“第三晶体管”的一例，n沟道晶体管Tr2是本发明的“第二电容机构”和“第四晶体管”的一例。另外，n沟道晶体管Tr1和Tr2通过分别连接一对源极/漏极区域(源极区域或漏极区域)而作为电容器(电容)起作用。另外，n沟道晶体管Tr1和Tr2具有相同的阈值电压Vt(约0.7V)。此外，在n沟道晶体管Tr1和Tr2的各自的一对源极/漏极区域上分别连接着引导信号产生电路3。
另外，将n沟道晶体管Tr1的栅极连接到n沟道晶体管Tr3的源极/漏极区域的一个和读出放大器2。另外，将规定的输入电压Vin输入到n沟道晶体管Tr3的源极/漏极区域的另一个，同时将时钟信号Φ输入到栅极。另外，将n沟道晶体管Tr2的栅极连接到n沟道晶体管Tr4的源极/漏极区域的一个和读出放大器2。另外，将参考电位Vref输入到n沟道晶体管Tr4的源极/漏极区域的另一个，同时与上述n沟道晶体管Tr3的栅极相同，将时钟信号Φ输入到栅极。
另外，读出放大器2具有以下功能：对输入电位Vin和参考电位Vref的电位差被扩大后的电位差进行放大，同时比较电位差被放大后的输入电位(Vinα)和参考电位(Vrefα)，并判断输入电位Vin比参考电位Vref高还是低。该读出放大器2包含两个n沟道晶体管Tr5和Tr6与两个p沟道晶体管Tr7和Tr8。另外，交叉耦合连接由读出放大器2的n沟道晶体管Tr5和p沟道晶体管Tr7构成的CMOS反相器和由n沟道晶体管Tr6和p沟道晶体管Tr8构成的CMOS反相器的输入输出。另外，向p沟道晶体管Tr7的源极/漏极区域的一个和p沟道晶体管Tr8的源极/漏极区域的一个之间的节点ND1输入读出放大器有效信号SAP。另外，向n沟道晶体管Tr5的源极/漏极区域的一个和n沟道晶体管Tr6的源极/漏极区域的一个之间的节点ND2输入读出放大器有效信号SAN。
此外，构成为向p沟道晶体管Tr7的源极/漏极区域的另一个、p沟道晶体管Tr8的栅极、n沟道晶体管Tr5的源极/漏极区域的另一个和n沟道晶体管Tr6的栅极输入被输入到n沟道晶体管Tr1的栅极的节点ND3的电位。另外，构成为向p沟道晶体管Tr8的源极/漏极区域的另一个、p沟道晶体管Tr7的栅极、n沟道晶体管Tr6的源极/漏极区域的另一个和n沟道晶体管Tr5的栅极输入被输入到n沟道晶体管Tr2的栅极的节点ND4的电位。另外，设置有分别向外部输出通过读出放大器2扩大了电位差后的输入信号(Vinβ)和参考电位(Vrefβ)用的输出线4和5。将该输出线4连接到上述p沟道晶体管Tr7的源极/漏极区域的另一个、p沟道晶体管Tr8的栅极、n沟道晶体管Tr5的源极/漏极区域的另一个和n沟道晶体管Tr6的栅极。另外，将该输出线5连接到上述p沟道晶体管Tr8的源极/漏极区域的另一个、p沟道晶体管Tr7的栅极、n沟道晶体管Tr6的源极/漏极区域的另一个和n沟道晶体管Tr5的栅极。
另外，如图2所示，引导信号产生电路3包含n沟道晶体管Tr9、p沟道晶体管Tr10和高电阻7。此外，该n沟道晶体管Tr9是本发明的“第一晶体管”的一例，p沟道晶体管Tr10是本发明的“第二晶体管”的一例。另外，高电阻7是本发明的“电压变化机构”的一例。N沟道晶体管Tr9具有与上述n沟道晶体管Tr1和Tr2相同的阈值电压Vt(约0.7V)。另外，与n沟道晶体管Tr2的栅极相同，向n沟道晶体管Tr9的栅极输入参考电位Vref。另外，向n沟道晶体管Tr9的源极/漏极区域的一个输入Vcc的电位，同时将另一个连接到高电阻7的一端。向高电阻7的另一端供给接地电位(GND)。再者，向p沟道晶体管Tr10的栅极输入引导时钟信号Bclk。另外，向p沟道晶体管Tr10的源极/漏极区域的一个输入Vcc的电位，同时将源极/漏极区域的另一个连接到n沟道晶体管Tr9和高电阻7之间的节点ND5。构成为从该节点ND5输出引导信号，同时将所输出的引导信号输入到n沟道晶体管Tr1和Tr2(参照图1)各自的一对源极/漏极区域。
接着，参考图1～图3来说明基于本发明的第一实施方式的电位比较电路的动作。
首先，在初始状态中，通过将H电平的时钟信号Φ输入到n沟道晶体管Tr3和Tr4(参考图1)的栅极，从而n沟道晶体管Tr3和Tr4分别变为导通状态。由此，节点ND3和ND4的电位分别变为输入电位Vin和参考电位Vref。另外，在该初始状态中，作为参考电位Vref，输入约1.5V的电位，同时作为输入电位Vin，输入比参考电位Vref(约1.5V)高约0.01V的约1.51V的电位。这时，输入电位Vin和参考电位Vref的电位差VA约为0.01V。另外，向引导信号产生电路3(参照图2)的n沟道晶体管Tr9的栅极输入参考电位Vref(约1.5V)。由此，n沟道晶体管Tr9变为导通状态。另外，节点ND5的电位比参考电位Vref(约1.5V)降低n沟道晶体管Tr9的阈值电压Vt(约0.7V)，同时通过高电阻7，进一步变为降低了规定的电压Vα(约0.3V)的电位。即，n沟道晶体管Tr9和高电阻7之间的节点ND5的电位变为Vref-Vt-Vα(约0.5V)。另外，在初始状态中，将H电平的引导时钟信号Bclk输入到p沟道晶体管Tr10的栅极。由此，p沟道晶体管Tr10变为截止状态。因此，在初始状态下，从引导信号产生电路3输出Vref-Vt-Vα(约0.5V)的电位的引导信号。将该引导信号输入到n沟道晶体管Tr1和Tr2(参考图1)各自一对的源极/栅极区域中。
另外，向n沟道晶体管Tr1的栅极输入节点ND3的电位(Vin：约1.51V)，同时向n沟道晶体管Tr2的栅极输入节点ND4的电位(Vref：约1.5V)。即，在初始状态下，由于n沟道晶体管Tr1的栅极电位(Vin：约1.51V)和源极/漏极区域的电位(Vref-Vt-Vα：约0.5V)的电位差(Vgs＝约1.01V)比n沟道晶体管Tr1的阈值电压Vt(约0.7V)还大，所以n沟道晶体管Tr1变为导通状态。另外，由于n沟道晶体管Tr2的栅极电位(Vref：约1.5V)与源极/漏极区域的电位(Vref-Vt-Vα：约0.5V)的电位差(Vgs＝约1.0V)比n沟道晶体管Tr2的阈值电压Vt(约0.7V)还大，所以n沟道晶体管Tr2变为导通状态。而且，在n沟道晶体管Tr1和Tr2为导通状态时，作为电容器起作用的n沟道晶体管Tr1和Tr2的栅极电容为在各自的栅极、源极/漏极区域和沟道区域之间存在的电容。之后，将L电平的时钟信号Φ分别输入到n沟道晶体管Tr3和Tr4的栅极。由此，n沟道晶体管Tr3和Tr4变为截止状态。因此，节点ND3边保持输入电位Vin(约1.51V)，边变为浮动状态，同时，节点ND4边保持参考电位Vref(约1.5V)，边变为浮动状态。
接着，在引导期间(参考图3)中，使输入到引导信号产生电路3(参考图2)的p沟道晶体管Tr10的栅极的引导时钟信号Bclk降低为L电平。由此，由于经p沟道晶体管Tr10流过电流，所以从引导信号产生电路3输出的引导信号的电位从Vref-Vt-Vα(约0.5V)缓慢升高。由此，n沟道晶体管Tr1和Tr2(参照图1)的源极/漏极区域的电位也分别从Vref-Vt-Vα(约0.5V)缓慢升高。这时，通过作为电容器起作用的n沟道晶体管Tr1具有的栅极电容，被引导至输入到n沟道晶体管Tr1的栅极的节点ND3的电位升高的方向，同时通过作为电容器起作用的n沟道晶体管Tr2具有的栅极电容，被引导至输入n沟道晶体管Tr2的栅极的节点ND4的电位升高的方向。由此，节点ND3的电位和节点ND4的电位升高。
这时，引导信号的电位升高的变化率(升高的斜率)如图3所示，比节点ND3的电位和节点ND4的电位升高的变化率(升高的斜率)大。这是因为输入到n沟道晶体管Tr1和Tr2的源极/漏极区域的引导信号的电位升高时，通过将电荷从n沟道晶体管Tr1和Tr2的栅极电容分配到向在n沟道晶体管Tr1和Tr2的栅极电容之外存在的读出放大器2的输入电容和布线等的寄生电容，从而使节点ND3的电位升高的变化率和节点ND4的电位升高的变化率变得比引导信号的电位升高的变化率更小。并且，随着通过使引导信号的电位升高的变化率比节点ND3和ND4的电位升高的变化率大，引导信号的电位和节点ND3与节点ND4的电位升高，引导信号的电位和节点ND3与ND4的电位的电位差减小。并且，通过在规定的定时下，使节点ND4的电位和引导信号的电位的电位差减小为n沟道晶体管Tr2的阈值电压Vt(约0.7V)以下，n沟道晶体管Tr2变为截止状态。由此，作为电容器起作用的n沟道晶体管Tr2的栅极和源极/漏极之间的电容急剧减小。即，由于在n沟道晶体管Tr2变为截止状态的情况下，n沟道晶体管Tr2的栅极下的沟道区域部分的电容消失，所以作为电容器起作用的n沟道晶体管Tr2中的栅极和源极/漏极之间的电容大致仅为栅极和源极/漏极区域重叠的一点点区域部分的电容。由此，n沟道晶体管Tr2的栅极和源极/漏极之间的电容急剧减小。另外，n沟道晶体管Tr2的栅极部分的电容为n沟道晶体管Tr2的栅极和基板(沟道区域部分)之间的电容。因此，节点ND4的电位升高的变化率(升高的斜率)减小。
并且，在第一实施方式中，在节点ND4的电位升高的变化率减小后，延迟规定的期间后，节点ND3的电位和引导信号的电位的电位差减小为n沟道晶体管Tr1的阈值电压Vt(约0.7V)以下。由此，由于n沟道晶体管Tr1为截止状态，所以与上述的节点ND4的情况相同，节点ND3的电位升高变化率(升高的斜率)减小。并且，升高的变化率减小后的节点ND3的电位升高的变化率与上述升高的变化率减小后的节点ND4的电位升高的变化率相同。因此，节点ND4的电位升高变化率减小后，到节点ND3的电位升高的变化率减小为止的规定期间，节点ND3的电位升高变化率比节点ND4的电位升高变化率大。由此，在该规定的期间中，扩大了节点ND3的电位和节点ND4的电位的电位差。因此，将引导期间结束后的节点ND3的电位和节点ND4的电位的电位差VB(约0.05V)扩大为初始状态中的节点ND3的电位(约1.51V)和节点ND4的电位(约1.5V)的电位差VA(约0.01V)的约几倍(约5倍)。该电位差的扩大根据节点ND3的电容和n沟道晶体管Tr1的栅极电容的比变化。
接着，在初始状态中，在作为输入电位Vin，输入了比参考电位Vref(约1.5V)还低约0.01V的约1.49V的电位的情况下，输入电位Vin和参考电位Vref的电位差VA为约0.01V。这时，如图3所示，随着引导信号的电位从Vref-Vt-Vα(约0.5V)升高为Vcc(约3V)，在节点ND3的电位和节点ND4的电位以比引导信号的电位升高的变化率小的升高变化率升高时，在节点ND3的电位和引导信号的电位的电位差在规定的定时内减小为n沟道晶体管Tr1的阈值电压Vt(约0.7V)以下后，延迟规定的期间后，节点ND4的电位和引导信号的电位的电位差减小为n沟道晶体管Tr2的阈值电压Vt(约0.7V)以下。这时，由于n沟道晶体管Tr1在规定的定时内变为截止状态后，延迟规定的期间，n沟道晶体管Tr2变为截止状态，所以在节点ND3的电位升高的变化率在规定的定时内减小后，延迟规定的期间，节点ND4的电位升高的变化率减小。另外，通过n沟道晶体管Tr1和Tr2变为截止状态，节点ND3和ND4的电位升高的变化率减小时的动作，与作为上述输入电位Vin而输入了比参考电位Vref高一些的电位来的情况下的动作相同。并且，在节点ND3的电位升高的变化率减小后，到节点ND4的电位升高的变化率减小为止的规定的期间，节点ND4的电位升高的变化率比节点ND3的电位升高的变化率大。由此，在该规定的期间中，扩大了节点ND4的电位和节点ND3的电位的电位差。因此，将引导期间结束后的节点ND4的电位和节点ND3的电位的电位差VB(约0.05V)扩大为初始状态中的节点ND4的电位和节点ND3的电位的电位差VA(约0.01V)的约几倍(约5倍)。
另外，通过上述n沟道晶体管Tr1和Tr2截止，节点ND3和ND4的电位升高的变化率(升高的斜率)怎么减小，根据n沟道晶体管Tr1和Tr2中栅极和源极/漏极区域重叠的区域大小变化。例如，在如图4所示，n沟道晶体管Tr1(Tr2)的栅极宽度(GW)比栅极长度(GL)大的情况下，与如图5所示，n沟道晶体管Tr1(Tr2)的栅极宽度(GW)比栅极长度(GL)小的情况相比，栅极与源极/漏极区域重叠的区域A变大。由此，在n沟道晶体管Tr1(Tr2)的栅极宽度(GW)比栅极长度(GL)大的情况下，与n沟道晶体管Tr1(Tr2)的栅极宽度(GW)比栅极长度(GL)小的情况相比，由栅极与源极/漏极区域重叠的区域A引起的电容变大。因此，如图6所示，在n沟道晶体管Tr1(Tr2)的栅极宽度(GW)比栅极长度(GL)小的情况下，与栅极宽度(GW)比栅极长度(GL)大的情况相比，节点ND3(ND4)的电位升高的变化率(升高的斜率)减小得更多。由此，在n沟道晶体管Tr1(Tr2)的栅极宽度(GW)比栅极长度(GL)小的情况下，如图6所示，与栅极宽度(GW)比栅极长度(GL)大的情况相比，扩大了电压差后的节点ND3和节点ND4的电位差变大。即，若n沟道晶体管Tr1和Tr2中，若将栅极宽度(GW)形成得比栅极长度小，则可以进一步扩大输入到节点ND3的输入电位Vin和输入到节点ND4的参考电位Vref的电位差。但是，若栅极长度(GL)过大，则由于源极-漏极间的电阻成分大，所以作为n沟道晶体管Tr1和Tr2的电容的响应性变差。
并且，在扩大了节点ND3的电位(Vin)和节点ND4的电位(Vref)的电位差后，通过由读出放大器2(参照图1)来比较节点ND3的电位(Vinα)和节点ND4的电位(Vrefα)，从而进一步扩大(放大)节点ND3的电位(Vinα)和节点ND4的电位(Vrefα)的电位差，同时判断节点ND3的电位(Vin)比节点ND4的电位(Vref)高还是低。这时，通过有效化读出放大器，从而在节点ND3的电位(Vinα)比节点ND4的电位(Vrefα)高的情况下，读出放大器2的n沟道晶体管Tr6和p沟道晶体管Tr7变为导通状态，同时，n沟道晶体管Tr5和p沟道晶体管Tr8变为截止状态。由此，在将Vcc(约3V)电位的读出放大器有效化信号SAP经p沟道晶体管Tr7供给到输出线4的同时，将接地电位(GND：0V)的读出放大器有效化信号SAN经n沟道晶体管Tr6供给到输出线5。另一方面，在节点ND3的电位(Vinα)比节点ND4的电位(Vrefα)低的情况下，读出放大器2的n沟道晶体管Tr5和p沟道晶体管Tr8变为导通状态，同时n沟道晶体管Tr6和p沟道晶体管Tr7变为截止状态。由此，在将Vcc(约3V)电位的读出放大器有效化信号SAP经p沟道晶体管Tr8供给到输出线5的同时，将接地电位(GND：0V)的读出放大器有效化信号SAN经n沟道晶体管Tr5供给到输出线4。即，在输入电位Vin比参考电位Vref高的情况下，从输出线4输出Vcc(约3V)的电位，同时从输出线5输出接地电位(GND：0V)。另一方面，在输入电位Vin比参考电位Vref低的情况下，从输出线4输出接地电位(GND：0V)的同时，从输出线5输出Vcc(约3V)的电位。如上这样，判断输入电位Vin(节点ND3的电位)比参考电位Vref(接地ND4的电位)高还是低。
在第一实施方式中，如上所述，通过将作为电容器起作用的n沟道晶体管Tr1的一对源极/漏极区域的电位和作为电容器起作用的n沟道晶体管Tr2的一对源极/漏极区域的电位从Vref-Vt-Vα升高到Vcc，扩大了输入到n沟道晶体管Tr1的栅极的输入电位Vin和输入到n沟道晶体管Tr2的栅极的参考电位Vref的电位差。之后，通过由读出放大器2比较输入电位Vinα和参考电位Vrefα，来判断输入电位Vin比参考电位Vref大还是小。由此，与不扩大电位差，而由读出放大器2来比较输入电位Vin和参考电位Vref的情况相比，在本申请中，可以更可靠地判断输入电位Vin比参考电位Vref高还是低。由此，可以提高判断输入电位Vin比参考电位Vref高还是低时的精度。另外，由于在输入到n沟道晶体管Tr1的栅极的输入电位Vin和输入到n沟道晶体管Tr2的栅极的参考电位Vref的电位差比读出放大器2的灵敏度小的情况下，将扩大了电位差后的输入电位Vinα和参考电位Vrefα输入到读出放大器2，所以可以容易地通过读出放大器2来判断输入电位Vin比参考电位Vref高还是低。
(第二实施方式)
下面，参照图7，来说明第二实施方式的电位比较电路的结构。
在该第二实施方式的电位比较电路11中，与上述第一实施方式的电位比较电路1不同，作为输入了引导信号的电容器起作用的两个晶体管由p沟道晶体管构成。具体的，第二实施方式的电位比较电路11如图7所示，由两个p沟道晶体管Tr11和Tr12、两个n沟道晶体管Tr3和Tr4、读出放大器2、引导信号产生电路13、SAN电路6a和SAP电路6b构成。另外，p沟道晶体管Tr11是本发明的“第一电容机构”和“第三晶体管”的一例，p沟道晶体管Tr12是本发明的“第二电容机构”和“第四晶体管”的一例。另外，p沟道晶体管Tr11和Tr12分别通过连接一对源极/漏极区域，而作为电容器(电容)起作用。另外，p沟道晶体管Tr11和Tr12具有同一阈值电压Vt。另外，分别将引导信号产生电路13连接到p沟道晶体管Tr11和Tr12各自的一对源极/漏极区域。另外，p沟道晶体管Tr11的栅极连接到n沟道晶体管Tr3的源极/漏极区域的一个和读出放大器2。另外，将p沟道晶体管Tr12的栅极连接到n沟道晶体管Tr4的源极/漏极区域的一个和读出放大器2。另外，引导信号产生电路13如图8所示，具有切换了在上述第一实施方式的引导信号产生电路3(参考图2)中供给的Vcc的电位和接地电位(GND)的结构。另外，在将图2所示的第一实施方式的n沟道晶体管Tr9改变为p沟道晶体管Tr9a的同时，将图2所示的第一实施方式的p沟道晶体管Tr10改变为n沟道晶体管Tr10a。而且，该p沟道晶体管Tr9a是本发明的“第一晶体管”的一例，n沟道晶体管Tr10a是本发明的“第二晶体管”的一例。第二实 施方式的电位比较电路11的上述之外的结构与上述第一实施方式的电位比较电路1的结构相同。
下面，参照图7～图9，来说明第二实施方式的电位比较电路的动作。
在该第二实施方式的电位比较电路11中，与上述第一实施方式不同，随着使引导信号的电位降低，输入电位Vin和参考电位Vref降低，同时使输入电位Vin和参考电位Vref的电位差扩大。具体的，在初始状态中，通过将H电平的时钟信号Φ输入到n沟道晶体管Tr3和Tr4(参考图7)的栅极，从而n沟道晶体管Tr3和Tr4分别变为导通状态。由此，节点ND3和ND4的电位分别变为输入电位Vin和参考电位Vref。另外，在该初始状态中，作为输入电位Vin，输入了比参考电位Vref高一些的电位。将这时的输入电位Vin和参考电位Vref的电位差设为VA。另外，将参考电位Vref输入到引导信号产生电路13(参考图8)的p沟道晶体管Tr9a的栅极。由此，p沟道晶体管Tr9a变为导通状态。另外，使p沟道晶体管Tr9a和高电阻7之间的节点ND5的电位从参考电位Vref升高了p沟道晶体管Tr9a的阈值电压|Vt|的同时，通过高电阻7，变为进一步升高了规定的电压Vα的电位。即，节点ND5的电位变为Vref-Vt+Vα(Vt＜0)。另外，在初始状态下，将L电平的引导时钟信号Bclk输入到n沟道晶体管Tr10a的栅极。由此，n沟道晶体管Tr10a变为截止状态。因此，在初始状态下，从引导信号产生电路13输出了Vref-Vt+Vα的电位的引导信号。将该引导信号输入到p沟道晶体管Tr11和Tr12(参照图7)的各自的一对源极/漏极区域。
另外，在将节点ND3的电位(Vin)输入到p沟道晶体管Tr11的栅极，同时，将节点ND4的电位(Vref)输入到p沟道晶体管Tr12的栅极。并且，在初始状态下，p沟道晶体管Tr11的栅极电位(Vin)和源极/漏极区域的电位(Vref-Vt+Vα)的电位差(|Vgs|)比p沟道晶体管Tr11的阈值电压|Vt|大。由此，p沟道晶体管Tr11变为导通状态。另外，p沟道晶体管Tr12的栅极电位(Vref)和源极/漏极区域的电位(Vref-Vt+Vα)的电位差(Vgs)比p沟道晶体管Tr12的阈值电压|Vt|大。由此，p沟道晶体管Tr12变为导通状态。并且，将L电平的时钟信号Φ分别输入到n沟道晶体管Tr3和Tr4的栅极。由此，n沟道晶体管Tr3和Tr4变为截止状态。因此，节点ND3边保持输入电位Vin，边变为浮动状态，同时，节点ND4边保持参考电位Vref，边变为浮动状态。
接着，在引导期间中，使输入到引导信号产生电路13(参考图8)的n沟道晶体管Tr10a的栅极的引导时钟信号Bclk变为H电平。随之，由于经n沟道晶体管Tr10a流过电流，所以从引导信号产生电路13输出的引导信号的电位从Vref-Vt+Vα缓慢降低。由此，p沟道晶体管Tr11和Tr12(参考图7)的源极/漏极区域的电位也分别从Vref-Vt+Vα缓慢降低。这时，通过作为电容器起作用的p沟道晶体管Tr11具有的栅极电容，被引导至输入到p沟道晶体管Tr11的栅极的节点ND3的电位降低的方向，同时，通过作为电容器起作用的p沟道晶体管Tr12具有的栅极电容，被引导至输入到p沟道晶体管Tr12的栅极的节点ND4的电位降低的方向。由此，降低了节点ND3的电位和节点ND4的电位。
另外，这时，引导信号的电位降低的变化率(降低的斜率)如图9所示，比节点ND3的电位和节点ND4的电位降低的变化率(降低的斜率)大。其与上述第一实施方式相同，基于通过p沟道晶体管Tr11和Tr12的栅极电容，引导了节点ND3的电位和ND4的电位时，将电荷从p沟道晶体管Tr11和Tr12的栅极电容分配到读出放大器2的输入电容和布线电容等。并且，随着通过使引导信号的电位降低的变化率比节点ND3和ND4的电位降低变化率大，引导信号的电位和节点ND3与ND4的电位降低，引导信号的电位和节点ND3与ND4的电位的电位差减小。并且，在规定的定时内，通过将节点ND3的电位和引导信号的电位的电位差减小为p沟道晶体管Tr11的阈值电压|Vt|以下，p沟道晶体管Tr11变为截止状态。由此，作为电容器起作用的p沟道晶体管Tr11的栅极和源极/漏极之间的电容急剧减小。因此，节点ND3的电位降低的变化率(降低的斜率)减小。
并且，在第二实施方式中，在节点ND3的电位降低的变化率减小后，延迟规定的期间，将节点ND4的电位和引导信号的电位的电位差减小为p沟道晶体管Tr12的阈值电压|Vt|以下。由此，由于p沟道晶体管Tr12为截止状态，所以与上述的节点ND3的情况相同，节点ND4的电位降低的变化率(降低的斜率)减小。并且，降低的变化率减小后的节点ND4的电位降低的变化率与上述降低的变化率减小后的节点ND3的电位降低的变化率相同。因此，在节点ND3的电位降低的变化率减小后，到节点ND4的电位降低的变化率减小为止的规定的期间，节点ND4的电位降低的变化率比节点ND3的电位降低的变化率大。由此，在该规定的期间中，扩大了节点ND3的电位和节点ND4的电位的电位差。因此，将引导期间结束后的节点ND3的电位和节点ND4的电位的电位差VB扩大为初始状态中的节点ND3的电位和节点ND4的电位的电位差VA的约几倍。
另外，在初始状态中，在作为输入电位Vin，输入了比参考电位Vref低一些的电位的情况下，随着使引导信号的电位从Vref-Vt+Vα(Vt＜0)降低，在节点ND3的电位和节点ND4的电位以比引导信号的电位降低的变化率小的低变化率降低时，在节点ND4的电位和引导信号的电位的电位差在规定的定时内减小为p沟道晶体管Tr12的阈值电压|Vt|以下后，延迟规定的期间后，将节点ND3的电位和引导信号的电位的电位差减小为p沟道晶体管Tr11的阈值电压|Vt|以下。这时，由于在p沟道晶体管Tr12在规定的定时内变为截止状态后，延迟规定的期间，p沟道晶体管Tr11变为截止状态，所以，在节点ND4的电位降低变化率在规定的定时内减小后，延迟规定的期间，节点ND3的电位降低的变化率减小。另外，通过使p沟道晶体管Tr11和Tr12变为截止状态，节点ND3和ND4的电位降低的变化率减小时的动作与作为上述输入电位Vin输入了比参考电位Vref高一些的电位的情况下的动作相同。并且，节点ND4的电位降低的变化率减小后，到节点ND3的电位降低的变化率减小为止的规定期间中，节点ND3的电位降低的变化率比节点ND4的电位降低的变化率大。由此，在该规定的期间中，扩大了节点ND4的电位和节点ND3的电位的电位差。因此，将引导期间结束后的节点ND4的电位和节点ND3的电位的电位差VB扩大为初始状态中的节点ND4的电位(Vref)和节点ND3的电位(Vin)的电位差VA的约几倍。
并且，在扩大了节点ND3的电位和节点ND4的电位的电位差后，通过由读出放大器2(参照图7)来比较节点ND3的电位和节点ND4的电位，进一步扩大(放大)了节点ND3的电位和节点ND4的电位的电位差，同时，判断节点ND3的电位比节点ND4的电位高还是低。这时的读出放大器2的动作与图1所示的上述第一实施方式的电位比较电路1的读出放大器2的动作相同。
在第二实施方式中，如上那样，通过使作为电容器起作用的p沟道晶体管Tr11的一对源极/漏极区域的电位和作为电容器起作用的p沟道晶体管Tr12的一对源极/漏极区域的电位从Vref-Vt+Vα(Vt＜0)降低，从而使输入到p沟道晶体管Tr11的栅极的输入电位Vin和输入到p沟道晶体管Tr12的栅极的参考电位Vref的电位差扩大。之后，通过由读出放大器2比较输入电位(Vinα)和参考电位(Vrefα)，来判断输入电位(Vin)比参考电位(Vref)大还是小。由此，与不扩大电位差而通过读出放大器2来比较输入电位Vin和参考电位Vref的情况相比，在本申请中，可以更可靠地判断输入电位Vin比参考电位Vref高还是低。由此，可以提高判断输入电位Vin比参考电位Vref高还是低时的精度。另外，在输入到p沟道晶体管Tr11的栅极的输入电位Vin和输入到p沟道晶体管Tr12的栅极的参考电位Vref的电位差比读出放大器2的灵敏度小的情况下，还将扩大了电位差后的输入电位(Vinα)和参考电位(Vrefα)输入到读出放大器2，所以可以容易地通过读出放大器2判断输入电位Vin比参考电位Vref高还是低。而且，在该第二实施方式的说明中，将p沟道晶体管Tr11和Tr12的栅极和源极/漏极区域的电位差|Vgs|加上绝对值来进行了说明，但是在其电位差Vgs为正值且为|Vt|以上的情况下，p沟道晶体管Tr11和Tr12为截止状态。
(第三实施方式)
接着，参照图10，来说明第三实施方式的电位比较电路的结构。
该第三实施方式的电位比较电路21与上述第一实施方式的电位比较电路1不同，构成为在使输入电位Vin和参考电位Vref升高的同时，使输入电位Vin和参考电位Vref的电位差扩大后，降低电位差扩大后的输入电位(Vinα)和参考电位(Vrefα)，同时，进一步扩大输入电位(Vinα)和参考电位(Vrefα)的电位差。具体的，第三实施方式的电位比较电路21如图10所示，由n沟道晶体管Tr1～Tr4、p沟道晶体管Tr11和Tr12、读出放大器2、引导信号产生电路3、引导信号产生电路部13a、SAN电路6a和SAP电路6b构成。另外，n沟道晶体管Tr1和p沟道晶体管Tr11的栅极分别连接到n沟道晶体管Tr3的源极/漏极区域的一个和读出放大器2。即，n沟道晶体管Tr1和p沟道晶体管Tr11的栅极分别经n沟道晶体管Tr3连接到输入了输入电位Vin的节点ND3。另外，n沟道晶体管Tr2和p沟道晶体管Tr12的栅极分别连接到n沟道晶体管Tr4的源极/漏极区域的一个和读出放大器2。即，n沟道晶体管Tr2和p沟道晶体管Tr12的栅极分别经n沟道晶体管Tr4连接到输入了参考电位Vref的节点ND4。
另外，引导信号产生电路部13a由引导信号产生电路13、n沟道晶体管Tr13和Tr14、p沟道晶体管Tr15和反相器8构成。另外，第三实施方式的引导信号产生电路13的电路结构与图8所示的第二实施方式的引导信号产生电路13的电路结构相同。另外，n沟道晶体管Tr13、Tr14和p沟道晶体管Tr15的各个源极/漏极区域的一个分别连接到p沟道晶体管Tr11和Tr12各自一对的源极/漏极区域。另外，n沟道晶体管Tr13的源极/漏极区域的另一个被接地，同时，将控制信号Vs1输入到栅极。另外，将引导信号从引导信号产生电路13同时供给到n沟道晶体管Tr14的源极/漏极区域的另一个和p沟道晶体管Tr15的源极/漏极区域的另一个。另外，构成为将控制信号Vs2输入到n沟道晶体管Tr14的栅极，同时将通过反相电路8反转了控制信号Vs2的反转控制信号/Vs2输入到p沟道晶体管Tr15的栅极。
另外，在第三实施方式中，构成为通过引导信号产生电路3、n沟道晶体管Tr1和Tr2，使输入了输入电位Vin的节点ND3的电位和输入了参考电位Vref的节点ND4的电位升高，同时使节点ND3的电位和节点ND4的电位的电位差扩大。另外，构成为通过引导信号产生电路部13a、p沟道晶体管Tr11和Tr12，使扩大了电位差后的节点ND3的电位和节点ND4的电位降低，同时使节点ND3的电位和节点ND4的电位的电位差进一步扩大。第三实施方式的电位比较电路21的上述之外的结构与上述第一实施方式的电位比较电路1的结构相同。
下面，参考图10和图11，来说明第三实施方式的电位比较电路的动作。
在该第三实施方式的电位比较电路21中，如图11所示，在第一引导期间中，使输入了输入电位Vin的节点ND3和输入了参考电位Vref的节点ND4的电位升高，同时，使节点ND3和节点ND4的电位差扩大后，在第二引导期间中，使节点ND3和ND4的电位降低，同时，使节点ND3和节点ND4的电位差进一步扩大。具体的，首先，在初始状态下，通过将H电平的时钟信号Φ输入到n沟道晶体管Tr3和Tr4的栅极，从而n沟道晶体管Tr3和Tr4分别变为导通状态。由此，节点ND3和ND4的电位分别变为输入电位Vin和参考电位Vref。另外，从引导信号产生电路3向n沟道晶体管Tr1和Tr2的源极/漏极区域输入电位Vref-Vt-Vα的引导信号(n)。由此，在初始状态中，n沟道晶体管Tr1和Tr2变为导通状态。另外，通过将L电平的控制信号Vs1输入到引导信号产生电路部13a的n沟道晶体管Tr13的栅极，n沟道晶体管Tr13变为截止状态。另外，在将H电平的控制信号Vs2输入到n沟道晶体管Tr14的栅极的同时，将L电平的反转控制信号/Vs2经反相器8输入到p沟道晶体管Tr15的栅极。由此，从引导信号产生电路13输出的电位Vref-Vt+Vα(Vt＜0)的引导信号(p)分别经n沟道晶体管Tr14和p沟道晶体管Tr15输入到p沟道晶体管Tr11和Tr12的源极/漏极区域。由此，p沟道晶体管Tr11和Tr12在初始状态中，变为导通状态。
接着，使控制信号Vs2降低为L电平。由此，在n沟道晶体管Tr14变为截止的同时，将反转控制信号/Vs2输入到栅极的p沟道晶体管Tr15也截止。因此，p沟道晶体管Tr11和Tr12的源极/漏极区域变为浮动状态。接着，通过将L电平的时钟信号Φ输入到n沟道晶体管Tr3和Tr4，从而节点ND3和ND4变为浮动状态。并且，在第一引导期间中，使得从引导信号产生电路3输入到n沟道晶体管Tr1和Tr2的源极/漏极区域的引导信号(n)的电位从Vref-Vt-Vα升高到Vcc。随之，在升高节点ND3的电位和节点ND4的电位的同时，节点ND3的电位和节点ND4的电位的电位差VA扩大为电位差VB。这时的动作与上述第一实施方式的动作相同。另外，在节点ND3的电位和节点ND4的电位升高时，为浮动状态的p沟道晶体管Tr11和Tr12的源极/漏极区域的电位边将p沟道晶体管Tr11和Tr12保持为导通状态，边升高。由此，在第一引导期间结束的时刻，p沟道晶体管Tr11和Tr12的源极/漏极区域的电位升高到比p沟道晶体管Tr11和Tr12保持为导通状态的节点ND3和ND4的电位还高的规定的电位。
接着，在第二引导期间中，输入到引导信号产生电路部的n沟道晶体管Tr13的栅极的控制信号Vs1升高到H电平。由此，输入到p沟道晶体管Tr11和Tr12的源极/漏极区域的引导信号(p)的电位经n沟道晶体管Tr13降低为接地电位(GND)。随之，在第二引导期间中，节点ND3和ND4的电位降低，同时节点ND3和ND4的电位差VB进一步扩大，而变为图11所示的电位差Vc。另外，通过该节点ND3和ND4的电位降低，从而电位差扩大的动作与上述第二实施方式的动作相同。如上这样，在第三实施方式中，初始状态中的输入信号Vin和参考电位Vref的电位差VA扩大为电位差VA的20倍左右的电位差Vc。
在第三实施方式中，如上这样，随着通过来自引导信号产生电路3的引导信号(n)，使n沟道晶体管Tr1和Tr2的源极/漏极区域的电位升高，在扩大了输入到n沟道晶体管Tr1的栅极的输入电位Vin和输入到n沟道晶体管Tr2的栅极的参考电位Vref的电位差后，随着经引导信号产生电路部13a的n沟道晶体管Tr13，使从引导信号产生电路部13a向p沟道晶体管Tr11和Tr12的源极/漏极区域输入的引导信号(p)降低为接地电位，通过进一步扩大电位差扩大后的输入电位(Vinα)和参考电位(Vrefα)的电位差，从而在初始状态中，可以进一步扩大输入到n沟道晶体管Tr1的栅极的输入电位Vin和输入到n沟道晶体管Tr2的栅极的参考电位Vref的电位差。由此，在第三实施方式的电位比较电路中，可以进一步提高判断规定的输入电位比参考电位高还是低时的精度。
第三实施方式的上述之外的效果与上述第一实施方式的效果相同。
(第四实施方式)
在该第四实施方式中，说明将本发明的电位比较电路适用于DRAM的例子。首先，参照图12和图13，来说明第四实施方式的DRAM的结构。
在该第四实施方式的DRAM中，构成为在数据的读出时，通过电位比较电路，来比较对应于保持在存储器单元的电容器中的数据的比特线的电位和参考电位，以判断比特线的电位比参考电位高还是低。具体的，如图12所示，设计为由比特线BL和反转比特线/BL构成的比特线对与多个字线WL正交。另外，该比特线BL和反转比特线/BL是本发明的“数据线”的一例。另外，在字线WL和比特线BL与/BL相交的位置上分别设置有存储器单元9。该存储器单元9由一个n沟道晶体管Tr16和保持数据的一个电容器10构成。而且，该电容器10是本发明的“存储机构”的一例。另外，将存储器单元9的n沟道晶体管Tr16的栅极连接到字线WL，同时，将源极/漏极区域的一个连接到比特L和反转比特线/BL。另外，将电容器10连接到n沟道晶体管Tr16的源极/漏极的另一个。另外，在数据的读出和写入时，将所有字线WL连接到选择规定的字线WL用的字线译码器14。
另外，将n沟道晶体管Tr17的源极/漏极的一个连接到比特线BL。另外，将n沟道晶体管Tr18的源极/漏极的一个连接到反转比特线/BL。另外，将信号VBL分别输入到n沟道晶体管Tr17的源极/漏极的另一个和n沟道晶体管Tr18的源极/漏极的另一个。另外，将预充电信号Pri分别输入到n沟道晶体管Tr17和Tr18的栅极。另外，将n沟道晶体管Tr19的源极/漏极区域的一个连接到比特线BL，同时，将n沟道晶体管Tr19的源极/漏极的另一个连接到反转比特线/BL。另外，将预充电信号Pri输入到该n沟道晶体管Tr19的栅极。另外，将电位比较电路31连接到比特线对BL和/BL的端部。在将比特线BL连接到该电位比较电路31的n沟道晶体管Tr3的源极/漏极区域的一个的同时，将反转比特线/BL连接到n沟道晶体管Tr4的源极/漏极区域的一个。该电位比较电路31除了引导信号产生电路33的电路结构之外，构成为与图1所示的上述第一实施方式的电位比较电路1相同。
引导信号产生电路33如图13所示，由15个n沟道晶体管Tr20～Tr34和5个p沟道晶体管Tr35～Tr39构成。另外，n沟道晶体管Tr20和Tr26是本发明的“第一晶体管”的一例，p沟道晶体管Tr39是本发明的“第二晶体管”的一例。另外，n沟道晶体管Tr21和Tr27是本发明的“电压变化机构”的一例。另外，n沟道晶体管Tr20与n沟道晶体管Tr1和Tr2(参考图12)具有相同的阈值电压Vt。另外，将参考电位Vref1输入到n沟道晶体管Tr20的栅极。另外，将Vcc的电位供给到n沟道晶体管Tr20的源极/漏极区域的一个，同时，将n沟道晶体管Tr21的源极/漏极区域的一个连接到另一个。另外，将接地电位(GND)供给到n沟道晶体管Tr21的源极/漏极区域的另一个。另外，将n沟道晶体管Tr22的栅极连接到n沟道晶体管Tr20和n沟道晶体管Tr21之间的节点ND6。将n沟道晶体管Tr23的源极/漏极区域的一个连接到n沟道晶体管Tr22的源极/漏极区域的一个。另外，n沟道晶体管Tr22的源极/漏极区域的一个和n沟道晶体管Tr23的源极/漏极区域的一个同时连接到n沟道晶体管Tr24的源极/漏极区域的一个。将接地电位(GND)供给到该n沟道晶体管Tr24的源极/漏极区域的另一个。另外，将p沟道晶体管Tr35的源极/漏极区域的一个连接到n沟道晶体管Tr22的源极/漏极区域的另一个。将该p沟道晶体管Tr35的源极/漏极区域的一个与栅极相连。另外，将Vcc的电位供给到p沟道晶体管Tr35的源极/漏极区域的另一个。另外，将n沟道晶体管Tr23的源极/漏极区域的另一个与p沟道晶体管Tr36的源极/漏极区域的一个相连。另外，将Vcc的电位供给到p沟道晶体管Tr36的源极/漏极区域的另一个，同时，将p沟道晶体管Tr36的栅极连接到p沟道晶体管Tr35的栅极。另外，n沟道晶体管Tr23的栅极与将引导信号输出到引导信号产生电路33的外部的输出线15相连。由此，构成为在引导信号经输出线15向外部输出的同时，被输入到n沟道晶体管Tr23的栅极。另外，将n沟道晶体管Tr25的栅极连接到n沟道晶体管Tr23和p沟道晶体管Tr36之间的节点ND7。另外，将Vcc的电位供给到n沟道晶体管Tr25的源极/漏极区域的一个，同时另一个连接到输出线15。另外，通过n沟道晶体管Tr22～Tr24和p沟道晶体管Tr35与Tr36，构成比较器16。该比较器16构成为比较输入到n沟道晶体管Tr22的栅极的电位和输入到n沟道晶体管Tr23的栅极的引导信号的电位，在输入到n沟道晶体管Tr22的栅极的电位比引导信号的电位高的情况下，从节点ND7向n沟道晶体管Tr25的栅极输出H电平的电位，另一方面，在引导信号的电位比输入到n沟道晶体管Tr22的栅极的电位高的情况下，从节点ND7向n沟道晶体管Tr25的栅极输出L电平的电位。
另外，n沟道晶体管Tr26与n沟道晶体管Tr1和Tr2(参照图12)具有相同的阈值电压。另外，将参考电位Vref1输入到n沟道晶体管Tr26的栅极。另外，将n沟道晶体管Tr28的栅极连接到n沟道晶体管Tr26和n沟道晶体管Tr27之间的节点ND8。另外，将p沟道晶体管Tr37的源极/漏极区域的一个连接到n沟道晶体管Tr28的源极/漏极区域的一个。将该p沟道晶体管Tr37的栅极与p沟道晶体管Tr38的栅极相连。另外，将p沟道晶体管Tr38的栅极与源极/漏极区域的一个相连，同时，将该源极/漏极区域的一个与n沟道晶体管Tr29的源极/漏极区域的一个相连。
另外，将n沟道晶体管Tr29的栅极与输出线15相连。由此，构成为引导信号经输出线15输出到外部，同时，输入到n沟道晶体管Tr29的栅极。另外，将n沟道晶体管Tr31的栅极连接到n沟道晶体管Tr28和p沟道晶体管Tr37之间的节点ND9。另外，将n沟道晶体管Tr31的源极/漏极区域的一个连接到输出线15，同时将另一个连接到n沟道晶体管Tr32的源极/漏极区域的一个。而且，通过n沟道晶体管Tr28～Tr30和p沟道晶体管Tr37和Tr38，构成比较器17。该比较器17构成为：比较输入到n沟道晶体管Tr28的栅极的电位和输入到n沟道晶体管Tr29的栅极的引导信号的电位，在输入到n沟道晶体管Tr28的栅极的电位比引导信号的电位高的情况下，从节点ND9向n沟道晶体管Tr31的栅极输出L电平的电位；另一方面，在引导信号的电位比输入到n沟道晶体管Tr28的栅极的电位高的情况下，从节点ND9向n沟道晶体管Tr31的栅极输出H电平的电位。并且，n沟道晶体管Tr26～Tr30、p沟道晶体管Tr37和Tr38的上述之外的结构分别与上述的n沟道晶体管Tr20～Tr24、p沟道晶体管Tr35和Tr36的结构相同。
另外，将接地电位(GND)供给到n沟道晶体管Tr32的源极/漏极区域的另一个。此外，将引导时钟信号Bclk输入到n沟道晶体管Tr32的栅极和p沟道晶体管Tr39的栅极。另外，将Vcc的电位供给到p沟道晶体管Tr39的源极/漏极的一个，同时将另一个连接到输出线15。再有，将Vcc的电位供给到n沟道晶体管Tr33的栅极和源极/漏极区域的一个，同时将源极/漏极区域的另一个连接到n沟道晶体管Tr34的栅极和源极/漏极区域的一个。另外，将接地电位(GND)供给到n沟道晶体管Tr34的源极/漏极区域的另一个。还有，将n沟道晶体管Tr21、Tr24、Tr27和Tr30的栅极分别连接到n沟道晶体管Tr33和n沟道晶体管Tr34之间的节点ND10。
图14和图15是说明本发明的第四实施方式的DRAM的动作用的电压波形图。下面，参照图12～图15，来说明第四实施方式的DRAM的动作。
在该第四实施方式的DRAM中，在数据读出时的初始状态中，将H电平的引导时钟信号Bclk分别输入到n沟道晶体管Tr32和p沟道晶体管Tr39的栅极。由此，在n沟道晶体管Tr32变为导通状态的同时，p沟道晶体管Tr39变为截止状态。另外，在初始状态中，将参考电位Vref1(VBL1/2Vcc)输入到引导信号产生电路33的n沟道晶体管Tr20(参考图13)的栅极。由此，n沟道晶体管Tr20变为导通状态。另外，从节点ND10向n沟道晶体管Tr21的栅极输入由n沟道晶体管Tr33的电阻与n沟道晶体管Tr34的电阻决定的Vcc的电位和接地电位(GND)的中间电位。由此，n沟道晶体管Tr21变为弱导通状态。因此，n沟道晶体管Tr20和n沟道晶体管Tr21之间的节点ND6的电位比参考电位Vref1(VBL)降低了n沟道晶体管Tr20的阈值电压Vt份，同时，进一步通过n沟道晶体管Tr21变为降低了规定的电压Vα1的电位。由此，从节点ND6向n沟道晶体管Tr22的栅极输入的电位变为Vref1-Vt-Vα1(VBL-Vt-Vα1)。
并且，通过比较器16来比较输入到n沟道晶体管Tr22的栅极的电位(VBL-Vt-Vα1)和输入到n沟道晶体管Tr23的栅极的引导信号的电位。而且，这时，通过从节点ND10向比较器16的n沟道晶体管Tr24的栅极输入Vcc和接地电位(GND)的中间电位，从而n沟道晶体管Tr24变为导通状态。并且，在输入到n沟道晶体管Tr22的栅极的电位(VBL-Vt-Vα1)比输入到n沟道晶体管Tr23的栅极的引导信号的电位高的情况下，通过使n沟道晶体管Tr23向截止方向动作，n沟道晶体管Tr22变为强导通状态，从而经导通状态的n沟道晶体管Tr24和Tr22，将低电平的电位输入到p沟道晶体管Tr35和Tr36的栅极。由此，在p沟道晶体管Tr36变为强导通状态的同时，n沟道晶体管Tr23向截止方向动作，所以经p沟道晶体管Tr36将高电平的电位从节点ND7输入到n沟道晶体管Tr25的栅极。这时，n沟道晶体管Tr25变为导通状态。另一方面，在输入到n沟道晶体管Tr23的栅极的引导信号的电位比输入到n沟道晶体管Tr22的栅极的电位(VBL-Vt-Vα1)高的情况下，n沟道晶体管Tr23变为导通状态，同时，p沟道晶体管Tr36不为强导通状态，所以经导通状态的n沟道晶体管Tr24和Tr23将低电平的电位从节点ND7输入到n沟道晶体管Tr25的栅极。这时，n沟道晶体管Tr25变为截止状态。
另外，在初始状态中，将参考电位Vref1(VBL)输入到n沟道晶体管Tr26的栅极。由此，n沟道晶体管Tr26变为导通状态。另外，将Vcc和接地电位(GND)的中间电位从节点ND10输入到n沟道晶体管Tr27的栅极。由此，n沟道晶体管Tr27变为弱导通状态。因此，n沟道晶体管Tr26和n沟道晶体管Tr27之间的节点ND8的电位从参考电位Vref1(VBL)降低了n沟道晶体管Tr26的阈值电压Vt，同时，通过n沟道晶体管Tr27变为降低了规定的电位Vα2的电位。由此，从节点ND8输入到n沟道晶体管Tr28的栅极的电位变为Vref1-Vt-Vα2(VBL-Vt-Vα2)。另外，在n沟道晶体管Tr27中，通过使栅极宽度相对栅极长度的比(GW/GL)比n沟道晶体管Tr21还小，从而通过n沟道晶体管Tr27降低的电压Vα2比通过n沟道晶体管Tr21降低的电压Vα1小。由此，输入到n沟道晶体管Tr28的栅极的电位Vref1-Vt-Vα2(VBL-Vt-Vα2)比输入到n沟道晶体管Tr22的栅极的电位Vref1-Vt-Vα1(VBL-Vt-Vα1)高。
并且，通过比较器17来比较输入到n沟道晶体管Tr28的栅极的电位(1/2Vcc-Vt-Vα2)和输入到n沟道晶体管Tr29的栅极的引导信号的电位。这时的比较器17的动作与上述的比较器16的动作相同。并且，在输入到n沟道晶体管Tr28的栅极的电位(1/2Vcc-Vt-Vα2)比输入到n沟道晶体管Tr29的栅极的引导信号的电位高的情况下，将低电平的电位从节点ND9输入到n沟道晶体管Tr31的栅极。这时，n沟道晶体管Tr31变为截止状态。另一方面，在输入到n沟道晶体管Tr29的栅极的引导信号的电位比输入到n沟道晶体管Tr28的栅极的电位(1/2Vcc-Vt-Vα2)高的情况下，将高电平的电位从节点ND9输入到n沟道晶体管Tr31的栅极。这时，n沟道晶体管Tr31变为导通状态。
因此，在初始状态中，在引导信号的电位比输入到n沟道晶体管Tr22的栅极的电位(1/2Vcc-Vt-Vα1)和输入到n沟道晶体管Tr28的栅极的电位(1/2Vcc-Vt-Vα2)大的情况下，n沟道晶体管Tr25变为截止状态，同时，n沟道晶体管Tr31变为导通状态。这时，经导通状态的n沟道晶体管Tr32和Tr31，开始将接地电位(GND)供给到输出线15，所以降低了引导信号的电位(输出线15的电位)。另外，在引导信号的电位比输入到n沟道晶体管Tr22的栅极的电位(1/2Vcc-Vt-Vα1)大且比输入到n沟道晶体管Tr28的栅极的电位(1/2Vcc-Vt-Vα2)小的情况下，n沟道晶体管Tr25和Tr31同时为截止状态。这时，输出线15边保持这时的引导信号的电位，边变为浮动状态。另外，在引导信号的电位比输入到n沟道晶体管Tr22的栅极的电位(1/2Vcc-Vt-Vα1)和输入到n沟道晶体管Tr28的栅极的电位(1/2Vcc-Vt-Vα2)小的情况下，n沟道晶体管Tr25变为导通状态，同时，n沟道晶体管Tr31变为截止状态。这时，由于经导通状态的n沟道晶体管Tr25，开始将Vcc的电位供给到输出线15，所以引导信号的电位(输出线15的电位)升高。如上这样，在初始状态中，控制为引导信号的电位为输入到n沟道晶体管Tr22的栅极的电位(1/2Vcc-Vt-Vα1)和输入到n沟道晶体管Tr28的栅极的电位(1/2Vcc-Vt-Vα2)之间的电位。
另外，在初始状态中，如图12所示，将H电平的预充电信号Pri输入到n沟道晶体管Tr17和Tr18的栅极。由此，由于n沟道晶体管Tr17和Tr18变为导通状态，所以经n沟道晶体管Tr17和Tr18，分别向比特线BL和反转比特线/BL供给1/2Vcc电位的信号VBL。因此，将比特线BL和反转比特线/BL预充电为1/2Vcc的电位。之后，通过使预充电信号Pri变为L电平，以使n沟道晶体管Tr17和Tr18截止，从而比特线BL和反转比特线/BL在1/2Vcc的电位下成为浮动状态。并且，通过字线译码器14来选择与读出数据的规定的存储器单元9相连的字线WL。例如，设由字线译码器14来选择与图12中的存储器单元9a相连的字线WLn。这时，所选择的字线WLn的电位升高。由此，由于与字线WLn相连的n沟道晶体管Tr16变为导通状态，所以对应于保持在存储器单元9a的电容器10中的数据的电位经n沟道晶体管Tr16出现在比特线BL上。在存储器单元9a的电容器10中保持了数据“H”的情况下，比特线BL的电位升高相当于数据“H”的电位α。由此，比特线BL为1/2Vcc+α的电位。另外，该电位α还存在通过泄漏等变为40mV以下的小电位的情况。这时，将反转比特线/BL保持为1/2Vcc的电位。
另外，由于这时将H电平的时钟信号Φ分别输入到n沟道晶体管Tr3和Tr4的栅极，所以n沟道晶体管Tr3和Tr4同时变为导通状态。由此，比特线BL的电位(1/2Vcc+α)作为输入电位Vin，经n沟道晶体管Tr3输入到电位比较电路31的读出放大器2侧。另外，反转比特线/BL的电位(1/2Vcc)作为参考电位Vref1，经n沟道晶体管Tr4输入到电位比较电路31的读出放大器2侧。之后，时钟信号Φ变为L电平，比特线BL和节点ND3被分离，同时反转比特线/BL和节点ND4被分离。
接着，在引导期间中，使引导时钟信号Bclk降低为L电平。随之，由于p沟道晶体管Tr39变为导通状态，所以经p沟道晶体管Tr39流过电流。由此，从引导信号产生电路33经输出线15输出的引导信号的电位从初始状态的电位(1/2Vcc-Vt-Vα1)和电位(1/2Vcc-Vt-Vα2)之间的电位缓慢升高。因此，作为输入引导信号的电容器起作用的n沟道晶体管Tr1和Tr2(参考图12)的源极/漏极区域的电位也分别从初始状态的电位(1/2Vcc-Vt-Vα1)和电位(1/2Vcc-Vt-Vα2)之间的电位缓慢升高。之后，通过电路比较电路31，扩大了比特线BL的电位(Vin：1/2Vcc+α)和反转比特线/BL的电位(Vref：1/2Vcc)的电位差。并且，通过由读出放大器2来比较扩大了电压差后的比特线BL的电位(Vinα)和反转比特线/BL的电位(Vrefα)，进一步扩大(放大)了比特线BL的电位(Vinα)和反转比特线/BL的电位(Vref1α)，同时，判断比特线BL的电位(Vin)比反转比特线/BL的电位(Vref)高还是低。这时的电位比较电路31的动作与图1所示的上述第一实施方式的电位比较电路1的动作相同。并且，在比特线BL的电位(Vin)比反转比特线/BL的电位(Vref1)高的情况下，如图14所示，将比特线BL的电位(Vin)升高为Vcc的电位，同时，将反转比特线/BL的电位(Vref1)降低为接地电位(GND)。另一方面，在比特线BL的电位(Vin)比反转比特线/BL的电位(Vref1)低的情况下，如图15所示，将比特线BL的电位(Vin)降低为接地电位(GND)，同时，将反转比特线/BL的电位(Vref1)升高为Vcc的电位。
并且，在第四实施方式的DRAM中，在上述的数据读出动作后，时钟信号Φ的电位变为H电平，向读出了数据后的存储器单元9a(参照图12)进行的数据的重新写入。即，在读出(sense)后，通过使输入到n沟道晶体管Tr3和Tr4的栅极的时钟信号Φ升高为H电平，n沟道晶体管Tr3和Tr4变为导通状态。由此，在对应于向比特线BL读出的存储器单元9a的数据的电位(Vin)比反转比特线/BL的电位(Vref1)高的情况下(数据“H”的情况下)，经n沟道晶体管Tr3将由读出放大器2升高为Vcc的电位传送到比特线BL，同时，经n沟道晶体管Tr4将由读出放大器2降低为接地电位(GND)的电位传送到反转比特线/BL。由此，通过经与所选择的字线WLn相连的导通状态的n沟道晶体管Tr16，将比特线的电位(Vcc)传送到存储器单元9a的电容器10，从而进行数据“H”的重新写入。另一方面，在对应于向比特线BL读出的存储器单元9a的数据的电位(Vin)比反转比特线/BL的电位(Vref1)低的情况下(数据“L”的情况下)，经n沟道晶体管Tr3将由读出放大器2降低为接地电位(GND)的电位传送到比特线BL，同时，经n沟道晶体管Tr4将由读出放大器2升高为Vcc的电位传送到反转比特线/BL。由此，通过经与所选的字线WLn相连的导通状态的n沟道晶体管Tr16，将比特线BL的电位(接地电位(GND))传送到存储器单元9a的电容器10，从而进行数据“L”的重新写入。
在第四实施方式中，如上所述，在DRAM中的数据的读出时，经比特线BL向n沟道晶体管Tr1的栅极输入对应于保持在存储器单元9的电容器10中的数据的输入电位Vin，同时，经反转比特线/BL将参考电位Vref1输入到n沟道晶体管Tr2的栅极。并且，通过使作为电容器起作用的n沟道晶体管Tr1的一对源极/漏极区域的电位和作为电容器起作用的n沟道晶体管Tr2的一对源极/漏极区域的电位从电位Vref1-Vt-Vα1和电位Vref1-Vt-Vα2之间的规定的电位升高为Vcc，从而使对应于输入到n沟道晶体管Tr1的栅极的存储器单元9的电容器10保持的数据的输入电位Vin和输入到n沟道晶体管Tr2的栅极的参考电位Vref1的电位差扩大。之后，通过由读出放大器2来比较从对应于存储器单元9的电容器10保持的数据的输入电位Vin升高的电位Vinα和从参考电位Vref1升高的电位Vref1α，来判断输入电位Vin比参考电位Vref大还是小。由此，与不扩大电位差、而由读出放大器2比较输入电位Vin和参考电位Vref1的情况相比，可以更可靠地由读出放大器2判断输入电位Vin比参考电位Vref高还是低。由此，可以提高判断对应于存储器单元9的电容器10保持的数据的输入电位Vin比参考电位Vref高还是低时的精度。另外，在输入到n沟道晶体管Tr1的栅极的存储器单元9的电容器10保持的数据的输入电位Vin和输入到n沟道晶体管Tr2的栅极的参考电位Vref的电位差比读出放大器2的灵敏度小的情况下，将电位差扩大后的输入电位Vinα和参考电位Vrefα输入到读出放大器2，所以可以容易地通过读出放大器2来判断对应于存储器单元9的电容器10保持的数据的输入电位Vin比参考电位Vref高还是低。
第四实施方式的上述之外的效果与上述第一实施方式的效果相同。
(第五实施方式)
在该第五实施方式中，说明将本发明的电位比较电路适用于1T1C型的强电介质存储器的例子。首先，参照图16和图17，来说明第五实施方式的1T1C型的强电介质存储器的结构。
在该第五实施方式的1T1C型的强电介质存储器中，构成为：在数据的读出时，通过电位比较电路来比较保持在存储器单元的强电介质电容器中的数据所对应的比特线的电位和参考电位，并判断比特线的电位比参考电位高还是低。具体的，该第五实施方式的1T1C型的强电介质存储器，如图16所示，具有存储器单元24、基准电压产生电路25和电位比较电路41。存储器单元24沿由比特线BL0和BL1构成的比特线对BL0/BL1设有多个。而且，该比特线BL0和BL1是本发明的“数据线”的一例。另外，沿与比特线对BL0/BL1正交的方向延伸的方式，设有多条字线WL0～WL3、多条板(plate)线PL0和PL1。而且，板线PL0和PL1是本发明的“驱动线”的一例。另外，各存储器单元24分别由保持数据的一个强电介质电容器CF0～CF3和一个n沟道晶体管Tr40～Tr43构成。并且，强电介质电容器CF0～CF3是本发明的“存储机构”的一例。另外，强电介质电容器CF0～CF3分别由一个电极、另一个电极和被夹持在一个电极与另一个电极之间的强电介质膜构成。将强电介质电容器CF0(CF2)的一个电极连接到板线PL0(PL1)，同时将另一个电极连接到n沟道晶体管Tr40(Tr42)的源极/漏极区域的一个。另外，将n沟道晶体管Tr40(Tr42)的源极/漏极区域的另一个连接到比特线BL0。另外，将n沟道晶体管Tr40(Tr42)的栅极连接到字线WL0(WL2)。另外，将强电介质电容器CF1(CF3)的一个电极连接到板线PL0(PL1)，同时将另一个电极连接到n沟道晶体管Tr41(Tr43)的源极/漏极区域的一个。另外，将n沟道晶体管Tr41(Tr43)的源极/漏极区域的另一个连接到比特线BL1。再者，将n沟道晶体管Tr41(Tr43)的栅极连接到字线WL1(WL3)。
另外，按每个比特线对BL0/BL1设置有基准电压产生电路25。该基准电压产生电路25设置为：作为数据判断时的基准电压，将参考电位Vref2经比特线BL0或BL1供给到电位比较电路41。此外，基准电压产生电路25由三个n沟道晶体管Tr44～Tr46和一个电容器26构成。将n沟道晶体管Tr44的源极/漏极区域的一个与n沟道晶体管Tr45的源极/漏极区域的一个相连。另外，将n沟道晶体管Tr44的源极/漏极区域的另一个连接到比特线BL0，同时，将n沟道晶体管Tr45的源极/漏极区域的另一个连接到比特线BL1。另外，将控制n沟道晶体管Tr44和Tr45的导通/截止用的控制信号DMP0和DMPE分别输入到n沟道晶体管Tr44和Tr45的栅极。另外，将n沟道晶体管Tr46的源极/漏极区域的一个连接到n沟道晶体管Tr44的源极/漏极区域的一个和n沟道晶体管Tr45的源极/漏极区域的一个之间的节点ND11。将参考电位Vref2供给到该n沟道晶体管Tr46的源极/漏极区域的另一个。另外，将控制n沟道晶体管Tr46的导通/截止用的控制信号DMPRS输入到n沟道晶体管Tr46的栅极。另外，将电容器26的一个电极连接到n沟道晶体管Tr44的源极/漏极区域的一个和n沟道晶体管Tr45的源极/漏极区域的一个之间的节点ND12。电容器26的另一个电极接地。
另外，按每个比特线对BL0/BL1设置有电位比较电路41。该电位比较电路41除n沟道晶体管Tr51和Tr52是耗尽(depression)型、以及引导信号产生电路43的电路结构之外，与图12所示的上述第四实施方式的电位比较电路31具有相同的结构。另外，电位比较电路41的引导信号产生电路43如图17所示，分别用耗尽型的n沟道晶体管Tr47、Tr48和Tr49来置换图13所示的上述第四实施方式的引导信号产生电路33的增强(enhancement)型的n沟道晶体管Tr20、Tr26和Tr33。另外，将参考电位Vref2输入到n沟道晶体管Tr47的栅极和n沟道晶体管Tr48的栅极。另外，将n沟道晶体管Tr49和Tr34的栅极同时连接到n沟道晶体管Tr49的源极/漏极区域的一个和n沟道晶体管Tr34的源极/漏极区域的一个之间的节点ND10。第五实施方式的引导信号产生电路43的上述之外的结构与图13所示的上述第四实施方式的引导信号产生电路33的结构相同。
图18是说明本发明的第五实施方式的1T1C型的强电介质存储器的动作用的电压波形图。图19是表示了本发明的第五实施方式的1T1C型的强电介质存储器的强电介质电容器的极化状态的磁滞曲线图。接着，参照图16～图19，来说明本发明的第五实施方式的强电介质存储器的动作。
首先，在数据的读出时的初始状态中，通过与图13所示的上述第四实施方式的引导信号产生电路33相同的动作，从第五实施方式的引导信号产生电路43(参照图17)输出控制为输入到n沟道晶体管Tr22的栅极的节点ND6的电位(Vref2-Vt-Vα1)和输入到n沟道晶体管Tr28的栅极的节点ND8的电位(Vref2-Vt-Vα2)之间的电位的引导信号。另外，在初始状态中，如图18所示，将字线WL1、板线PL0、比特线BL0和BL1的电位保持为接地电位(GND)。另外，还将控制信号DMPRS、控制信号DMP0、控制信号DMPE、读出放大器有效化信号SAP的电位也保持为接地电位(GND)。另外，将读出放大器有效化信号SAN的电位保持为Vcc。在该状态下，将字线WL1从接地电位(GND)升高为Vcc的电位。由此，与字线WL1相连的n沟道晶体管Tr41变为导通状态。另外，将控制信号DMPRS从接地电位(GND)升高到Vcc的电位。由此，基准电压产生电路25的n沟道晶体管Tr46变为导通状态。因此，通过经导通状态的n沟道晶体管Tr46供给Vref2，从而使节点ND11和ND12的电位变为参考电位Vref2，同时，将参考电位Vref2充电到电容器26中。
接着，在图18所示的期间T1中，经板线PL0，将升高到Vcc的电位的电压脉冲施加到强电介质电容器CF1。具体的，将板线PL0从接地电位(GND)升高到Vcc的电位。由此，经板线PL0将Vcc的电位施加到强电介质电容器CF1。因此，在比特线BL1上产生在强电介质电容器CF1上保持的数据所对应的电位。这时，在强电介质电容器CF1保持数据“0”的情况下，如图19所示，强电介质电容器CF1的极化状态沿磁滞曲线从“0”向A点移动。由此，与强电介质电容器CF1相连的比特线BL1的总电荷量增加图19中的Q0up的电荷。因此，比特线BL1的电位升高相当于Q0up的电荷。另一方面，在强电介质电容器CF1保持有数据“1”的情况下，强电介质电容器CF1的极化状态沿磁滞曲线从“1”向A点移动。由此，与强电介质电容器CF1相连的比特线BL1的总电荷量增加图19中的Q1up的电荷。因此，比特线BL1的电位升高相当于Q1up的电荷的部分。另外，如从图19的磁滞曲线图所判断的，强电介质电容器CF1保持数据“1”的情况下的比特线BL1的总电荷量的增加部分Q1up比强电介质电容器CF1保持数据“0”的情况下的比特线BL1的总电荷量的增加部分Q0up大。由此，强电介质电容器CF1保持数据“1”的情况下的比特线BL1的电位比强电介质电容器CF1保持数据“0”的情况下的比特线BL1的电位高。
接着，使控制信号DMPE从接地电位(GND)升高到Vcc的电位。由此，基准电压产生电路25的n沟道晶体管Tr44变为导通状态。因此，经参考电位Vref2为导通状态的n沟道晶体管Tr44供给比特线BL0。由此，比特线BL0的电位变为参考电位Vref2。接着，在图18所示的期间T2中，控制信号DMPRS从Vcc的电位降低为接地电位(GND)。由此，基准电压产生电路25的n沟道晶体管Tr46变为截止状态。另外，控制信号DMPE从Vcc的电位降低为接地电位(GND)。由此，基准电压产生电路25的n沟道晶体管Tr44变为截止状态。因此，比特线BL0边保持参考电位Vref2，边变为浮动状态。
另外，这时，由于将H电平的时钟信号Φ分别输入到n沟道晶体管Tr3和Tr4的栅极，所以n沟道晶体管Tr3和Tr4同时变为导通状态。因此，比特线BL1的电位作为输入电位Vin，经n沟道晶体管Tr3输入到电位比较电路41的读出放大器2侧。另外，比特线BL0的电位(参考电位Vref2)经n沟道晶体管Tr4输入到电位比较电路41的读出放大器2侧。
接着，在引导期间中，使引导时钟信号Bclk降低为L电平。随之，由于引导信号产生电路43(参照图17)的p沟道晶体管Tr39变为导通状态，所以经p沟道晶体管Tr39流过电流。由此，从引导信号产生电路43经输出线15输出的引导信号的电位从初始状态的电位(Vref2-Vt-Vα1)和电位(Vref2-Vt-Vα2)之间的电位缓慢升高。因此，输入了引导信号的、作为电容器起作用的n沟道晶体管Tr51和Tr52(参照图16)的源极/漏极区域的电位也分别从初始状态的电位(Vref2-Vt-Vα1)和电位(Vref2-Vt-Vα2)之间的电位缓慢升高。之后，通过电位比较电路41，扩大了比特线BL1的电位(Vin)和比特线BL0的电位(Vref2)的电位差。并且，通过由读出放大器2来比较扩大了电位差后的比特线BL1的电位(Vinα)和比特线BL0的电位(Vref2α)，从而进一步扩大(放大)了比特线BL1的电位(Vinα)和比特线BL0的电位(Vref2α)的电位差，同时判断比特线BL1的电位(Vin)比比特线BL0的电位(Vref2)高还是低。这时的电位比较电路41和读出放大器2的动作与图1所示的上述第一实施方式的电位比较电路1和读出放大器2的动作相同。并且，在比特线BL1的电位(Vin)比比特线BL0的电位(Vref2)高的情况下，如图18所示，使比特线BL1的电位(Vin)升高到Vcc的电位，同时，使比特线BL0的电位(Vref2)降低为接地电位(GND)。另一方面，在比特线BL1的电位(Vin)比比特线BL0的电位(Vref2)低的情况下，使比特线BL1的电位(Vin)降低为接地电位(GND)，同时使比特线BL0的电位(Vref2)升高为Vcc的电位。在第五实施方式中，如上所述，在1T1C型的强电介质存储器中的数据读出时，经比特线BL1将保持在强电介质电容器CF1中的数据所对应的输入电位Vin输入到n沟道晶体管Tr5的栅极，同时经比特线BL0将参考电位Vref2输入到n沟道晶体管Tr52的栅极。并且，通过使作为电容器起作用的n沟道晶体管Tr51的一对源极/漏极区域的电位和作为电容器起作用的n沟道晶体管Tr52的一对源极/漏极区域的电位从电位Vref2-Vt-Vα1和电位Vref2-Vt-Vα2之间的电位升高，从而使输入到n沟道晶体管Tr51的栅极的强电介质电容器CF1保持的数据所对应的输入电位Vin和输入到n沟道晶体管Tr52的栅极的参考电位Vref2的电位差扩大。之后，通过由读出放大器2比较从强电介质电容器CF1保持的数据所对应的输入电位Vin升高的电位Vinα和从参考电位Vref2升高的电位Vref2α，来判断输入电位Vin比参考电位Vref2大还是小。由此，与不扩大电位差，而由读出放大器2比较输入电位Vin和参考电位Vref2的情况相比，可以更可靠地由读出放大器2来判断输入电位Vin比参考电位Vref2高还是低。因此，可以提高判断强电介质电容器CF1保持的数据所对应的输入电位Vin比参考电位Vref2高还是低时的精度。另外，即使在输入到n沟道晶体管Tr51的栅极的强电介质电容器CF1保持的数据所对应的输入电位Vin和输入到n沟道晶体管Tr52的栅极的参考电位Vref2的电位差比读出放大器2的灵敏度小的情况下，也将电位差扩大后的输入电位Vinα和参考电位Vref2α输入到读出放大器2，所以可以容易地通过读出放大器2判断强电介质电容器CF1保持的数据所对应的输入电位Vin比参考电位Vref2高还是低。
另外，在第五实施方式中，即使在输入电位Vin和参考电位Vref2的初始电平低的情况下，若将耗尽型的n沟道晶体管用于分别引导输入电位Vin和参考电位Vref2用的n沟道晶体管Tr51和Tr52，则在初始状态中，可以使规定的正电位的引导信号的电位升高，来引导输入电位Vin和参考电位Vref2，而不将负电位用于引导信号。
第五实施方式中的上述之外的效果与上述第一实施方式的效果相同。
(第六实施方式)
接着，参照图20，在该第六实施方式中，说明将交叉点型的强电介质存储器适用于本发明的电位比较电路的例子。
在该第六实施方式的交叉点型的强电介质存储器中，如图20所示，配置为字线WL0～WL3、比特线BL0～BL5沿互相正交的方向延伸。而且，该字线WL0～WL3是本发明的“驱动线”的一例，比特线BL0～BL5是本发明的“数据线”的一例。另外，在字线WL0～WL3和比特线BL0～BL5相交的位置上分别设有仅由一个强电介质电容器CF10构成的存储器单元44。另外，该强电介质电容器CF10是本发明的“存储机构”的一例。另外，将比特线BL0～BL5的一个端部分别连接到设置在每个比特线BL0～BL5上的电位比较电路41的n沟道晶体管Tr3的源极/漏极区域的一个。分别连接到比特线BL0～BL5的电位比较电路41的结构与图16所示的上述第五实施方式的电位比较电路41的结构相同。但是，在该第六实施方式的引导信号产生电路43中，将接地电位(GND)的参考电位Vref2输入到图17所示的第五实施方式的引导信号产生电路43的n沟道晶体管Tr47和Tr48的栅极。另外，在图20中，为了简化附图，没有图示读出放大器2的电路结构，但是该电路结构与图16所示的第五实施方式的读出放大器2的电路结构相同。
图21是说明本发明的第六实施方式的交叉点型的强电介质存储器的动作用的电压波形图。图22～图24是表示了本发明的第六实施方式的交叉点型的强电介质存储器的强电介质电容器的极化状态的磁滞曲线图。接着，参照图20～图24，来说明本发明的第六实施方式的交叉点型的强电介质存储器的动作。另外，在下面的动作说明中，设统一读出与字线WL3相连的所有存储器单元34的数据。另外，在与字线WL3和比特线BL0～2相连的强电介质电容器CF10上保持数据“0”，同时，在与字线WL3和比特线BL3～5相连的强电介质电容器CF10上保持数据“1”。
首先，在数据读出时的初始状态中，通过与图17所示的上述第五实施方式的引导信号产生电路43相同的动作，从第六实施方式的引导信号产生电路43(参照图20)输出控制为输入到图17所示的n沟道晶体管Tr22的栅极的引导ND6的电位(Vref2-Vt-Vα1)和输入到图17所示的n沟道晶体管Tr25的栅极的节点ND8的电位(Vref2-Vt-Vα2)之间的电位的引导信号。这时，由于作为参考电位Vref2，输入了接地电位(GND：0V)，所以将引导信号的电位控制为(-Vt-Vα1)和(-Vt-Vα2)之间的电位。而且，通过使耗尽型的n沟道晶体管Tr47和Tr48的阈值电压Vt变为负电位，从而该引导信号的电位变为正电位。另外，在初始状态中，如图21所述，将字线WL0～3的电位和比特线BL0～5的电位保持为接地电位(GND)。另外，将时钟信号Φ和读出放大器有效化信号SAP的电位保持为接地电位(GND)，同时读出放大器有效化电路SAN的电位保持为电源电位(Vcc)。并且，在比特线B0～5变为浮动状态后，在图21所示的期间T1中，选择字线WL3，向与字线WL3相连的所有强电介质电容器CF10施加升高到Vcc的电位的电压脉冲。
具体的，将字线WL3从接地电位(GND)升高到Vcc的电位。由此，将Vcc的电位施加到与字线WL3相连的所有强电介质电容器CF10。这时，在与字线WL3和比特线BL0～2相连的强电介质电容器CF10中，如图22所示，强电介质电容器CF10的极化状态沿磁滞曲线从“0”向A点移动。由此，比特线BL0～2的电荷量增加图22中的Q0up的电荷份。因此，比特线BL0～2的电位升高相当于Q0up的电荷份。另一方面，在与字线WL3和比特线BL3～5相连的强电介质电容器CF10中，如图23所示，强电介质电容器CF10的极化状态沿磁滞曲线从“1”向A点移动。由此，比特线BL3～5的总电荷量增加图23中的Q1up的电荷份。因此，比特线BL3～5的电位升高相当于Q1up的电荷部分。
接着，在图21所示的期间T2中，字线WL3从Vcc的电位降低为-1/3Vcc的电位。由此，将-1/3Vcc的电压施加到与字线WL3相连的所有强电介质电容器CF10。这时，在与字线WL3和比特线BL0～5相连的强电介质电容器CF10中，如图24所示，极化状态沿磁滞曲线从A点移动到B点。由此，比特线BL0～5的总电荷量减小图24中的Qdown电荷份。因此，比特线BL0～5的电位降低相当于Qdown的电荷份。
并且，图21所示的期间T1和T2中的比特线BL0～2的总电荷量的变化量变为Q0up-Qdown。在这里，如从图22和图24所示的磁滞曲线的形状可以判断的，由于Q0up＜Qdown，所以Q0up-Qdown为负。因此，由于比特线BL0～2的初始状态的电位为接地电位(GND)，所以期间T2中的比特线BL0～2的电位变为负电位。另一方面，期间T1和T2中的比特线BL3～5的总电荷量的变化量变为Q1up-Qdown。在这里，如从图22和图24所示的磁滞曲线的形态可以判断的，由于Q1up＞Qdown，所以Q1up-Qdown为正。因此，由于比特线BL3～5的初始状态的电位为接地电位(GND)，所以期间T2中的比特线BL3～5的电位变为正电位。
并且，在图21所示的期间T2中，时钟信号Φ从接地电位(GND)升高到Vcc的电位。由此，n沟道晶体管Tr3和Tr4变为导通状态。因此，将比特线BL0～5的电位分别作为输入电位Vin，经导通状态的n沟道晶体管Tr3，输入到电位比较电路41的读出放大器2侧。由此，将负电位输入到与比特线BL0～2相连的读出放大器2，同时将正电位输入到与比特线BL3～5相连的读出放大器2。另外，经导通状态的n沟道晶体管Tr4，将接地电位(GND)的参考电位Vref2供给到读出放大器2。之后，使时钟信号Φ降低为接地电位(GND)。由此，n沟道晶体管Tr3和Tr4变为导通状态。因此，节点ND3边保持输入电位Vin，边变为浮动状态，同时，节点ND4边保持接地电位(GND)的参考电位Vref2，边变为浮动状态。
接着，在图21所示的引导期间中，使引导时钟信号Bclk降低为L电平。随之，由于引导信号产生电路43(参照图17)的p沟道晶体管Tr39变为导通状态，所以经p沟道晶体管Tr39流过电流。由此，从引导信号产生电路43经输出线15输出的引导信号的电位从初始状态的电位(-Vt-Vα1)和电位(-Vt-Vα2)之间的电位缓慢升高。因此，输入了引导信号的作为电容器起作用的n沟道晶体管Tr51和Tr52(参照图20)的源极/漏极区域的电位也分别从初始状态的电位(-Vt-Vα1)和电位(-Vt-Vα2)之间的电位缓慢升高。之后，与上述第五实施方式的引导期间的动作相同，通过电位比较电路41，扩大了比特线BL0～5的电位(Vin)和接地电位(GND)的参考电位Vref2的电位差。并且，通过由读出放大器2来分别比较扩大了电位差后的比特线BL0～5的电位(Vinα)和参考电位(Vref2α)，从而进一步扩大(放大)了比特线BL0～5的电位(Vin)和接地电位(GND)的参考电位Vref2的电位差。并且，判断线BL0～5的电位(Vin)比接地电位(GND)的参考电位Vref2高还是低。
在第六实施方式中，如上所述，在交叉点型的强电介质存储器中，在经字线WL3向强电介质电容器CF10施加了电压脉冲，使得与保持数据“0”的强电介质电容器CF10相连的比特线BL0～2上产生负电位，与保持数据“1”的强电介质电容器CF10相连的比特线BL3～5上产生正电位后，通过统一读出与字线WL3相连的强电介质电容器CF10的数据，从而可以将作为通过引导信号升高之前的数据“0”或数据“1”的判断基准的参考电位Vref2设置为接地电位(GND)。由此，即使在数据的读出时在比特线BL0～5上产生的电位有偏差的情况下，也可以容易地设置参考电位Vref2。
另外，在第六实施方式中，由于可以将作为数据“0”或数据“1”的判断基准的参考电位Vref2设置为接地电位(GND)，所以可以将在强电介质存储器内部一般使用的接地电位用作参考电位Vref2。由此，与将参考电位Vref2设置为接地电位之外的电位的情况不同，不需要另外设置生成参考电位Vref2用的电路，所以可以简化强电介质存储器的电路结构。
第六实施方式的上述之外的效果与上述第五实施方式的效果相同。
另外，这里公开的实施方式应认为在所有方面仅是示例，而不是限制。本发明的范围由技术方案的范围来表示，而不是由上述实施方式的说明来表示，进一步包含与技术方案的范围有相同的含义和其范围内的所有变更。
例如，在上述实施方式中，将作为引导输入电位Vin和参考电位Vref用的电容器起作用的n沟道晶体管或p沟道晶体管构成为：其源极/漏极区域和沟道区域为相同的栅极宽度方向(图2的Y方向)的宽度，但是本发明并不限于此，也可将作为电容器起作用的n沟道晶体管或p沟道晶体管形成为具有上述之外的结构。例如，如图25所示，也可形成为相对沟道区域的栅极宽度方向(图25中的Y方向)的宽度，源极/漏极区域的栅极宽度方向(图25中的Y方向)的宽度小。根据这种结构，由于可以减小栅极和源极/漏极区域重叠的区域A的面积，所以可以减小由该栅极和源极/漏极区域重叠的区域A引起的电容。因此，若形成作为分别引导输入电位Vin和参考电位Vref的电容器起作用的n沟道晶体管或p沟道晶体管，使得相对沟道区域的宽度，源极/漏极区域宽度小，则通过截止这些晶体管，可以使扩大后的输入电位(Vinα)和参考电位(Vrefα)的电位差更大。
另外，在上述实施方式中，作为用于引导输入电位Vin和参考电位Vref，来扩大电位差的第一和第二电容机构的一例，使用了作为电容器起作用的n沟道晶体管或p沟道晶体管，但是本发明并不限于此，还可以使用晶体管之外的电容机构。例如，可以将具有图26和图27所示结构的电容器50用作引导输入电位Vin和参考电位Vref并扩大电位差用的电容机构。另外，该电容器50是本发明的“第一电容机构”和“第二电容机构”的一例。另外，电容器50具有从图25所示的晶体管去除了源极/漏极区域的一个的结构。具体的，在电容器50中，如图27所示，通过将杂质导入到半导体基板51的规定区域中，而形成杂质扩散区域52。该杂质扩散区域52作为电容器50的一个电极起作用。另外，在半导体基板51上通过向后述的电极层56施加规定的电压，形成反转层，从截止状态变为导通状态的反转层形成区域53以与杂质扩散区域52相邻的方式形成。由元件分离区域54来包围该反转层形成区域53。并且，上述杂质扩散区域52如图26所示，具有比反转层形成区域53的宽度还小的宽度。另外，如图27所示，形成绝缘膜55，以使其覆盖在半导体基板51的杂质扩散区域52、反转层形成区域53和元件分离区域54上。另外，在绝缘膜55上的反转层形成区域53、杂质扩散区域52的一部分区域和元件分离区域54的一部分区域所对应的区域上形成作为电容器50的另一个电极起作用的电极层56。另外，在该电容器50中，形成有电极层56和杂质扩散区域52的一部分区域重叠的区域A。该电容器50中，与图25所示的晶体管相比，可以使电极层54和杂质扩散区域52重叠的区域A更小。由此，为了分别引导输入电位Vin和参考电位Vref，若使用图26所示的电容器50，通过电容器50从导通状态变化为截止状态，可以使扩大后的输入电位(Vinα)和参考电位(Vrefα)的电位差更大。
另外，在上述实施方式中，构成为将引导输入电位Vin和参考电位Vref并扩大电位差所用的n沟道晶体管或p沟道晶体管的栅极连接到输入了输入电位Vin的节点或输入了参考电位Vref的节点，同时，将引导信号供给到源极/漏极区域，但是本发明并不限于此，也可将上述n沟道晶体管或p沟道晶体管的源极/漏极区域连接到输入了输入电位Vin的节点或输入了参考电位Vref的节点，同时将引导信号供给到栅极。这时，将从规定的电位降低为接地电位的引导信号供给到上述n沟道晶体管的栅极。由此，上述的n沟道晶体管在将输入到栅极的引导信号降低接地电位的中途变为截止状态。另外，向上述p沟道晶体管的栅极供给从规定的电位升高到Vcc的电位的引导信号。由此，上述p沟道晶体管在输入到栅极的引导信号升高到Vcc的中途变为截止状态。
另外，在上述实施方式中，使用了差动读出放大器，但是本发明并不限于此，也可使用电流镜型的读出放大器。另外，也可使用其他种类的运算放大器。
另外，在上述第四～第六实施方式中，分别说明了将本发明的电位比较电路适用于DRAM、1T1C型的强电介质存储器和交叉点型的强电介质存储器的例子，但是本发明并不限于此，也可将本发明的电位比较电路适用于上述之外的半导体装置。
另外，在上述第一实施方式中，通过在使作为电容器起作用的n沟道晶体管Tr1和Tr2的各自的栅极的电位升高之前，使n沟道晶体管Tr3和Tr4变为截止状态，使n沟道晶体管Tr1和Tr2各自的栅极变为浮动状态，但是本发明并不限于此，也可在存在于输入电位Vin和参考电位Vref的输入侧的负载电容小的情况下，在n沟道晶体管Tr1和Tr2各自的栅极电位升高之前，使n沟道晶体管Tr3和Tr4变为截止状态。
另外，在上述实施方式中，通过由引导信号，使晶体管的源极/漏极区域两者的电位升高或降低，来引导该晶体管的引导电位，但是本发明并不限于此，也可通过将引导信号仅输入到晶体管的源极/漏极区域的其中一个，随着仅使引导信号输入的源极/漏极区域的其中一个的电位升高或降低，来引导该晶体管的栅极电位。
在上述第六实施方式中，在数据读出时，将-1/3Vcc的负电压施加到强电介质电容器，但是本发明并不限于此，但是也可将-1/3Vcc之外的负电压施加到强电介质电容器。
另外，在上述实施方式中，构成为在使输入电位和参考电位的电位差扩大时，作为将输入电位输入到栅极的电容器起作用的晶体管和作为将参考电位输入到栅极的电容器起作用的晶体管同时从导通状态变为截止状态，但是本发明并不限于此，也可构成为仅使作为将输入电位输入到栅极的电容器起作用的晶体管或作为将参考电位输入到栅极的电容器起作用的晶体管的其中之一从导通状态变为截止状态。这时，由于通过在作为变为截止状态的电容器起作用的晶体管中，减小栅极和源极/漏极之间的电容，而减小该晶体管的栅极电位升高或降低的变化率，所以可以扩大该晶体管的栅极电位和保持为另一方面的导通状态的晶体管的栅极电位的电位差。由此，可以扩大输入电位和参考电位的电位差。

Claims (20)

1.一种半导体装置，其中
具备导通时的电容和截止时的电容不同的第一电容机构和第二电容机构；
通过使所述第一电容机构的一个电极的电位和所述第二电容机构的一个电极的电位从第一电位变为第二电位，从而扩大输入到所述第一电容机构的另一电极的电位和输入到所述第二电容机构的另一电极的电位的电位差，以比较输入到所述第一电容机构的另一电极的电位和输入到所述第二电容机构的另一电极的电位。
2.根据权利要求1所述的半导体装置，其中，所述导通时的电容和截止时的电容不同的第一电容机构和第二电容机构包含：作为电容器起作用的晶体管元件；和所述晶体管元件之外的可切换导通状态和截止状态的电容元件的其中之一。
3.根据权利要求1所述的半导体装置，其中进一步具备判断电路，其比较扩大了所述电位差后的所述第一电容机构的另一电极的电位和所述第二电容机构的另一电极的电位，来判断所述第一电容机构和所述第二电容机构的其中一个的另一电极的电位比所述第一电容机构和所述第二电容机构的其中另一个的另一电极的电位高还是低。
4.根据权利要求3所述的半导体装置，其中，所述判断电路包含读出放大器，其在进一步放大了所述电位差被扩大后的所述第一电容机构的另一电极的电位和所述第二电容机构的另一电极的电位的电位差后，比较所述第一电容机构的另一电极的电位和所述第二电容机构的另一电极的电位，并判断所述第一电容机构和所述第二电容机构的其中一个的另一电极的电位比所述第一电容机构和所述第二电容机构的其中另一个的另一电极的电位高还是低。
5.根据权利要求1所述的半导体装置，其中，所述第一电容机构和所述第二电容机构具有：在所述第一电容机构的一个电极的电位和所述第二电容机构的一个电极的电位为所述第一电位时为导通状态，同时在所述第一电容机构的一个电极的电位和所述第二电容机构的一个电极的电位为所述第二电位时为截止状态的实质上相同的阈值电压；
随着使所述第一电容机构的一个电极的电位和所述第二电容机构的一个电极的电位从所述第一电位向所述第二电位以第一变化率变化，所述第一电容机构的另一电极的电位和所述第二电容机构的另一电极的电位以比所述第一变化率还小的第二变化率变化。
6.根据权利要求5所述的半导体装置，其中，随着使所述第一电容机构的一个电极的电位和所述第二电容机构的一个电极的电位以所述第一变化率变化，通过使所述第一电容机构的另一电极的电位和所述第一电容机构的一个电极的电位的电位差的绝对值为所述第一电容机构的阈值电压的绝对值以下，所述第一电容机构从导通状态变为截止状态，从而使所述第一电容机构的另一电极电位的所述第二变化率减小，之后，延迟规定的时间，通过使所述第二电容机构的另一电极的电位和所述第二电容机构的一个电极的电位的电位差的绝对值变为所述第二电容机构的阈值电压的绝对值以下，所述第二电容机构从导通状态变为截止状态，从而使所述第二电容机构的另一电极的电位的所述第二变化率减小。
7.根据权利要求1所述的半导体装置，其中，随着使所述第一电容机构的一个电极的电位和所述第二电容机构的一个电极的电位以所述第一变化率从所述第一电位变化为所述第二电位，通过使所述第一电容机构和所述第二电容机构的其中一个的一个电极的电位和另一电极的电位差的绝对值为对应的所述第一电容机构或所述第二电容机构的阈值电压的绝对值以下，所述第一电容机构和所述第二电容机构的其中一个变为截止状态，从而使所述第一电容机构和所述第二电容机构的其中一个的另一电极的电位的所述第二变化率减小。
8.根据权利要求1所述的半导体装置，其中，进一步具备引导电路，其将以第一变化率从所述第一电位变为所述第二电位的电位输出到所述第一电容机构的一个电极和所述第二电容机构的一个电极。
9.根据权利要求8所述的半导体装置，其中，所述引导电路包含：第一晶体管，其具有与所述第一电容机构和所述第二电容机构的其中一个实质上相同的阈值电压；电压变化机构，其使所述第一晶体管的源极区域或漏极区域的电位降低或升高规定的电压；和第二晶体管，其用于使所述第一晶体管的源极区域或漏极区域的电位以所述第一变化率变为所述第二电位；
在所述第一电容机构和所述第二电容机构的其中一个的一个电极的电位为所述第一电位时，将与输入到所述第一电容机构和所述第二电容机构的其中之一的另一个电极的电位实质上相同的电位输入到所述第一晶体管的栅电极。
10.根据权利要求9所述的半导体装置，其中，所述电压变化机构包含高电阻和晶体管的其中之一。
11.根据权利要求1所述的半导体装置，其中，具备多个包含所述第一电容机构和所述第二电容机构的电位差扩大电路；
通过所述多个电位差扩大电路，多次扩大输入到所述第一电容机构的另一个电极的电位和输入到所述第二电容机构的另一个电极的电位的电位差。
12.根据权利要求11所述的半导体装置，其中，
所述多个电位差扩大电路包含：
第一电位差扩大电路，其包含第一导电型的所述第一电容机构和所述第二电容机构；和
第二电位差扩大电路，其包含第二导电型的所述第一电容机构和所述第二电容机构；
将第一电位输入到所述第一导电型的第一电容机构的另一电极和所述第二导电型的第一电容机构的另一电极，同时，将第二电位输入到所述第一导电型的第二电容机构的另一电极和所述第二导电型的第二电容机构的另一电极；
在通过所述第一电位差扩大电路扩大了输入到所述第一导电型的第一电容机构的另一电极的所述第一电位、和输入到所述第一导电型的第二电容机构的另一电极的所述第二电位的电位差后，通过所述第二电位差扩大电路，来扩大所述第二导电型的第一电容机构的另一电极的所述第一电位和所述第二导电型的第二电容机构的另一电极的所述第二电位的电位差。
13.根据权利要求1所述的半导体装置，其中，所述第一电容机构包含作为电容器起作用的第三晶体管，该电容器导通时的电容和截止时的电容不同；
所述第一电容机构的一个电极包含所述第三晶体管的源极区域和漏极区域的至少其中之一；
所述第一电容机构的另一电极包含所述第三晶体管的栅电极；
所述第二电容机构包含作为电容器起作用的第四晶体管，该电容器导通时的电容和截止时的电容不同；
所述第二电容机构的一个电极包含所述第四晶体管的源极区域和漏极区域的至少之一；
所述第二电容机构的另一电极包含所述第四晶体管的栅电极。
14.根据权利要求1所述的半导体装置，其中，所述第一电容机构包含作为电容器起作用的第三晶体管，该电容器导通时的电容和截止时的电容不同；
所述第一电容机构的一个电极包含所述第三晶体管的栅电极；
所述第一电容机构的另一电极包含所述第三晶体管的源极区域和漏极区域的至少之一；
所述第二电容机构包含作为电容器起作用的第四晶体管，该电容器导通时的电容和截止时的电容不同；
所述第二电容机构的一个电极包含所述第四晶体管的栅电极；
所述第二电容机构的另一电极包含所述第四晶体管的源极区域和漏极区域的至少之一。
15.根据权利要求1所述的半导体装置，其中，
所述第一电容机构包含作为电容器起作用的第三晶体管，该电容器导通时的电容和截止时的电容不同；
所述第二电容机构包含作为电容器起作用的第四晶体管，该电容器导通时的电容和截止时的电容不同；
所述第三晶体管和所述第四晶体管的导通状态的电容比截止状态的电容还大。
16.根据权利要求15所述的半导体装置，其中，所述第三晶体管和所述第四晶体管具有比栅极长度更小的栅极宽度。
17.根据权利要求1所述的半导体装置，其中，进一步具备：
保持数据的存储机构；和
与所述存储机构相连的数据线；
所述数据线连接到所述第一电容机构和所述第二电容机构的其中之一的另一电极；
并且在所述数据的读出时，经所述数据线将所述存储机构保持的数据所对应的电位输入到所述第一电容机构和所述第二电容机构的其中之一的另一电极，同时将参考电位输入到另一个的另一电极。
18.根据权利要求17所述的半导体装置，其中，所述存储机构包含强电介质电容器和电容器的其中之一。
19.根据权利要求17所述的半导体装置，其中进一步具备与所述存储机构相连的数据线；
在所述数据的读出时，通过经所述驱动线将电压脉冲施加到所述存储机构，从而在所述存储机构保持第一数据的情况下，将负电位从所述存储机构经所述数据线输入到所述第一电容机构和所述第二电容机构的其中之一的另一电极，在所述存储机构保持第二数据的情况下，将正电位从所述存储机构经所述数据线输入到所述第一电容机构和所述第二电容机构的其中之一的另一电极。
20.根据权利要求19所述的半导体装置，其中，所述存储机构包含具有强电介质膜的强电介质电容器，该强电介质膜设置在配置为彼此相交的字线和比特线之间。
CNA2005101338355A 2004-12-21 2005-12-21 半导体装置 Pending CN1832021A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004369006 2004-12-21
JP2004369006A JP2006179048A (ja) 2004-12-21 2004-12-21 半導体装置

Publications (1)

Publication Number Publication Date
CN1832021A true CN1832021A (zh) 2006-09-13

Family

ID=36595517

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101338355A Pending CN1832021A (zh) 2004-12-21 2005-12-21 半导体装置

Country Status (4)

Country Link
US (1) US7474570B2 (zh)
JP (1) JP2006179048A (zh)
KR (1) KR100745279B1 (zh)
CN (1) CN1832021A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252264A (ja) * 2008-04-02 2009-10-29 Toshiba Corp 半導体記憶装置およびその駆動方法
JP2010027143A (ja) * 2008-07-18 2010-02-04 Toshiba Corp 半導体記憶装置
JP2015204126A (ja) 2014-04-16 2015-11-16 株式会社東芝 半導体記憶装置
US10446214B1 (en) * 2018-08-13 2019-10-15 Micron Technology, Inc. Sense amplifier with split capacitors
JP2020047349A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 記憶装置
US10665292B1 (en) * 2018-12-26 2020-05-26 Micron Technology, Inc. Sensing techniques using charge transfer device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935114B2 (ja) * 1977-03-17 1984-08-27 日本電気株式会社 増巾回路
US4277702A (en) * 1979-12-21 1981-07-07 Hughes Aircraft Company Charge comparator output driver
JPH03296989A (ja) * 1990-04-16 1991-12-27 Nec Corp ダイナミック型センスアンプ
JP2719237B2 (ja) * 1990-12-20 1998-02-25 シャープ株式会社 ダイナミック型半導体記憶装置
JP3272193B2 (ja) 1995-06-12 2002-04-08 株式会社東芝 半導体装置およびその動作方法
JP3824370B2 (ja) * 1997-03-03 2006-09-20 富士通株式会社 半導体装置
JPH11265572A (ja) * 1998-03-16 1999-09-28 Hitachi Ltd 半導体記憶装置
JP2002050576A (ja) 2000-08-03 2002-02-15 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4031904B2 (ja) * 2000-10-31 2008-01-09 富士通株式会社 データ読み出し回路とデータ読み出し方法及びデータ記憶装置
CN100505088C (zh) * 2003-02-27 2009-06-24 富士通微电子株式会社 半导体存储装置和数据读出方法
JP4638193B2 (ja) * 2004-09-24 2011-02-23 パトレネラ キャピタル リミテッド， エルエルシー メモリ

Also Published As

Publication number Publication date
KR20060071333A (ko) 2006-06-26
KR100745279B1 (ko) 2007-08-01
JP2006179048A (ja) 2006-07-06
US20060133133A1 (en) 2006-06-22
US7474570B2 (en) 2009-01-06

Similar Documents

Publication Publication Date Title
TWI303429B (en) Non-volatile memory device and method of preventing hot electron program disturb phenomenon
JP4854393B2 (ja) 電圧発生回路
CN1200433C (zh) 非易失存储器高速读出用基准单元
CN1832021A (zh) 半导体装置
CN1023623C (zh) 用于半导体存储器的传感放大器驱动电路
CN1590967A (zh) 传感设备和传感电路
CN1848299A (zh) 非易失性半导体存储装置的基准电流生成电路
CN1404067A (zh) 半导体存储器
CN1747062A (zh) 半导体存储器件
CN1655281A (zh) 偏置电压施加电路和半导体存储装置
CN1770317A (zh) 存储器
CN1252732C (zh) 半导体集成电路器件
CN1469482A (zh) 半导体存储器件
CN1649031A (zh) 存储器
JP2017054574A (ja) 電圧発生回路及び半導体記憶装置
CN1469383A (zh) 数据读出精度高的薄膜磁性体存储器
JP4989927B2 (ja) 負電位放電回路
CN1758373A (zh) 半导体存储装置
CN1905062A (zh) 铁电存储装置
KR100453853B1 (ko) 저전압 불 휘발성 반도체 메모리 장치 및 그것의 독출 방법
CN101047024A (zh) 存储器
JP5818833B2 (ja) 半導体記憶装置
TWI745254B (zh) 斷電檢測電路及半導體儲存裝置
CN1508806A (zh) 带有单元比率小的存储单元的半导体存储装置
CN1692450A (zh) 非易失性存储器及其写入方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060913