CN1791981A - 制造具有平坦化层的自对准双极晶体管的方法及相关结构 - Google Patents
制造具有平坦化层的自对准双极晶体管的方法及相关结构 Download PDFInfo
- Publication number
- CN1791981A CN1791981A CNA2004800136129A CN200480013612A CN1791981A CN 1791981 A CN1791981 A CN 1791981A CN A2004800136129 A CNA2004800136129 A CN A2004800136129A CN 200480013612 A CN200480013612 A CN 200480013612A CN 1791981 A CN1791981 A CN 1791981A
- Authority
- CN
- China
- Prior art keywords
- spacer
- height
- bipolar transistor
- sacrifice
- planarization layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 66
- 125000006850 spacer group Chemical group 0.000 claims abstract description 135
- 239000005368 silicate glass Substances 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 14
- 238000004528 spin coating Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 36
- 239000000463 material Substances 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 239000000203 mixture Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 150000002431 hydrogen Chemical group 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
根据一个示例性实施例，一种双极晶体管包括具有顶面的基极。所述双极晶体管还包括位于所述基极的所述顶面上的第一和第二连接隔离物。所述双极晶体管还包括位于所述基极的所述顶面上所述第一与所述第二连接隔离物之间的牺牲柱。所述第一和第二连接隔离物的高度可例如约等于，或者在另一个实施例中，显著小于所述牺牲柱的高度。根据该示例性实施例，所述双极晶体管还包括位于所述牺牲柱、所述第一和所述第二连接隔离物以及所述基极上的非牺牲平坦化层。所述非牺牲平坦化层可包括例如硅酸盐玻璃。所述牺牲平坦化层的高度可例如约等于，或者在另一个实施例中，大于所述第一和所述第二连接隔离物的高度。
Description
本申请是待审的名称为“Method for Fabricating a Self-AlignedBipolar Transistor and Related Structure”，序列号为10/218,527，于2002年8月13日提交，并受让给本申请的受让人的专利申请的部分继续申请，并要求该申请的申请日，因此引入其整个内容作为参考。本申请也因此引入名称为“Method for Fabricating a Self-Aligned Emitter in a BipolarTransistor”，序列号为09/721,344，于2000年11月22日提交的美国专利号为6,534,372，并受让给本申请的受让人的相关美国专利申请的整个内容作为参考。
技术领域
本发明涉及半导体器件的制造领域。更具体地说，本发明涉及双极晶体管的制造。
背景技术
由于现代电子设备速度提高而其尺寸和价格不断下降，半导体制造商面临着为这些设备提供低成本、高速度及小尺寸的晶体管的挑战。为了应对该挑战，半导体制造商必须精确地控制在半导体晶片上决定性地影响晶体管性能的特定特征的尺寸，例如双极晶体管的发射极宽度。此外，必须适当地对准双极晶体管的各部分，以确保双极晶体管满足性能要求。例如，必须适当地对准异质结双极晶体管(HBT)中的发射极及非本征基极注入，以避免基极电阻的不希望的增大。
在双极晶体管例如HBT的一种常规制造工艺中，半导体制造商利用第一光掩膜控制双极晶体管的发射极宽度，该发射极宽度通常称为关键尺寸或“CD”。利用必须与第一光掩膜适当对准的第二光掩膜确定双极晶体管的重掺杂非本征基极区的边界。除了其它后果外，两层光掩膜的未对准导致穿过双极晶体管的连接基极区，即基极-发射极结与非本征基极区之间的区域的距离以不可预测的方式变化。因为在对准这两层光掩膜时，需要有最大容许误差，必须增大穿过连接基极区的距离，以应对这种未对准。这导致例如基极电阻的不希望的增大。另外，在上述双光掩膜制造工艺中，必须精确地控制第一光掩膜，以控制双极晶体管的发射极宽度。此外，两层光掩膜的未对准可导致制造成品率的不希望的降低，这可导致制造成本的相应提高。
已尝试过其它制造工艺及设备，以试图解决在双极晶体管器件中将连接基极和非本征基极对准发射极的问题。一种方法需要在利用内部隔离物(spacer)的同时利用选择性外延。选择性外延造成的问题是，目前其并不用于半导体器件的大批量生产中。选择性外延造成的另一个问题是，仅在硅区域而不在氧化物区域发生选择性外延沉积。因为在氧化物区域上进行大部分的工艺监控，选择性外延导致工艺监控能力显著降低。内部隔离物的利用造成的另一个问题是，发射极宽度的可变性大于利用其它方法的情况，因而损失了对发射极宽度控制的部分精确性。
此外，当双极器件的特征尺寸缩小时，实现对例如双极晶体管的发射极宽度的特定特征尺寸的精确控制很重要并且更困难。
因此，在本领域中需要一种不取决于分立的光掩膜的对准以形成连接基极区、本征基极区、基极-发射极结并注入重掺杂非本征基极区的双极晶体管的制造方法。
发明内容
本发明旨在制造具有平坦化层的自对准双极晶体管的方法及相关结构。本发明提出并解决了本领域中对不取决于分立的光掩膜的对准以形成连接基极区、本征基极区、基极-发射极结并注入双极晶体管的重掺杂非本征基极区的双极晶体管的制造方法的需要。
根据一个示例性实施例，一种双极晶体管包括具有顶面的基极。所述双极晶体管还包括位于所述基极的所述顶面上的第一连接隔离物和第二连接隔离物。所述双极晶体管还包括位于所述基极的所述顶面上所述第一连接隔离物与所述第二连接隔离物之间的牺牲柱。所述第一和所述第二连接隔离物的高度可例如约等于，或者在另一个实施例中，显著小于所述牺牲柱的高度。
根据该示例性实施例，所述双极晶体管还包括位于所述牺牲柱、所述第一和所述第二连接隔离物以及所述基极上的非牺牲平坦化层。所述非牺牲平坦化层可包括例如硅酸盐玻璃。所述牺牲平坦化层的高度可例如约等于，或者在另一个实施例中，大于所述第一和所述第二连接隔离物的高度。所述双极晶体管可还包括位于所述非牺牲平坦化层上的掩膜，其中所述掩膜具有发射极窗口开口。在另一个实施例中，本发明是一种实现上述双极晶体管的方法。在阅览了下面详细的说明和结合附图后，对于本领域的普通技术人员来说，本发明的其它特征和优点将变得更加显而易见。
附图说明
图1示出了在实施本发明的实施例所采取的步骤应用之前，示例性双极晶体管的一些特征的截面图；
图2示出了流程图，说明了实施本发明的实施例所采取的步骤；
图3A示出了截面图，包括根据本发明的实施例处理的部分晶片；
图3B示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的步骤270；
图3C示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的步骤272；
图3D示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的步骤272；
图3E示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的步骤274；
图3F示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的步骤276；
图3G示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的步骤278；
图3H示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的步骤280；
图3I示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的步骤282；
图3J示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的步骤284；以及
图3K示出了截面图，包括根据本发明的实施例处理的部分晶片，对应于图2的流程图的步骤286。
具体实施方式
本发明旨在制造具有平坦化层的自对准双极晶体管的方法及相关结构。下面的说明包含关于实施本发明的具体信息。本领域的技术人员将会发现，可采用不同于在本申请中具体讨论的方式实施本发明。此外，为了不使本发明难于理解，对本发明的一些具体细节没有进行讨论。在本申请中没有说明的具体细节是本领域的普通技术人员所熟知的。
本申请中的附图和相关的详细说明仅旨在本发明的示例性实施例。为保持简短起见，利用本发明的原理的本发明的其它实施例没有在本申请中具体说明，也没有在本附图中具体示出。
图1示出了示例性的结构100，该结构100用于说明本发明的示例性实施例。已从图1中略去了对于本领域的普通技术人员来说显而易见的特定细节和特征。结构100包括双极晶体管的集电极102和基极120。一般来说，本发明应用于任何双极晶体管，包括异质结双极晶体管(“HBT”)。例如，本发明应用于包括硅、硅-锗、砷化镓或其它材料的NPN或PNP型HBT。具体地说，本发明应用于硅-锗-碳HBT，其中碳用作扩散抑制剂。然而，本申请具体参考了硅-锗(“SiGe”)NPN双极晶体管作为辅助，以说明本发明的实施例。在本实施例中，集电极102是N型单晶硅，其可以本领域中公知的方式利用掺杂剂扩散工艺形成。在本实施例中，基极120是P型SiGe单晶，其可在低压化学气相沉积(“LPCVD”)工艺中外延沉积。可用硼离子注入基极120，以实现上述P型掺杂。如图1所示，基极120位于集电极102的顶部并与其形成结。在本实施例中，基极接触122是可在LPCVD工艺中外延沉积的多晶SiGe。在接触多晶材料与基极单晶材料之间的界面124位置，基极120与基极接触122相互连接。基极120具有顶面126。
如图1所示，以本领域中公知的方式在硅衬底107中形成由N+型材料，即相对重掺杂的N型材料构成的埋层106。通过将重度浓掺杂剂从集电极沟道(sinker)108的表面向下扩散至埋层106，形成也由N+型材料构成的集电极沟道108。埋层106与集电极沟道108一起，提供从集电极102通过埋层106和集电极沟道108至集电极接触(图1中未示出集电极接触)的低电阻电路径。深沟槽112和场氧化物隔离区114、115以及116可由二氧化硅(SiO2)材料构成，并以本领域中公知的方式形成。深沟槽112和场氧化物隔离区114、115以及116以本领域中公知的方式提供与硅衬底107上的其它器件的电隔离。因此，图1示出了在基极120上形成由N型多晶硅构成的发射极之前的阶段，结构100包括，用于形成双极晶体管的多个特征和元件。
图2示出了流程图200，说明了根据本发明的一个实施例在处理包括结构100的晶片过程中的步骤。已从流程图200中略去了对于本领域的普通技术人员显而易见的特定细节和特征。例如，本领域中公知一个步骤可由一个或多个子步骤构成，或者涉及专用设备或材料。
虽然流程图200所示出的步骤270至286足以说明本发明的一个实施例，本发明的其它实施例可利用与流程图200中所示不同的步骤。应注意，在晶片上进行流程图200中所示的处理步骤，该晶片在步骤270之前包括图1中所示的结构100。具体地说，该晶片包括基极120的顶面126，在该顶面126上“发射极窗口开口”中将形成由N型多晶硅构成的发射极。
现在参考图3A，图3A的结构300示出了图1的部分结构100。结构100的基极120和顶面126在结构300中分别作为基极320和顶面326示出。为简洁起见，在结构300中未示出例如基极接触122、界面124、集电极102、埋层106、硅衬底107、集电极沟道108、深沟槽112和场氧化物区114、115及116的其它特征。因此，结构300示出了包括基极320的顶面326的部分晶片，在根据图2的流程图200所示的本发明的一个实施例处理晶片之前，在该顶面326上发射极窗口开口中将形成由N型多晶硅构成的发射极。具体地说，结构300示出了流程图200的处理步骤270之前的部分晶片。
参考图3B至3K，结构370、372a和372b、374、376、378、380、382、384及386分别示出了在结构300上进行图2的流程图200的步骤270、272、274、276、278、280、282、284及286的结果。例如，结构370示出了在处理步骤270之后的结构300，结构372a和372b示出了在处理步骤272之后的结构370，依此类推。
继续图2中的步骤270和图3B中的结构370，流程图200的步骤270包括在基极320的顶面326上的基极氧化物层304上形成牺牲柱302。基极320包括本征基极区309、连接基极区310及非本征基极区312。可通过构图并蚀刻多晶硅层形成牺牲柱302，如本领域中公知的，可通过化学气相沉积(“CVD”)在基极氧化物层304上沉积该多晶硅层。虽然多晶硅用于在此所述的本发明的一个实施例，显然可利用任何适于利用光掩膜或其它构图技术精确构图的材料层。该适当的材料形成暂时的材料层，即牺牲柱302，在工艺的稍后的步骤中形成发射极之前蚀刻去掉该牺牲柱302。为提供更好的控制并得到可能的最小发射极宽度，可在用光致抗蚀剂构图牺牲柱302之前，在多晶硅层上沉积抗反射涂覆(“ARC”)层306。例如，ARC层306可由氮氧化硅构成。在一个实施例中，也可不利用ARC层306。牺牲柱302的高度可以在例如约500.0至3500.0埃之间。
在下面可以看到，牺牲柱宽度308决定了作为根据本发明的一个实施例的一系列步骤的结果形成的双极晶体管的发射极的宽度。基极氧化物层304防止在形成牺牲柱302所用的蚀刻期间对基极320的损伤。可通过沉积氧化硅层形成基极氧化物层304，该氧化硅层可在例如约350.0至450.0℃的温度下PECVD工艺中沉积。在一个实施例中，基极氧化物层304具有约80.0埃的厚度。在一个实施例中，连接基极区310可通过离子注入轻掺杂，以减小或者控制连接基极区310的电阻。可通过基极氧化物层304进行离子注入掺杂，并利用牺牲柱302作为掩膜。应注意，连接基极区310的掺杂因而是自对准的；也就是说，连接基极区310的掺杂是通过牺牲柱302的侧面311和313限定，不取决于光掩膜的对准。通过图3B中的结构370示出了流程图200的步骤270的结果。
参考图2中的步骤272以及图3C和3D中的结构372a和372b，在流程图200的步骤272中，在牺牲柱302上沉积例如氧化硅的介质的保形层。例如，可利用等离子体增强化学气相沉积(“PECVD”)工艺在低温和低压下沉积氧化硅。在一个实施例中，“回蚀刻”沉积的氧化硅保形层，以形成一对氧化物隔离物，即图3C的结构372a中的“完全(full)”连接隔离物314和316。例如，可通过利用基于氯的蚀刻剂，例如CF4/CHF3蚀刻剂，各向异性蚀刻氧化硅保形层，形成完全连接隔离物314和316。通过对氧化硅保形层的沉积厚度的控制以及回蚀刻工艺的持续时间决定完全连接隔离物314和316的宽度325，该宽度325也决定了非本征基极区312的边界。因此，本发明实现了对完全连接隔离物314和316的宽度325的独立控制。完全连接隔离物314和316的宽度325也决定了连接基极区310的宽度。完全连接隔离物314和316的高度319可约等于牺牲柱302的高度。在“回蚀刻”工艺期间，也蚀刻去掉了完全连接隔离物314和316外部的部分基极氧化物层304。
在可选实施例中，“回蚀刻”沉积的氧化硅保形层，以形成一对凹形氧化物隔离物，即在图3D的结构372b中的“凹形”连接隔离物315和317。例如，可通过利用基于氟的蚀刻剂，例如CF4/CHF3蚀刻剂，各向异性蚀刻氧化硅保形层，形成凹形连接隔离物315和317。通过对氧化硅保形层的沉积厚度的控制以及回蚀刻工艺的持续时间决定凹形连接隔离物315和317的宽度327，该宽度327也决定了非本征基极区312的边界。因此，在该实施例中，本发明实现了对凹形连接隔离物315和317的宽度327的独立控制。凹形连接隔离物315和317的宽度325也决定了连接基极区310的宽度。
通过回蚀刻工艺的持续时间决定凹形连接隔离物315和317的高度321。例如，增大回蚀刻工艺的持续时间引起凹形连接隔离物315和317的高度321相应地减小。在该实施例中，凹形连接隔离物315和317的高度321小于牺牲柱302的高度323。在一个实施例中，凹形连接隔离物315和317的高度321可显著小于牺牲柱302的高度323。牺牲柱302的高度323与凹形连接隔离物315和317的高度321之间的差异决定了凹形连接隔离物315和317的“凹入”量。
在形成了图3C中的完全连接隔离物314和316或图3D中的凹形连接隔离物315和317之后，通过离子注入掺杂非本征基极区312，以减小非本征基极区312的电阻。该离子注入掺杂利用牺牲柱302以及图3C中的完全连接隔离物314和316或图3D中的凹形连接隔离物315和317作为掩膜。因此，非本征基极区312的掺杂是自对准的，因为露出的非本征基极区312的掺杂是通过图3C中的完全连接隔离物314和316或图3D中的凹形连接隔离物315和317的边缘限定，不取决于光掩膜的对准。非本征基极区312的离子注入在非本征基极区312内产生重掺杂的P+注入区318。在一个实施例中，用于形成注入区318的掺杂剂可以是硼。
继续图2中的步骤274和图3E中的结构374，在流程图200的步骤274中，在牺牲柱302上的ARC层306、图3C中的完全连接隔离物314和316或图3D中的凹形连接隔离物315和317，以及基极320的顶面326上沉积非牺牲平坦化层328。应注意，关于利用图3C所示的“完全”隔离物的本发明的实施例，而非关于利用图3D所示的“凹形”隔离物的实施例，说明本申请中余下的图3E至3K。然而，参考完全隔离物以说明本发明仅仅是示例性的，因为本发明和流程图200所述的工艺步骤适用于凹形隔离物以及完全隔离物。因此，图3E至3K可参考凹形隔离物说明本发明。然而，如上所述，为参考特定实例在本申请中说明本发明的构思，利用完全隔离物进行关于图3E至3K的示出和讨论。
在本实施例中，利用旋涂工艺沉积非牺牲平坦化层328，且该非牺牲平坦化层328可包括硅酸盐玻璃。通过较薄地涂覆结构374的较高特征，例如牺牲柱302，而在较低的特征上提供较厚的涂覆，平坦化层328呈现“平坦化”特性。因此，非牺牲平坦化层328的顶面329基本上是平坦的或平面的。
在本实施例中，非牺牲平坦化层328的高度331可大于完全连接隔离物314和316的高度319。在一个实施例中，非牺牲平坦化层328的高度331可约等于完全连接隔离物314和316的高度319。非牺牲平坦化层328的最大高度331可约为5000.0埃。参考图3E，通过结构374示出了流程图200的步骤274的结果。
继续图2中的步骤276和图3F中的结构376，在流程图200的步骤276中，在非牺牲平坦化层328上沉积掩膜330，并在掩膜330中构图发射极窗口开口332。在本实施例中，掩膜330包括光致抗蚀剂。在另一个实施例中，掩膜330可包括另一种本领域的普通技术人员公知的合适的材料。在一个实施例中，在沉积掩蔽材料层之前，可在非牺牲平坦化层328上沉积例如有机BARC的有机材料层，以用作抗反射涂覆层，其在构图发射极窗口开口332期间可减少不需要的反射。
如上所述，非牺牲平坦化层328在牺牲柱302上提供较薄的材料层，而在邻近完全连接隔离物314和316的结构376的较低区域上提供较厚的材料层。因此，发射极窗口开口的宽度338可大于完全连接隔离物314与316的外部边缘之间的距离，即宽度340，因为在随后的蚀刻工艺期间，将首先露出牺牲柱302以及完全连接隔离物314和316，而结构376的较低区域将仍然受非牺牲平坦化层328提供的较厚材料层保护。在一个实施例中，发射极窗口开口的宽度338可小于宽度340，即完全连接隔离物314与316的外部边缘之间的距离。
因此，本发明不需要发射极窗口开口332的边缘334和336分别位于完全连接隔离物314和316上，因而在随后的蚀刻步骤期间，完全连接隔离物314和316可保护在完全连接隔离物314和316下的结构376的区域。因此，本发明有利地实现了发射极窗口开口332的宽度338的灵活性的提高。因此，通过提供可使其足够大的发射极窗口开口，本发明有利地实现了需要最小的尺寸和对准精度的发射极窗口开口。换句话说，放宽了对发射极窗口开口332的关键尺寸的控制。
此外，在不用本发明的技术的情况下，如果发射极窗口开口332的中心没有适当地对准牺牲柱302的中心，导致的未对准可引起不希望的器件特性，其可降低制造成品率。例如，在不用本发明的技术的情况下，发射极窗口开口332的中心与牺牲柱302的中心的未对准可导致发射极窗口开口332的边缘334或边缘336位于过于靠近牺牲柱302的位置，这可引起不希望的器件特性，并导致制造成品率降低。然而，根据本发明，可充分增大发射极窗口开口332的宽度，以适应发射极窗口开口332的中心与牺牲柱302的中心之间的对准误差。因此，本发明实现了具有改善的可制造性的双极晶体管，这有利地导致制造成品率的提高。
通过提供足够大的发射极窗口开口的宽度，本发明实现了在牺牲柱302上实际上自对准的发射极窗口开口。实际上，在一个实施例中，可将在牺牲柱302上的非牺牲平坦化层328的厚度减小到合适的厚度，因而甚至不需要掩膜330。从而，因为在随后的蚀刻步骤中首先蚀刻位于牺牲柱302上的薄的非牺牲平坦化层328，产生的发射极窗口开口在牺牲柱302上自对准。换句话说，在该实施例中，不需要掩膜以在牺牲柱302上对准发射极窗口开口。参考图3F，通过结构376示出了流程图200的步骤276的结果。
继续图2中的步骤278和图3G中的结构378，在流程图200的步骤278中，在发射极窗口开口332中去除非牺牲平坦化层328，以露出ARC层306并延展发射极窗口开口332。可利用例如氧化物蚀刻剂或本领域中公知的其它合适的蚀刻剂去除非牺牲平坦化层328，该氧化物蚀刻剂利用包括碳、氢和氟的化学成分。参考图3G，通过结构378示出了流程图200的步骤278的结果。
继续图2中的步骤280和图3H中的结构380，在流程图200的步骤280中，在发射极窗口开口332中去除ARC层306和牺牲柱302，以露出基极氧化物304，并进一步延展发射极窗口开口332。例如，可利用在牺牲柱302上停止的反应离子蚀刻去除ARC层306。例如可利用在基极氧化物层304上停止的基于氯的蚀刻剂去除牺牲柱302。参考图3H，通过结构380示出了流程图200的步骤280的结果。
继续图2中的步骤282和图3I中的结构382，在流程图200的步骤282中，去除位于完全连接隔离物314与完全连接隔离物316之间的部分基极氧化物层304，以完成发射极窗口开口332的形成，并去除掩膜330。可用例如氟化氢(“HF”)浸渍的湿法剥除去除基极氧化物层304。HF浸渍也使完全连接隔离物314和316的顶部变得平滑，该完全连接隔离物314和316的顶部通过之前用于去除ARC层306和牺牲柱302的蚀刻工艺变得粗糙。可利用例如本领域中公知的在顺流(downstream)微波等离子体工艺中的等离子体蚀刻去除掩膜330。参考图3I，通过结构382示出了流程图200的步骤282的结果。
参考图2中的步骤284及图3J中的结构384，在流程图200的步骤284中，在发射极窗口开口332中的基极320的顶面326上、在完全连接隔离物314和316的露出部分上以及在非牺牲平坦化层328上沉积发射极层342。发射极层342可包括多晶硅，且可通过本领域公知的CVD工艺沉积该发射极层342。在一个实施例中，发射极层342可包括N型多晶硅。然后，以本领域公知的方式在发射极层342上形成掩膜344。在本实施例中，掩膜344包括光致抗蚀剂。在另一个实施例中，掩膜344可包括对本领域的普通技术人员公知的另一种合适的材料。掩膜344用于下面将说明的随后的处理步骤中形成发射极。参考图3J，通过结构384示出了流程图200的步骤284的结果。
参考图2中的步骤286和图3K中的结构386，在流程图200的步骤286中，形成发射极346，去除部分非牺牲平坦化层328，并去除掩膜344。可利用包括例如氯和HBr的蚀刻剂蚀刻发射极层342中并未被掩膜344覆盖的部分，形成发射极346。然后通过利用具有包括例如氢、碳及氟的化学成分的蚀刻剂去除非牺牲平坦化层328的未受保护的部分，以形成非牺牲平坦化层的部分348和350。非牺牲平坦化层的部分348和350分别位于基极320的顶面326上邻近完全连接隔离物314和316的位置。非牺牲平坦化层的部分348和350也位于非本征基极区312上。发射极346的发射极宽度352基本上等于图3B中的牺牲柱宽度308。此外，通过完全连接隔离物314和316，发射极346自对准非本征基极区312。在步骤286中，也去除掩膜344。与掩膜330类似，例如也可利用在顺流微波等离子体工艺中利用等离子体蚀刻法去除掩膜344。可以本领域公知的方式进行随后的形成接触的步骤以及其它步骤。参考图3K，通过结构386示出了流程图200的步骤286的结果。
因此，如上所述，本发明提供了一种自对准双极晶体管，该自对准双极晶体管具有完全或凹形连接隔离物，并利用非牺牲平坦化层有利地实现了对未对准误差的提高的容差。此外，通过利用单一层，即非牺牲平坦化层，以实现对未对准误差的提高的容差，本发明有利地实现了一种具有提高的可制造性的自对准双极晶体管。
另外，在本发明中，非牺牲平坦化层的部分348和350位于非牺牲平坦化层的部分348和350上的部分发射极346与非本征基极区312之间。因此，本发明有利地实现了一种自对准双极晶体管，该自对准双极晶体管在发射极部分与非本征基极区之间具有充分的隔离，以显著降低基极-发射极电容和漏电流。
此外，在利用凹形连接隔离物的本发明的一个实施例中，本发明实现了一种发射极结构，即使发射极窗口开口的中心没有适当地对准牺牲柱的中心，该发射极结构也保持对称。其原因在于，凹形连接隔离物太低，以致无法到达，不能被蚀刻去掉，因此，当利用凹形连接隔离物时，可避免在完全连接隔离物情况下可能发生的非对称蚀刻。因此，在该凹形连接隔离物实施例中，本发明有利地实现了一种提供提高的可制造性的对称发射极结构。此外，在利用凹形连接隔离物的本发明的实施例中，减小了发射极的高度，以有利地降低双极晶体管的性能对发射极高度的依赖性。
根据上述详细的公开应理解，通过提供需要最小关键尺寸控制并具有提高的未对准误差的容差的发射极窗口开口，本发明提供了实现提高的可制造性的自对准双极晶体管的制造方法。虽然将本发明说明为应用于双极晶体管的制造，对于本领域的普通技术人员来说，如何将本发明应用于希望改善对准容差和减小关键尺寸控制的类似情况是显而易见的。
根据上述发明的说明，很显然，只要不脱离其范围和精神，可利用各种技术实施本发明的构思。此外，虽然具体参考特定的实施例说明了本发明，本领域的普通技术人员将认可，只要不脱离本发明的精神和范围，可在形式和细节上进行修改。所述实施例在所有方面都被认为是说明性的而非限制性的。因此，应当理解，本发明不限于这里说明的具体实施例，只要不脱离本发明的范围，可进行各种重新设置、修改和替换。
至此，制造具有平坦化层的自对准双极晶体管的方法及相关结构已说明完毕。
权利要求书
(按照条约第19条的修改)
1.一种双极晶体管，包括：
基极，具有顶面；
第一连接隔离物和第二连接隔离物，位于所述基极的所述顶面上；
牺牲柱，位于所述基极的所述顶面上并具有牺牲柱宽度，所述牺牲柱位于所述第一连接隔离物与所述第二连接隔离物之间；以及
非牺牲平坦化层，位于所述牺牲柱、所述第一和所述第二连接隔离物以及所述基极上；
其中所述牺牲柱宽度限定具有宽度的发射极窗口开口，其中所述发射极窗口开口的所述宽度包括所述牺牲柱的整个宽度。
2.根据权利要求1的双极晶体管，其中各所述第一和所述第二连接隔离物的高度分别约等于所述牺牲柱的高度。
3.根据权利要求1的双极晶体管，其中各所述第一和所述第二连接隔离物的高度分别显著小于所述牺牲柱的高度。
4.根据权利要求1的双极晶体管，其中所述非牺牲平坦化层包括硅酸盐玻璃。
5.根据权利要求1的双极晶体管，其中所述非牺牲平坦化层的高度约等于所述第一和所述第二连接隔离物的高度。
6.根据权利要求1的双极晶体管，其中所述非牺牲平坦化层的高度大于所述第一和所述第二连接隔离物的高度。
7.根据权利要求1的双极晶体管，还包括位于所述非牺牲平坦化层上的掩膜，所述掩膜具有所述发射极窗口开口。
8.一种制造双极晶体管的方法，包括以下步骤：
在基极的顶面上制造牺牲柱，所述牺牲柱具有牺牲柱宽度；
分别在所述牺牲柱的第一侧和第二侧上形成第一连接隔离物和第二连接隔离物；
在所述第一和所述第二连接隔离物、所述牺牲柱以及所述基极上沉积非牺牲平坦化层；以及
限定具有宽度的发射极窗口开口，其中所述发射极窗口开口的所述宽度包括所述牺牲柱的整个宽度。
9.根据权利要求8的方法，其中各所述第一和所述第二连接隔离物的高度分别约等于所述牺牲柱的高度。
10.根据权利要求8的方法，其中各所述第一和所述第二连接隔离物的高度分别显著小于所述牺牲柱的高度。
11.根据权利要求8的方法，其中所述非牺牲平坦化层包括硅酸盐玻璃。
12.根据权利要求8的方法，其中通过旋涂工艺进行所述沉积所述非牺牲平坦化层的步骤。
13.根据权利要求8的方法，其中所述非牺牲平坦化层的高度约等于所述第一和所述第二连接隔离物的高度。
14.根据权利要求8的方法，其中所述非牺牲平坦化层的高度大于所述第一和所述第二连接隔离物的高度。
15.一种双极晶体管，包括：
基极，具有顶面；
第一连接隔离物和第二连接隔离物，位于所述基极的所述顶面上，在所述第一连接隔离物与所述第二连接隔离物之间限定隔离物间距；
发射极，位于所述基极的所述顶面上，所述发射极位于所述第一连接隔离物与所述第二连接隔离物之间，并具有发射极宽度，其中所述发射极宽度包括所述隔离物间距；以及
第一非牺牲平坦化层部分和第二非牺牲平坦化层部分，位于所述基极的所述顶面上，所述第一非牺牲平坦化层部分位于邻近所述第一连接隔离物的位置，所述第二非牺牲平坦化层部分位于邻近所述第二连接隔离物的位置。
16.根据权利要求15的双极晶体管，其中所述第一和所述第二连接隔离物是凹形连接隔离物。
17.根据权利要求15的双极晶体管，其中所述第一和所述第二连接隔离物是完全连接隔离物。
18.根据权利要求15的双极晶体管，其中所述第一和所述第二非牺牲平坦化层部分包括硅酸盐玻璃。
19.根据权利要求15的双极晶体管，其中各所述第一和所述第二非牺牲平坦化层部分的高度分别约等于所述第一和所述第二连接隔离物的高度。
20.根据权利要求15的双极晶体管，其中各所述第一和所述第二非牺牲平坦化层部分的高度分别大于所述第一和所述第二连接隔离物的高度。
21.根据权利要求1的双极晶体管，其中所述发射极窗口开口的所述宽度包括至少部分各所述第一和所述第二连接隔离物的宽度。
22.根据权利要求1的双极晶体管，还包括位于所述基极的所述顶面上的氧化物层，其中所述牺牲柱位于所述氧化物层上。
23.根据权利要求1的双极晶体管，还包括在所述牺牲柱上沉积的抗反射涂覆层，其中所述非牺牲平坦化层位于所述抗反射涂覆层上。
24.根据权利要求8的方法，其中所述发射极窗口开口的所述宽度包括至少部分各所述第一和所述第二连接隔离物的宽度。
25.根据权利要求8的方法，还包括在所述制造所述牺牲柱之前在所述基极的所述顶面上形成氧化物层。
26.根据权利要求8的方法，还包括在所述沉积所述非牺牲平坦化层之前在所述牺牲柱上沉积抗反射涂覆层。
27.根据权利要求15的双极晶体管，还包括位于所述基极的所述顶面上的氧化物层，其中所述第一连接隔离物和所述第二连接隔离物位于所述氧化物层上。
Claims (20)
1.一种双极晶体管，包括：
基极，具有顶面；
第一连接隔离物和第二连接隔离物，位于所述基极的所述顶面上；
牺牲柱，位于所述基极的所述顶面上，所述牺牲柱位于所述第一连接隔离物与所述第二连接隔离物之间；以及
非牺牲平坦化层，位于所述牺牲柱、所述第一和所述第二连接隔离物以及所述基极上。
2.根据权利要求1的双极晶体管，其中各所述第一和所述第二连接隔离物的高度分别约等于所述牺牲柱的高度。
3.根据权利要求1的双极晶体管，其中各所述第一和所述第二连接隔离物的高度分别显著小于所述牺牲柱的高度。
4.根据权利要求1的双极晶体管，其中所述非牺牲平坦化层包括硅酸盐玻璃。
5.根据权利要求1的双极晶体管，其中所述非牺牲平坦化层的高度约等于所述第一和所述第二连接隔离物的高度。
6.根据权利要求1的双极晶体管，其中所述非牺牲平坦化层的高度大于所述第一和所述第二连接隔离物的高度。
7.根据权利要求1的双极晶体管，还包括位于所述非牺牲平坦化层上的掩膜，所述掩膜具有发射极窗口开口。
8.一种制造双极晶体管的方法，包括以下步骤：
在基极的顶面上制造牺牲柱；
分别在所述牺牲柱的第一侧和第二侧上形成第一连接隔离物和第二连接隔离物；以及
在所述第一和所述第二连接隔离物、所述牺牲柱以及所述基极上沉积非牺牲平坦化层。
9.根据权利要求8的方法，其中各所述第一和所述第二连接隔离物的高度分别约等于所述牺牲柱的高度。
10.根据权利要求8的方法，其中各所述第一和所述第二连接隔离物的高度分别显著小于所述牺牲柱的高度。
11.根据权利要求8的方法，其中所述非牺牲平坦化层包括硅酸盐玻璃。
12.根据权利要求8的方法，其中通过旋涂工艺进行所述沉积所述非牺牲平坦化层的步骤。
13.根据权利要求8的方法，其中所述非牺牲平坦化层的高度约等于所述第一和所述第二连接隔离物的高度。
14.根据权利要求8的方法，其中所述非牺牲平坦化层的高度大于所述第一和所述第二连接隔离物的高度。
15.一种双极晶体管，包括：
基极，具有顶面；
第一连接隔离物和第二连接隔离物，位于所述基极的所述顶面上；
发射极，位于所述基极的所述顶面上，所述发射极位于所述第一连接隔离物与所述第二连接隔离物之间；以及
第一非牺牲平坦化层部分和第二非牺牲平坦化层部分，位于所述基极的所述顶面上，所述第一非牺牲平坦化层部分位于邻近所述第一连接隔离物的位置，所述第二非牺牲平坦化层部分位于邻近所述第二连接隔离物的位置。
16.根据权利要求15的双极晶体管，其中所述第一和所述第二连接隔离物是凹形连接隔离物。
17.根据权利要求15的双极晶体管，其中所述第一和所述第二连接隔离物是完全连接隔离物。
18.根据权利要求15的双极晶体管，其中所述第一和所述第二非牺牲平坦化层部分包括硅酸盐玻璃。
19.根据权利要求15的双极晶体管，其中各所述第一和所述第二非牺牲平坦化层部分的高度分别约等于所述第一和所述第二连接隔离物的高度。
20.根据权利要求15的双极晶体管，其中各所述第一和所述第二非牺牲平坦化层部分的高度分别大于所述第一和所述第二连接隔离物的高度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/442,489 US6809353B2 (en) | 2000-11-22 | 2003-05-21 | Method for fabricating a self-aligned bipolar transistor with planarizing layer and related structure |
| US10/442,489 | 2003-05-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1791981A true CN1791981A (zh) | 2006-06-21 |
| CN100521208C CN100521208C (zh) | 2009-07-29 |
Family
ID=33489323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800136129A Expired - Fee Related CN100521208C (zh) | 2003-05-21 | 2004-03-20 | 制造具有平坦化层的自对准双极晶体管的方法及相关结构 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6809353B2 (zh) |
| CN (1) | CN100521208C (zh) |
| TW (1) | TWI238518B (zh) |
| WO (1) | WO2004107445A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101599435B (zh) * | 2009-07-24 | 2012-05-23 | 上海宏力半导体制造有限公司 | 单层多晶硅hbt非本征基区的掺杂方法 |
| CN110676307A (zh) * | 2019-10-12 | 2020-01-10 | 中国电子科技集团公司第十三研究所 | 肖特基二极管的制备方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7790527B2 (en) * | 2006-02-03 | 2010-09-07 | International Business Machines Corporation | High-voltage silicon-on-insulator transistors and methods of manufacturing the same |
| KR100876892B1 (ko) * | 2007-06-29 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6590265B2 (en) * | 1998-02-12 | 2003-07-08 | National Semiconductor Corporation | Semiconductor device with sidewall spacers having minimized area contacts |
| US6597022B1 (en) * | 2002-02-04 | 2003-07-22 | Newport Fab, Llc | Method for controlling critical dimension in an HBT emitter and related structure |
| US6617619B1 (en) * | 2002-02-04 | 2003-09-09 | Newport Fab, Llc | Structure for a selective epitaxial HBT emitter |
| US6586307B1 (en) * | 2002-02-14 | 2003-07-01 | Newport Fab, Llc | Method for controlling an emitter window opening in an HBT and related structure |
-
2003
- 2003-05-21 US US10/442,489 patent/US6809353B2/en not_active Expired - Lifetime
-
2004
- 2004-03-20 WO PCT/US2004/008397 patent/WO2004107445A1/en active Application Filing
- 2004-03-20 CN CNB2004800136129A patent/CN100521208C/zh not_active Expired - Fee Related
- 2004-04-12 TW TW093110102A patent/TWI238518B/zh not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101599435B (zh) * | 2009-07-24 | 2012-05-23 | 上海宏力半导体制造有限公司 | 单层多晶硅hbt非本征基区的掺杂方法 |
| CN110676307A (zh) * | 2019-10-12 | 2020-01-10 | 中国电子科技集团公司第十三研究所 | 肖特基二极管的制备方法 |
| CN110676307B (zh) * | 2019-10-12 | 2022-12-20 | 中国电子科技集团公司第十三研究所 | 肖特基二极管的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100521208C (zh) | 2009-07-29 |
| TWI238518B (en) | 2005-08-21 |
| WO2004107445A1 (en) | 2004-12-09 |
| US6809353B2 (en) | 2004-10-26 |
| US20040140530A1 (en) | 2004-07-22 |
| TW200501394A (en) | 2005-01-01 |
| WO2004107445B1 (en) | 2005-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0552671A2 (en) | Isolation technique for silicon germanium devices | |
| CN1339820A (zh) | 防止半导体层弯曲的方法和用该方法形成的半导体器件 | |
| CN1050006C (zh) | 半导体器件及其制造方法 | |
| CN1722386A (zh) | 金属氧化物半导体晶体管和其制造方法 | |
| CN2879425Y (zh) | 高压元件 | |
| CN100487875C (zh) | 用于制造自对准双极晶体管及有关结构的方法 | |
| CN102915975A (zh) | 一种BJT以及BiCMOS的制作方法 | |
| CN1656608A (zh) | 非自对准SiGe异质结双极晶体管 | |
| CN1767160A (zh) | 半导体装置的制造方法 | |
| CN117832067A (zh) | 一种SiC功率器件的注入掩膜刻蚀方法 | |
| CN1791981A (zh) | 制造具有平坦化层的自对准双极晶体管的方法及相关结构 | |
| US7291536B1 (en) | Fabricating a self-aligned bipolar transistor having increased manufacturability | |
| CN1791973A (zh) | 制造具有提高的可制造性的自对准双极晶体管的方法及相关结构 | |
| CN101048859A (zh) | 用于双极晶体管中改善的对准容限的方法和有关结构 | |
| CN1204616C (zh) | 用sige bicmos集成方案制造多晶－多晶电容器的方法 | |
| CN107731734B (zh) | 用于高速双极工艺的深槽与pn结混合隔离结构的制造方法 | |
| TWI241719B (en) | Self-aligned bipolar transistor having recessed spacers and method for fabricating same | |
| CN110649019A (zh) | 一种集成碳化硅晶体管及其制造方法 | |
| CN1889236A (zh) | 多晶硅栅极掺杂方法 | |
| US6867440B1 (en) | Self-aligned bipolar transistor without spacers and method for fabricating same | |
| CN101257044B (zh) | 使用选择性介质淀积的双极晶体管及其制造方法 | |
| US7033898B1 (en) | Method for fabricating a self-aligned bipolar transistor having recessed spacers | |
| JPS6085563A (ja) | ゲ−ト・タ−ンオフサイリスタの製造方法 | |
| KR100628624B1 (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| CN113299757A (zh) | 一种抑制尖峰电压的mosfet结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090729 Termination date: 20130320 |