CN101257044B - 使用选择性介质淀积的双极晶体管及其制造方法 - Google Patents

使用选择性介质淀积的双极晶体管及其制造方法 Download PDF

Info

Publication number
CN101257044B
CN101257044B CN2008100812070A CN200810081207A CN101257044B CN 101257044 B CN101257044 B CN 101257044B CN 2008100812070 A CN2008100812070 A CN 2008100812070A CN 200810081207 A CN200810081207 A CN 200810081207A CN 101257044 B CN101257044 B CN 101257044B
Authority
CN
China
Prior art keywords
layer
perpendicular separation
internal base
hole
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100812070A
Other languages
English (en)
Other versions
CN101257044A (zh
Inventor
B·T·弗格利
D·V·霍拉克
古川俊治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101257044A publication Critical patent/CN101257044A/zh
Application granted granted Critical
Publication of CN101257044B publication Critical patent/CN101257044B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及一种使用选择性介质淀积的双极晶体管结构及其相关的制造方法。使用在半导体衬底上的屏蔽介质层上的离子注入掩模将外部基极区域注入到半导体衬底，在所述注入之后，选择性地淀积垂直间隔物层。所述离子注入掩模的一部分嵌入到所述垂直间隔物层内的孔的侧壁内并对准所述孔的侧壁。在制造所述双极晶体管时，所述垂直间隔物层的所述选择性淀积减小了热预算并降低了工艺复杂度。

Description

使用选择性介质淀积的双极晶体管及其制造方法
技术领域
本发明通常涉及双极晶体管。更具体而言，本发明涉及具有增强的性能的双极晶体管。
背景技术
除了场效应晶体管、电阻、二极管、电容器之外，通常半导体电路还包括双极晶体管。由于常常需要制造双极晶体管以提供具有更快速度的半导体电路，因此在半导体电路领域双极晶体管是需要的。
虽然在半导体电路中，双极晶体管提供了性能上的有益效果，但其并不是完全没有问题。双极晶体管通常更难于制造，因此与场效应晶体管相比，典型地，双极晶体管需要更复杂的制造工艺。给定这样的制造工艺的复杂性，与场效应晶体管制造工艺相比，双极晶体管需要较高的热预算。较高的热预算增加了有害的效应例如不希望的掺杂剂扩散效应的可能性。
在用于制造双极晶体管的可能的方法中，通常自对准方法是希望的。通常，用于制造双极晶体管的自对准方法的特征在于不使用会带来光刻偏差的光刻方法将发射极区域对准到基极区域。与使用非自对准方法制造的双极晶体管相比，自对准双极晶体管具有性能优势。具体而言，典型地，与使用非自对准方法制造的双极晶体相比，自对准的双极晶体管具有更高的震荡频率、减小的寄生基极电阻以及减小的噪声。
在半导体制造领域中公知自对准的双极晶体管结构及其制造方法。
例如，Okita在美国专利NO.5,234,844中，教导了用于超高速集成电路的自对准的双极晶体管结构及其制造方法。在所参考的该现有技术中，自对准的双极晶体管结构具有基本上同轴对称的结构。
此外，Inoue等在“Self-Aligned Complementary Bipolar TransistorsFabricated with a Selective-Oxidation Mask”，IEEE Trans.on ElectronDevices，Vol.34(10)，1987，pp.2146-52中教导了使用了2μm外延层和非LOCOS沟槽隔离的自对准的双极晶体管。在所参考的该现有技术中，通过穿过氮化硅层的离子注入形成有源基极和发射极区域。
需要另外的自对准的双极晶体管结构及其制造方法，该另外的自对准双极晶体管结构具有增强的性能并易于制造。
发明内容
本发明提供了一种包括自对准双极晶体管的半导体结构，以及用于制造所述半导体结构的方法。
根据本发明的半导体结构包括半导体衬底，所述半导体衬底包括集电极区域和位于所述集电极区域之上并接触所述集电极区域的内部基极表面区域。所述半导体结构还包括位于所述半导体衬底之上的垂直间隔物层。所述垂直间隔物层具有对准所述内部基极表面区域的孔。所述孔具有嵌入到所述孔的侧壁内并对准所述孔的侧壁的水平间隔物层。所述半导体结构还包括位于所述孔内并接触所述内部基极表面区域的发射极层。
一种用于制造根据本发明的半导体结构的方法，包括：注入横向连接至半导体衬底内的内部基极表面区域的外部基极区域。使用在屏蔽介质层上设置的离子注入掩模层进行所述注入。所述半导体衬底包括位于所述离子注入掩模层之下的所述内部基极表面区域和位于所述内部基极表面区域之下的集电极区域。所述方法还包括在注入所述外部基极区域之后，在邻近所述离子注入掩模层的所述屏蔽介质层上选择性地淀积垂直间隔物层。所述方法还包括从所述屏蔽介质层剥离所述离子注入掩模层以在所述垂直间隔物层内产生孔。在所述孔的基底处暴露所述屏蔽介质层。所述方法还包括去除在所述孔的所述基底处的所述屏蔽介质层。最后，所述方法包括将发射极层形成到所述孔内并使所述发射极层接触所述内部基极表面区域。
另一用于制造半导体结构的方法包括：使用在半导体衬底上的屏蔽介质层上设置的离子注入掩模层注入横向连接至内部基极表面区域的外部基极区域，所述半导体衬底具有位于所述离子注入掩模层之下的所述内部基极表面区域和在所述内部基极表面区域之下设置的集电极区域。所述另一方法还包括在注入所述外部基极区域之后，在所述屏蔽介质层之上选择性地生长垂直间隔物层并使所述垂直间隔物层侵占邻近的所述离子注入掩模层的顶表面。所述另一方法还包括从所述屏蔽介质层蚀刻掉所述离子注入掩模层以在所述垂直间隔物层内产生孔。在所述孔的基底处暴露所述屏蔽介质层，并在所述孔的侧壁内嵌入水平间隔物层并使所述水平间隔物层与所述孔的侧壁对准。所述另一方法还包括去除在所述孔的所述基底处的所述屏蔽介质层。所述另一方法还包括将发射极层形成到所述孔中并使所述发射极层接触所述内部基极表面区域。
附图说明
如下所述，在优选的实施例的说明的范围内理解本发明的目的、特征以及优点。在附图的范围内理解优选的实施例的说明，其中附图形成了本公开的材料部分，其中：
图1到图8示出了根据本发明的实施例的一系列示意性截面图，其示例了在制造包括双极晶体管的半导体结构期间的渐进阶段的结果；以及
图9到图15示出了根据本发明的另一实施例的一系列示意性截面图，其示例了在制造包括双极晶体管的半导体结构期间的渐进阶段的结果。
具体实施方式
在上述附图的范围内，下面将进一步详细地描述本发明，本发明包括半导体结构及其制造方法，该半导体结构包括双极晶体管结构。附图仅仅旨在示例的目的，因此不必按比例绘制。
图1到图8示出了一系列示意性截面图，其示例了在根据本发明的实施例制造包括双极晶体管的半导体结构期间的渐进阶段的结果。该实施例包括本发明的第一实施例。
图1示出了具有外延内部基极区域12的半导体衬底10，该外延内部基极区域12在半导体衬底10上作为表面层。在图1中示出的结构还包括位于内部基极区域12上的屏蔽介质层14和位于屏蔽介质层14上的硬掩模层16。
上述半导体结构10和位于其上或之上的层12/14/16包括半导体制造领域中的常规材料并具有半导体制造领域中的常规尺寸。可以使用半导体制造领域中的常规方法形成上述半导体结构10和位于其上或之上的层12/14/16。
半导体衬底10包括半导体材料。半导体材料的非限制性实例包括硅、锗、硅锗合金、碳化硅、硅锗碳化物合金以及化合物半导体材料。化合物半导体材料的非限制性实例包括砷化镓、砷化铟和磷化铟半导体材料。典型地，半导体衬底10包括硅半导体材料。典型地，硅半导体材料具有约1到约3mil的厚度。
半导体衬底10包括体半导体材料。可选地，半导体衬底10包括绝缘体上半导体衬底或混和取向衬底。绝缘体上半导体衬底包括基础半导体衬底、位于其上的掩埋的介质层以及位于掩埋的介质层上的表面半导体层。混和取向衬底包括不同晶体取向的多个区域。可以使用几种方法中的任何一种形成绝缘体上半导体衬底和混和取向衬底。非限制性实例包括层压方法、层转移方法以及注氧分离方法。
部分半导体衬底10包括所希望制造的双极晶体管的集电极区域，图1示例了其使用的半导体结构的示意性截面图。因此，半导体衬底10具有第一极性。典型地，半导体衬底10具有约1015到约1022掺杂剂原子每立方厘米的掺杂剂浓度。根据本发明制造的双极晶体管具有p-n-p掺杂方案或者n-p-n掺杂方案。
在半导体衬底10上的内部基极区域12具有约50到约3000埃的外延厚度。内部基极区域12还具有与作为集电极区域的半导体衬底10的掺杂剂极性不同或相反的掺杂剂极性。使用外延化学气相淀积方法形成内部基极区域12。内部基极区域12包括与构成半导体衬底10的半导体材料不同的半导体材料。内部基极区域12可以包括这样的半导体材料，该半导体可以从所列出的用于半导体衬底10的同一组半导体材料中选取。典型和优选地，当半导体衬底10包括硅半导体材料时，内部基极区域12包括硅锗合金半导体材料。
屏蔽介质层14包括介质材料。适宜的介质材料的非限制性实例包括硅的氧化物、氮化物和氮氧化物。并不排除其它元素的氧化物、氮化物和氮氧化物。可以使用几种方法中的任何一种形成介质材料。非限制性示例包括热或等离子体氧化或氮化方法、化学气相淀积方法以及物理气相淀积方法。典型地，内部基极区域12上的屏蔽介质层14包括具有约50到约500埃的厚度的热氧化硅介质材料。
硬掩模16(其一部分将最终作为离子注入掩模层)包括硬掩模材料。硬掩模材料的非限制性示例包括硅的氧化物、氮化物以及氮氧化物。与屏蔽介质层相似，不排除其它元素的氧化物、氮化物和氮氧化物。典型地，硬掩模层16和屏蔽介质层14包括不同的介质材料以便在随后相对于屏蔽介质层14蚀刻硬掩模层16时提供希望的蚀刻选择性。因此，当屏蔽介质层14包括氧化硅材料时，硬掩模层16包括氮化硅硬掩模材料或氮氧化硅硬掩模材料。通常使用这样的方法和材料淀积硬掩模材料，该方法和材料与用于形成构成屏蔽介质层14的介质材料的方法和材料相似或等价。屏蔽介质材料14上的硬掩模材料16典型地具有约500到约2000埃的厚度。
图2示出了位于硬掩模层16’上的光致抗蚀剂层18。当使用光致抗蚀剂层18作为蚀刻掩模时，构图硬掩模层16产生硬掩模层16’(其还构成了离子注入掩模层)。使用几种蚀刻方法中的任何一种进行上述构图。非限制性的实例包括湿法化学蚀刻方法和干法等离子体蚀刻方法。目前，通常干法等离子体蚀刻方法更普遍，因为其对于硬掩模层16’提供了可以产生名义上的垂直侧壁的各向异性蚀刻方法。同样可以使用特定的湿法化学蚀刻方法。当硬掩模层16’包括氮化硅材料时，等离子体蚀刻方法将典型地包括用于蚀刻硬掩模层16的包含氟的蚀刻气体成分以产生硬掩模层16’。
光致抗蚀剂18包括几种光致抗蚀剂材料中的任何一种。非限制性的实例包括正光致抗蚀剂材料、负光致抗蚀剂材料以及混和光致抗蚀剂材料。典型地，光致抗蚀剂层18具有约3000到约10000埃的厚度。除了其它方法外，典型地，通常通过半导体制造领域中常规的旋涂、曝光以及显影方法产生光致抗蚀剂层18。
图3示出了使用硬掩模层16’和(可选的)光致抗蚀剂层18作为离子注入掩模，通过屏蔽介质层14注入半导体衬底10以形成外部基极区域12’的结果，该外部基极区域12’连接内部基极区域12并被内部基极区域12横向分离。注入使用一定剂量的掺杂剂离子20。以约1014到约1016掺杂剂离子每平方厘米的剂量和约10到100KeV的离子注入能量提供掺杂剂离子20。上述离子注入条件在半导体衬底10内将外部基极区域12’形成至约1000到约5000埃的深度，使外部基极区域12’横向连接并并入部分的内部基极区域12。
图4首先示出了从硬掩模层16’剥离光致抗蚀剂层18的结果。可以使用半导体制造领域中的常规的方法和材料从硬掩模层16’剥离光致抗蚀剂层18。非限制性的实例包括湿法化学方法、干法等离子体方法和其组合方法及其材料。
图4还示出了垂直间隔物层22(即，在截面图中是多个，但是在平面图中通常被表示为单个的层)。在本实施例中，垂直间隔物层22包括介质材料。选择性地淀积介质材料以提供高度名义上等于硬掩模层16’的高度的垂直间隔物层22。选择性淀积的介质材料的非限制性的实例包括硅的氧化物、氮化物以及氮氧化物。同样，不排除其它元素的氧化物、氮化物以及氮氧化物。通常，在包括氧化硅材料的屏蔽介质层14上淀积该选择性淀积的氧化硅材料。
通常，选择性的介质淀积方法可以包括，但不限于，液相淀积方法。该方法利用活性表面的比催化活性用于表面上的选择性淀积。
在本发明的实施例中，为了在氧化硅屏蔽介质层14上选择性地淀积氧化硅垂直间隔物层22，特定的液相淀积方法使用氢氟硅酸(hydrofluorosilicic)(即，H3SiF6)的过饱和溶液作为氧化硅淀积源。可以通过将铝或硼酸(即，H3BO3)添加到氢氟硅酸的饱和溶液直至硼酸饱和，来制备氢氟硅酸的过饱和溶液。可以通过将二氧化硅(即，SiO2)添加到氢氟酸(即，HF)直至二氧化硅饱和，来制备氢氟硅酸的饱和溶液。上述溶液的水解导致氟化的淀积的氧化硅而不是淀积的氧化硅。预期这样的氟化的淀积的氧化硅具有直到10原子百分比的氟含量。由于通常具有比非氟化的淀积的氧化硅的介电常数(即，约3.5到约4.0)更低的介电常数(即，约2.5到约3.5)，所以氟化的淀积的氧化硅层还具有更优越的电特性。
可以在约0到约35℃的温度下制备氢氟硅酸的过饱和溶液，以及进行选择性的液相淀积。当根据实施例简单地将适当制造的衬底浸入到氢氟硅酸的过饱和溶液(或氢氟硅酸的水解过饱和溶液)中时，还可以在较高的温度下进行选择性淀积。可以在美国专利No.6,955,065中找到具体的液相外延方法的其它的细节和描述，在这里并入其全部的公开内容作为参考。
在制造由图4示例了其示意性平面图的半导体结构时，在通常较低的温度(即，约0℃到35℃的范围)下淀积垂直间隔物层22可以导致更有限的热暴露由此导致更有限的热预算，从这一角度而言，使用上述选择性淀积方法用于形成垂直间隔物层22是理想的。
图5示出了从邻近的垂直间隔物层22和下面的屏蔽介质层14剥离硬掩模层16’以在垂直间隔物层22内形成孔A1的结果。可以使用半导体制造领域中的常规方法和材料选择性地剥离硬掩模层16’。典型地，可以在升高的温度下使用磷酸水溶液蚀刻剂相对于垂直间隔物层22和下面的屏蔽介质层14(当包括氧化硅材料时)选择性地剥离硬掩模层16’(当包括氮化硅时)。根据可选的介质材料成分和选择，还可以可选地使用其它的选择性蚀刻方法和材料。具体而言，相对于氮化硅材料，通常氢氟酸材料是氧化硅材料的特定的蚀刻剂。同样公知材料的特定的等离子体蚀刻方法。
图6示出了邻近垂直间隔物层22的侧壁(其在截面图中被示例为多个，但在平面图中被表示为单个的环形间隔物层)形成水平间隔物层24(其在截面图中被示例为多个，但在平面图中被表示为单个的环形间隔物层)的结果。水平间隔物层24的存在形成了源自孔A1的孔A1’。必要的水平间隔物层24包括与垂直间隔物层22的成分不同的间隔物材料。典型但不是唯一的，水平间隔物层24包括氮化物间隔物材料。使用通常常规的均厚(blanket)层淀积和各向异性回蚀刻的方法形成水平间隔物层24。可以使用这样的方法淀积适宜的氮化物均厚层，该方法包括但不限于：热或等离子体氮化方法、化学气相淀积方法和物理气相淀积方法。各向异性回蚀刻方法典型地包括等离子体蚀刻方法。
图7示出了蚀刻在孔A1’的基底处的屏蔽介质层14以形成由屏蔽介质层14’所部分界定的孔A1”的结果。在孔A1”的底部暴露作为表面区域的内部基极区域12。当由相似的介质材料(即，在本实施例中的氧化物介质材料)形成屏蔽介质层14和垂直间隔物层22时，可以使用单一的蚀刻剂蚀刻它们以形成孔A1”和垂直间隔物层22’以及屏蔽介质层14’。
图8示出了位于图7示例的孔A1”内并接触内部基极区域12的暴露的表面区域部分的发射极层26。典型地，发射极层26具有与由部分衬底10所构成的集电极相同的掺杂极性。典型地，发射极层26具有约1017到约1021掺杂剂原子每立方厘米的掺杂浓度。希望，外延生长接触内部基极区域12的发射极层26的至少一部分以提供发射极层26的单晶部分。可选地，淀积至少发射极层26的剩余部分、或可能地所有的发射极层26作为多晶硅或多晶硅锗合金材料。使用化学气相淀积方法作为外延方法或者非外延方法用于形成发射极层26。虽然还可以使用其它的硅源材料，但是通常使用硅烷或二氯硅烷作为硅源材料。典型地，发射极层26具有约1000到约3000埃的厚度。
图8示出了包括根据本发明的实施例的双极晶体管的半导体结构的示意性截面图。该双极晶体管包括用于隔离发射极层26和外部基极区域12’的垂直间隔物层22’。该垂直间隔物层22’减小了发射极层26与外部基极区域12’之间的电容效应。使用选择性的淀积方法形成垂直间隔物层22’，该方法允许以最小的热暴露形成垂直间隔物层22’。从而，可以以增强的结精确性制造在图8中示例的双极晶体管。用于形成垂直间隔物层22’的选择性淀积方法的使用还允许以降低的工艺复杂性形成双极晶体管。
图9到图15示出了一系列示意性截面图，其示例了在根据本发明的另一实施例制造包括双极晶体管的半导体结构期间的渐进阶段的结果。本发明的该另一实施例包括本发明的第二实施例。
通常图9、图10和图11对应于图1、图2和图3，除了图9、图10或图11中的硬掩模16”和16
Figure 2008100812070_0
比图1、图2或图3中的硬掩模层16或16’更薄之外。优选地，相比于在图1、图2或图3中示例的硬掩模层16或16’的上面公开的约500到约2000埃的厚度，在图9、图10或图11中的硬掩模16”和16
Figure 2008100812070_1
具有约100到约1000埃的厚度。
如在图12中示例的，作为较薄的硬掩模层16
Figure 2008100812070_2
的结果，当选择性地在屏蔽介质层14上生长垂直间隔物层22”对时，垂直间隔物层22”对还横向向内生长覆盖硬掩模层16
Figure 2008100812070_3
的外部部分。垂直间隔物层22”的这些部分横向向内生长约100到1000埃的距离D。垂直间隔物层22”还限定了孔A2，在孔A2的底部处是硬掩模层16
Figure 2008100812070_4
。另外，在图12中示例的用于选择性地淀积垂直间隔物层22”的方法和材料与在第一实施例中的图4中示例的用于选择性地淀积垂直间隔物层22的方法和材料相似、等价或相同。
图13示出了构图硬掩模层16以形成在孔A2的侧壁内嵌入并对准的源自硬掩模的内部水平隔离物16””的结果，垂直间隔物层22”部分地限定了孔A2的侧壁。在第二实施例中，并不是通过用于形成间隔物层的常规的分离的淀积和回蚀刻工艺产生源自硬掩模的内部水平隔离物16””。而是，使用垂直间隔物层22”作为掩模构图硬掩模层16
Figure 2008100812070_6
来产生内部水平隔离物16””。
图14示出了构图屏蔽介质层14以形成屏蔽介质层14’并同时由图13中示例的孔A2’形成孔A2”的结果。作为构图的结果，减薄垂直间隔物层22”(即，典型地减薄约100到约500埃的厚度)以形成垂直间隔物层22
Figure 2008100812070_7
。在第二实施例中由图13的半导体结构形成图14的半导体结构的处理与在第一实施例中由图6的半导体结构形成图7的半导体结构的处理相似、等价或相同。
图15示出了将发射极层26形成到孔A2”中并使其横越垂直间隔物层22
Figure 2008100812070_8
对的结果。与在图8中示例的第一实施例中的发射极26相似、等价或相同地形成第二实施例中的发射极26。
图15示出了包括根据本发明的第二实施例的双极晶体管的半导体结构的示意性截面图。在图15中示例了其示意性截面图的双极晶体管同样使用选择性地淀积的垂直间隔物层22
Figure 2008100812070_9
用于隔离发射极层26与外部基极区域12’。通过使用这样的选择性淀积的垂直间隔物层22，可以最小化用于形成图15的双极晶体管的热预算(与第一实施例相似)。由于存在这样的最小化的热预算，所以可以更精确和均匀地控制结例如内部基极区域12。当制造这样半导体结构时，其包括根据本实施例中的任何一个的双极晶体管，使用选择性的垂直间隔物层22
Figure 2008100812070_11
淀积还可以减小工艺复杂度。
此外，本发明的第二实施例还在通常较薄的硬掩模层16
Figure 2008100812070_12
上过生长选择性淀积的垂直间隔物层22对，以便形成源自硬掩模的水平隔离物16””  水平隔离物16””被嵌入到孔A2”的侧壁内并对准孔A2”的侧壁，其中垂直间隔物层22
Figure 2008100812070_14
部分地限定了孔A2”的侧壁。孔A2”暴露了内部基极区域12的表面区域。
本发明的优选实施例示例了本发明而不是限制本发明。可以对这样的半导体结构的方法、材料、结构以及尺寸做出修正或修改，其中该半导体结构包括根据本发明的优选实施例的双极晶体管，但是却仍提供了包括根据本发明进而根据所附权利要求的双极晶体管的半导体结构。

Claims (13)

1.一种用于制造半导体结构的方法，包括以下步骤：
使用位于半导体衬底上的屏蔽介质层上的离子注入掩模层注入横向连接至内部基极表面区域的外部基极区域，所述半导体衬底具有位于所述离子注入掩模层之下的所述内部基极表面区域和位于所述内部基极表面区域之下的集电极区域；
在注入所述外部基极区域之后，在邻近所述离子注入掩模层的所述屏蔽介质层之上选择性地淀积垂直间隔物层；
从所述屏蔽介质层剥离所述离子注入掩模层以在所述垂直间隔物层内产生孔，在所述孔的基底处暴露所述屏蔽介质层；
去除在所述孔的所述基底处的所述屏蔽介质层；以及
将发射极层形成到所述孔中并使所述发射极层接触所述内部基极表面区域。
2.根据权利要求1的方法，其中所述垂直间隔物层包括氧化物材料。
3.根据权利要求2的方法，其中所述选择性淀积使用选择性淀积的氧化物介质材料。
4.根据权利要求1的方法，其中所述选择性淀积使用液相淀积方法。
5.根据权利要求4的方法，其中所述液相淀积方法使用氢氟硅酸的过饱和溶液。
6.根据权利要求1的方法，其中形成所述发射极层将所述发射极层形成为与所述内部基极区域接触的单晶材料和与所述垂直间隔物层接触的多晶材料。
7.一种用于制造半导体结构的方法，包括以下步骤：
使用在半导体衬底上的屏蔽介质层上的离子注入掩模层注入横向连接至内部基极表面区域的外部基极区域，所述半导体衬底具有位于所述离子注入掩模层之下的所述内部基极表面区域和位于所述内部基极表面区域之下的集电极区域；
在注入所述外部基极区域之后，在所述屏蔽介质层上选择性地淀积垂直间隔物层并使所述垂直间隔物层侵占邻近的所述离子注入掩模层的顶表面；
从所述屏蔽介质层蚀刻掉所述离子注入掩模层以在所述垂直间隔物层内产生孔，在所述孔的基底处暴露所述屏蔽介质层，并将水平间隔物层嵌入到所述孔的侧壁内并使所述水平间隔物层对准所述孔的侧壁；
去除在所述孔的所述基底处的所述屏蔽介质层；以及
将发射极层形成到所述孔中并使所述发射极层接触所述内部基极表面区域。
8.根据权利要求7的方法，其中所述垂直间隔物层包括氧化物材料。
9.根据权利要求7的方法，其中所述选择性淀积使用选择性淀积的氧化物介质材料。
10.根据权利要求7的方法，其中所述选择性淀积使用液相淀积方法。
11.根据权利要求10的方法，其中所述液相淀积方法使用氢氟硅酸的过饱和溶液。
12.根据权利要求7的方法，其中形成所述发射极层将所述发射极层形成为与所述内部基极区域接触的单晶材料和与所述垂直间隔物层接触的多晶材料。
13.根据权利要求7的方法，其中形成所述发射极层将所述发射极层形成为与所述内部基极区域和所述垂直间隔物层接触的多晶材料。
CN2008100812070A 2007-02-28 2008-02-19 使用选择性介质淀积的双极晶体管及其制造方法 Expired - Fee Related CN101257044B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/679,971 US20080203536A1 (en) 2007-02-28 2007-02-28 Bipolar transistor using selective dielectric deposition and methods for fabrication thereof
US11/679,971 2007-02-28

Publications (2)

Publication Number Publication Date
CN101257044A CN101257044A (zh) 2008-09-03
CN101257044B true CN101257044B (zh) 2010-11-10

Family

ID=39714934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100812070A Expired - Fee Related CN101257044B (zh) 2007-02-28 2008-02-19 使用选择性介质淀积的双极晶体管及其制造方法

Country Status (2)

Country Link
US (1) US20080203536A1 (zh)
CN (1) CN101257044B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212292B2 (en) * 2009-11-20 2012-07-03 Freescale Semiconductor, Inc. High gain tunable bipolar transistor
CN107946194B (zh) * 2017-12-21 2020-08-28 南京溧水高新创业投资管理有限公司 双极晶体管的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234844A (en) * 1988-03-10 1993-08-10 Oki Electric Industry Co., Inc. Process for forming bipolar transistor structure
US6867440B1 (en) * 2002-08-13 2005-03-15 Newport Fab, Llc Self-aligned bipolar transistor without spacers and method for fabricating same
US6995065B2 (en) * 2003-12-10 2006-02-07 International Business Machines Corporation Selective post-doping of gate structures by means of selective oxide growth

Also Published As

Publication number Publication date
CN101257044A (zh) 2008-09-03
US20080203536A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
US4381953A (en) Polysilicon-base self-aligned bipolar transistor process
EP0039411B1 (en) Process for fabricating an integrated pnp and npn transistor structure
JP2543224B2 (ja) 半導体装置とその製造方法
US4771328A (en) Semiconductor device and process
JP4949033B2 (ja) バイポーラトランジスタ及びその製造方法
EP0552671A2 (en) Isolation technique for silicon germanium devices
US7892910B2 (en) Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for BiCMOS integration
US4619033A (en) Fabricating of a CMOS FET with reduced latchup susceptibility
JP4643005B2 (ja) バイポーラトランジスタ、およびその製造方法
KR920010595B1 (ko) 수직 바이폴라 트랜지스터 및 그 형성 방법
US6319786B1 (en) Self-aligned bipolar transistor manufacturing method
JP2008538864A (ja) バイポーラトランジスタ及びその製造方法
CN101257044B (zh) 使用选择性介质淀积的双极晶体管及其制造方法
CN102915975A (zh) 一种BJT以及BiCMOS的制作方法
JPS6119171A (ja) 縦型ｎｐｎトランジスタ構造体
TWI805962B (zh) 半導體結構及其形成方法
CN103633008A (zh) 浅沟槽隔离制造方法
JPH05283520A (ja) 半導体装置の製造方法
US7645666B2 (en) Method of making a semiconductor device
CN102148156B (zh) 锗硅异质结双极型晶体管的制造方法
CN103022110A (zh) 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
KR900003616B1 (ko) 반도체장치의 제조방법
JP2004516655A (ja) 炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス
CN102412150B (zh) 锗硅异质结双极晶体管的制造方法
JPH025428A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171110

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171110

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110

Termination date: 20190219