CN102148156B - 锗硅异质结双极型晶体管的制造方法 - Google Patents

锗硅异质结双极型晶体管的制造方法 Download PDF

Info

Publication number
CN102148156B
CN102148156B CN201110061645.2A CN201110061645A CN102148156B CN 102148156 B CN102148156 B CN 102148156B CN 201110061645 A CN201110061645 A CN 201110061645A CN 102148156 B CN102148156 B CN 102148156B
Authority
CN
China
Prior art keywords
bipolar transistor
layer
manufacture method
sige heterojunction
heterojunction bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110061645.2A
Other languages
English (en)
Other versions
CN102148156A (zh
Inventor
孙涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110061645.2A priority Critical patent/CN102148156B/zh
Publication of CN102148156A publication Critical patent/CN102148156A/zh
Application granted granted Critical
Publication of CN102148156B publication Critical patent/CN102148156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明提供一种锗硅异质结双极型晶体管的制造方法，包括：提供半导体衬底；在所述半导体衬底内形成CMOS阱，所述CMOS阱作为双极型晶体管的集电区；在所述半导体衬底上顺次形成栅极氧化层、第一多晶硅层、二氧化硅层和氮化硅层；利用第一道掩膜，依次刻蚀所述栅极氧化层、第一多晶硅层、二氧化硅层和氮化硅层，以形成双极型晶体管区的窗口；在所述窗口内形成锗硅层，以形成双极型晶体管的基区；在所述窗口内形成内侧墙；在所述窗口和氮化硅层上形成第二多晶硅层，利用第二道掩膜，刻蚀所述第二多晶硅层，在双极型晶体管区留有部分第二多晶硅层以形成双极型晶体管的发射区。从而简化了制造工艺，降低了制造成本。

Description

锗硅异质结双极型晶体管的制造方法
技术领域
本发明涉及半导体制造工艺领域，特别涉及一种锗硅异质结双极型晶体管的制造方法。
背景技术
在硅材料中引入锗形成锗硅合金来调整能带结构，作为双极型晶体管的基极区，这种类型的晶体管被称为锗硅异质结双极型晶体管(SiGe HBT)。所述锗硅异质结双极型晶体管的性能明显优于硅双极型晶体管，因此，锗硅异质结双极型晶体管近年来得到了迅猛的发展。NPN型的锗硅异质结双极型晶体管的能带结构抑制了基极区空穴向发射极区注入，有利于发射极区的电子向基极区注入，因此提高了发射极区的注入效率，使得电流增益主要由能带确定而不再仅仅由发射极区和基极区的杂质浓度比确定，基极区的杂质浓度可以大幅提高，从而使得基极区很薄但基极区电阻却可以很小，确保半导体器件有很好的频率、功率增益及其噪声等性能。
现有工艺中，形成锗硅异质结双极型晶体管通常需要三至四道掩膜，公知的，掩膜工艺在半导体制造工艺的成本中占了很大一部分，因此，如果能减少使用掩膜，不仅可以简化工艺，更可以极大的降低制造成本。
发明内容
本发明的目的在于提供一种锗硅异质结双极型晶体管的制造方法，以解决现有的锗硅异质结双极型晶体管的制造方法工艺复杂，制造成本高的问题。
为解决上述技术问题，本发明提供一种锗硅异质结双极型晶体管的制造方法，包括：提供半导体衬底；在所述半导体衬底内形成CMOS阱，所述CMOS阱作为双极型晶体管的集电区；在所述半导体衬底上顺次形成栅极氧化层、第一多晶硅层、二氧化硅层和氮化硅层；利用第一道掩膜，依次刻蚀所述栅极氧化层、第一多晶硅层、二氧化硅层和氮化硅层，以形成双极型晶体管区的窗口；在所述窗口内形成锗硅层，以形成双极型晶体管的基区；在所述窗口内形成内侧墙；在所述窗口和氮化硅层上形成第二多晶硅层，利用第二道掩膜，刻蚀所述第二多晶硅层，在双极型晶体管区留有部分第二多晶硅层以形成双极型晶体管的发射区。
可选的，在所述的锗硅异质结双极型晶体管的制造方法中，所述CMOS阱为n型掺杂，掺杂离子为磷离子或者砷离子或者锑离子。
可选的，在所述的锗硅异质结双极型晶体管的制造方法中，通过选择性外延工艺在所述窗口内形成锗硅层。
可选的，在所述的锗硅异质结双极型晶体管的制造方法中，所述锗硅层的厚度为400埃～1500埃。
可选的，在所述的锗硅异质结双极型晶体管的制造方法中，在所述窗口内形成锗硅层后，对所述锗硅层进行第二掺杂。
可选的，在所述的锗硅异质结双极型晶体管的制造方法中，所述第二掺杂为p型掺杂，掺杂离子为硼离子，掺杂浓度为1×1018cm-3～5×1019cm-3。
可选的，在所述的锗硅异质结双极型晶体管的制造方法中，所述第二掺杂的工艺温度为400℃～900℃。
可选的，在所述的锗硅异质结双极型晶体管的制造方法中，在刻蚀所述第二多晶硅层后，对双极型晶体管区留有的部分第二多晶硅层进行第三掺杂。
可选的，在所述的锗硅异质结双极型晶体管的制造方法中，所述第三掺杂为n型掺杂，掺杂离子为磷离子或者砷离子或者锑离子，掺杂浓度为5×1018cm-3～1×1022cm-3。
可选的，在所述的锗硅异质结双极型晶体管的制造方法中，所述第三掺杂的工艺温度为600℃～1200℃。
在本发明提供的锗硅异质结双极型晶体管的制造方法中，只需要两道掩膜工艺便能形成锗硅异质结双极型晶体管，从而简化了制造工艺，降低了制造成本。
附图说明
图1是本发明实施例的锗硅异质结双极型晶体管的制造方法的流程图；
图2a～2f是本发明实施例的锗硅异质结双极型晶体管的制造方法的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提供的锗硅异质结双极型晶体管的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1和图2a～2f，其中，图1为本发明实施例的锗硅异质结双极型晶体管的制造方法的流程图；图2a～2f为本发明实施例的锗硅异质结双极型晶体管的制造方法的示意图。结合该图1和图2a～2f，本发明实施例提供的锗硅异质结双极型晶体管的制造方法具体包括以下步骤：
首先，执行步骤S10，如图2a所示，提供半导体衬底2；在所述半导体衬底2内形成CMOS阱21，所述CMOS阱21作为双极型晶体管的集电区21。
在本实施例中，所述半导体衬底2内还可形成有浅沟槽隔离(STI)200；所述CMOS阱21为n型掺杂，掺杂离子例如为磷离子或者砷离子或者锑离子。掺杂浓度可以为1×1018cm-3～5×1019cm-3。
其次，执行步骤S11，如图2b所示，在所述半导体衬底2上顺次形成栅极氧化层220、第一多晶硅层221、二氧化硅层222和氮化硅层223。
在本实施例中，所述栅极氧化层220的厚度可以为50埃～1000埃；所述第一多晶硅层221的厚度可以为400埃～2000埃，形成所述第一多晶硅层221的方法可以是化学气相沉积或原子层沉积，也可以是其他工艺，对CMOS结构而言，所述第一多晶硅层221用于制作栅极；所述二氧化硅层222的厚度可以为400埃～2000埃，其可以通过低压化学气相沉积、常压化学气相沉积、高密度等离子体化学气相沉积等工艺实现；所述氮化硅层223的厚度可以为200埃～1600埃，形成所述氮化硅层223的方法可以是化学气相沉积或原子层沉积，也可以是其他工艺。
接着，执行步骤S12，利用第一道掩膜310，依次刻蚀所述栅极氧化层220、第一多晶硅层221、二氧化硅层222和氮化硅层223，以形成双极型晶体管区的窗口224。具体请参考图2c-1和图2c-2：
如图2c-1所示，首先，在所述氮化硅层223上旋涂一层光阻层(图2c-1中未示出)，然后利用第一道掩膜310将图案复制到光阻层上；
如图2c-2所示，接着，通过显影、刻蚀等工艺形成双极型晶体管区的窗口224，所述窗口224暴露出双极型晶体管的集电区21。在本实施例中，所述窗口224可通过等离子体干法刻蚀工艺实现，所使用的刻蚀气体可以为CF4或者CF4、CHF3、C3F8等气体的混合气体。
接着，执行步骤S13，如图2d所示，在所述窗口224内形成锗硅层22，以形成双极型晶体管的基区。
在本实施例中，可通过选择性外延工艺在所述窗口224内形成锗硅层22，所述锗硅层22的厚度为400埃～1500埃。在形成锗硅层22的同时，可以对所述锗硅层22进行掺杂。
在本实施例中，在形成锗硅层22后，对锗硅层22进行第二掺杂，所述第二掺杂为p型掺杂，掺杂离子例如为硼离子，掺杂浓度可以为1×1018cm-3～5×1019cm-3。可以通过高温炉完成所述第二掺杂，其工艺温度可以为400℃～900℃。
接着，执行步骤S14，如图2e所示，在所述窗口224内形成内侧墙23，所述内侧墙23位于二氧化硅层222和氮化硅层223的侧壁。在本实施例中，可以先在所述窗口224和氮化硅层223上形成一层氧化层(图2e中未示出)，然后通过各向异性刻蚀法，在所述窗口224内形成内侧墙23，所述内侧墙23位于锗硅层22上。
最后，执行步骤S15，在窗口224和氮化硅层223上形成第二多晶硅层240，利用第二道掩膜320，刻蚀所述第二多晶硅层240，在双极型晶体管区留有部分第二多晶硅层以形成双极型晶体管的发射区24。具体请参考图2f-至2f-3：
如图2f-1所示，首先，在所述窗口224和氮化硅层223上形成第二多晶硅层240，形成所述第二多晶硅层240的方法可以是化学气相沉积或原子层沉积，也可以是其他工艺；
如图2f-2所示，其次，在所述第二多晶硅层240上旋涂一层光阻层(图2f-2中未示出)，然后利用第二道掩膜320将图案复制到光阻层上；
如图2f-3所示，接着，通过显影、刻蚀等工艺去除部分第二多晶硅层，仅在双极型晶体管区留有部分第二多晶硅层以形成双极型晶体管的发射区24。在本实施例中，可通过等离子体干法刻蚀工艺去除部分第二多晶硅层。此外，可同时去除部分二氧化硅层和氮化硅层，仅在双极型晶体管区留有部分二氧化硅层和氮化硅层。
在本实施例中，在刻蚀所述第二多晶硅层240后，对双极型晶体管区留有的部分第二多晶硅层进行第三掺杂，所述第三掺杂为n型掺杂，掺杂离子为磷离子或者砷离子或者锑离子，掺杂浓度为5×1018cm-3～1×1022cm-3。可以通过高温炉完成所述第三掺杂，其工艺温度可以为600℃～1200℃。在本发明的其他实施例中，也可以在形成第二多晶硅层240的同时，对所述第二多晶硅层240进行掺杂。
通过本发明实施例提供的锗硅异质结双极型晶体管的制造方法，只需要两道掩膜工艺便能形成锗硅异质结双极型晶体管，从而简化了制造工艺，降低了制造成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种锗硅异质结双极型晶体管的制造方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底内形成CMOS阱，所述CMOS阱作为双极型晶体管的集电区；
在所述半导体衬底上顺次形成栅极氧化层、第一多晶硅层、二氧化硅层和氮化硅层；
利用第一道掩膜，依次刻蚀所述栅极氧化层、第一多晶硅层、二氧化硅层和氮化硅层，以形成双极型晶体管区的窗口；
在所述窗口内形成锗硅层，以形成双极型晶体管的基区；
在所述窗口内形成内侧墙，所述内侧墙位于所述二氧化硅层和氮化硅层的侧壁，且位于锗硅层上；
在所述窗口和氮化硅层上形成第二多晶硅层，利用第二道掩膜，刻蚀所述第二多晶硅层，在双极型晶体管区留有部分第二多晶硅层以形成双极型晶体管的发射区。
2.如权利要求1所述的锗硅异质结双极型晶体管的制造方法，其特征在于，所述CMOS阱为n型掺杂，掺杂离子为磷离子或者砷离子或者锑离子。
3.如权利要求1所述的锗硅异质结双极型晶体管的制造方法，其特征在于，通过选择性外延工艺在所述窗口内形成锗硅层。
4.如权利要求1或3所述的锗硅异质结双极型晶体管的制造方法，其特征在于，所述锗硅层的厚度为400埃～1500埃。
5.如权利要求1所述的锗硅异质结双极型晶体管的制造方法，其特征在于，在所述窗口内形成锗硅层后，对所述锗硅层进行第二掺杂。
6.如权利要求5所述的锗硅异质结双极型晶体管的制造方法，其特征在于，所述第二掺杂为p型掺杂，掺杂离子为硼离子，掺杂浓度为1×1018cm-3～5×1019cm-3。
7.如权利要求5或6所述的锗硅异质结双极型晶体管的制造方法，其特征在于，所述第二掺杂的工艺温度为400℃～900℃。
8.如权利要求1所述的锗硅异质结双极型晶体管的制造方法，其特征在于，在刻蚀所述第二多晶硅层后，对双极型晶体管区留有的部分第二多晶硅层进行第三掺杂。
9.如权利要求8所述的锗硅异质结双极型晶体管的制造方法，其特征在于，所述第三掺杂为n型掺杂，掺杂离子为磷离子或者砷离子或者锑离子，掺杂浓度为5×1018cm-3～1×1022cm-3。
10.如权利要求8或9所述的锗硅异质结双极型晶体管的制造方法，其特征在于，所述第三掺杂的工艺温度为600℃～1200℃。
CN201110061645.2A 2011-03-15 2011-03-15 锗硅异质结双极型晶体管的制造方法 Active CN102148156B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110061645.2A CN102148156B (zh) 2011-03-15 2011-03-15 锗硅异质结双极型晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110061645.2A CN102148156B (zh) 2011-03-15 2011-03-15 锗硅异质结双极型晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN102148156A CN102148156A (zh) 2011-08-10
CN102148156B true CN102148156B (zh) 2015-10-28

Family

ID=44422334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110061645.2A Active CN102148156B (zh) 2011-03-15 2011-03-15 锗硅异质结双极型晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN102148156B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184898B (zh) * 2011-04-22 2015-03-18 上海华虹宏力半导体制造有限公司 半导体器件制作方法和SiGe HBT晶体管制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319786B1 (en) * 1999-06-18 2001-11-20 Stmicroelectronics S.A. Self-aligned bipolar transistor manufacturing method
CN1656609A (zh) * 2002-05-29 2005-08-17 皇家飞利浦电子股份有限公司 SiGe异质结双极晶体管的制造方法
CN101162730A (zh) * 2007-11-13 2008-04-16 清华大学 多晶收集区倒置结构SiGe异质结晶体管
CN101167166A (zh) * 2005-04-18 2008-04-23 X-Fab半导体制造股份公司 晶体管制造的改进
CN101425539A (zh) * 2007-11-01 2009-05-06 万国半导体股份有限公司 高迁移率沟槽金属氧化物半导体场效应晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319786B1 (en) * 1999-06-18 2001-11-20 Stmicroelectronics S.A. Self-aligned bipolar transistor manufacturing method
CN1656609A (zh) * 2002-05-29 2005-08-17 皇家飞利浦电子股份有限公司 SiGe异质结双极晶体管的制造方法
CN101167166A (zh) * 2005-04-18 2008-04-23 X-Fab半导体制造股份公司 晶体管制造的改进
CN101425539A (zh) * 2007-11-01 2009-05-06 万国半导体股份有限公司 高迁移率沟槽金属氧化物半导体场效应晶体管
CN101162730A (zh) * 2007-11-13 2008-04-16 清华大学 多晶收集区倒置结构SiGe异质结晶体管

Also Published As

Publication number Publication date
CN102148156A (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
US6329698B1 (en) Forming a self-aligned epitaxial base bipolar transistor
CN103650145A (zh) 具有连接内部和外部基极的链路区域的双极结型晶体管
US9812445B2 (en) Bipolar junction transistor device having base epitaxy region on etched opening in DARC layer
US8377788B2 (en) SiGe heterojunction bipolar transistor and method of forming a SiGe heterojunction bipolar transistor
US8946042B2 (en) Bipolar transistor manufacturing method, bipolar transistor and integrated circuit
US20090212394A1 (en) Bipolar transistor and method of fabricating the same
US6784467B1 (en) Method for fabricating a self-aligned bipolar transistor and related structure
CN102148156B (zh) 锗硅异质结双极型晶体管的制造方法
CN102915975A (zh) 一种BJT以及BiCMOS的制作方法
WO2014029187A1 (zh) 一种基于SOI的SiGe-HBT晶体管的制备方法
CN101908485A (zh) 利用三块掩模板制作垂直双极性晶体管的方法
JPH10112507A (ja) 半導体装置の製造方法
CN101257044B (zh) 使用选择性介质淀积的双极晶体管及其制造方法
CN101930998A (zh) 包括发射极-基极界面杂质的双极晶体管结构及其方法
JP2001196382A (ja) 半導体装置及びその製造方法
US7547959B2 (en) Bipolar junction transistor and manufacturing method thereof
TWI241719B (en) Self-aligned bipolar transistor having recessed spacers and method for fabricating same
CN106384746A (zh) 一种锗硅三极管的制造方法以及锗硅三极管
CN102412150B (zh) 锗硅异质结双极晶体管的制造方法
US20220310391A1 (en) Method for manufacturing mask structure, semiconductor structure and manufacturing method thereof
EP1695380B1 (en) Method to reduce seedlayer topography in bicmos process
KR100628624B1 (ko) 바이폴라 트랜지스터 및 그 제조 방법
CN103515317A (zh) 一种cmos器件及其形成方法
CN109119469A (zh) 一种晶体管及其制作方法
CN111816563A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140507

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140507

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant