CN1656609A - SiGe异质结双极晶体管的制造方法 - Google Patents
SiGe异质结双极晶体管的制造方法 Download PDFInfo
- Publication number
- CN1656609A CN1656609A CNA038120240A CN03812024A CN1656609A CN 1656609 A CN1656609 A CN 1656609A CN A038120240 A CNA038120240 A CN A038120240A CN 03812024 A CN03812024 A CN 03812024A CN 1656609 A CN1656609 A CN 1656609A
- Authority
- CN
- China
- Prior art keywords
- layer
- transistor
- described method
- transistor area
- sige
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 150000004767 nitrides Chemical class 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000011049 filling Methods 0.000 claims abstract description 8
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 230000007797 corrosion Effects 0.000 claims description 7
- 238000005260 corrosion Methods 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000010276 construction Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 229910003811 SiGeC Inorganic materials 0.000 description 13
- 230000008901 benefit Effects 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- 208000005189 Embolism Diseases 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Abstract
本发明提供了一种制造包含非选择性生长的SiGe(C)异质结双极晶体管的半导体器件的方法，此方法包括下列步骤：在衬底上形成绝缘层(12，40)以及在绝缘层(12，40)上提供包括导电层(14，42)的层状结构，通过导电层(14，42)腐蚀一个晶体管区域窗口(12，44)，在晶体管区域窗口(22，44)的内壁上淀积SiGe基区层(24，46)，以及在上表面上形成绝缘体(32，52)以便填充晶体管区域窗口，其中，在填充步骤之前，氮化物层(30，50)被形成作为晶体管区域窗口(22，44)的内层。
Description
本发明涉及到包含SiGe异质结双极晶体管的半导体器件的制造，晶体管包括诸如SiGeC异质结双极晶体管之类的双极晶体管。
确切地说，本发明涉及到一种用非选择性外延生长方法来制造包含SiGe(C)异质结双极晶体管的半导体器件的方法，此方法包括下列步骤：在衬底上形成绝缘层，在绝缘层上提供包括导电层的层结构，通过导电层腐蚀一个晶体管区域窗口，在晶体管区域窗口内淀积SiGe基区层，并包括用随后要被腐蚀的绝缘体填充晶体管区域窗口的步骤。
以这种方式，本发明能够涉及到使用非选择性外延生长的SiGe(C)异质结双极晶体管，本征SiGe基区层被生长在窗口内成为包含热氧化物、硼掺杂的多晶硅、TEOS、以及非晶硅的叠层，其中，硼掺杂的多晶硅被用来形成非本征基区接触。
从US-A-6169007可知这种工艺，US-A-6169007公开了一种制造自对准非选择性薄外延基区SiGe异质结双极晶体管的方法，其中，采用了TEOS或甩涂玻璃二氧化硅回腐蚀。此文件中公开的制造方式试图提供晶体管的制造，使之自对准于单个掩模，因为这能够得到器件面积较小而寄生问题降低了的晶体管。目前已知有二种不同的集成例如SiGe且包括SiGeC的异质结双极晶体管的集成方案。第一方案基于双重多晶结构，并采用基区多晶硅下方的空腔中的选择性外延生长以便形成非本征基区接触。第二方案基于非选择性即差分外延生长，其中，多晶SiGe被生长在结构的场氧化物区上，且单晶SiGe被生长在有源区中，非本征基区接触由生长在场氧化物上的多晶硅形成。
涉及到选择性外延生长的上述第一方案表现出不利的负载效应。涉及到的化学浓度强烈地依赖于有源区的密度，且发现生长速率可能响应于电路布局而变化。这些问题通常不出现在非选择性外延生长中，因为此生长被安排发生在整个暴露的表面区上，亦即在场氧化物上和晶体管区域中暴露的单晶硅材料上。
虽然US-A-6169007的要点表现出晶体管尺寸较小和寄生电容较低的上述优点，但还是表现出与所公开的制造技术有关的缺点。
确切地说，在这种已知的工艺中，为了防止SiGe基区层被其淀积之后的步骤氧化或损伤，采用了几种牺牲层和保护性间隔。
本发明试图提供一种制造包含非选择性生长的SiGe(C)异质结双极晶体管的半导体器件的方法，此方法相对于已知的这种方法表现出一些优点。
根据本发明，提供了一种如上所述的制造包含非选择性生长的SiGe(C)异质结双极晶体管的半导体器件的方法，其中，在晶体管区域窗口的所述填充之前，氮化物层被形成作为晶体管区域窗口的内层。
本发明的优点在于，通过氮化物层的特殊位置，晶体管区域窗口中的氮化物在绝缘体已经被腐蚀之后仍然保留，并能够用来防止SiGe基区层在随后的制造步骤中被氧化或损伤。
权利要求2、3、4的特点证实这些优点在于不必提供几个牺牲层或保护性氮化物间隔，因为SiGe基区层能够被简单而有效地隔离。权利要求8的特点在这方面是特别有利的。
权利要求5的特点的优点在于，不要求淀积和随后腐蚀多个虚拟层，SiGeC的再氧化克服了对这些重复步骤的需要。
权利要求6的特点提供的优点在于，能够提供容易地自对准的选择性注入的收集极，这使得正好在发射极下面的收集极的掺杂水平能够被提高以改善RF性能。这种改善被有利地达到而无须提高之后制作的器件非本征部分的收集极掺杂水平。还用来有利地限制与非本征寄生有关的问题。
权利要求9、10、11的特点进一步确认了本发明在提供制造的简化和精度同时限制所需要的淀积次数方面的有利情况。
权利要求12的特点有利地协助了基区层与导电层的隔离。
权利要求13和15的特性的优点在于，形成的结构能够表现出窄的但充分填充了的窗口。权利要求9的特点的优点在于，对氮化物进行腐蚀以形成L-间隔的方法能够被用于形成选择性注入的收集极的有关步骤中。
因此，从上面所述应该理解的是，本发明提供了一种制造非选择性生长的SiGe异质结双极晶体管的方法，其中，所有的接触、发射极、基极、以及收集极都被完全自对准于一个单一的掩模而制作。确切地说，选择性注入的收集极也能够被提供为自对准于这一单个掩模。此结构于是表现出能够以特别有利的方式制造的比较小的晶体管面积。
下面参照附图，仅仅用举例的方法，来进一步描述本发明，在这些附图中：
图1-9示出了根据本发明一个实施方案的非选择性生长的SiGe异质结双极晶体管的制造中的各个阶段；而
图10-14示出了根据本发明另一个实施方案的非选择性生长的SiGe异质结双极晶体管的制造中的各个阶段。
图1示出了初始结构，它包含表现出埋置收集极接触10b的标准的BiCMOS p-掺杂的衬底10，N型收集极外延层10a、以及用来提供表面与埋置n层收集极接触10b之间的接触的n栓塞凹坑10c。最后以二个浅沟槽隔离区域20的形式提供了场隔离区。在衬底10的顶部上生长热氧化物层12，接着生长由硼原位掺杂的多晶硅淀积层14、TEOS层16、以及非晶硅层18组成的叠层。
下面参照图2，此图是有源区的放大细节，借助于通过形成在热氧化物层12上的整个层状叠层腐蚀一个阱而开出了晶体管区22。利用用来腐蚀通过非晶硅层18、TEOS层16、以及多晶硅层14的等离子体腐蚀步骤，完成了此步骤。热氧化物12用作等离子体腐蚀的有效停止层。热氧化物层12则需要用例如选择性湿法腐蚀步骤来随后清除。
本发明的一个重要特点在于，晶体管窗口区22被整个形成在浅沟槽区20的范围内，以便位于晶体管的有源区中。但除了初始的对准容差之外，在有源区与晶体管区之间不要求其它的重叠。
为了清楚起见，以欠详细的形式示出了参照图2的有源区放大细节所说明的衬底，以便强调重要的是晶体管窗口仅仅稍许小于被场氧化物中的窗口确定的有源区。
最好在湿法腐蚀薄的氧化物层12之前来进行选择性收集极注入。
如图2所示形成晶体管窗口区22之后，利用差分外延生长方法淀积SiGeC基区层24。在此工艺步骤中，非晶硅上层18用作籽晶层，使基区层的这些横向部分26被形成为多晶SiGeC层。但在晶体管窗口区上，如参照图3所述，基区层包含外延SiGeC 28的区域。由于SiGeC在除了SiGeC层外延生长于其上的暴露的单晶硅22的位置之外的各处被淀积成多晶形式，故出现这种情况。
作为本发明的一个重要步骤，利用氮化物层30来覆盖基区层24，若认为合适，则可以利用所述实施方案中未示出的薄的衬垫氧化物层将此氮化物层30分隔于基区层24。
在如图4所示形成氮化物层30之后，用厚的化学气相淀积(CVD)氧化物层32将其覆盖。此层32被要求填充晶体管窗口区22，故最好高密度等离子体淀积(HDP)氧化物被用于层32，以便得到改进了的台阶覆盖。
下面参照图5，可以看到制造工艺中接下来的各个步骤涉及到用化学机械抛光方法从上述叠层结构清除HDP氧化物32，使HDP氧化物32仅仅留在晶体管窗口区中。利用HDP氧化物32作为掩蔽层，对晶体管窗口区32外面的氮化物层30进行腐蚀，以便达到图5所示的结构。随后，HDP氧化物32从晶体管窗口区中被完全清除，同时利用剩下的氮化物层30作为掩蔽层，对基区层24的多晶SiGeC部分26进行腐蚀，实际上是非晶硅层18。
于是达到图6所示的结构，具有形成结构上层的TEOS层16，并具有基区层侧壁部分24亦即形成在确定于晶体管窗口区内的保护性氮化物层30的氮化物侧面区的上部水平面以下的多晶SiGeC基区26的下部。
氮化物30然后被用作氧化步骤的掩模，其中，热氧化物34被有利地形成在基区层24的多晶SiGeC部分26上。有利的是，本发明提供了顶部多晶SiGeC区域的再次氧化，而不要求淀积和腐蚀多个模拟层。
以这种方式提供这种保护性热氧化物用来隔离基区层24的顶部，证明是一种避免提供现有技术所要求的不必要的牺牲层和氮化物间隔的特别有利的步骤。参照图7说明了这种结构。接着，模拟间隔被用来形成图8所示的L-间隔。然后淀积砷原位掺杂的多晶硅层36，以便形成发射极接触，使剖面如图8所示。
图9示出了不包括金属化的晶体管最终形式。
在发射极退火过程中，例如来自砷原位掺杂的多晶硅36的砷被扩散，以便形成图8和9所示的发射极38。
同时，来自硼原位掺杂的多晶硅14的硼跨越形成在多晶SiGeC基区26与外延SiGeC 28之间的边界被扩散，以便形成也示于图9的非本征基区连接38a。
下面参照图10-14，示出了根据本发明另一实施方案的制造步骤。
首先参照图10，示出了作为二个实施方案的起点的衬底结构，故此衬底在其上形成任何结构之前相似于图1所示前述实施方案的衬底。此衬底的构造仍然是生长在收集极接触110b上且具有用来提供衬底表面与埋置的n层收集极接触110b之间接触的n-栓塞凹坑110c的n-掺杂的一种收集极外延层110a。浅沟槽隔离区120被形成在所示处。
下面参照图11，此变通实施方案的下一阶段包含最好以生长到深度为20nm范围的热氧化物的形式来形成绝缘层40。然后淀积深度约为200-300nm的最好是硼掺杂多晶硅的比较厚的导电层42，并在晶体管有源区上方的多晶硅层42中腐蚀出窗口44。在例如SiGeC基区层的外延生长之前，可以按需要浸泡掉窗44内的薄氧化物层40。
在此图中，SiGeC基区层46与图12所示以非选择性外延方式生长的覆盖发射极的帽层一起被示出。此SiGeC基区层46和硅发射极帽层48不仅覆盖多晶硅层42，而且还组成晶体管窗口44中的内层。
然后在整个结构上淀积氮化物50和氧化物52的叠层，但如此前所示第一实施方案那样，可以利用化学机械抛光方法清除其上部区域。
接着，利用剩余的氧化物作为掩蔽层，从多晶硅42上方的区域腐蚀掉氮化物层50，以便达到图12所示的结构。
在此阶段中，作为根据发射极帽层厚度和所需氧化物厚度的一种选项，可以用氧化物52和氮化物50作为掩蔽层来腐蚀SiGeC基区层46和硅发射极帽层48。若所需的氧化物厚度能够仅仅由硅发射极帽形成，则最好在SiGeC基区层46上保留外延的硅发射极帽层48。但若硅发射极帽层48变薄，则通常最好与覆盖多晶硅层42的SiGeC基区层46一起被清除。
在任何情况下，都可以浸泡掉HDP氧化物，且假设硅发射极帽层48与SiGeC基区层46二者已经从多晶硅层42上被清除了，则达到的结构如图13所示，但其中热氧化物层54已经被生长在多晶硅层42上，且直到相邻剩余的氮化物层50。最好用低温下的湿法氧化工艺来生长此热氧化物，从而尽量降低掺杂剂扩散效应同时仍然具有合理的氧化物生长速率。借助于对硅表面进行氧化来生长所谓的热氧化物二氧化硅。可以用纯氧O2、环境(干氧化)或在水蒸汽H2O中(湿氧化)完成这一点。后者的好处是，由于水或HO分子的尺寸更小，故通过已经形成的二氧化硅层的扩散快得多。因此，在给定的温度下，湿氧化的生长速率几乎总是高于干氧化的生长速率。二种方法的生长速率都随温度的提高而增大。掺杂剂的扩散是一种温度激发的过程，意味着：温度越高，掺杂剂扩散就越强。因此，为了得到合理的氧化物厚度同时得到有限度的掺杂剂的扩散，在此情况下是硼的扩散，最好采用湿氧化。
依赖于实际的发射极窗口因而也是对内部间隔的要求，图13所示的氮化物U形杯50可以被用来制造被清除或实际上被更薄的氮化物层取代的内部L-间隔。若有需要，可以用标准技术来形成此内部L-间隔。
在用早期实施方案对结构进一步加工的过程中，可以淀积n掺杂的层56并进行快速热退火，以便形成图14所示的发射极区58。
然后可以继续图14所示的结构标准加工，并可以包括对基区多晶硅进行图形化、在发射极和基区多晶硅上以及在收集极凹坑上形成硅化物、以及然后用收尾互连完成此结构。
在使所需加工步骤与先前讨论的现有技术相比能够进一步减少方面，本发明的这一第二实施方案是特别有利的。
整个晶体管、非本征基区接触、SIC、以及发射极于是能够被自对准于单个掩模而制作，并且限制对形成于晶体管窗口区域中各个层损伤的方式是一种有利的方式。
Claims (17)
1.一种用非选择性外延生长方法来制造包含SiGe(C)异质结双极晶体管的半导体器件的方法，此方法包括下列步骤：在衬底上形成绝缘层以及在绝缘层上提供包括导电层的层结构，通过导电层腐蚀一晶体管区域窗口，在晶体管区域窗口内淀积SiGe基区层，并在上表面上形成绝缘体，以便填充晶体管区域窗口，其中，在填充步骤之前，氮化物层被形成作为晶体管区域窗口的内层。
2.权利要求1所述的方法，还包括形成层状结构作为多层结构的一部分，包括导电层之后形成的绝缘层，且其中，氮化物层被形成在SiGe基区层上。
3.权利要求2所述的方法，还包括清除形成在所述上表面上的所述绝缘体的上部并在使用形成在晶体管窗口区域内的氮化物作为掩模的情况下腐蚀SiGe基区层的步骤。
4.权利要求3所述的方法，包括形成绝缘区以代替SiGe基区层的被腐蚀的上侧壁区的步骤。
5.权利要求4所述的方法，还包括SiGe基区层的上侧壁区的再氧化步骤。
6.前述各个权利要求中任何一个所述的方法，其中，在淀积SiGe基区层之前，选择性收集极区被注入在与晶体管窗口区域对准的衬底中。
7.权利要求2-5中任何一个所述的方法，其中，多层结构包括TEOS层以及形成在导电层上的非晶硅。
8.权利要求1所述的方法，其中，所述SiGe基区层被形成在晶体管区域窗口的内壁上以及所述导电层上，且其中，硅发射极帽层被形成在SiGe基区层上，以使氮化物层被形成在硅发射极帽层上。
9.权利要求8所述的方法，还包括用形成来填充晶体管区域窗口的绝缘体作为掩模来腐蚀氮化物的步骤。
10.权利要求8或9所述的方法，还包括在使用形成来填充晶体管区域窗口的氧化物、和氮化物作为掩模的情况下腐蚀硅发射极帽层和SiGe基区层的步骤。
11.权利要求8或9所述的方法，还包括从离开晶体管区域窗口的区域清除硅发射极帽层和SiGe基区层的步骤。
12.权利要求10或11所述的方法，还包括在导电层上形成绝缘层的步骤。
13.前述各个权利要求中任何一个所述的方法，其中，填充晶体管区域窗口的绝缘体包含氧化物。
14.权利要求13所述的方法，其中，氧化物包含HDP氧化物。
15.前述各个权利要求中任何一个所述的方法，其中，氮化物层被腐蚀形成晶体管窗口区域内的L-间隔。
16.前述各个权利要求中任何一个或多个所述的方法，其中，衬底上的绝缘层包含氧化物层。
17.前述各个权利要求中任何一个或多个所述的方法，其中，导电层包含多晶硅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP02077112.7 | 2002-05-29 | ||
| EP02077112 | 2002-05-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1656609A true CN1656609A (zh) | 2005-08-17 |
| CN100521113C CN100521113C (zh) | 2009-07-29 |
Family
ID=29558387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038120240A Expired - Fee Related CN100521113C (zh) | 2002-05-29 | 2003-05-27 | SiGe异质结双极晶体管的制造方法 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US7074685B2 (zh) |
| EP (1) | EP1512172B1 (zh) |
| JP (1) | JP2005527979A (zh) |
| KR (1) | KR20050004874A (zh) |
| CN (1) | CN100521113C (zh) |
| AT (1) | ATE466378T1 (zh) |
| AU (1) | AU2003232968A1 (zh) |
| DE (1) | DE60332344D1 (zh) |
| TW (1) | TWI308798B (zh) |
| WO (1) | WO2003100845A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102129994A (zh) * | 2010-01-13 | 2011-07-20 | Nxp股份有限公司 | 制造异质结双极晶体管的方法和异质结双极晶体管 |
| CN102148156A (zh) * | 2011-03-15 | 2011-08-10 | 上海宏力半导体制造有限公司 | 锗硅异质结双极型晶体管的制造方法 |
| CN102479704A (zh) * | 2010-11-26 | 2012-05-30 | Nxp股份有限公司 | 制造双极晶体管的方法和双极晶体管 |
| CN103050400A (zh) * | 2011-10-11 | 2013-04-17 | Nxp股份有限公司 | 双极晶体管制造方法、双极晶体管和集成电路 |
| CN108257867A (zh) * | 2018-01-11 | 2018-07-06 | 上海华虹宏力半导体制造有限公司 | 采用非选择性外延的自对准锗硅hbt器件的制造方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10162074B4 (de) | 2001-12-06 | 2010-04-08 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | BiCMOS-Struktur, Verfahren zu ihrer Herstellung und Bipolartransistor für eine BiCMOS-Struktur |
| EP1695380B1 (en) * | 2003-12-12 | 2012-02-15 | Nxp B.V. | Method to reduce seedlayer topography in bicmos process |
| ATE495547T1 (de) | 2005-01-18 | 2011-01-15 | Nxp Bv | Bipolartransistor und herstellungsverfahren dafür |
| WO2007057803A1 (en) * | 2005-11-21 | 2007-05-24 | Nxp B.V. | Method of manufacturing a semiconductor device and semiconductor device obtained with such a method |
| WO2007076576A1 (en) * | 2005-12-30 | 2007-07-12 | Epitactix Pty Ltd | Method and structure for a high performance semiconductor device |
| US8431966B2 (en) | 2008-05-21 | 2013-04-30 | Nxp B.V. | Method of manufacturing a bipolar transistor semiconductor device and semiconductor devices obtained thereby |
| US7803685B2 (en) * | 2008-06-26 | 2010-09-28 | Freescale Semiconductor, Inc. | Silicided base structure for high frequency transistors |
| EP2315238B1 (en) | 2009-10-26 | 2012-06-20 | Nxp B.V. | Heterojunction Bipolar Transistor |
| EP2372754B1 (en) * | 2010-04-01 | 2018-03-14 | Nxp B.V. | Spacer formation in the fabrication of planar bipolar transistors |
| EP2418681B1 (en) * | 2010-08-10 | 2017-10-11 | Nxp B.V. | Heterojunction Bipolar Transistor and Manufacturing Method |
| EP2458624A1 (en) | 2010-11-26 | 2012-05-30 | Nxp B.V. | Heterojunction Bipolar Transistor Manufacturing Method and Integrated Circuit Comprising a Heterojunction Bipolar Transistor |
| EP2466628A1 (en) | 2010-12-16 | 2012-06-20 | Nxp B.V. | Bipolar transistor manufacturing method and bipolar transistor |
| TWI413468B (zh) * | 2010-12-29 | 2013-10-21 | Unimicron Technology Corp | 製造內嵌式細線路之方法 |
| EP2506297A1 (en) * | 2011-03-29 | 2012-10-03 | Nxp B.V. | Bi-CMOS Device and Method |
| EP2555235B1 (en) | 2011-08-02 | 2014-06-18 | Nxp B.V. | Method of manufacturing an IC comprising a plurality of bipolar transistors and IC comprising a plurality of bipolar transistors |
| EP2565911B1 (en) | 2011-09-02 | 2014-08-20 | Nxp B.V. | Method of manufacturing IC comprising a bipolar transistor and IC |
| CN102420243B (zh) * | 2011-11-09 | 2013-10-23 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管及制造方法 |
| EP2747131B1 (en) | 2012-12-18 | 2015-07-01 | Nxp B.V. | Method of processing a silicon wafer |
| CN103022109B (zh) * | 2012-12-20 | 2015-02-04 | 清华大学 | 局部氧化抬升外基区全自对准双极晶体管及其制备方法 |
| CN108110052A (zh) * | 2018-01-30 | 2018-06-01 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结双极晶体管及制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5101256A (en) * | 1989-02-13 | 1992-03-31 | International Business Machines Corporation | Bipolar transistor with ultra-thin epitaxial base and method of fabricating same |
| US5773350A (en) * | 1997-01-28 | 1998-06-30 | National Semiconductor Corporation | Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base |
| US20020000664A1 (en) * | 1999-02-05 | 2002-01-03 | Lie-Yea Cheng | Silicon nitride composite hdp/cvd process |
| US6169007B1 (en) * | 1999-06-25 | 2001-01-02 | Applied Micro Circuits Corporation | Self-aligned non-selective thin-epi-base silicon germanium (SiGe) heterojunction bipolar transistor BicMOS process using silicon dioxide etchback |
| US6346453B1 (en) * | 2000-01-27 | 2002-02-12 | Sige Microsystems Inc. | Method of producing a SI-GE base heterojunction bipolar device |
| FR2806831B1 (fr) * | 2000-03-27 | 2003-09-19 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire de type double-polysilicium auto-aligne a base a heterojonction et transistor correspondant |
| US6664574B2 (en) * | 2001-09-05 | 2003-12-16 | Semiconductor Components Industries Llc | Heterojunction semiconductor device and method of manufacturing |
| JP3914064B2 (ja) * | 2002-02-28 | 2007-05-16 | 富士通株式会社 | 混晶膜の成長方法及び装置 |
-
2003
- 2003-05-27 DE DE60332344T patent/DE60332344D1/de not_active Expired - Lifetime
- 2003-05-27 EP EP03727767A patent/EP1512172B1/en not_active Expired - Lifetime
- 2003-05-27 AT AT03727767T patent/ATE466378T1/de not_active IP Right Cessation
- 2003-05-27 WO PCT/IB2003/002034 patent/WO2003100845A1/en active Application Filing
- 2003-05-27 US US10/515,763 patent/US7074685B2/en not_active Expired - Lifetime
- 2003-05-27 AU AU2003232968A patent/AU2003232968A1/en not_active Abandoned
- 2003-05-27 KR KR10-2004-7019147A patent/KR20050004874A/ko not_active Application Discontinuation
- 2003-05-27 CN CNB038120240A patent/CN100521113C/zh not_active Expired - Fee Related
- 2003-05-27 JP JP2004508401A patent/JP2005527979A/ja active Pending
- 2003-05-28 TW TW092114412A patent/TWI308798B/zh not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102129994A (zh) * | 2010-01-13 | 2011-07-20 | Nxp股份有限公司 | 制造异质结双极晶体管的方法和异质结双极晶体管 |
| CN102129994B (zh) * | 2010-01-13 | 2013-06-05 | Nxp股份有限公司 | 制造异质结双极晶体管的方法和异质结双极晶体管 |
| CN102479704A (zh) * | 2010-11-26 | 2012-05-30 | Nxp股份有限公司 | 制造双极晶体管的方法和双极晶体管 |
| CN102148156A (zh) * | 2011-03-15 | 2011-08-10 | 上海宏力半导体制造有限公司 | 锗硅异质结双极型晶体管的制造方法 |
| CN102148156B (zh) * | 2011-03-15 | 2015-10-28 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结双极型晶体管的制造方法 |
| CN103050400A (zh) * | 2011-10-11 | 2013-04-17 | Nxp股份有限公司 | 双极晶体管制造方法、双极晶体管和集成电路 |
| CN103050400B (zh) * | 2011-10-11 | 2016-03-30 | Nxp股份有限公司 | 双极晶体管制造方法、双极晶体管和集成电路 |
| CN108257867A (zh) * | 2018-01-11 | 2018-07-06 | 上海华虹宏力半导体制造有限公司 | 采用非选择性外延的自对准锗硅hbt器件的制造方法 |
| CN108257867B (zh) * | 2018-01-11 | 2020-11-24 | 上海华虹宏力半导体制造有限公司 | 采用非选择性外延的自对准锗硅hbt器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050004874A (ko) | 2005-01-12 |
| CN100521113C (zh) | 2009-07-29 |
| TWI308798B (en) | 2009-04-11 |
| US20050218399A1 (en) | 2005-10-06 |
| WO2003100845A1 (en) | 2003-12-04 |
| EP1512172A1 (en) | 2005-03-09 |
| EP1512172B1 (en) | 2010-04-28 |
| US7074685B2 (en) | 2006-07-11 |
| AU2003232968A1 (en) | 2003-12-12 |
| TW200405569A (en) | 2004-04-01 |
| DE60332344D1 (de) | 2010-06-10 |
| JP2005527979A (ja) | 2005-09-15 |
| ATE466378T1 (de) | 2010-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100521113C (zh) | SiGe异质结双极晶体管的制造方法 | |
| CN1139973C (zh) | 能减小寄生电容的半导体器件的制造方法 | |
| US20020086472A1 (en) | Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel | |
| KR100486304B1 (ko) | 자기정렬을 이용한 바이씨모스 제조방법 | |
| JP4643005B2 (ja) | バイポーラトランジスタ、およびその製造方法 | |
| CN1591803A (zh) | 使用镶嵌栅极工艺的应变硅沟道mosfet | |
| US20030062586A1 (en) | Gate structure and method | |
| CN1846313A (zh) | 用于高性能器件的金属替换栅极的结构和方法 | |
| CN101044607A (zh) | 自对准外延生长的双极型晶体管 | |
| CN1538531A (zh) | 肖特基势垒晶体管及其制造方法 | |
| CN1276502C (zh) | 用场效应管和双极基极多晶硅层制造多晶硅电容器的方法 | |
| CN1779930A (zh) | 允许金属接触图形未对准的半导体集成电路及其制造方法 | |
| CN102129994B (zh) | 制造异质结双极晶体管的方法和异质结双极晶体管 | |
| US20050170580A1 (en) | Double polysilicon bipolar transistor | |
| JP4138806B2 (ja) | バイポーラトランジスタの形成方法 | |
| US20120299121A1 (en) | Source/Drain Formation and Structure | |
| JP3450682B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US7012009B2 (en) | Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process | |
| US6744080B2 (en) | Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor | |
| CN101236990A (zh) | 半导体结构及其制造方法 | |
| KR100650715B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| US7098095B1 (en) | Method of forming a MOS transistor with a layer of silicon germanium carbon | |
| CN1204616C (zh) | 用sige bicmos集成方案制造多晶－多晶电容器的方法 | |
| CN109003902B (zh) | 一种半导体结构及其制备方法 | |
| JP2003045886A (ja) | 選択的エピタキシャル成長のためのプロセスとそのプロセスを使用することによって作成されるバイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20070914 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070914 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090729 Termination date: 20210527 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |