CN1748194A - 信息处理设备及功率消耗控制方法 - Google Patents

信息处理设备及功率消耗控制方法 Download PDF

Info

Publication number
CN1748194A
CN1748194A CNA2003801096406A CN200380109640A CN1748194A CN 1748194 A CN1748194 A CN 1748194A CN A2003801096406 A CNA2003801096406 A CN A2003801096406A CN 200380109640 A CN200380109640 A CN 200380109640A CN 1748194 A CN1748194 A CN 1748194A
Authority
CN
China
Prior art keywords
information
storing device
hdd
power dissipation
dissipation modes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801096406A
Other languages
English (en)
Other versions
CN100555171C (zh
Inventor
横田淳一
冈本敦雄
叶多启二
伊藤亮吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1748194A publication Critical patent/CN1748194A/zh
Application granted granted Critical
Publication of CN100555171C publication Critical patent/CN100555171C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3221—Monitoring of peripheral devices of disk drive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

信息处理设备如此被构造，使得可以充分地并且可靠地减少硬盘、光盘等的磁盘驱动器的功率消耗。信息处理单元(100)的主CPU(120)根据对HDD(200)的控制的状态形成用于改变HDD(200)的功率消耗模式的命令。主CPU通过介质控制器(106)将所述命令提供给HDD(200)。当HDD(200)接收到所述命令时，其根据来自信息处理单元的指令改变其功率消耗模式。因此，信息处理单元可以根据对HDD(200)的控制的状态来控制HDD(200)的功率消耗模式。

Description

信息处理设备及功率消耗控制方法
技术领域
本发明涉及使用硬盘、光盘等作为记录介质的信息处理设备及其功率消耗控制方法。
背景技术
诸如硬盘驱动器和DVD驱动器(多功能数码光盘驱动器)等磁盘单元例如被用于个人计算机的辅助信息存储设备。这些磁盘单元具有多种功率消耗模式，并且被这样构造使得在磁盘单元侧改变和控制所述功率消耗模式，从而减少功率消耗。
下面将给出更具体的说明。在通过AT附件(以下简称为“ATA”)接口与个人计算机连接的硬盘驱动器(以下简称为“HDD”)中，例如通过如下所描述的功能执行功率消耗控制(节电控制)：待机计时器功能、高级电源管理(以下简称为“ARM”)功能等等。
在此情况下，提供多种功率消耗模式作为可变功率消耗模式。这种功率消耗模式包括例如按功率消耗递减顺序排列的运行模式、被分成多个级的空闲模式、待机模式、以及睡眠模式。
待机计时器功能是用于执行以下操作：采用由主机设备预置的超时值作为初始值；当在所谓的空闲模式下没有来自主机设备的访问时，开始对超时值进行倒计数；当计数被减到0时，所述模式自动转移到待机模式。
APM功能是用于执行以下操作：HDD本身根据有关来自主机设备的访问的历史信息来评估从主机设备对HDD进行访问的方式；根据该评估的结果改变功率消耗模式。在此情况下，直到功率消耗模式改变所花费的时间(过渡时间)根据从主机设备对HDD进行访问的方式来进行适应性的改变。
关于这种功率消耗控制已经公开了各种各样的技术。例如，日本未审专利特开平第9(1997)-6465号公报公开了以下技术：信息处理装置配备有节电计时器，并且该节电计时器上的值会适应性地改变。因此，功率消耗被有效地减少，而不会使信息处理设备的处理效率降级。
下面将给出更具体的描述。在日本未审专利特开平第9(1997)-6465号公报中所描述的技术中，执行以下操作：在配备有节电计时器的信息处理设备中，当在最后的处理操作之后已超过了节电计时器上所设置的时间时，使所述模式过渡到节电模式。当在此情况下建立节电模式之后不久出现任务恢复请求时，节电计时器被设置成用于下一个以及后面的操作的稍大点的值。这样，防止所述模式不必要地过渡到节电模式。
如果从建立节电模式到请求任务恢复的时间较长，则节电计时器被设置成用于下一个以及后面的操作的稍小点的值。这样，使得所述模式尽可能快地过渡到节电模式。如上所述，日本未审专利特开平第9(1999)-6465号公报描述了用于根据访问历史评估后来的访问方式并如在上述HDD的APM功能中那样改变所述模式。
然而，在日本未审专利特开平第9(1997)-6465号公报中描述的上述HDD的APM功能及技术在评估的精确性上具有其局限性。这是因为，在这些功能和技术中，访问方式是基于对评估访问方式的设备本身的访问历史来进行评估的。为此，猜想存在这样的情况，其中可能使所述模式过渡到具有低功耗的模式；然而，所述设备在消耗大量功率的高功耗模式、例如运行模式下待机。
猜想存在相反的情况，其中可能会立即进行访问；然而，所述模式从可以立即启动操作的运行模式过渡到与运行模式相比要花费更长的时间来启动的空闲模式或待机模式。
在这些情况下，出现浪费的功率消耗，并且在数量等于从空闲模式或待机模式过渡到运行模式所花费的时间的处理时间内可能会产生进一步的损耗。
近来，对于使用硬盘或DVD作为用于在使用时被随身携带的所谓的移动设备、例如数字摄像机的记录介质给予了考虑。也就是说，对在移动设备、例如数字摄像机的外壳中安装HDD或DVD驱动器给予了考虑。
在移动设备的情况下，使用电池作为电源，并且必须充分满足以下要求：延长电池的持续时间，抑制移动设备外壳的温度升高等等。但是，当将HDD或DVD驱动器安装在移动设备中时出现一个问题。这些驱动器在功率消耗方面较高并且与其他安装在相同外壳中的设备或部件相比产生更多的热量。为此，期望应当充分地并且可靠地减少各种驱动器、例如HDD和DVD驱动器的功率消耗。
发明内容
根据上述问题而提出本发明。本发明的一个目的是提供一种设备和方法，其中用于例如硬盘和光盘的磁盘驱动器的功率消耗可以被充分而可靠地减少。
为了解决上述问题，根据本发明的信息处理设备包括：
信息处理设备包括：
信息存储装置，根据多种功率消耗模式记录或再现数据；以及信息处理装置，至少根据数据的记录或再现控制所述信息存储装置，其中
信息处理装置根据控制状态形成用于将信息存储装置的功率消耗模式改变为预期的功率消耗模式的指令信息，以及
信息存储装置根据所述指令信息改变信息存储装置的功率消耗模式。
在本发明的信息处理设备中，信息处理装置根据对信息存储装置的控制状态形成用于改变信息存储装置的功率消耗模式的指令信息。在所述信息存储装置中，其自身的功率消耗模式根据在信息处理装置中形成的指令信息而改变。
常规地，在单个信息存诸设备、例如硬盘驱动器中，功率消耗模式由信息存储设备本身来改变。根据本发明，功率消耗模式可以根据来自信息处理装置的指令信息而改变。下面将给出更具体的说明。所述信息处理装置总是精确地掌握信息存储装置应当如何被访问。为此，信息处理装置可以根据对信息存储装置的控制状态实现最适当的功率消耗控制。
附图说明
图1是说明应用本发明的记录和再现设备的框图。
图2是说明图1所示的HDD的构造的一个例子的框图。
图3是说明图2所示的HDD的功率消耗模式的示意图。
图4A和图4B是说明普通访问和常规间歇访问的示意图。
图5是说明在图1中所示的记录和再现设备中进行的间歇访问的示意图。
图6是说明设置特征(Set Features)命令的示意图。
图7是说明在设置特征命令下在特征寄存器上可设置的值及其含义的示意图。
图8A和8B是说明用于控制DPM功能的启用/禁用的设置特征命令的具体例子的示意图。
图9是说明空闲即时命令的示意图。
图10是说明在空闲即时命令下对特征寄存器可设置的值及其含义的示意图。
图11A-11D是说明空闲即时命令的具体例子的示意图。
图12A和12B是说明检查功率模式命令的示意图。
图13A和13B是说明在检查功率模式命令下扇区计数寄存器可以采用的值及其含义的示意图。
图14是说明HCAPM的功能的示意图。
图15是说明被用于使用HCAPM功能的设置特征命令的示意图。
图16是说明被用于使用HCAPM功能的设置特征命令的示意图。
图17是说明被用于使用HCAPM功能的设置特征命令的示意图。
图18是说明图1所示的记录和再现设备的功率消耗控制功能的示意图。
图19是说明用于在图1所示的记录和再现设备中执行的APM功能和DPM功能的切换控制的流程图。
图20是说明在图1所示的记录和再现设备中执行的、检测HDD的功率消耗模式的处理的示意图。
具体实施方式
以下，将参照附图给出对本发明的实施例的说明。以下将要描述的实施例，作为一个例子采取这样的情况，其中根据本发明的装置和方法被应用于以下项：数字摄像机，其是配备有摄像机功能的记录和再现设备，并包括HDD(硬盘驱动器)，以便将硬盘用作为记录介质。
[记录和再现设备]
图1是说明本实施例中的记录和再现设备的框图。如图1所示，本实施例中的记录和再现设备大致包括信息处理单元(信息处理装置)100和信息存储单元(信息存储装置)200，每个单元都配备有CPU。信息存储单元200是被包括在本实施例的记录和再现设备中的HDD。在以下的描述中，记录和再现设备将被分成信息处理单元100和信息存储单元或HDD200。下面将对每个部件的构造和操作给出说明。
[信息处理单元100]
首先，将对本实施例中的记录和再现设备的信息处理单元100给出说明。如图1所示，本实施例中的记录和再现设备的信息处理单元100配备有以下各项作为信息的输入和输出端：数字输入/输出端子io，数字输出端子out，数字输入端子in，以及摄像机组件101。
如图1所示，信息处理单元还配备有信号处理系统、监视器输出系统、以及主CPU(中央处理单元)120。该信号处理系统包括两个开关电路102和104、编码器/解码器103、缓冲存储器电路105以及介质控制器106。监视器输出系统包括用于输出的控制器108、LCD(液晶显示器)109、以及扬声器110。主CPU控制每个部件。
如图1所示，主CPU 120与ROM(只读存储器)121、RAM(随机存取存储器)122、例如EEPROM(电可擦除可编程ROM)的非易失性存储器123连接，并且还与键操作部分111连接。
键操作部分111用于接收来自用户的指令输入，并且配备有包括操作模式转换键、重放键、停止键、快进键、快倒键、暂停键等的功能键，其他各种调节键等。
本实施例中的记录和再现设备的操作模式包括例如拍摄模式和普通模式。拍摄模式是这样的模式，其中通过摄像机组件101抬取图像，并且所拾取的图像和声音被记录在HDD 200中的硬盘200A上。
普通模式是这样的模式，其中可以执行除在拍摄模式下的那些操作以外的操作。在此模式下，执行以下操作：读取和再现记录在HDD 200中的硬盘200A上的信息信号；以及将通过数字输入/输出端子io或数字输出端子out提供的信息信号记录在HDD 200的硬盘200A上。
本实施例中的记录和再现设备可以通过预定的键操作进入所谓的功能禁用状态。在此状态下，本实施例中的记录和再现设备的记录功能和再现功能被禁用以阻止功率被消耗。
与主CPU 120连接的ROM 121用于存储在主CPU 120上执行的各种程序和处理所需的数据，并且RAM 122主要被用作工作区。非易失性存储器123用于存储即使是在电源被关闭之后也必须要保存的变化的设置信息和参数。
主CPU 120执行以下描述的操作。响应通过键操作部分111输入的来自用户的请求，其执行以下控制：对由音频数据和视觉数据构成的音频/视觉数据(以下称作“AV数据”)的编码和解码的控制、缓冲器控制、介质控制器控制、开关控制等等。因此，主CPU能够使提供给该记录和再现设备的AV数据等记录在HDD 200中的硬盘200A上，并读取和再现记录在HDD 200中的硬盘200A上的AV数据。
[信息处理单元100的操作]
下面将说明当记录和再现信号时发生在本实施例中的记录和再现设备的信息处理单元100中的信息信号的流动。首先，将给出对当记录信息信号时发生的信息信号的流动的说明。
[当被记录时信息信号(数据)的流动]
本实施例中的记录和再现设备被如此构造，以致当通过键操作部分111建立拍摄模式时，通过摄像机组件101拾取的图像和声音可以被接收并记录在HDD200中的硬盘200A上。
此外，该记录和再现设备被如此构造，以致当通过键操作部分111建立普通模式并且外部数字设备、例如个人计算机与数字输入/输出端子io连接时，发生以下操作：记录和再现设备通过数字输入/输出端子io输入和输出数据。因此，该记录和再现设备可以被用作与之连接的外部数字设备的辅助信息存储设备。数字输入/输出端子io遵守USB(通用串行总线)2.0标准。
此外，该记录和再现设备被如此构造，以致当在普通模式下没有外部数字设备与数字输入/输出端子io连接时，可以通过数字输入端子in接收数据并通过数字输出端子out输出数据。
首先，将对发生在以下情况下的信号流给出具体说明：根据通过键操作部分111接收的来自用户的指令建立拍摄模式；以及记录来自摄像机组件101的视觉数据和音频数据。
当选择拍摄模式时，开关电路102和开关电路104的设置在主CPU 120的控制下被改变到输入端b侧，如图1所示。此外，在该实例的情况下，主CPU 120通过介质控制器106访问HDD 200中的硬盘200A的逻辑地址，并获取在硬盘200A上形成的所需的信息、例如管理信息。主CPU 120从所获取的管理信息或类似信息中获取所需的信息，并准备记录并掌握空闲簇的位置。
摄像机组件101包括镜头、CCD(电荷耦合设备)、麦克风等，这些没有在图中示出。摄像机组件可以通过CCD将通过镜头进入的物体的图像转换为视觉信号，并将它们转换成数字视觉信号。同时，摄像机组件可以通过麦克风采集声音，并将它们转换成电信号。此外，摄像机组件还可以将它们转换成数字音频信号，并将由这些数字信号构成的AV数据输出给后面的电路。
从摄像机组件101输出的AV数据通过开关电路102被提供给编码器/解码器103。编码器/解码器103通过预定的编码方案、例如MPEG(运动图像专家组)方案压缩(编码)所提供的AV数据。它通过开关电路104将编码后的AV数据提供给缓冲存储器电路(以下简称为“缓冲器”)105。
向缓冲器105写数据和从缓冲器105读数据都由主CPU 120进行控制。因此，来自开关电路104的AV数据在主CPU 120的控制下被写入缓冲器105中，同时已写入到缓冲器105中的AV数据被读出。也就是说，在本实施例中的记录和再现设备中，使用相互异步的记录和再现设备与作为记录介质的硬盘200A之间的缓冲器105根据AV数据对时基进行校正。
如上所述，当要记录的内容数据(信息信号)是实时数据、例如由运动图像信息和音频信息构成的AV数据时，采用这样一种方案，即在内容数据被写入缓冲器105的同时其被读出的方案。该AV数据通过所谓的FIFO(先进先出)被使用。
摄像机组件101不仅能够拾取运动图像，而且能够响应来自用户的指令拾取物体的静止帧图像。在记录停帧图像的情况下，内容数据都被存储在与主CPU120连接的缓冲器105或RAM 122等中，然后被写到硬盘200A上。因此，为了记录停帧图像，不像记录运动图像那样，实时处理是不必要的。
在主CPU 120的读取控制下从缓冲器105读取的AV数据通过介质控制器106被提供给HDD 200。然后，根据事先掌握的空白簇的位置按顺序将其写入到HDD200中的硬盘200A上的空闲空间。
在记录信息信号期间，硬盘上的文件管理信息由主CPU 120通过介质控制器106进行周期性的更新。当AV数据的记录也完成时，文件管理信息和目录项信息由主CPU 120通过介质控制器106进行更新。
因此，由通过摄像机级组件101捕获的运动图像和声音构成的AV数据被记录在HDD 200中的硬盘200A上的空白簇中。
下面，将对以下情况进行说明，即记录通过数字输入端子in提供的信息信号、例如AV数据。同时如上所述，如果在普通模式下外部数字设备与数字输入/输出端子io连接，则开关电路102的设置在主CPU 120的控制下被改变到输入端a侧。然后，接收通过数字输入端子in的信息信号的输入。数字输入端子in能够不仅接收运动图像信息的提供，而且能够接收静止帧图像信息等的提供。
至于通过数字输入端子in提供的信息信号，执行与在上述的来自摄像机组件101的AV信号被记录在硬盘200A上的情况下相同的操作摄像机。也就是说，通过数字输入端子in提供的信息信号通过编码器/解码器103、开关电路104、缓冲器105、以及介质控制器106被记录在HDD200中的硬盘200A上。
当在普通模式下外部数字设备、例如个人计算机通过USB线与数字输入/输出端子io连接时，开关电路102的设置在主CPU 120的控制下被改变到输入端a侧。
通过数字输入/输出端子io提供的变化的数字数据不需要进行编码。因此，其通过开关电路104提供给缓冲器105。接着，其如上述的来自摄像机组件101或数字输入端子in的信息信号、例如AV数据的记录那样被记录在HDD 200的硬盘200A上。
同时如上所述，本实施例中的记录或再现设备被如此构造，以致当外部数字设备与数字输入/输出端子io连接时，其可以如下操作：其被用作外部数字设备的普通的外部信息存储设备；其响应来自与数字输入/输出端子io连接的外部数字设备的请求，将诸如AV数据的数据记录在HDD200中的硬盘200A上。
当来自摄像机组件101的AV数据被记录(在拍摄时)并且当通过数字输入端子in提供的AV数据被记录时，所提供的AV数据被提供给用于监视器输出的控制器108。控制器108将所提供的AV数据分成视觉数据和音频数据以形成将提供给LCD 109的视觉信号和将提供给扬声器110的音频信号。所形成的视觉信号和音频信号被提供给LCD 109和扬声器110。这样，记录在硬盘200A上的图片和声音可以通过LCD 109和扬声器110来监控。
[当被再现时信息信号(数据)的流动]
下面，将给出对当再现信息信号时发生的信息信号的流动的说明。当在普通处理模式下通过键操作部分111接收到从用户输入的再现指示时，主CPU 120通过介质控制器106访问HDD 200中的硬盘200A的逻辑地址。然后，其获取在硬盘200A上形成的所需信息，包括管理信息、文件系统信息、例如FAT(文件分配表)信息、目录项信息等等。
然后，主CPU 120根据所获取的信息、例如目录项信息通过主CPU 120和控制器108在LCD 109上显示列表或执行类似操作。所述列表包含记录在硬盘200A上并且可以被再现的文件。因此，主CPU接收选择要再现的文件的输入。
当主CPU 120通过键操作部分111接收到选择要再现的文件的输入时，其从所获取的目录项和文件系统信息中掌握硬盘200A上记录要再现的文件的位置。
当在本实施例中在普通模式下外部数字设备与数字输入/输出端子io连接时，同样如上所述，开关电路104的设置被改变到端子a侧。当没有外部数字设备与数字输入/输出端子io连接时，开关电路104的设置被改变到端子b侧。不必说，可以采用用户选择数字输入/输出端子io或数字输出端子in的这种构造。
之后，主CPU 120控制介质控制器106并从存储在HDD 200中的硬盘200A上的目标文件读取信息信号。其将读出的信息信号通过介质控制器106写入到缓冲器105中。
同样如上所述，从缓冲器105读取数据和向其写入数据都由主CPU 120控制。从硬盘200A读取的数据被写入，并且已被写入缓冲器105的数据被读出。在再现和记录时，使用该缓冲器105根据要再现的信息信号校正所述时基。
从缓冲器105读取的信息信号通过开关电路104被提供给数字输入/输出端子io或编码器/解码器103。也就是说，利用改变到端子a侧的开关电路104的设置，从硬盘200A读取的信息信号通过数字输入/输出端子io被提供给与其连接的外部数字设备、例如个人计算机。
利用改变到端子b侧的开关电路104的设置，从缓冲器105读取的信息信号通过开关电路104被提供给编码器/解码器103。在那它们被解码，并且在编码之前被恢复到原始状态的AV数据或静止帧图像信息通过数字输出端子out被输出。
在这种情况下，同样如上所述，在编码器/解码器103中被解码的AV数据也被输出到用于监视器输出的控制器108。该AV数据在那被分减视觉数据和音频数据以形成要提供给LCD 109的视觉信号和要提供给扬声器110的音频信号。所形成的视觉信号和音频信号被提供给LCD 109和扬声器110。
这样，通过数字输出端子out输出的对应于视觉数据的图片被显示在LCD109上；通过数字输出端子out输出的对应于音频数据的声音从扬声器110发出。因此，分别与视觉数据和音频数据对应的通过数字输出端子out输出的图片和声音可以得到监控。
因此，本实施例中的记录和再现设备可被提供运动图像信息以及类似信息，将其记录在HDD 200中的硬盘200A上，并读取和再现记录在HDD 200中的硬盘200A上的信息信号。
[信息存储单元(HDD)200]
接着将给出对本实施例中的记录和再现设备的HDD 200或信息存储单元的说明。如图2所示，HDD 200包括连接端201、接口电路(以下称作“I/F电路”)202、RF电路203、致动器204、磁头205、伺服电路206、用于致动器的驱动电路207、用于主轴的驱动电路208、主轴马达209以及CPU 210。
CPU 210与ROM 211、RAM 212以及计时器电路213连接。ROM 211用于记录在CPU 210上执行的各种程序以及处理所需的数据。RAM 212主要被用作工作区。
计时器电路213被如此构造，以致可以计算从信息处理单元100设置的时间并形成用于改变功率消耗模式的触发器。这些操作是更执行例如上述待机计时器功能和稍后将详细描述的HCAPM功能。
硬盘200A是由主轴马达209旋转驱动的，该主轴马达在CPU 210的控制下根据来自驱动电路208的驱动信号以恒定速度旋转。
致动器204在CPU 210和伺服电路206的控制下根据来自驱动电路207的驱动信号进行控制。配置有磁头205的摇臂可以通过该致动器204在硬盘200A的半径方向上移动。
在访问期间，配置有磁头205的摇臂被促使搜索硬盘200A上的目标位置；当没有进行访问时，其位于硬盘200A外部的区域中，并且开始所谓的卸载状态。
在记录时，通过连接端201和I/F电路202接收的信息信号、例如AV数据被提供给RF电路203。在那，信息信号被转换成用于记录的信号，然后被提供给磁头205。同时如上所述，磁头205通过致动器204被定位在硬盘200A的目标磁道上，所述致动器在CPU 210和伺服电路206的控制下工作。
磁头205根据来自RF电路203的用于记录的信号将磁场施加到硬盘200A上的目标磁道中。因此，用于记录的信号、即要记录的信息信号、例如AV数据被记录在硬盘200A上。
在再现时，磁头通过致动器204被定位在硬盘200A的目标磁道上，所述致动器在CPU 210和伺服电路206的控制下工作。磁头204从目标磁道中检测磁场的变化，将其转换成作为电信号的再现RF信号并将再现RF信号提供给RF电路203。
RF电路203根据来自磁头205的再现RF信号产生再现信号。然后，RF电路203通过IF电路202和连接端201将再现信提供给本实施例中的记录和再现设备的信息处理单元100。因此，再现信号可以得到利用。
本实施例中的HDD 200配备有几种功率消耗模式，与例如用于个人计算机的HDD一样。在本实施例的HDD 200中，通过以下方法实现6种功率消耗模式：如下所述，HDD 200被分成5个电路部分，并控制提供给每个电路部分的电源的开启/关闭。
下面将给出更具体的说明。本实施例中的HDD 200被分成5个电路部分：
(1)包括I/F电路202的I/F电路部分，(2)包括用于旋转驱动硬盘200A的主轴马达209和驱动电路208的主轴部分，(3)包括控制配备有磁头205的摇臂的致动器204和驱动电路207的致动器部分，(4)包括伺服电路206的伺服电路部分，以及(5)包括RF电路203并构成用于读/写的通道电路部分的RF电路部分。
如图3所示，HDD配备有以下模式：运行模式，其中数据被读取和写入，因此所有的电路部分、即I/F电路部分(1)、主轴部分(2)、致动器部分(3)、伺服电路部分(4)以及RF电路部分(5)都被启用；以及低功率运行模式(性能空闲模式)，其中仅有RF电路部分(5)被禁用。
此外，HDD还配备有以下模式：主动空闲模式，其中RF电路部分(5)和伺服电路部分(4)被禁用；低功率空闲模式，其中RF电路部分(5)、伺服电路部分(4)、以及致动器部分(3)被禁用；待机模式，其中RF电路部分(5)、伺服电路部分(4)、致动器部分(3)以及主轴部分(2)被禁用；以及睡眠模式，其中功率消耗被减少到仅可以执行对通过I/F电路访问HDD本身的检测的最小限度。因此，HDD总共配备有6种模式。
如在图3右端的功率消耗的一个例子所示，列在最上面一行的运行模式是具有最高功率消耗的模式，因为在此模式下读取或写入数据。所述5个电路部分随着向最底行趋近而被逐一关闭。列在最底行的睡眠模式是具有最低功率消耗的模式。
因此，功率消耗减少的效果在图3的较低行中列出的模式下逐渐增加。然而，返回到运行模式所花费的时间因此而加长。也就是说，功率消耗的减少与快速返回到运行模式处在所谓的折衷关系。
用作个人计算机的辅助信息存储设备的常规的HDD通常被列为要蚀立于个人计算机构造的装置。为此，在常规的HDD中，功率消耗的减少在操作没有延时的情况下通过以下方式来实现：HDD根据来自个人计算机的访问历史为其自身预测个人计算机的访问方式；以及HDD改变其功率消耗模式。这样，个人计算机不必考虑HDD的功率消耗模式的改变。
同时，本实施例中的记录和再现设备包含HDD 200。随着注意力集中在以下事实上，即信息处理单元100的主CPU 120掌握对HDD 200进行访问的计时，执行以下操作：访问HDD 200并在信息处理单元100侧精细地控制功率消耗模式的改变。这样，在不妨碍操作的情况下实现了功率消耗的进一步减少。
[对功率消耗模式改变的控制]
下面将给出在本实施例的记录和再现设备中进行的、对HDD 200的功率消耗模式改变的控制的说明，如上所述，所述记录和再现设备包括信息处理单元100和作为信息存储单元的HDD 200。通常，HDD的传输率趋向于逐年增加。例如，某些3.5英寸的HDD具有传输率超过200Mbps的性能。假定本实施例中的HDD 200的传输率也为200Mbps。
要记录和再现的信息信号(内容)、例如AV数据的数据速率例如对于MEPG(运动图像专家组)方案中的高分辨率信号来说大约为24Mbps，对于DVD来说大约为10Mbps。这些数据速率比HDD的传输率低大约一个数量级。假定本实施例中的信息处理单元100的数据传输率也为10Mbps。
为此，如果采取以下措施，则可以减少功率消耗：数据在一定程度上被存储到作为主系统的信息处理单元100的缓冲器105中，并且立刻访问HDD 200；HDD200被保持在低功率消耗模式仅等于HDD 200的传输率与信息信号、例如AV数据的数据速率之间的差的时间。
下面将结合具体的例子来给出说明。将对以下情况给予考虑：如上所述，信息信号、例如AV数据的数据速率为10Mbps；HDD 200的传输率为20OMbps；并且作为主系统的信息处理单元100的缓冲器105的存储容量为10Mbits。
在此情况下，数据被存储在缓冲器中的时间如下来确定：
10Mbit/10Mbps＝1sec---(1)
将数据从缓冲器传输至HDD所花费的时间如下来确定：
10Mbit/200Mbps＝0.05sec---(2)
如从表达式(1)和表达式(2)中可明显地看出，用于访问HDD 200的时间仅为1秒内的0.05秒。对于剩下的0.95秒来说，可以使模式过渡到低功率消耗模式。
仅在部分单位时间内访问HDD 200并在剩余时间内建立低功率消耗模式的这种访问方法通常被称为间歇访问方案。本实施例中的记录和再现设备也使用利用用于信息信号、例如AV数据的信息处理单元100的传输率(10Mbps)与HDD 200的传输率(200Mbps)之间的差的间歇访问方案。
当没有对HDD 200进行访问时，可以如何有效地减少总功率消耗取决于可以在多短的过渡时间内建立低功率消耗模式(可以过渡到低功率消耗模式)。
图4A和4B是用于说明普通访问和常规间歇访问的示意图。图4A示出了进行普通访问的方式，图4B示出了进行常规间歇访问的方式。
如图4A中所示，在普通访问时，在单位时间内均速地在主系统与HDD 200之间传输数据。如上所述，假定用于信息信号、例如AV数据的信息处理单元100的数据速率为10Mbps；HDD 200的传输率为200Mbps；并且在每种功率消耗模式下的功率消耗如在图3的右端所示。在此情况下，普通访问时的功率消耗大约为1868mW，如由图4A中加框的表达式所示。
同时，在常规间歇访问时，HDD 200为其本身预测主系统的访问方式，并改变其功率消耗模式，如图4B所示。在此情况下，数据被一次全部传输；因此，在数据传输之后，功率消耗模式可以被降低两级。
在此情况下，在常规间歇访问时采取以下措施，如图4B所示：在完成等于每单位时间传输的单位数据量的数据的传输之后，使所述模式从运行模式过渡到低功率运行模式。在此为了预测主系统的访问方式，提供例如0.2秒的过渡时间，然后使所述模式从低功率运行模式过渡到主动空闲模式。在该常规间歇访问时的功率消耗大约为1193mW，如由图4B中加框的表达式所示，并且与普通访问相比，总功率消耗可以被显著地减少。
然而，图4B所示的常规间歇访问涉及到一些浪费。在过渡到主动空闲模式之前，在低功率运行模式中存在一些时间(在图4A和4B所示的例子中为0.2秒)。因此，在这段0.2秒的时间内在低功率运行模式中的功率消耗(0.2sec×1850mW-0.2sec×950mW＝180mW)是浪费的。本实施例中的记录和再现设备如此被构造，以致至少在数据在信息处理单元100与HDD 200之间传输时，可以减少这种浪费的功率消耗。
图5是用于说明在本实施例的记录和再现设备中的间歇访问的示意图。将以下情形作为一个例子：通过用摄像机组件101拍摄获得的AV数据被记录在HDD200中的硬盘200A上。主CPU 120掌握：在完成传输等于在单位时间(1秒)内要传输的单位数据量(10Mbits)的数据之后，将花费0.95秒将紧接着要传输的单位数据量的数据存储在缓冲器105中。因此，在上述情况下，主CPU 120发出立即过渡到主动空闲模式的指令给HDD 200。
当HDD 200从信息处理单元100接收到立即过渡到主动空闲模式的指令时，其操作以便立即从运行模式过渡到主动空闲模式，如图5所示。其并不过渡到低功率运行模式。
在常规间歇访问时，在HDD方预测主系统的访问访问方式；因此，要花费相当长的过渡时间。上述构造消除了这种相对较长的过渡时间，并实现了向目标功率消耗模式的快速过渡，从而减少了功率消耗。
在此情况下，消除了图4B中所示的0.2秒的模式过渡时间。因此，功率消耗被减少到1013mW，如由图5中用框所表示的，并且功率消耗可以比图4B中所示的常规间歇模式又减少180mW。如上所述，HDD 200的功率消耗模式从作为主系统的信息处理单元100进行控制。使这种控制成为可能的功能在本说明书中被指定为DPM(直接电源管理)功能。
在此情况下，应当使当前模式过渡到哪一种功率消耗模式是由作为主系统的信息处理单元100决定的。因此，例如，可以解决以下问题：信息处理单元100进行访问；然而，所述模式由于操作状态已过渡到具有不必要的低功率消耗的模式；因此，其要花费较多时间过渡到运行模式。
为了使从信息处理单元100精细可用地控制功率消耗模式的变化成为可能，如上所述，采取以下措施：信息处理单元100如此被构造，以致其可以检测HDD 200的当前功率消耗模式。
虽然可能性不大，但存在这种可能，即信息处理单元100的主CPU 120花费很多时间来例如对各种电路块进行控制；并且其不能适时发出改变功率消耗模式的指令给HDD 200。考虑到这种可能性，尽管没有信息处理单元100的访问，通过采取以下措施，来防止保持具有高功率消耗的功率消耗模式访问：如果从每种功率消耗模式过渡到具有更低功率消耗的模式，则从信息处理单元100对HDD200设置最大等待时间。
如上所述，如果从每种功率消耗模式过渡到具有更低功率消耗的模式，则从信息处理单元100设置最大等待时间。使用其的功能在本说明书中被指定为HCAPM(主控高级电源管理)功能。
如上所述，本实施例中的记录和再现设备如此被构造，以致实现：当一外部数字设备、例如个人计算要基于USB标准与数字输入/输出端子io连接时，该记录和再现设备也可以用作该外部数字设备的辅功信息存储设备。因此，所述记录和再现设备如此被构造，以致实现：也可以使用常规的APM功能，其中在HDD 200方预测外部数字设备的访问方式，并且HDD 200改变其自身的功率消耗模式；并且可以进行常规的间歇访问。
常规的HDDs提供有待机计时器功能。这是用于实现以下功能的：当在所谓的空闲模式下，在一预定时间或更长时间内没有任伺访问时，使所述模式过渡到待机模式。本实施例中的记录和再现设备的HDD200也具有待机计时器功能。
本实施例的记录和再现设备如此被构造，以致其信息处理单元100的主CPU120可以向HDD 200给出各种指令。这些指令包括：选择使用DPM功能或APM功能中的哪个的指令；当使用DPM功能时给出的指令，其指定当前模式应当改变到哪种功率消耗模式；等等。
在此情况下，信息处理单元100在其主CPU 120中形成预定格式的命令，并通过介质控制器106将其提供给HDD 200。HDD 200如此被构造，以致可以执行以下功能：其通过连接端201和I/F电路202从信息处理单元100接收命令，并将它们提供给CPU 210；HDD 200的CPU 210根据来自信息处理单元100的命令执行处理。
在本实施例的记录和再现设备中，信息处理单元100和HDD200例如通过基于ATA标准的接口相互连接。下面将给出在执行上述功能的情况下的具体例子的说明。可以用在基于ATA标准的接口中的命令的详细说明已在URL(http：//www.t10.org/)的网站上公布。
[DPM(直接电源管理)功能的详细说明]
下面将给出DPM功能的详细说明。如上所述，作为主系统的信息处理单元100最了解HDD 200的访问方式。基于该事实，DPM功能提用于实现功率消耗的减少，而不依靠通过HDD 200对来自信息处理单元100的访问方式的评估。DPM功能使得所述信息处理单元100精确地控制HDD 200的功率消耗模式，以减少功率消耗。
下面将给出更具体的说明。信息处理单元100对HDD 200执行各种控制。例如，其记录数据在HDD 200中，从HDD 200读取数据，提供各种命令，并参考HDD的寄存器中的值。根据信息处理单元100对HDD 200的控制状态，信息处理单元100控制HDD 200的功率消耗模式。
在本实施例的记录和再现设备中，DPM功能在打开电源之后被立即禁用。当通过例如扩展的设置特征命令启用DPM功能时，DPM命令变为可用。也就是说，在打开电源之后，在HDD 200中立即使用常规的APM功能。当信息处理单元100指示HDD 200使用预定命令执行DPM功能时，在HDD 200中启用DPM功能。
[启用/禁用DPM功能的指令命令]
下面将对用于指示HDD 200启用/禁用DPM功能的命令进行说明。同时如上所述，信息处理单元100与HDD 200使用基于ATA标准的接口相互连接。因此，在ATA标准下规定的设置特征命令在此被扩展，并且DPM的启用/禁用在所述扩展的设置特征命令下通过用于特征寄存器的子命令码控制。
图6是用于说明设置特征命令的格式的示意图，图7是用于说明在设置特征命令下对特征寄存器可设置的值及其含义的示意图。
如图6所示，设置特征命令如此被构造，以致目标值设置在为HDD 200提供的7个寄存器(每个8位(一个字节))中；从而，从信息处理单元100给出各种指令给HDD 200。
当使用设置特征命令时在HDD 200中可用的7个寄存器如图6所示。所述寄存器包括特征寄存器、扇区计数寄存器、扇区数目寄存器、柱面低位寄存器、柱面高位寄存器、设备/头寄存器、以及命令寄存器。
特征寄存器装有指示从信息处理单元100到HDD 200的指令内容的信息。扇区计数寄存器、扇区数目寄存器、柱面低位寄存器以及柱面高位寄存器用于设置例如时限或用于其他目的。
在设备/头寄存器中，设置识别要使用的设备的信息。下面将给出更具体的说明。ATA标准规定两个设备，主设备和从设备，可以用一根总线连接。在设备/头寄存器中，设置指示所述命令应当指向哪个设备的信息。
在本实施例的记录和再现设备中，信息处理单元100仅与一个HDD 200连接。因此在设备中，指示位、从设备/头寄存器的MSB(最高有效位)开始第四位设置0(零)。
命令寄存器用于设置指示相关的命令设置是什么命令设置的信息。在此情况下，设置“EFh”(h表示十六进制符号)，其是指示相关的命令设置是设置特征命令的值。
在此说明书中，“h”直接在大写字母字符之后，例如上述“EFh”，并且“h”直接在数字字符之后，例如“25h”，表示直接在它们之前的字母或数字字符是以十六进制数表示的。
同时如上所述，是否启用/禁用DPM功能是由特征寄存器中的子命令码指示的。预先确定可以用作特征寄存器的子命令码的值，如图7所示。作为可以用作特征寄存器的子命令码的值，提前确定给出启用DPM功能的指令的值和给出禁用DPM功能的指令的值。
在此实例中，如图7所示，采用“25h”作为给出启用DPM功能的指令(启用直接电源管理)的值，并且采用“A5h”作为给出禁用DPM功能的指令(禁用直接电源管理)的值。
如后面再次描述的，“26h”是新被定义为给出使用HCAPM功能的指令(设置主控高级功率管理)的值。如上所述，HCAPM功能如此被构造，以致其可以在本实施例的记录和再现设备中使用。
在此实施例中，如上所述，以下值可以在设置特征命令情况下被附加地定义为可用作特征寄存器的子命令码的值：即“25h”(启用直接电源管理)、“A5h”(禁用直接电源管理)以及“26h”(设置主控高级电源管理)。
为了真正控制DPM功能的启用/禁用，作为设置特征命令，在特征寄存器、设备/头寄存器，以及命令寄存器中设置适当的值。因此，HDD 200可以被设置用于启用/禁用DPM功能。
图8A和8B是用于说明指示启用和禁用DPM功能的命令的示意图。图8A示出了用于启用DPM功能的命令，图8B示出了用于禁用DPM功能的命令。
下面将给出更具体的说明。如图8A所示，为了启用HDD 200中的DPM功能，从信息处理单元100提供以下命令给HDD 200：在特征寄存器中的值为“25h”的命令；在设备/头寄存器中的值为“A0h”作为预定值；以及命令寄存器中的值为“EFh”，该值表示设置特征命令。当以十六进制符号表示的“25h”、“A0h”、“EFh”以二进制表示时，它们分别是“00100101”、“10100000”以及“11101111”，如图8A所示。
如图8B所示，为了禁用HDD 200中的DPM功能，从信息处理单元100提供以下命令给HDD 200：在特征寄存器中的值为“A5h”的命令；在设备/头寄存器中的值为“A0h”作为预定值；以及命令寄存器中的值为“EFh”，该值表示设置特征命令。当以十六进制符号表示的“A5h”以二进制表示时，其为“10100101”，如图8B所示。
因此，在HDD 200中可以通过使用设置特征命令改变特征寄存器中的值启用或禁用DPM功能。
[指示具有DPM功能启用的功率消耗模式的命令]
从信息处理单元100向HDD 200给出改变功率消耗模式的指令，如下所示：ATA标准下规定的空闲即时命令被扩展，并且通过在该扩展的空闲即时命令下由特征寄存器中的值给出指令。
图9是用于说明空闲即时命令的格式图，图10是用于说明可以在空闲即时命令下设置在特征寄存器中的数值及其含义的示意图。
如图9所示，扩展的空闲即时命令也可被使用，与上述扩展的设置特征命令类似，如下所示：目标值被设置在为HDD 200提供的7个寄存器(每个8位(一个字节))中；从而，从信息处理单元100给出各种指令给HDD 200。
当使用空闲即时命令时可用在HDD 200中的7个寄存器如图9所示。所述寄存器包括特征寄存器、扇区计数寄存器、扇区数目寄存器、柱面低位寄存器、柱面高位寄存器、设备/头寄存器、以及命令寄存器、每个寄存器的功能与在上述设置特征命令下的寄存器相同。
应当使当前模式过渡到哪种功率消耗模式在空闲即时命令下由特征寄存器中的值指示。在空闲即时命令下要设置在特征寄存器中的值被预先确定，如图10所示。
下面将给出更具体的例子。在本实施例中，如图10所示，采用“00h”作为给出立即过渡到运行模式的指令(运行即时)的值，并且采用“01h”作为给出过渡到低功率运行模式的指令(低功率运行即时)的值。
如图10进一步所示的，采用“02h”作为给出立即过渡到主动空闲模式的指令(主动空闲即时)的值，并且采用“03h”作为给出过渡到低功率空闲即时模式的指令(低功率空闲即时)的值。
信息处理单元100在空闲即时命令下在特征寄存器中设置“00h”到“03h”的任意值，如图10所示。从而其可以使HDD 200的功率消耗模式立即过渡到目标功率消耗模式。
与在上述设置特征命令下一样，在空闲即时命令下，“A0h”作为预定值被设置在设备/头寄存器中，并且指示空闲即时命令的“E1h”被设置在命令寄存器中。
图11A-11D是用于说明指示改变功率消耗模式的指令命令的具体例子的示意图。图11A示出了指示立即过渡到运行模式(运行即时)的命令，图11B示出了指示立即过渡到低功率消耗模式(低功率运行即时)的命令。
图11C示出了指示立即过渡到主动空闲模式(主动空闲即时)的命令，图11D示出了指示立即过渡到低功率空闲即时模式(低功率空闲即时)的命令。
在图11A-11D所示的任何空闲即时命令下，设备/头寄存器中的值都为“A0h”，一个预定值，并且命令寄存器中的值为“E1h”，其表示相关命令为空闲即时命令。
指示应当使当前模式过渡到哪种功率消耗模式的特征寄存器中的值为“00h”-“03h”中的任何值，其是指示目标功率消耗模式的值，如图11A-11D所示。
如上所述，在HDD 200中根据来自信息处理单元100的指令(通过设置特征命令)启用DPM功能之后，可以执行以下操作：通过来自信息处理单元100的空闲即时命令的指令可以使HDD 200立即过渡到目标功率消耗模式。
因此，如图5所示，在发出要在单位时间内传输的单位数据量之后，可以执行以下操作：信息处理单元100发布图11C所示的空闲即时命令，从而使HDD 200的功率消耗模式立即从运行模式过渡到主动空闲模式。
HDD 200如此被构造，以致实现：当其从信息处理单元100接收到上述空闲即时命令时，其快速过渡到指定的功率消耗模式。此外，HDD 200如此被构造，以致当禁用DPM功能时，不考虑空闲即时命令下特征寄存器中的值。
[获取HDD的功率消耗模式的命令]
为了通过上述DPM功能从信息处理单元100精细地控制HDD 200的功率消耗模式，信息处理单元100必须精确地掌握HDD 200的状态。
因此，本实施例的记录和再现设备如此被构造，以致实现：如常规实践那样，通过在ATA标准下规定的检查功率模式命令使HDD 200在扇区计数寄存器中设置其功率消耗模式的状态。
然而，这里检查功率模式命令被扩展，以便HDD 200的功率消耗模式可以更详细地被掌握。信息处理单元100如此被构造，以致实现：其在发布检查功率模式命令时参照用于HDD 200的扇区计数寄存器中的值，从而其可以在那时掌握功率消耗模式。
图12A和12B是用于说明检查功率模式命令的格式图。图12A所示的命令是从作为主系统的信息处理单元100到HDD 200的输入命令；图12B所示的命令是从HDD 200至信息处理单元100的输出命令。
如图12A所示，也可以与上述扩展的设置特征命令和扩展的空闲即时命令类似地使用扩展的检查功率模式命令，如下所示：目标值设置在为HDD 200提供的7个寄存器(每个8位(一个字节))中，；从而从信息处理单元100给出各种指令给HDD 200。
当使用检查功率模式命令时可用在HDD 200中的7个寄存器如图12A所示。所述寄存器包括特征寄存器、扇区计数寄存器、扇区数目寄存器、柱面低位寄存器、柱面高位寄存器、设备/头寄存器、以及命令寄存器。每个寄存器的功能与在上述设置特征命令和空闲即时命令下的寄存器相同。
当信息处理单元100企图掌握HDD 200的当前功率消耗模式时，其发布检查功率模式命令给HDD 200。在此命令下，“A0h”(一个预定值)被采用作为设备/头寄存器中的值，与在设置特征命令或空闲即时命令时的相同；并且采用指示检查功率模式命令的值“E5h”作为命令寄存器中的值。
当HDD 200从信息处理单元100接收检查功率模式命令时，其在用于检查功率模式命令输出的寄存器中设置指示功率消耗模式的值，如图12B所示。因此，信息处理单元100可以参考该值。
下面将给出更具体的例子。如图12B所示，用于检查功率模式命令输出的寄存器包括：错误寄存器、扇区计数寄存器、扇区数目寄存器、柱面低位寄存器、柱面高位寄存器、设备/头寄存器、以及状态寄存器。指示功率消耗模式的值设置在这些寄存器的扇区计数寄存器中。
图13A和13B是用于说明设置在扇区计数寄存器中用于检查功率模式命令输出的值，以便提供HDD 200的功率消耗模式的通知的例子的示意图。图13A示出了当禁用DPM功能时用于提供功率消耗模式的通知的值。图13B示出了当启用DPM功能时用于提供功率消耗模式更详细的通知的值。
当使用常规的APM功能时，在HDD 200方执行对改变功率消耗模式的控制。因此，仅必须大致通知功率消耗模式给信息处理单元100。为此，当禁用DPM功能以及使用APM功能时，采用可以通知三个状态(如图13A)的这种构造。这三个状态是由“00h”表示的待机模式，由“80h”表示的空闲模式，以及由“FFh”表示的运行模式或空闲模式。
在此情况下，空闲模式是用于以下三个模式的一般名称：即低功率运行模式(也称作性能空闲)、主动空闲模式、以及低功率空闲模式，如图3所示。当功率消耗模式是这三个模式中的任何一种时，该模式被分类在空闲模式下。
其间，当启用DPM功能时，必须更详细地掌握所述状态。因此，(1)“FFh”被用于运行模式，(2)“83h”被用于低功率运行模式，(3)“82h”被用于主动空闲模式，(4)“81h”被用于低功率空闲模式，以及(5)“00h”被用于待机模式，如图13B所示。因此，图3所示的六种模式，所有的功率消耗模式，除了其中仅提供原始最低功率的睡眠模式，都可以被通知。
如上所述，当启用DPM功能时，HDD 200的功率消耗模式可以被详细掌握，但不像使用APM功能的情况那样。在这些情况下，功率消耗模式被大致掌握，如图13A所示。当启用DPM功能时，可以精确地指示模式的改变，例如，在低功率运行模式与主动空闲模式之间以及主动空闲模式与低功率空闲模式之间的变化。
[HCAPM功能]
如上所述，当启用DPM功能时，使HDD 200遵从来自作为主系统的信息处理单元100的指令；防止HDD 200改变其自身的功率消耗模式。然而，即使是启用DPM功能时执行功率消耗控制(与如上所述相同)，由于信息处理单元100中的某些故障也会出现问题。例如，信息处理单元不能控制HDD 200的功率消耗模式，或其可能要花费很多时间控制功率消耗模式。
在此情况下，如果HDD 200不改变其功率消耗模式直到信息处理单元100给出某些指令，那么功率消耗不能被有效地减少。HCAPM功能被用于处理该问题。HCAPM功能使得：信息处理单元100对HDD 200预置一个最大值(最大时间)；该最大值指示HDD在可以过渡到另一功率消耗模式之前应当等待来自信息处理单元100的访问多长时间；基于此最大值，HDD 200改变其自身的功率消耗模式。本实施例的记录和再现设备共同使用常规的待机计时器。
如上所述，HCAPM功能是可以仅在启用DPM功能时被启用的功能，并且可以说，HCAPM功能补充DPM功能。下面将给出更具体的说明。如参照图6、7和8A所述的，如下执行HCAPM功能：仅当由扩展的设置特征命令启用DPM功能时，与之同步地启用该HCAPM功能。其并不与常规的APM功能一起使用。
HCAPM功能按如下使用：当HDD 200在如图14所示的运行模式时，例如，从运行模式到低功率运行模式的过渡时间T1在HDD 200中从信息处理单元100预置。过渡时间T1被用作确定HDD 200在可以过渡到另一功率消耗模式之前应当等待来自信息处理单元100的访问多长时间的标准。
类似的，从低功率运行模式到主动空闲模式的过渡时间T2在HDD 200中从信息处理单元100预置。过渡时间T2被用作确定HDD 200在可以过渡到主动空闲模式之前应当等待来自信息处理单元100的访问多长时间的标准。
类似的，从主动空闲模式到低功率空闲模式的过渡时间T3在HDD 200从信息处理单元100预置。过渡时间T3被用作确定HDD 200在其本身可以过渡到低功率空闲模式之前应当等待来自信息处理单元100的访问多长时间的标准。
类似的，从低功率空闲模式到待机模式的过渡时间T4在HDD 200从信息处理单元100预置。过渡时间T4被用作确定HDD 200在可以过渡到待机模式之前应当等待来自信息处理单元100的访问多长时间的标准。
图14示出了前述内容。如图所示，过渡时间T1，T2，T3和T4被用作确定应当何时使每个功率消耗模式过渡到单级(one-step)低功率消耗模式的标准。提前将这些过渡时间从信息处理单元100提供给HDD 200，并且例如在计时器电路中进行设置。防止HDD 200改变这些过渡时间的设置。
在如图14所示的例子中，过渡时间T1，T2，T3和T4长度实质上相同；然而，本发明并不局限于此。如后面还将描述的，过渡时间T1，T2，T3和T4可以相互不同，这里就不必说了。
当启用DPM功能时，通过DPM功能执行功率消耗控制。如上所述，在DPM功能中通过添加少些附加时间到过渡时间间隔获得的值在HDD 200中通过HCAPM功能预置。因此，如果信息处理单元100不能控制HDD 200的功率消耗模式，或者其花费较多的时间来控制，则可以避免功率消耗的增加。这是通过以下操作实现的：参照上述过渡时间T1，T2，T3和T4，HDD 200的CPU 210使得HDD结合计时器电路213来改变其自身的功率消耗模式。
如上所述，从每个功率消耗模式到一步低功率消耗模式的过渡时间T1，T2，T3和T4在作为驱动器的HDD 200上从作为主系统的信息处理单元100进行预置，。这些过渡时间的设置通过在扩展设置特征命令下为特征寄存器定义子命令码以及为扇区计数寄存器和扇区数目寄存器定义子命令码来进行。
图15、16和17是用于说明当过渡时间T1，T2，T3和T4被设置用于从每个功率消耗模式过渡到一步低功率消耗模式时使用的扩展的设置特征命令的示意图。
图15是用于说明当过渡时间T1，T2，T3和T4被设置用于从每个功率消耗模式过渡到一步低功率消耗模式时使用的扩展的设置特征命令的示意图。在图15中，设备/头寄存器以及命令寄存器的详细内容与用于指示启用/禁用DPM功能的扩展设置特征命令的寄存器的详细内容(参照图6所示)相同。也就是说，在设备/头寄存器中设置值“10100000”(A0h)，并且在命令寄存器中设置指示设置特征命令的值“11101111”(EFh)。
在特征寄存器中设置值“26h”，其指示设置用在HCAPM功能中的过渡时间的指令，如图7所示。在扇区计数寄存器中设置指示为从什么功率消耗模式过渡到什么功率消耗模式设置过渡时间的信息。本实施例中的记录和再现设备如此被构造，以致为哪个设置过渡时间可以由“00h”、“01b”、“02h”或“03h”指定，如图6所示。
过渡时间的实际设置使用用于扇区数寄存器的特定子命令码进行。扇区数目寄存器也是8位寄存器。因此，在本实施例中，从0msec到10000msec的时间以可以使用8位表示的256步表示。
为此，每步的时间大约为40msec，并且在HDD 200中，指示的实际过渡时间可以通过使扇区数寄存器中的值乘以40msec获得。下面将采用一个具体的例子。当3sec被指定为过渡时间时，扇区数目寄存器中的值为75步，当以二进制表示时为“01001011”，当以十六进制表示时为“4Bh”。因此，75步×40msec＝3000msec＝3sec。
因此，通过使用HCAPM功能带来以下优点：即使是启用DPM功能，因某些原因，信息处理单元100也不能发布改变功率消耗模式的指令给HDD 200，因此将不会导致功率消耗的增加。
同时如上所述，本实施例中的记录和再现设备也使用待机计时器功能。因此，即使是由于某些原因HCAPM功能不能启用，待机计时器功能也可以使用，并且可以抑制功率消耗的增加。
如上所述，除了常规地用在功率消耗控制中的APM功能和待机计时器功能外，本实施例的记录和再现设备还具有有DPM功能和HCAPM功能。所述记录和再现设备如此被构造，以致信息处理单元100可以详细地掌握HDD 200是什么功率消耗模式。因此，信息处理单元100可以精细地控制HDD 200的功率消耗模式，并有效地减少功率消耗。
图18是用在本实施例的记录和再现设备中的功率消耗控制功能的列表。待机计时器功能和APM(高级电源管理)功能(在图18的斜线区域中表示)是在用于个人计算机的HDD中常规提供的功能。DPM(直接电源管理)功能和HCAPM(主控高级电源管理)功能根据本发明被扩展。
如在图18的上半部所示的，除了项目名，本实施例的记录和再现设备如此被构造，以致当DPM功能被禁用时，待机计时器功能和/或APM功能可以被设置为启用或禁用。
待机计时器功能缺省时为禁用，但是通过再次设置其也可以被启用，而不管DPM功能。APM功能缺省时为启用，但是其也可以通过再次设置而被禁用。当禁用APM功能时，执行最小功率消耗控制；因此，执行所谓的模式零的APM功能。当启用APM功能时，能够防止一起使用DPM功能和HCAPM功能。
如图18的下半部所示的，除了项目名，本实施例的记录和再现设备如此被构造，以致当DPM功能被启用时，待机计时器功能可以被设置为启用或禁用；然而，APM功能总是被禁用。如上所述，当启用DPM功能时，HCAPM功能也与之同步地被启用。此外，也可以一起使用待机计时器功能。
下面，将参照图19的流程图对在本实施例的记录和再现设备中的功率消耗控制进行说明。同时如上所述，本实施例的记录和再现设备具有常规的APM功能和DPM功能。当这些功能被同步使用时，正确的功率消耗控制是不可行的。因此，其可以如此被构造，使得APM功能和新提供的DPM功能可以被交替使用。
常规的待机计时器功能可以与APM功能和DPM功能一起使用。当使用DPM功能时，也可以使用HCAPM功能。基本上，APM功能和DPM功能是交替使用的，如图19的流程图所示。
图19用于说明当接通本实施例的记录和再现设备的电源时执行功率消耗控制的流程图。当接通本实施例的记录和再现设备的电源时，HDD 200首先启用APM功能，以便通过APM功能执行功率消耗控制(步骤S101)。
确定启用DPM功能的命令是否已从信息处理单元100发布(步骤S102)。HDD 200执行以下操作直到启用DPM功能的命令从信息处理单元100发布：通过常规的APM功能，HDD 200评估来自信息处理单元100的访问方式并为其自身改变功率消耗模式。
当在步骤S102判断表明已从信息处理单元100发布启用DPM功能的命令时，HDD 200启用DPM功能和HCAPM功能，并且阻止执行APM功能(步骤S103)。
然后，确定是否已从信息处理单元100发布禁用DPM功能的命令(步骤S104)。HDD 200执行以下功率消耗控制直到从信息处理单元100发布禁用DPM功能的命令：通过新提供的DPM功能，HDD根据来自信息处理单元100的扩展设置特征命令改变其功率消耗模式。
当启用DPM功能时，HCAPM功能也被启用。因此，如果由于某些原因没有发布否则应当从信息处理单元100发布的改变功率消耗模式的命令，并且在一预定时间周期内没有来自信息处理单元100的访问，那么可以执行以下操作：HDD 200使用其自己的判断过渡到具有低功率消耗的功率消耗模式。
如果在步骤S104判断表明已从信息处理单元100发布禁用DPM功能的命令，那么HDD 200禁用DPM功能和HCAPM功能(步骤S105)，并且重复步骤S101和后面的步骤的处理。
同时如上所述，待机计时器功能可以与常规的APM功能和新的DPM功能一起被使用。因此，本实施例的记录和再现设备如此被构造，以致待机计时器功能可以根据用户的指令与APM功能或DPM功能一起被使用。
下面，将对当信息处理单元100掌握HDD 200的功率消耗模式的状态时在本实施例的记录和再现设备中执行的操作给出说明。该处理不是信息处理单元100仅发布命令给HDD 200、例如启用/禁用DPM功能的指令和用于HCAPM功能的过渡时间的设置的处理。
上述处理如此被构造，以致当信息处理单元100掌握HDD 200的功率消耗模式的状态时，其按以下描述实现：HDD 200掌握其自身功率消耗的状态，并且信息处理单元100参考该状态。
图20是用于说明当信息处理单元100掌握HDD 200的功率消耗模式的状态时执行的操作的流程图。存在这样的情况：其中信息处理单元100的主CPU 120期望在发布例如改变功率消耗模式的命令之前掌握HDD 200的当前功率消耗模式。
在这种情况下，信息处理单元100的主CPU 120执行图20中所示的处理。首先，其发布检查功率模式命令(步骤S201)。来自信息处理单元100的检查功率模式命令被HDD 200接收(步骤S202)。当HDD 200从信息处理单元100接收到检查功率模式命令时，HDD 200的CPU 210确定当前是否启用DPM功能(步骤S203)。
换句话说，步骤S203的判断是确定启用DPM功能或APM功能中的哪一功能的处理。如果在步骤S203判断表明已启用DPM功能，则HDD 200执行以下操作：其采用这种值作为返回值，即可以在如图13B所示的详细程度上给予的指示当前功率消耗模式的信息的值。然后，HDD在检查功率模式下在扇区计数寄存器中设置该返回值(步骤S204)。
如果在步骤S203的判断表明DPM功能被禁用并且启用APM功能，则HDD 200执行以下操作：其采用这种值作为返回值，即可以在如图13B所示的详细程度上给予的指示当前功率消耗模式的信息的值。然后，HDD在检查功率模式下在扇区计数寄存器中设置该返回值(步骤S205)。
信息处理单元100参考HDD 200的扇区计数寄存器中的返回值。因此，其可以在对应于当前启用的功率消耗控制功能的程度上掌握HDD 200的功率消耗模式(步骤S206)。
因此，本实施例的记录和再现设备如此被构造，以致执行以下操作：信息处理电源100的主CPU 120根据其自身对HDD 200的访问(控制)的状态形成各种命令，例如改变HDD 200的功率消耗模式的命令。其通过介质控制器106将这些命令提供给HDD 200。
此外，所述记录和再现设备如此被构造，以致执行以下操作：HDD 200通过连接端201和I/F电路202接收命令，并将所接收的命令提供给CPU 210；HDD 200的CPU 210根据所接收的命令令执行以下操作：控制提供给每人部分的电源；掌握HDD本身的功率消耗模式，并将其给信息处理单元100；和检测应当改变功率消耗模式的定时，以与计时器电路213结合来改变功率消耗模式。
如上所述，本实施例的记录和再现设备如此被构造，以致信息处理单元100本身根据其访问HDD 200的状态(控制状态)精细地控制HDD 200的功率消耗；从而可以减少功率消耗。
在上述作为示例的实施例中，记录和再现设备包括信息处理单元100和HDD200。然而，信息存储单元不必是HDD，其也可以是用于包括光盘例如DVD和磁光盘例如MD的各种磁盘记录介质的驱动器。
信息处理单元100和信息存储单元200、例如HDD不必存在于相同的外壳中。本发明可应用于其中它们相互独立地被构成并且通过预定的接口线相互连接的情况。
然而，在信息处理单元100和信息存储单元200安置在一个外壳中的移动设备、例如上述数码摄像机中，，也可以有效地利用本发明。这是因为可以更加有效地减少功率消耗，并且这会带来各种效应、包括增加电池持续时间并抑制外壳中的温度上升。
在上述作为示例的实施例中，信息处理单元100和信息存储单元200相互通过基于ATA标准的接口连接。本发明并不局限于此，各种接口都可以用作连接信息处理单元和信息存储单元、例如HDD的接口。
因此，在这种情况下，与所使用的接口一致，形成对应于以采用使用基于ATA标准的接口的情况作为一个例子描述的各种命令的命令。
在上述例子中，所述实施例为一种记录和再现设备。本发明并不局限于此，而是可以应用于各种类型的记录设备和再现设备。也就是说，本发明可应用于从在驱动器中的记录介质、例如HDD中读取信息信号并使其再现的情形，以及其中记录诸如AV数据的信息信号的情形。同时在这种情况下，信息处理单元可以根据其自身访问驱动器的状态来控制驱动器的功率消耗模式。
在上述实施例中，根据本发明交替使用常规的APM功能和DPM功能。在此情况下，当启用DPM功能时，HCAPM功能也被启用。然而，即使是使用DPM功能时，可以不使用HCAPM功能。
因此，除了交替使用APM功能和DPM功能外，也可以一起使用待机计时器功能，或HCAPM功能可以在启用状态与禁用状态之间进行行换。
也就是说，根据本发明的DPM功能和HCAPM功能某一方或两者可以有选择地与常规的APM功能和待机计时器功能一方或两者一起被使用。或者，仅有DPM功能或仅有DPM功能与HCAPM功能可以被使用，而不使用APM功能或待机计时器功能。
在上述实施例中的记录和再现设备如此被构造，以致发生：例如，当建立普通模式并且一外部设备与数字输入/输出端子io连接时，可以从外部设备提供电源。因此，使用APM功能；即使是建立拍摄模式或普通模式，DPM功能也可以使用，而没有外部设备与数字输入/输出端子io连接。不必说，这仅仅是一个例子。可以定义其中仅能使用APM功能的情况以及仅能使用DPM功能的情况。
在上述实施例的记录和再现设备中，使用间歇访问方案。因此，可以减少功率消耗，并且可以抑制外壳中温度的进一步升高。此外，可以使发生以下溢出效应：由于信息存储单元(存储设备部分)、例如HDD被访问的时间短，因震动、例如扰动发生失灵的概率因而被降低。
根据本发明，如上所述，磁盘驱动器、例如HDD和DVD驱动器的功率消耗可以被有效、可靠地减少。如果是移动设备或类似设备，则可以延长电池的持续时间，此外还可以抑制外壳等中不必要的温度增加。

Claims (10)

1、信息处理设备，包括：
根据多种功率消耗模式记录或再现数据的信息存储装置；以及
根据至少数据的记录或再现来控制所述信息存储装置的信息处理装置，
其特征在于：
所述信息处理装置根据控制状态形成用于将所述信息存储装置的功率消耗模式改变到预期的功率消耗模式的指令信息，以及
所述信息存储装置根据所述指令信息改变所述信息存储装置的功率消耗模式。
2、根据权利要求1所述的信息处理设备，其特征在于：
所述信息处理装置形成用于指示是否改变功率消耗模式的指令信息，并且
当所述指令信息没有指示改变功率消耗模式时，所述信息存储装置根据来自所述信息处理装置的控制的状态进行选择并且改变功率消耗模式。
3、根据权利要求1或2所述的信息处理设备，其特征在于：
当所述信息存储装置在预定时间内不受所述信息处理装置控制时，所述信息处理装置形成包括用于使所述信息存储装置改变自身的功率消耗模式的预定时间的时间信息，并且
当要根据来自所述信息处理装置的指令信息改变功率消耗模式、并且所述信息处理装置在由所述时间信息指定的预定时间或更多时间内不执行控制时，所述信息存储装置改变自身的功率消耗模式。
4、根据权利要求1、2或3所述的信息处理设备，包括：
摄像机装置，拾取对象的图像并接收图像作为电信号，其特征在于：
当用所述摄像机装置拾取图像对，所述信息存储装置根据指令信息改变所述信息存储装置的功率消耗模式。
5、根据权利要求1、2、3或4所述的信息处理设备，包括：
外部连接端，用于外部设备向所述信息存储装置记录数据或从所述信息存储装置再现数据，其特征在于：
当所述外部设备正通过所述外部连接端向所述信息存储装置记录数据或从所述信息存储装置再现数据时，所述信息存储装置基于来自与所述外部连接端连接的外部设备的控制的状态根据至少数据的记录或再现来改变功率消耗模式。
6、一种与信息存储装置关联的、在信息处理设备中执行的功率消耗控制方法，所述信息处理设备包括：根据多种功率消耗模式记录或再现数据的信息存储装置；以及根据至少数据的记录或再现来控制所述信息存储装置的信息处理装置，其特征在于，所述方法包括：
所述信息处理装置根据控制状态产生用于将所述信息存储装置的功率消耗模式改变到目标功率消耗模式的指令信息的步骤，以及
所述信息存储装置根据所述指令信息来改变所述信息存储装置的功率消耗模式的步骤。
7、根据权利要求6所述的功率消耗控制方法，其特征在于，所述方法包括：
所述信息处理装置形成用于指示是否改变功率消耗模式的指令信息的步骤，以及
当所述指令信息没有指示改变功率消耗模式时所述信息存储装置根据来自所述信息处理装置的控制的状态进行选择并且改变功率消耗模式的步骤。
8、根据权利要求6或7所述的功率消耗控制方法，其特征在于，所述方法包括：
当所述信息存储装置在预定时间内不受所述信息处理装置控制时所述信息处理装置形成包括用于使所述信息存储装置改变自身的功率消耗模式的预定时间的时间信息的步骤，以及
当根据来自所述信息处理装置的指令信息要改变功率消耗模式、并且所述信息处理装置在由所述时间信息指定的预定时间或更多时间内不执行控制时所述信息存储装置改变自身的功率消耗模式的步骤。
9、根据权利要求6、7或8所述的功率消耗控制方法，包括：
摄像机装置，其拾取对象的图像并接收图像作为电信号，其特征在于：
当用所述摄像机装置拾取图像时，所述信息存储装置根据指令信息来改变所述信息存储装置的功率消耗模式。
10、根据权利要求6、7、8或9所述的功率消耗控制方法，包括：
外部连接端，其用于外部设备向所述信息存储装置记录数据或从所述信息存储装置再现数据，其特征在于：
当所述外部设备正通过所述外部连接端向所述信息存储装置记录数据或从所述信息存储装置再现数据时，所述信息存储装置基于来自与所述外部连接端连接的外部设备的控制的状态根据至少数据的记录或再现来改变功率消耗模式。
CNB2003801096406A 2003-02-10 2003-12-25 信息处理设备及功率消耗控制方法 Expired - Fee Related CN100555171C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31866/2003 2003-02-10
JP2003031866A JP4061492B2 (ja) 2003-02-10 2003-02-10 情報処理装置および消費電力制御方法

Publications (2)

Publication Number Publication Date
CN1748194A true CN1748194A (zh) 2006-03-15
CN100555171C CN100555171C (zh) 2009-10-28

Family

ID=32844316

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801096406A Expired - Fee Related CN100555171C (zh) 2003-02-10 2003-12-25 信息处理设备及功率消耗控制方法

Country Status (6)

Country Link
US (1) US7412615B2 (zh)
EP (1) EP1594038B1 (zh)
JP (1) JP4061492B2 (zh)
KR (1) KR101032234B1 (zh)
CN (1) CN100555171C (zh)
WO (1) WO2004070594A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101513046B (zh) * 2006-08-30 2012-11-14 Ati科技无限责任公司 待机模式转换
CN112015615A (zh) * 2019-05-29 2020-12-01 富士通株式会社 存储介质、作业功率评估方法和作业功率评估设备

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7340616B2 (en) * 2004-05-26 2008-03-04 Intel Corporation Power management of storage units in a storage array
JP4295204B2 (ja) 2004-12-16 2009-07-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気ディスク装置の電力制御方法、プログラム、電力制御装置、および電子情報機器
KR20070013404A (ko) * 2005-07-26 2007-01-31 엘지전자 주식회사 저장 장치 전원 제어 장치 및 방법
JP4687329B2 (ja) * 2005-08-23 2011-05-25 セイコーエプソン株式会社 情報端末、及び、電池残量算出方法
JP4918766B2 (ja) * 2005-09-15 2012-04-18 株式会社日立製作所 光ディスク装置
US8799687B2 (en) 2005-12-30 2014-08-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including optimizing C-state selection under variable wakeup rates
JP4993911B2 (ja) * 2006-01-05 2012-08-08 ソニー株式会社 情報処理装置、撮像装置、および情報処理方法、並びにコンピュータ・プログラム
US8291251B2 (en) * 2006-07-18 2012-10-16 Agere Systems Inc. Systems and methods for modular power management
US7739533B2 (en) 2006-09-22 2010-06-15 Agere Systems Inc. Systems and methods for operational power management
US7778838B2 (en) * 2006-09-29 2010-08-17 Intel Corporation Apparatus, system and method for buffering audio data to allow low power states in a processing system during audio playback
US9128708B2 (en) * 2006-11-01 2015-09-08 Mediatek Inc. Power saving method and system applied in optical disk drive
US7971241B2 (en) * 2006-12-22 2011-06-28 Hitachi Global Storage Technologies Netherlands, B.V. Techniques for providing verifiable security in storage devices
JP2008252269A (ja) * 2007-03-29 2008-10-16 Hitachi Ltd ハイブリッドビデオカメラ
WO2009022421A1 (ja) * 2007-08-16 2009-02-19 Fujitsu Limited 記憶装置
US20090150696A1 (en) * 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US7900071B2 (en) * 2008-02-14 2011-03-01 International Business Machines Corporation Apparatus and method to manage power in a computing device
US8112645B2 (en) * 2008-07-25 2012-02-07 Freescale Semiconductor, Inc. System and method for power management
US20130073889A1 (en) * 2008-08-26 2013-03-21 Richard Rauschmayer Systems and Methods for Modular Power Management
PL2239973T3 (pl) * 2009-04-09 2016-08-31 Airbus Defence & Space Oy Nagrywanie połączeń
US20100269074A1 (en) * 2009-04-17 2010-10-21 Lsi Corporation Predictive Power Management Semiconductor Design Tool and Methods for Using Such
US8239700B2 (en) * 2009-04-17 2012-08-07 Lsi Corporation Systems and methods for power dissipation control in a semiconductor device
US20100268917A1 (en) * 2009-04-17 2010-10-21 Lsi Corporation Systems and Methods for Ramped Power State Control in a Semiconductor Device
US8166258B2 (en) * 2009-07-24 2012-04-24 Lsi Corporation Skip operations for solid state disks
US8219776B2 (en) * 2009-09-23 2012-07-10 Lsi Corporation Logical-to-physical address translation for solid state disks
US8245112B2 (en) * 2009-06-04 2012-08-14 Lsi Corporation Flash memory organization
US8200857B2 (en) * 2009-11-30 2012-06-12 Lsi Corporation Coalescing multiple contexts into a single data transfer in a media controller architecture
US8321639B2 (en) * 2009-12-30 2012-11-27 Lsi Corporation Command tracking for direct access block storage devices
US20100306451A1 (en) * 2009-06-01 2010-12-02 Joshua Johnson Architecture for nand flash constraint enforcement
US8286004B2 (en) * 2009-10-09 2012-10-09 Lsi Corporation Saving encryption keys in one-time programmable memory
US8555141B2 (en) * 2009-06-04 2013-10-08 Lsi Corporation Flash memory organization
JP5324666B2 (ja) * 2009-07-15 2013-10-23 株式会社日立製作所 ストレージシステム
US8433937B1 (en) * 2010-06-30 2013-04-30 Western Digital Technologies, Inc. Automated transitions power modes while continuously powering a power controller and powering down a media controller for at least one of the power modes
US8943334B2 (en) 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
KR20120098325A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 비휘발성 메모리 시스템 및 이를 위한 특성 정보 설정 방법
US9069555B2 (en) 2011-03-21 2015-06-30 Intel Corporation Managing power consumption in a multi-core processor
US8793515B2 (en) 2011-06-27 2014-07-29 Intel Corporation Increasing power efficiency of turbo mode operation in a processor
US8769316B2 (en) 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US9213392B2 (en) 2011-09-08 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for governing power usage in an iterative decoding system
US8688883B2 (en) 2011-09-08 2014-04-01 Intel Corporation Increasing turbo mode residency of a processor
US9074947B2 (en) 2011-09-28 2015-07-07 Intel Corporation Estimating temperature of a processor core in a low power state without thermal sensor information
US8954770B2 (en) 2011-09-28 2015-02-10 Intel Corporation Controlling temperature of multiple domains of a multi-domain processor using a cross domain margin
US8914650B2 (en) 2011-09-28 2014-12-16 Intel Corporation Dynamically adjusting power of non-core processor circuitry including buffer circuitry
US8832478B2 (en) 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US8856575B2 (en) 2011-10-28 2014-10-07 Lsi Corporation Systems and methods for power measurement in a data processing system
US9158693B2 (en) 2011-10-31 2015-10-13 Intel Corporation Dynamically controlling cache size to maximize energy efficiency
US8943340B2 (en) 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9239611B2 (en) 2011-12-05 2016-01-19 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including balancing power among multi-frequency domains of a processor based on efficiency rating scheme
US8972763B2 (en) 2011-12-05 2015-03-03 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state
US9052901B2 (en) 2011-12-14 2015-06-09 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including configurable maximum processor current
US9372524B2 (en) 2011-12-15 2016-06-21 Intel Corporation Dynamically modifying a power/performance tradeoff based on processor utilization
US9098261B2 (en) 2011-12-15 2015-08-04 Intel Corporation User level control of power management policies
US8839009B2 (en) 2011-12-29 2014-09-16 Lsi Corporation Systems and methods for decimation based over-current control
US8972761B2 (en) 2012-02-01 2015-03-03 Lsi Corporation Systems and methods for idle clock insertion based power control
US9128717B2 (en) 2012-03-02 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Data processing system with thermal control
US9323316B2 (en) 2012-03-13 2016-04-26 Intel Corporation Dynamically controlling interconnect frequency in a processor
WO2013137860A1 (en) 2012-03-13 2013-09-19 Intel Corporation Dynamically computing an electrical design point (edp) for a multicore processor
US9354689B2 (en) 2012-03-13 2016-05-31 Intel Corporation Providing energy efficient turbo operation of a processor
US9547027B2 (en) 2012-03-30 2017-01-17 Intel Corporation Dynamically measuring power consumption in a processor
US10185566B2 (en) 2012-04-27 2019-01-22 Intel Corporation Migrating tasks between asymmetric computing elements of a multi-core processor
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US9063727B2 (en) 2012-08-31 2015-06-23 Intel Corporation Performing cross-domain thermal control in a processor
US9342122B2 (en) 2012-09-17 2016-05-17 Intel Corporation Distributing power to heterogeneous compute elements of a processor
US9423858B2 (en) 2012-09-27 2016-08-23 Intel Corporation Sharing power between domains in a processor package using encoded power consumption information from a second domain to calculate an available power budget for a first domain
US9575543B2 (en) 2012-11-27 2017-02-21 Intel Corporation Providing an inter-arrival access timer in a processor
US9183144B2 (en) 2012-12-14 2015-11-10 Intel Corporation Power gating a portion of a cache memory
US9292468B2 (en) 2012-12-17 2016-03-22 Intel Corporation Performing frequency coordination in a multiprocessor system based on response timing optimization
US9405351B2 (en) 2012-12-17 2016-08-02 Intel Corporation Performing frequency coordination in a multiprocessor system
US9235252B2 (en) 2012-12-21 2016-01-12 Intel Corporation Dynamic balancing of power across a plurality of processor domains according to power policy control bias
US9075556B2 (en) 2012-12-21 2015-07-07 Intel Corporation Controlling configurable peak performance limits of a processor
US9164565B2 (en) 2012-12-28 2015-10-20 Intel Corporation Apparatus and method to manage energy usage of a processor
US9081577B2 (en) 2012-12-28 2015-07-14 Intel Corporation Independent control of processor core retention states
US9335803B2 (en) 2013-02-15 2016-05-10 Intel Corporation Calculating a dynamically changeable maximum operating voltage value for a processor based on a different polynomial equation using a set of coefficient values and a number of current active cores
US9367114B2 (en) 2013-03-11 2016-06-14 Intel Corporation Controlling operating voltage of a processor
US9395784B2 (en) 2013-04-25 2016-07-19 Intel Corporation Independently controlling frequency of plurality of power domains in a processor system
US9377841B2 (en) 2013-05-08 2016-06-28 Intel Corporation Adaptively limiting a maximum operating frequency in a multicore processor
US9823719B2 (en) 2013-05-31 2017-11-21 Intel Corporation Controlling power delivery to a processor via a bypass
US9471088B2 (en) 2013-06-25 2016-10-18 Intel Corporation Restricting clock signal delivery in a processor
US9348401B2 (en) 2013-06-25 2016-05-24 Intel Corporation Mapping a performance request to an operating frequency in a processor
US9348407B2 (en) 2013-06-27 2016-05-24 Intel Corporation Method and apparatus for atomic frequency and voltage changes
US9377836B2 (en) 2013-07-26 2016-06-28 Intel Corporation Restricting clock signal delivery based on activity in a processor
US9495001B2 (en) 2013-08-21 2016-11-15 Intel Corporation Forcing core low power states in a processor
US10386900B2 (en) 2013-09-24 2019-08-20 Intel Corporation Thread aware power management
US9405345B2 (en) 2013-09-27 2016-08-02 Intel Corporation Constraining processor operation based on power envelope information
US9594560B2 (en) 2013-09-27 2017-03-14 Intel Corporation Estimating scalability value for a specific domain of a multicore processor based on active state residency of the domain, stall duration of the domain, memory bandwidth of the domain, and a plurality of coefficients based on a workload to execute on the domain
US9501128B2 (en) * 2013-10-30 2016-11-22 Globalfoundries Inc. Cooperative reduced power mode suspension for high input/output (‘I/O’) workloads
US9494998B2 (en) 2013-12-17 2016-11-15 Intel Corporation Rescheduling workloads to enforce and maintain a duty cycle
US9459689B2 (en) 2013-12-23 2016-10-04 Intel Corporation Dyanamically adapting a voltage of a clock generation circuit
US9323525B2 (en) 2014-02-26 2016-04-26 Intel Corporation Monitoring vector lane duty cycle for dynamic optimization
US10108454B2 (en) 2014-03-21 2018-10-23 Intel Corporation Managing dynamic capacitance using code scheduling
US9665153B2 (en) 2014-03-21 2017-05-30 Intel Corporation Selecting a low power state based on cache flush latency determination
US10417149B2 (en) 2014-06-06 2019-09-17 Intel Corporation Self-aligning a processor duty cycle with interrupts
US9760158B2 (en) 2014-06-06 2017-09-12 Intel Corporation Forcing a processor into a low power state
US9980353B2 (en) * 2014-06-30 2018-05-22 Philips Lighting Holding B.V. Device management
US9513689B2 (en) 2014-06-30 2016-12-06 Intel Corporation Controlling processor performance scaling based on context
US9606602B2 (en) 2014-06-30 2017-03-28 Intel Corporation Method and apparatus to prevent voltage droop in a computer
US9575537B2 (en) 2014-07-25 2017-02-21 Intel Corporation Adaptive algorithm for thermal throttling of multi-core processors with non-homogeneous performance states
CN104102565A (zh) * 2014-07-26 2014-10-15 蔡敏灵 一种西数硬盘电路板再生设备及再生方法
US9760136B2 (en) 2014-08-15 2017-09-12 Intel Corporation Controlling temperature of a system memory
US9671853B2 (en) 2014-09-12 2017-06-06 Intel Corporation Processor operating by selecting smaller of requested frequency and an energy performance gain (EPG) frequency
US10339023B2 (en) 2014-09-25 2019-07-02 Intel Corporation Cache-aware adaptive thread scheduling and migration
US9977477B2 (en) 2014-09-26 2018-05-22 Intel Corporation Adapting operating parameters of an input/output (IO) interface circuit of a processor
US9684360B2 (en) 2014-10-30 2017-06-20 Intel Corporation Dynamically controlling power management of an on-die memory of a processor
US9703358B2 (en) 2014-11-24 2017-07-11 Intel Corporation Controlling turbo mode frequency operation in a processor
US9710043B2 (en) 2014-11-26 2017-07-18 Intel Corporation Controlling a guaranteed frequency of a processor
US20160147280A1 (en) 2014-11-26 2016-05-26 Tessil Thomas Controlling average power limits of a processor
US10048744B2 (en) 2014-11-26 2018-08-14 Intel Corporation Apparatus and method for thermal management in a multi-chip package
US10877530B2 (en) 2014-12-23 2020-12-29 Intel Corporation Apparatus and method to provide a thermal parameter report for a multi-chip package
US20160224098A1 (en) 2015-01-30 2016-08-04 Alexander Gendler Communicating via a mailbox interface of a processor
US9639134B2 (en) 2015-02-05 2017-05-02 Intel Corporation Method and apparatus to provide telemetry data to a power controller of a processor
US9910481B2 (en) 2015-02-13 2018-03-06 Intel Corporation Performing power management in a multicore processor
US10234930B2 (en) 2015-02-13 2019-03-19 Intel Corporation Performing power management in a multicore processor
US9874922B2 (en) 2015-02-17 2018-01-23 Intel Corporation Performing dynamic power control of platform devices
US9842082B2 (en) 2015-02-27 2017-12-12 Intel Corporation Dynamically updating logical identifiers of cores of a processor
US9710054B2 (en) 2015-02-28 2017-07-18 Intel Corporation Programmable power management agent
US9760160B2 (en) 2015-05-27 2017-09-12 Intel Corporation Controlling performance states of processing engines of a processor
US9710041B2 (en) 2015-07-29 2017-07-18 Intel Corporation Masking a power state of a core of a processor
US10001822B2 (en) 2015-09-22 2018-06-19 Intel Corporation Integrating a power arbiter in a processor
US9904543B2 (en) * 2015-10-26 2018-02-27 Hewlett-Packard Development Company, L.P. Setting a build indicator to enable or disable a feature
US9983644B2 (en) 2015-11-10 2018-05-29 Intel Corporation Dynamically updating at least one power management operational parameter pertaining to a turbo mode of a processor for increased performance
US9910470B2 (en) 2015-12-16 2018-03-06 Intel Corporation Controlling telemetry data communication in a processor
US10146286B2 (en) 2016-01-14 2018-12-04 Intel Corporation Dynamically updating a power management policy of a processor
US10289188B2 (en) 2016-06-21 2019-05-14 Intel Corporation Processor having concurrent core and fabric exit from a low power state
US10281975B2 (en) 2016-06-23 2019-05-07 Intel Corporation Processor having accelerated user responsiveness in constrained environment
US10324519B2 (en) 2016-06-23 2019-06-18 Intel Corporation Controlling forced idle state operation in a processor
US10379596B2 (en) 2016-08-03 2019-08-13 Intel Corporation Providing an interface for demotion control information in a processor
US10234920B2 (en) 2016-08-31 2019-03-19 Intel Corporation Controlling current consumption of a processor based at least in part on platform capacitance
US10423206B2 (en) 2016-08-31 2019-09-24 Intel Corporation Processor to pre-empt voltage ramps for exit latency reductions
US10379904B2 (en) 2016-08-31 2019-08-13 Intel Corporation Controlling a performance state of a processor using a combination of package and thread hint information
US10168758B2 (en) 2016-09-29 2019-01-01 Intel Corporation Techniques to enable communication between a processor and voltage regulator
US10429919B2 (en) 2017-06-28 2019-10-01 Intel Corporation System, apparatus and method for loose lock-step redundancy power management
WO2019040054A1 (en) 2017-08-23 2019-02-28 Intel Corporation SYSTEM, APPARATUS, AND METHOD FOR ADAPTIVE OPERATING VOLTAGE IN A USER-PROGRAMMED (FPGA) PREDIFFUSED NETWORK
US10620266B2 (en) 2017-11-29 2020-04-14 Intel Corporation System, apparatus and method for in-field self testing in a diagnostic sleep state
US10620682B2 (en) 2017-12-21 2020-04-14 Intel Corporation System, apparatus and method for processor-external override of hardware performance state control of a processor
US10620969B2 (en) 2018-03-27 2020-04-14 Intel Corporation System, apparatus and method for providing hardware feedback information in a processor
US10739844B2 (en) 2018-05-02 2020-08-11 Intel Corporation System, apparatus and method for optimized throttling of a processor
US10955899B2 (en) 2018-06-20 2021-03-23 Intel Corporation System, apparatus and method for responsive autonomous hardware performance state control of a processor
US10976801B2 (en) 2018-09-20 2021-04-13 Intel Corporation System, apparatus and method for power budget distribution for a plurality of virtual machines to execute on a processor
US10860083B2 (en) 2018-09-26 2020-12-08 Intel Corporation System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail
US11656676B2 (en) 2018-12-12 2023-05-23 Intel Corporation System, apparatus and method for dynamic thermal distribution of a system on chip
US11256657B2 (en) 2019-03-26 2022-02-22 Intel Corporation System, apparatus and method for adaptive interconnect routing
US11442529B2 (en) 2019-05-15 2022-09-13 Intel Corporation System, apparatus and method for dynamically controlling current consumption of processing circuits of a processor
US11698812B2 (en) 2019-08-29 2023-07-11 Intel Corporation System, apparatus and method for providing hardware state feedback to an operating system in a heterogeneous processor
US11366506B2 (en) 2019-11-22 2022-06-21 Intel Corporation System, apparatus and method for globally aware reactive local power control in a processor
US11132201B2 (en) 2019-12-23 2021-09-28 Intel Corporation System, apparatus and method for dynamic pipeline stage control of data path dominant circuitry of an integrated circuit
JP2021149998A (ja) * 2020-03-23 2021-09-27 キオクシア株式会社 メモリシステムおよび情報機器
CN114034979A (zh) * 2021-11-12 2022-02-11 昆明理工大学 一种交流输电线路测距方法及系统
US11921564B2 (en) 2022-02-28 2024-03-05 Intel Corporation Saving and restoring configuration and status information with reduced latency

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3775540D1 (de) 1986-07-31 1992-02-06 Lothar Ruehland Sammelbehaelter fuer wiederverwertbares material.
JP3034362B2 (ja) 1990-11-22 2000-04-17 株式会社日立製作所 周辺制御装置およびｓｃｓｉバス制御装置
JPH04192014A (ja) 1990-11-27 1992-07-10 Hitachi Ltd 情報処理装置
JP2801477B2 (ja) 1992-09-22 1998-09-21 キヤノン株式会社 画像信号処理装置
JPH07200106A (ja) 1993-12-28 1995-08-04 Mitsubishi Electric Corp 電源制御回路
JPH07302473A (ja) * 1994-05-09 1995-11-14 Fujitsu Ltd 記憶装置及び記録再生システム
JP3003088B2 (ja) * 1994-06-10 2000-01-24 住友イートンノバ株式会社 イオン注入装置
US5727221A (en) * 1994-12-22 1998-03-10 Texas Instruments Incorporated Computer system power management interconnection circuitry and systems
US5774292A (en) * 1995-04-13 1998-06-30 International Business Machines Corporation Disk drive power management system and method
JP3213208B2 (ja) 1995-06-22 2001-10-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置及びその制御方法
US5682273A (en) * 1995-06-30 1997-10-28 International Business Machines Corporation Disk drive for portable computer with adaptive demand-driven power management
JP2974950B2 (ja) 1995-10-26 1999-11-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 情報処理システム
JP3834861B2 (ja) 1996-04-02 2006-10-18 株式会社日立製作所 映像記録装置
JP3819166B2 (ja) * 1998-11-27 2006-09-06 ヒタチグローバルストレージテクノロジーズネザーランドビーブイ 消費エネルギー低減方法
US6353894B1 (en) * 1999-04-08 2002-03-05 Mitsumi Electric Co., Ltd. Power management system
US6147618A (en) * 1999-09-15 2000-11-14 Ilife Systems, Inc. Apparatus and method for reducing power consumption in physiological condition monitors
JP2001222380A (ja) 2000-02-07 2001-08-17 Hitachi Ltd 外部記憶装置とそれを備えた情報処理システム
JP2001222346A (ja) * 2000-02-10 2001-08-17 Toshiba Corp コンピュータ、コンピュータシステム、および省電力制御方法
US6622252B1 (en) * 2000-04-12 2003-09-16 International Business Machines Corporation Data storage device having selectable performance modes for use in dual powered portable devices
JP4547771B2 (ja) * 2000-04-28 2010-09-22 ソニー株式会社 情報処理システム、情報処理方法、情報処理装置
US6725385B1 (en) * 2000-09-11 2004-04-20 International Business Machines Corporation Intelligent electronic power controller
US6590730B2 (en) * 2001-01-05 2003-07-08 Creative Technology Ltd. System for managing power in a portable music player
JP2002320221A (ja) 2001-04-23 2002-10-31 Canon Inc 映像配信システム、映像処理装置、映像撮影装置、状態復帰方法及び記憶媒体
JP2002318646A (ja) * 2001-04-24 2002-10-31 Sony Corp 情報処理装置および方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101513046B (zh) * 2006-08-30 2012-11-14 Ati科技无限责任公司 待机模式转换
CN112015615A (zh) * 2019-05-29 2020-12-01 富士通株式会社 存储介质、作业功率评估方法和作业功率评估设备

Also Published As

Publication number Publication date
JP4061492B2 (ja) 2008-03-19
JP2004241093A (ja) 2004-08-26
US7412615B2 (en) 2008-08-12
EP1594038B1 (en) 2014-11-19
KR101032234B1 (ko) 2011-05-02
EP1594038A1 (en) 2005-11-09
EP1594038A4 (en) 2011-11-02
KR20050095829A (ko) 2005-10-04
WO2004070594A1 (ja) 2004-08-19
US20060123259A1 (en) 2006-06-08
CN100555171C (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
CN1748194A (zh) 信息处理设备及功率消耗控制方法
CN1167275C (zh) 图像处理方法
CN1856081A (zh) 重放设备、重放方法、记录媒体以及程序
CN1159644C (zh) 盘式存储装置和数据预读方法
CN1257650C (zh) 运动图像编码方法和装置
CN1942869A (zh) 组合存储器装置、数据写入方法和程序
CN1161532A (zh) 多媒体数据再生方法和多媒体服务器系统
CN1956088A (zh) 信息处理装置、信息处理方法以及计算机程序
CN1564973A (zh) 信息处理设备、信息处理方法及信息处理程序
CN1124602C (zh) 记录装置、记录/复制装置及记录方法
CN1627419A (zh) 记录装置和记录方法
CN1497970A (zh) 信息重放装置和信息重放方法
CN1904859A (zh) 复合型记录装置、数据写入方法和数据写入程序
CN1264144C (zh) 信息信号的记录和再现设备以及相关的方法
CN1924761A (zh) 数据处理装置、程序、记录介质和内容回放装置
CN1783784A (zh) 信息处理装置和方法，记录媒体，以及程序
CN1123831C (zh) 多媒体数据再生装置及方法
CN1203660C (zh) 图象处理装置和图象处理方法以及记录介质
CN1816129A (zh) 记录装置
CN1783286A (zh) 图像处理装置及其传送和输出控制方法、程序及记录介质
CN1920776A (zh) 信息处理设备
CN1784736A (zh) 内容记录再生装置及方法
CN1652571A (zh) 摄像装置中的显示转换控制
CN1714399A (zh) 再现装置、再现方法、再现程序及记录再现程序的记录媒体
CN1291332A (zh) 图像声音数据记录装置、图像声音数据重放装置、图像声音数据录放装置、图像声音数据记录方法,图像声音数据重放方法及媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

Termination date: 20151225

EXPY Termination of patent right or utility model