CN1728120A - 具有主控制器和外围控制器的控制系统及总线连接方法 - Google Patents

Abstract

一种控制系统及其方法，用于通过将控制系统中的主控制器和两个或更多外围控制器互连来减小系统总线的负载。分别分配不同的地址给主控制器和两个或更多外围控制器。对其分别分配了不同地址的主控制器和两个或多个外围控制器使用一条串行总线互相连接。

Description

具有主控制器和外围控制器的控制系统及总线连接方法

技术领域

本发明总的发明概念涉及一种包括主控制器和至少一个外围控制器的控制系统。更明确地，本发明总的发明概念涉及一种用于减小控制系统中系统总线的负载的方法和系统。

背景技术

通用计算机架构诸如工作站包括将功能块诸如中央处理单元(CPU)、应用程序、附件(设备)互相连接的总线。每个块用作主块或从块。

图1是常规多功能外围设备(multifunctional peripheral，MFP)的构造。常规MFP包括具有CPU110的主控制器10和设备20到60。主控制器10包括其中具有存储器的CPU110、内部设备130、多个通道(channel)120到12N。CPU110通过系统总线150与多个通道120到12N连接。

设备20到60每个都包括用于分别控制其组件的控制器(没有示出)。下文中，设备20到60中的控制器称作“外围控制器”。使用串行线将通道120到12N和设备20到60互相连接。如图1所示，常规MFP的控制系统包括主控制器10以及设备20到60的外围控制器。

CPU110处理图形数据并且控制系统的总体操作。设备20到60代表MFP中的外围设备。例如，第一设备20可以是用户接口，诸如显示器和输入部件(键盘)，第二设备30可以是双面送纸器(duplex document feeder)，第三设备40可以是整理器(finisher)，第四设备50可以是调色剂盒(tonercartridge)，以及第N个设备60可以是打印机引擎。如上所述，设备20到60每个都包括控制器。

通常，设备20到60彼此独立地工作以减小CPU110的负载，但是并不完全独立于CPU110工作。设备20到60可以从/向CPU110接收/传输所需数据。CPU110和设备20到60使用系统总线150和串行线传递数据。

下面的解释针对用于在CPU110和设备20到60之间传输数据的系统总线150和串行线。在图1中，系统总线150保证高速数据传输率(data transferrate)，而串行线与系统总线150相比保证相对低速数据传输率。

第一设备20通过第一通道120连接到CPU110，而第二设备30通过第二通道121连接到CPU110。第三设备40通过第三通道122连接到CPU110，而第四设备50通过第四通道123连接到CPU110。第N个设备60通过第N个通道12N连接到CPU110。

可根据数据量将发送到CPU110的数据分类为具有小数据量的控制命令信号和具有大数据量的图形数据。通常，设备20到60发送具有小数据量的控制命令信号到CPU110，而扫描仪70传输具有大数据量的图形数据到CPU110。

使用提供低速数据传输率的串行线将设备20到60连接到通道120到12N，而使用提供高速数据传输率的并行总线80将扫描仪70与桥接器(bridge)140相连接。以这种方式连接扫描仪70，这是因为扫描仪70需要可以保证高速数据传输率的总线从而传输扫描数据到CPU110。提供桥接器140以用于与直接存储器存取(DMA)控制器的输入和输出处理，该DMA控制器被分配了主控制器10的某些功能。

图2A和2B图示图1的通道120到12N的常规结构。

图2A绘制了通用异步收发机(universal asynchronousreceiver/transmitter，UART)。该UART被提供给通道120到12N和设备20到60。参考图2A，UART以数据(DATA)、片选(chip select，CS)、读和写(R/W)、时钟(CLK)信号作为接口。即，CS信号指示UART打开或关闭通道120到12N。R/W信号指示UART传输数据到通道120到12N或者从通道120到12N读取数据。UART使用接收到的CLK信号使通道120到12N同步。使用串行线将通道120到12N连接到各个设备20到60。

图2B绘制了使用三条线发送和接收三个控制命令信号的寄存器。与图2A中使用单个串行线发送和接收的控制命令信号不同，图2B中的控制命令信号是使用各自的专用线发送和接收的。

回过头来参考图1，因为常规MFP利用多个通道120到12N，所以导致将CPU110和通道120到12N互连的系统总线150过载。在这种情形下，很难有效地经由桥接器140传输图形数据到CPU110。此外，随着设备的数目增加，通道的数目也增加。增加的设备数目也增加了系统总线150的负载。因此，需要一种在不改变控制系统以及不增加系统总线的负载的情况下增加设备的数目的方法。

发明内容

本发明总的发明概念提供了一种用于减小将CPU和通道互连的系统总线处的过载的方法和系统。

本发明总的发明概念还提供了一种增加连接到CPU的设备的数目而不改变其控制系统的方法和系统。

本发明总的发明概念的其它方面将部分在后面的说明书中阐述并且部分将从说明书显而易见，或者可以通过对本发明总的发明概念的实践而学习到。

通过提供一种使用控制系统中的总线将主控制器和至少两个外围控制器互相连接的方法实现了本发明总的发明概念的前述和/或其它方面，该方法包括：分别分配不同的地址给该主控制器和该至少两个外围控制器，以及使用一条串行总线将分别被分配了不同地址的该主控制器和该至少两个外围控制器互相连接。

该串行总线可以在主控制器和至少两个外围控制器之间在两个方向上转发数据。该主控制器可以产生数据，该数据包含被分配给接收该数据的外围控制器的地址，并且该主控制器可以使用串行总线传输所产生的数据到该至少两个外围控制器。

当包含在通过串行总线接收到的数据中的地址与所分配的地址相同时，该至少两个外围控制器可以按照接收到的数据的指示来操作。当包含在接收到的数据中的地址与所分配的地址不同时，该至少两个外围控制器可以丢弃接收到的数据。可以使用额外的总线来与额外的外围控制器连接，该额外的外围控制器向主控制器发送具有超过预定值的量的数据以及从主控制器接收具有超过预定值的量的数据。

本发明总的发明概念的前述和/或其它方面还通过提供下述控制系统而实现，该控制系统包括对其分配了唯一地址的主控制器和使用一个串行总线与该主控制器互相连接且每个都被分配了唯一地址的至少两个外围控制器。

该主控制器可以包括用于控制主控制器的中央处理单元(CPU)以及与该至少两个外围控制器连接并且被分配了地址的地址串行总线(ASB)。该至少两个外围控制器可以每个都包括对其分配了唯一地址的ASB。

附图说明

从下面对示例性实施例的说明并结合附图，本发明的总的发明概念的这些和/或其它方面将变得清楚和更易理解，在所述附图中：

图1图示了常规多功能外围设备(MFP)的结构；

图2A和2B图示了图1的常规MFP的通道的结构；

图3图示了根据本发明总的发明概念的实施例的MFP的构造；

图4A-4C图示了根据本发明总的发明概念的各种实施例的图3的MFP的ASB的结构；以及

图5A和5B图示了根据本发明总的发明概念的各种实施例在外围设备的ASB和主控制器的ASB之间传输数据。

具体实施方式

在下面的说明中，即使在不同的图中类似的附图标号也用于指示类似的元件。提供了说明书中定义的主题诸如详细构造和元件说明，以便有助于对本发明总的发明概念的全面理解。此外，没有详细描述公知的功能和构造，因为不必要的赘述将模糊本发明总的发明概念。

根据本发明总的发明概念的方法可以使用单个总线将包括中央处理单元(CPU)的主控制器与多个外围控制器相互连接。分别给主控制器和外围控制器分配了唯一的地址，从而将这些控制器彼此区分开。这样，主控制器和外围控制器可以使用所分配的地址彼此传递数据。

图3图示了根据本发明总的发明概念的实施例的多功能外围设备(MFP)的构造。参考图3，MFP包括具有CPU310的主控制器300和多个设备20’到60’。主控制器300包括其中具有存储器的CPU310、内部设备330、地址串行总线(address serial bus，ASB)360、桥接器340。虽然主控制器300可以包括其它组件，但是为简明起见本说明将限于这些组件。CPU310通过系统总线350连接到ASB360和桥接器340。如图3所示，以比图1的常规MFP的系统总线150简单的结构实现系统总线350。如图3所示，CPU310和ASB360通过单个系统总线350相互连接。

设备20’到60’每个中都包括各自的ASB。根据本发明总的发明概念的实施例，给每个ASB分配唯一的地址。例如，可以给主控制器300的ASB360分配地址(ADR)0，给第一设备20’分配地址ADR1，给第二设备30’分配地址ADR2，给第三设备40’分配地址ADR3，给第四设备50’分配地址ADR4，以及给第N设备60’分配地址ADR N。可为MFP提供额外的ASB65以向其加入额外的设备。虽然图3中仅图示了一个额外的ASB65，但是根据用户的偏好可以提供两个或更多的额外ASB。设备20’到60’使用串行线与ASB连接。

桥接器340通过并行总线80’与扫描仪70’连接。由于扫描仪70’需要传输大数据量到CPU310，所以需要通过具有高速数据传输率的总线连接到桥接器340。因此，扫描仪70’和桥接器340通过并行总线80’互相连接。桥接器340通过系统总线350连接到CPU310。

CPU310可以产生打算提供给设备20’-60’中的特定一个的控制命令信号。CPU310产生包括被分配给该设备20’-60’中的特定一个的唯一地址的控制命令信号，并且将所产生的控制命令信号传输到主控制器300的ASB360。主控制器300的ASB360然后发送该控制命令信号到设备20’-60’的每个。每个设备将它各自的地址与包含在控制命令信号中的地址进行比较。当相应设备20’-60’的地址与包含在控制命令信号中的地址相同时，相应设备20’-60’根据控制命令信号操作，而当相应设备20’-60’的地址与包含在控制命令信号中的地址不同时，相应设备20’-60’不操作。

例如，当CPU310产生打算提供给第一设备20’的控制命令信号时，该控制命令信号包括相应于第一设备20’的ADR1。CPU310传输该控制命令信号到主控制器的ASB360。ASB360发送接收到的控制命令信号到第一设备20’到第N设备60’。第一设备20’到第N设备60’的每个接收所发送的控制命令信号并且将包括在接收到的控制命令信号中的地址与它们各自被分配的地址相比较。在本示例中，在第一设备20’中，将发现所比较的地址相同，从而第一设备20’将使用接收到的控制命令信号来操作。在第二设备30’到第N设备中，将发现所比较的地址彼此不同，因而第二设备30’到第N设备将不使用接收到的控制命令信号操作。这样，当CPU310产生打算提供给第一设备20’的控制命令信号时，只有第一设备20’操作。

设备20’-60’的每个可以产生打算提供给CPU310的控制命令信号。例如，当第一设备20’产生打算提供给CPU310的控制命令信号时，第一设备20’产生包括被分配给ASB360的地址0的控制命令信号，并且发送所产生的控制命令信号到ASB360和剩余设备30’-60’。由于该控制命令信号中的地址0与主控制器300的ASB360被分配的地址相同，所以ASB360将接收到的控制命令信号存储在其缓冲器中。ASB360将所存储的控制命令信号转发到CPU310。

图4A和4B图示了根据本发明总的发明概念的各种实施例的图3的ASB360的结构。

参考图4A，可以将ASB嵌入在CPU中。CPU和所嵌入的ASB通过内部总线互相连接。因为CPU使用内部总线控制ASB，所以CPU遭受到增加的负载。

参考图4B，可以相对于CPU从外部提供ASB。CPU和ASB可以通过数据总线、CS(片选)总线、R/W(读和写)总线、CLK(时钟)总线互相连接。数据总线在CPU和ASB之间传递数据。更详细地，数据总线将存储在ASB的缓冲器中的数据(例如，控制命令信号)转发到CPU，并且将在CPU产生的控制命令信号转发到ASB的缓冲器。

CS总线在CPU和ASB之间传递CS信号以驱动ASB。该ASB根据接收到的CS信号而接通或断开。R/W总线在CPU和ASB之间传递R/W信号以指示CPU传输数据到ASB或者从ASB接收数据。响应于R(读)信号，CPU读取存储在ASB缓冲器中的控制命令信号。响应于W(写)信号，CPU将控制命令信号写到ASB缓冲器。ASB通过使用经CLK总线接收的CLK信号与CPU同步。

回过头来参考图3，ASB360使用串行线连接到设备20’-60’。ASB360和设备20’-60’通过串行线发送和接收数据。这里，数据可以是如上所述具有小量的控制命令信号。ASB360传输控制命令信号，在该控制命令信号中包含了要接收该控制命令信号的设备的地址。取决于用户的设置，该地址可以附加在控制命令信号的前面部分中或者后面部分中。

图5A和5B图示了根据本发明总的发明概念的各种实施例在主控制器300的ASB360和第一设备20’的ASB21之间传输数据。虽然图5A和5B图示了主控制器300的ASB360与第一设备20’通信，但是本发明总的发明概念的实施例并不限于第一设备20’。

参考图5A，可在主控制器300的ASB360和第一设备20’(即，外围控制器)的ASB21之间传输数据。如图5A所示，可通过一条串行线在主控制器300的ASB360和第一设备20’的ASB21之间传输数据。

主控制器300的ASB360包括第一和第二放大器500和502。第一设备20’的ASB21包括第三和第四放大器504和506。从主控制器300的ASB360发送到第一设备20’的ASB21的数据从第一放大器500发送到第四放大器506。从第一设备20’的ASB21发送到主控制器300的ASB360的数据从第三放大器504传输到第二放大器502。因此，主控制器300的ASB360和第一设备20’的ASB21可通过一条串行线在它们之间发送和接收数据。

虽然图5A中图示了两个ASB360和21，但是如图3所示三个或更多的ASB也可以使用有线与(wired-AND)机制互相连接。

参考图5B，根据本发明总的发明概念的另一实施例，主控制器300的ASB360包括第一放大器510和第二放大器512，而第一设备20’的ASB21包括第三放大器514和第四放大器516。在该实施例中，具有传输信号的高线(highline)和传输反转信号的低线(low line)的差动串行线(differential serialline)连接ASB360和21，从而可以稳定地发送数据并且可以减小噪声。主控制器300的ASB360的第一放大器510发送数据和反转后的数据到第一设备20’的ASB21的第四放大器516，其从数据中减去反转后的数据。第一设备20’的ASB21的第三放大器514发送数据和反转后的数据到主控制器300的ASB360的第二放大器512，其从数据中减去反转后的数据。

图4C图示了设备中的ASB通过串行线转发数据。如图4C所示，可将ASB嵌入CPU中。使用该串行线从该设备接收数据或者向该设备传输数据。

前述解释涉及MFP中设备之间的总线互连，但是本发明总的发明概念的实施例并不限于此总线互连。应该理解包括一般的主控制器和多个一般的外围控制器的系统可以如上所述通过ASB传输或接收数据。

根据本发明总的发明概念的各种实施例，给ASB分配地址以便减小将CPU和其它设备互连的系统总线的负载。通过分配了地址的ASB将CPU连接到其它相关设备。因而，可用简单的结构实现系统总线，并且可以防止系统总线过载。

虽然示出了且描述了本发明总的发明概念的几个实施例，但是本领域普通技术人员应该理解，在不背离本发明总的发明概念的原理和精神的条件下可以对这些实施例进行修改，本发明总的发明概念的范围在所附权利要求书和其等价物中定义。

Claims (31)

1.一种使用控制系统中的总线将主控制器和至少两个外围控制器互相连接的方法，包括：

分别分配不同的地址给主控制器和至少两个外围控制器；以及

使用一条串行总线将分别对其分配了不同地址的主控制器和至少两个外围控制器互相连接。

2.根据权利要求1所述的方法，其中，所述串行总线在所述主控制器和所述至少两个外围控制器之间在两个方向上转发数据。

3.根据权利要求1所述的方法，其中，所述主控制器产生数据，该数据包含被分配给接收该数据的外围控制器的地址，并且所述主控制器使用串行总线传输所产生的数据到所述至少两个外围控制器。

4.根据权利要求3所述的方法，其中，当包含在通过串行总线接收到的数据中的地址与各自所分配的地址相同时，所述至少两个外围控制器的每个按照接收到的数据的指示来操作，并且当包含在接收到的数据中的地址与各自所分配的地址不同时，所述至少两个外围控制器的每个丢弃接收到的数据。

5.根据权利要求1所述的方法，还包括：

使用额外的总线将额外的外围控制器连接到所述主控制器，以便在所述额外的外围控制器和所述主控制器之间发送和接收具有超过预定值的量的数据。

6.一种在主控制器和多个外围设备之间通信的方法，所述多个外围设备每个都被分配了唯一地址并且每个都使用串行总线连接到所述主控制器，所述方法包括：

从所述主控制器发送包括指定地址的信号到所述多个外围设备的每个；以及

将所发送的信号与各多个外围设备的每个唯一地址进行比较以确定要操作哪个外围设备。

7.根据权利要求6所述的方法，其中所述将所发送的信号与各多个外围设备的每个唯一地址进行比较包括：

确定所述多个外围设备的哪个唯一地址与包括在所发送信号中的指定地址相同。

8.如权利要求6所述的方法，还包括：

从所述多个外围设备之一发送包括与主控制器相应的第二指定地址的第二信号到其余的外围设备和主控制器；以及

根据所发送的第二信号操作主控制器。

9.一种在主控制器和多个外围控制器之间通信的方法，该主控制器具有拥有唯一地址的主地址串行总线(ASB)，该多个外围控制器的每个具有拥有唯一地址的外围ASB，所述方法包括：

从所述主ASB和外围ASB之一发送包括指定地址的数据；以及

在所述主ASB和外围ASB的每个处接收所发送的数据，并且将接收到的数据与各个主ASB和外围ASB的唯一地址的每个相比较，以确定要操作的所述主控制器和外围控制器之一。

10.一种将具有对其分配的地址的主控制器与多个外围设备相互连接的方法，所述方法包括：

使用串行总线将每个都具有对其分配的唯一地址的多个第一外围设备串行地连接到主控制器，以便在主控制器和该多个第一外围设备之间通过将主控制器和多个设备的地址与所述数据的地址信息进行比较来传递具有地址信息的小量的数据；以及

使用并行总线将第二外围设备连接到主控制器，以便在该第二外围设备和主控制器之间传递大量的数据。

11.一种控制系统，包括：

主控制器，对其分配了唯一地址；以及

至少两个外围控制器，该至少两个外围控制器使用一条串行总线与所述主控制器互相连接并且每个被分配了唯一地址。

12.根据权利要求11所述的控制系统，其中所述主控制器包括：

中央处理单元(CPU)，用于控制所述主控制器；以及

地址串行总线(ASB)，其与所述至少两个外围控制器连接并且被分配了主控制器的相应唯一地址。

13.根据权利要求11所述的控制系统，其中所述至少两个外围控制器每个都包括：

ASB，对其分配了相应的唯一地址。

14.根据权利要求11所述的控制系统，还包括：

额外的总线，其将所述主控制器与额外的外围控制器相连接，该额外的外围控制器向所述主控制器发送具有超过预定值的量的数据以及从所述主控制器接收具有超过预定值的量的数据。

15.根据权利要求14所述的控制系统，还包括：

桥接器，其将所述额外的总线和所述额外的控制器连接到所述主控制器，所述额外的外围控制器向主控制器发送具有超过预定值的量的数据以及从所述主控制器接收具有超过预定值的量的数据。

16.根据权利要求11所述的控制系统，其中所述串行总线在所述主控制器和所述外围控制器之间在两个方向上转发数据。

17.一种控制系统，包括：

主控制器，其包括具有唯一地址的主地址串行总线(ASB)和用于向主ASB发送控制信号以及从主ASB接收数据的中央处理单元(CPU)；

多个外围设备，每个包括具有对其分配的唯一地址的外围ASB，用于使用主ASB的唯一地址向主ASB发送数据以及根据相应外围ASB的唯一地址从主ASB接收控制信号；以及

串行总线，用于将主ASB与每个外围ASB串行连接。

18.根据权利要求17所述的控制系统，其中所述主ASB被嵌入所述主控制器的CPU中。

19.根据权利要求17所述的控制系统，其中所述主控制器还包括：

系统总线，用于将主ASB连接到CPU。

20.根据权利要求19所述的控制系统，其中所述系统总线包括：

数据总线，用于在CPU和主ASB之间传递数据；

片选总线，用于在CPU和主ASB之间传递片选信号；

读和写总线，用于在CPU和主ASB之间传递读和写信号；以及

时钟总线，用于从CPU向主ASB传递时钟信号。

21.根据权利要求17所述的控制系统，其中所述主ASB和所述外围ASB的每个包括：

第一放大器，用于放大从相应ASB发送的信号；以及

第二放大器，用于放大在相应ASB处接收到的信号。

22.根据权利要求21所述的控制系统，其中所述串行线包括：

差动串行线，通过该差动串行线发送和接收信号，其中所述主ASB和外围ASB的每个的第一放大器能够发送信号和反转信号，所述主ASB和外围ASB的每个的第二放大器能够将从所述主ASB和外围ASB的另一个的第一放大器接收到的反转信号从接收到的信号中减去。

23.根据权利要求17所述的控制系统，其中所述CPU产生包括与外围ASB之一的地址相应的特定地址的控制信号，并且传输所述控制信号到主ASB，主ASB发送所述控制信号到外围ASB的每个，具有与包括在所述控制信号中的地址相应的特定地址的外围ASB根据所述控制信号来操作。

24.根据权利要求17所述的控制系统，其中所述外围ASB之一发送包括相应于主ASB的地址的数据到主ASB和剩余的外围设备，具有与包括在该数据中的地址相应的地址的主ASB传输该数据到CPU。

25.根据权利要求17所述的控制系统，其中当从所述主ASB和外围ASB之一发送信号时，其余的主ASB和外围ASB的每个将包括在发送信号中的地址与各个ASB的唯一地址进行比较并且根据比较结果来操作。

26.根据权利要求25所述的控制系统，其中具有被确定与所发送信号中的地址相同的唯一地址的ASB根据所发送的信号来操作。

27.一种与具有对其分配的地址的多个外围设备通信的控制系统，包括：

地址串行总线(ASB)，用于根据该多个外围设备的所分配的地址与该多个外围设备的每个串行通信；以及

控制单元，用于控制所述ASB以便通过所述ASB向该多个外围设备发送数据以及从该多个外围设备接收数据。

28.根据权利要求27所述的控制系统，其中所述ASB包括对其分配的地址，以便从所述多个外围设备接收数据。

29.根据权利要求27所述的控制系统，还包括：

串行线，用于将所述ASB连接到所述多个外围设备。

30.根据权利要求27所述的控制系统，还包括：

串行总线，用于将所述ASB串行连接到所述多个外围设备；

并行总线，用于连接到额外的外围设备，以并行发送大量数据；以及

桥接器，用于将所述控制单元连接到所述并行总线。

31.一种与多个外围设备通信的控制系统，包括：

主控制器，其具有对其分配的唯一地址；

串行总线，用于将所述主控制器连接到多个第一外围设备，其中所述多个第一外围设备的每个具有对其分配的相应的唯一地址，以便根据所述主控制器和所述多个第一外围设备的唯一地址向所述主控制器发送小量数据以及从所述主控制器接收小量数据；以及

并行总线，用于将所述主控制器连接到第二外围设备，以便向所述主控制器发送大量数据和从所述主控制器接收大量数据。

Images