CN1243313C - 具有大容量存储器的数据流处理板 - Google Patents
具有大容量存储器的数据流处理板 Download PDFInfo
- Publication number
- CN1243313C CN1243313C CN 01131694 CN01131694A CN1243313C CN 1243313 C CN1243313 C CN 1243313C CN 01131694 CN01131694 CN 01131694 CN 01131694 A CN01131694 A CN 01131694A CN 1243313 C CN1243313 C CN 1243313C
- Authority
- CN
- China
- Prior art keywords
- data
- input
- output
- processing unit
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
一种具有大容量存储器的数据流处理板，包括：大容量存储器，用于存储传输的数据流；可重新配置的输入输出接口；数据访问控制单元，用于记录信息、控制输入和输出缓冲器、控制数据的传输；中央处理器，用于处理系统中的数据流；双数据总线，分别用作数据的输入和输出。本发明的输入输出接口可根据需要灵活进行配置，能和其余处理模块完全独立操作。采用双数据总线，数据存储器分成多个相互独立的存储体，数据的输入输出可以同时进行。从输入缓冲器中读出的数据可直接存储到大容量的数据存储器中，从数据存储器中读出的数据可直接发送到输出缓冲器中，这种访问命令既可以由中央处理器发出，也可以是由内部数据访问控制单元发出。
Description
技术领域
本发明涉及数据流处理，特别涉及具有大容量存储器的数据流处理板。
背景技术
在当前典型的一些数字信号处理应用中，如雷达、声纳数字信号处理、机器视觉与图象跟踪、合成孔径雷达SAR图象处理、并行计算机数字仿真等，具有数据量大、运算复杂、存储量大等特点，并常需要对数据进行二维甚至是多维的处理。在对数据进行多维处理时，往往需要一维一维地进行，这就要求在处理完一维数据后，把数据暂存在一个大容量的存储器中，以便在一些数据变换和处理后进行后续操作。已有的一些适应数据流处理的产品都集中于解决运算问题，很少考虑多维数据处理的存储问题。
发明内容
为解决上述问题，本发明的目的是提供一种解决大规模数据存储和转发的数据流处理板。
为实现上述目的，具有大容量存储器的数据流处理板包括：
大容量存储器，用于存储传输的数据流；
可重新配置的输入输出接口；
数据访问控制单元，用于记录信息、控制输入和输出缓冲器、控制数据的传输；
中央处理器，用于处理系统中的数据流；
双数据总线，分别用作数据的输入和输出。
本发明强化了数据的传输和存储性能，能够快速完成数据流的接收、处理和发送。输入输出接口可根据需要灵活进行配置，能和其余处理模块完全独立操作。采用双数据总线，数据存储器分成多个相互独立的存储体，数据的输入输出可以同时进行。从输入缓冲器中读出的数据将直接存储到大容量的数据存储器中；从数据存储器中读出的数据将直接发送到输出缓冲器中，这种访问命令既可以由中央处理器发出，也可以是由内部数据访问控制单元发出。
附图说明
图1是数据处理板的结构框图；
图2是数据访问控制单元的功能组成；
图3是数据输入接口模块示意图；
图4是数据输出接口模块示意图；
图5是双数据总线结构示意图。
具体实施方式
本发明的主要结构见图1，其中输入接口控制和输入缓冲器负责和上一级处理的数据接口，输出接口控制和输出缓冲器是和下一级处理的数据接口部分，本设备还可以通过CPCI总线和系统其他模块进行通讯。本设备有一个中央处理器，可以对数据流进行必要的处理。特别的是，为了满足一些数据流处理的特殊需要，板上有一个大容量的数据存储器。
如图2所示，数据访问控制单元是本设备重要的组成部分，它具有如下功能：
1.记录本设备运行状态信息
该单元内有一组寄存器，用来记录输入、输出缓冲器的工作状态，通过配置，这些状态信号可以向中央处理器产生一些中断。另外，中央处理器也可以对这些状态信息进行查询，以确定下一步的操作。
2.对输入输出缓冲器的访问控制
本设备中有两种不同的工作模式，不同的工作模式对输入输出缓冲器的控制是不同的，我们设计了专用的模块，使得缓冲器既可以单独由中央处理器控制，又可以和数据存储器同时工作。
3.设置了一些内部寄存器，用以控制和调整设备的工作模式，并处理和前后级的数据通信。
4.控制设备内部的数据传输，即对输入输出总线进行仲裁。
5.对数据存储器的控制，数据访问控制单元可以对数据存储器直接进行访问操作，每个存储体均有独立的读写控制模块。
输入数据接口模块如图3所示。这里使用了高速FIFO做为输入数据缓冲器，由上一级处理模块来控制该缓冲器的写操作，本设备从中读取输入数据。图3还使用了专门的时钟芯片，使得输入缓冲器和输入控制模块能和上一级处理模块同步。
由于本设备的输入控制逻辑采用超高速可编程器件实现，从而使得设备接口的硬件配置非常灵活。可以利用EDA工具方便地完成硬件的重新定义和逻辑功能的修改，以满足不同系统对接口的需求。该模块设计并预留了一些控制信号，便于本设备和其他处理模块完成数据的传送工作。
输出数据接口模块如图4所示。和输入接口类似，使用高速FIFO做为输出数据缓冲器，本设备向输出缓冲器写入处理后的数据，并由下一级处理模块来读取。该模块使用了专门的时钟芯片，使得输出缓冲器和输出控制模块能和下一级处理模块同步。
本设备的输出控制逻辑采用超高速可编程器件实现，可以方便地根据需要重新定义输出接口规范。同时，该模块也设计并预留了一些控制信号，便于本设备和其它处理模块完成数据的传送工作。
输入接口和输出接口的数据总线宽度均为32位，采用80针扁平电缆和其他设备连接，接口时钟可以达到50MHz，提供高达200MB/s的传输数据率。
为了满足数据流存储应用的要求，本设备实现了独特的数据传输方法。数据流可以从输入缓冲器读入到中央处理器中，也可以直接读到数据存储器中；同样，存储器中的数据可以读到中央处理器中进行处理，也可以直接送到输出缓冲器中。这便于针对不同的数据内容进行不同的处理方式。输入缓冲器、数据存储器、输出缓冲器和中央处理器之间有独特的总线连接和数据传输方法。如图5所示，本设备采用双总线结构，数据总线分为输入总线和输出总线，数据输入和输出可以并行进行。图5的结构还表明，数据存储器分成多个相互独立的存储体，根据输入数据流的性质可以选择不同的传输路径：如果需要进行运算，可以直接送到中央处理器中，计算后再送到输出缓冲器；只需要数据转存和重排的，可以直接送到数据存储器中，经过地址变换后再写到输出缓冲器中；一些特殊的数据可以直接送到输出缓冲器中。
从中央处理器的角度来看，对数据的访问有二种工作模式：一种是普通读写模式，即通过向存储器发送地址和命令，直接对存储器进行访问；另一种是直接转存模式，中央处理器通过向数据存储器发送地址和读写控制命令，实现数据在输入缓冲器、数据存储器和输出缓冲器之间的传输。普通读写模式是由中央处理器执行读写操作，缓冲器和存储器直接与中央处理器相连，输入缓冲器和输出缓冲器分别映射到中央处理器的不同存储单元中，对该单元的地址进行译码就可以读写这两个存储器。普通读写方式可以实现中央处理器和输入接口、输出接口之间的快速数据传输，方便实现对数据的运算。直接转存模式是数据流和中央处理器相隔离，中央处理器在向数据存储器发送读写命令时，还要根据该命令向相应的缓冲器发送访问命令(读输入缓冲器时写数据存储器，读数据存储器时写输出缓冲器)。另外，中央处理器可以向数据访问控制单元发送命令，由它来完成数据的访问操作，在大数据量传输中，能大大加快传输速度。直接转存模式实现了从输入缓冲器到数据存储器、从数据存储器到输出缓冲器之间的高速数据传输，在以数据帧为单位的多维数据处理中，它能实现高速的数据存储、重组和发送。
Claims (6)
1.一种具有大容量存储器的数据流处理板，其特征在于包括：
大容量存储器，用于存储传输的数据流；
可重新配置的输入输出接口；
数据访问控制单元，用于记录信息、控制输入和输出缓冲器、控制数据的传输；
中央处理器，用于处理系统中的数据流；
双数据总线，分别用作数据的输入和输出。
2.按权利要求1所述的处理板，其特征在于在所述的双总线上接有多个相互独立的存储体。
3.按权利要求1所述的处理板，其特征在于所述的中央处理器工作模式是普通读写模式，所述的普通读写模式是中央处理器通过向存储器发送地址和命令，直接对存储器进行访问。
4.按权利要求1所述的处理板，其特征在于所述的中央处理器工作模式是直接转存模式，所述的直接转存模式是中央处理器或数据访问控制单元通过向数据存储器发送地址和读写控制命令，实现数据在输入缓冲器、数据存储器和输出缓冲器之间的传输。
5.按权利要求1所述的处理板，其特征在于所述的可重新配置的输入输出接口采用超高速可编程器件。
6.按权利要求1所述的处理板，其特征在于数据的接收单元、数据处理单元和数据发送单元之间用缓冲器加以隔离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01131694 CN1243313C (zh) | 2001-12-27 | 2001-12-27 | 具有大容量存储器的数据流处理板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01131694 CN1243313C (zh) | 2001-12-27 | 2001-12-27 | 具有大容量存储器的数据流处理板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1428708A CN1428708A (zh) | 2003-07-09 |
| CN1243313C true CN1243313C (zh) | 2006-02-22 |
Family
ID=4670801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01131694 Expired - Fee Related CN1243313C (zh) | 2001-12-27 | 2001-12-27 | 具有大容量存储器的数据流处理板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1243313C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040073649A1 (en) * | 2002-08-30 | 2004-04-15 | Satoshi Inami | Stream data processing apparatus |
| US7925753B2 (en) | 2002-08-30 | 2011-04-12 | Panasonic Corporation | Stream data processing apparatus |
| CN101452431B (zh) * | 2008-12-02 | 2010-04-21 | 凌阳科技股份有限公司 | 一种整合处理器和硬件硅知识产权的单芯片系统 |
| CN101697147B (zh) * | 2009-09-29 | 2011-05-25 | 江俊逢 | 一种可重构i/o芯片 |
| US10353633B2 (en) * | 2013-12-19 | 2019-07-16 | Sony Interactive Entertainment LLC | Mass storage virtualization for cloud computing |
-
2001
- 2001-12-27 CN CN 01131694 patent/CN1243313C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1428708A (zh) | 2003-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1050917C (zh) | 带有数据传送用可编程门限先入先出寄存器的个人计算机 | |
| US9619419B2 (en) | High-speed memory system | |
| CN1098527A (zh) | 外部件互联为基础的计算机系统的直接存储器存取逻辑支持 | |
| US20040117569A1 (en) | Memory system having two-way ring topology and memory device and memory module for ring-topology memory system | |
| CN1965302A (zh) | 利用存储器集线器存储器模块组织数据传送的系统和方法 | |
| US6212597B1 (en) | Apparatus for and method of architecturally enhancing the performance of a multi-port internally cached (AMPIC) DRAM array and like | |
| CN101568904A (zh) | 非易失性存储器的成扇形展开的高速系统体系结构和输入/输出电路 | |
| US20010012015A1 (en) | Multi-function controller and method for a computer graphics display system | |
| US8244950B2 (en) | Buffering non-posted read commands and responses | |
| EP0602909A3 (en) | SIMD architecture with bus for transferring data to and from processing units | |
| CN1965285A (zh) | 用于基于集线器的存储系统中直接存储器访问的设备和方法 | |
| US20020184453A1 (en) | Data bus system including posted reads and writes | |
| CN112347721B (zh) | 基于fpga实现数据处理加速的系统及其加速方法 | |
| CN1243313C (zh) | 具有大容量存储器的数据流处理板 | |
| CN102053929A (zh) | 一种基于Linux系统DM层的IO缓存操作方法和系统 | |
| JPH06175786A (ja) | ディスクアレイ装置 | |
| US7336380B2 (en) | Raster generation system and method of processing raster data | |
| CN101194241A (zh) | 用于对网络和存储器进行耦合的存储器控制器和方法 | |
| CN1313903C (zh) | 获取物理层芯片状态信息的方法及装置 | |
| US5185748A (en) | Dual data check apparatus | |
| CN101727801B (zh) | 用共享接脚控制显示模块及第一电路模块运作的集成电路 | |
| US5822766A (en) | Main memory interface for high speed data transfer | |
| EP0478616A1 (en) | Method and device for connection of data memory. | |
| CN1060872C (zh) | 一种盘阵列系统集成方法 | |
| EP0693195A1 (en) | Sorting sequential data prior to distribution over parallel processors in random access manner |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: LIAONING PUTIAN PHOTOELECTRIC CO., LTD. Free format text: FORMER OWNER: INST. OF COMPUTING TECHNOLOGY, CHINESE ACADEMY OF SCIENCES Effective date: 20110117 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100080 NO.6, KEXUEYUAN SOUTH ROAD, ZHONGGUANCUN, HAIDIAN DISTRICT, BEIJING TO: 115004 NO.89, WEST OF JINNIUSHAN STREET, XISHI DISTRICT, YINGKOU CITY, LIAONING PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20110117 Address after: 115004, No. 89, Jinniu West Street, downtown district, Liaoning, Yingkou Patentee after: Liaoning Putian Optoelectronic Technology Co., Ltd. Address before: 100080 Haidian District, Zhongguancun Academy of Sciences, South Road, No. 6, No. Patentee before: Institute of Computing Technology, Chinese Academy of Sciences |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060222 Termination date: 20131227 |