JPH06175786A - ディスクアレイ装置 - Google Patents

Abstract

(57)【要約】 【目的】 複数のディスク装置にデータを分散するディ
スクアレイ装置において、データ転送速度の向上を図
る。 【構成】 主マイクロプロセッサ用データバス１３とデ
ータ転送用データバス１４を独立に設け、データ転送
時、主マイクトプロセッサ１８は、主マイクロプロセッ
サ用データバス１３を介して他の機器を制御する。上位
データ転送制御回路１２、ドライブデータ転送制御回路
２０は、データ転送制御情報およびデータをデータ転送
用データバス１４を通してデータバッファ制御回路１３
に送ることにより、データ転送を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数台のディスク装置
ユニットにデータを分散して記憶、再生するディスクア
レイ装置のデータ転送回路およびデータ転送制御方式に
関する。

【０００２】

【従来の技術】ディスクアレイ装置のデータ転送回路お
よびデータ転送制御方式に関する従来技術としては、例
えば、特開平２−２３６７１４号公報「アレイ型ディス
ク駆動機構システム及び方法」がある。これは、データ
を複数台のディスク装置ユニットに分散記憶し、高速転
送を実現するために、高速動作する主マイクロプロセッ
サを用い、このマイクロプロセッサが５１２バイト等の
セグメント単位にデータ転送管理をおこなっている。

【０００３】

【発明が解決しようとする課題】上位装置とのデータ転
送速度を高速にしようとしたとき、セグメント単位での
データ転送毎に主マイクロプロセッサが介在してデータ
転送管理を行うと、主マイクロプロセッサでの処理がオ
ーバヘッドとなり、内部バスでのデータ転送効率が下が
る。上位装置との転送データサイズが１セグメントのデ
ータサイズと同程度の場合は、このオーバヘッドによる
データ転送速度に対する影響は小さいが、上位装置との
転送データサイズが大きくなると、このオーバヘッド
は、直接上位装置とのデータ転送速度に対するネックと
なる。

【０００４】本発明の目的は、上位装置との高速データ
転送を実現するディスクアレイ装置を提供することであ
る。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、複数のディスク装置ユニットを有し、上記ディスク
装置ユニットは複数のグループに分割され、上記ディス
ク装置ユニットが記憶しているデータを上位装置に提供
するディスクアレイ装置において、上位装置との間で行
われる上記データの転送を制御する上位データ転送制御
部と、上記上位データ転送制御部が上位装置とデータ転
送をするときに上記データを１時的に記憶するデータバ
ッファと、上記データバッファを制御するデータバッフ
ァ制御回路と、上記グループ毎に設けられ、上記データ
バッファと上記グループに属するディスク装置ユニット
との間で行われる上記データの転送を制御するドライブ
データ転送制御部と、上記上位データ転送制御部と、上
記データバッファ制御回路と、上記ドライブデータ転送
制御部とを制御する主マイクロプロセッサ部とを有し、
さらに、上記主マイクロプロセッサ部が、上記上位デー
タ転送制御部と、上記データバッファ制御回路と、上記
ドライブデータ転送制御部とを制御するための主マイク
ロプロセッサ用バスと、上記上位データ転送制御部と、
上記データバッファ制御回路と、上記データバッファ
と、上記ドライブデータ転送制御部との間でデータを転
送するためのデータ転送用バスとを有し、上記データ転
送用バスを介して、上記主マイクロプロセッサ部は、上
記上位データ転送制御部と、上記データバッファ制御回
路と、上記ドライブデータ転送制御部とを制御し、上記
データ転送用バスを介して、上記上位データ転送制御部
または上記ドライブデータ転送制御部と、上記データバ
ッファとの間で上記データを転送することとしたもので
ある。このとき、各転送制御部はそれぞれ独立にデータ
バッファとのデータ転送が可能である。

【０００６】

【作用】複数のディスク装置ユニットを有し、上記ディ
スク装置ユニットは複数のグループに分割され、上記デ
ィスク装置ユニットが記憶しているデータを上位装置に
提供するディスクアレイ装置において、上位データ転送
制御部は、上位装置との間で行われる上記データの転送
を制御する。データバッファは、上記上位データ転送制
御部が上位装置とデータ転送をするときに上記データを
１時的に記憶する。データバッファ制御回路は、上記デ
ータバッファを制御する。ドライブデータ転送制御部
は、上記データバッファと上記グループに属するディス
ク装置ユニットとの間で行われる上記データの転送を制
御する。主マイクロプロセッサ部は、上記上位データ転
送制御部と、上記データバッファ制御回路と、上記ドラ
イブデータ転送制御部とを制御する。上記データ転送用
バスを介して、上記主マイクロプロセッサ部は、上記上
位データ転送制御部と、上記データバッファ制御回路
と、上記ドライブデータ転送制御部とを制御し、上記デ
ータ転送用バスを介して、上記上位データ転送制御部ま
たは上記ドライブデータ転送制御部と、上記データバッ
ファとの間で上記データを転送する。

【０００７】本発明によれば、データ転送時、主マイク
ロプロセッサは、各データ転送制御部に対して、使用す
るデータバッファアドレス，データ分散のための情報な
どを指示することにより、複数のセグメントのデータ転
送を、その間主マイクロプロセッサの介在なしに、行う
ことができる。このデータ転送を行っている間、主マイ
クロプロセッサは、次の転送のための情報を生成して各
転送制御部へ指示することができ、各転送制御部は、実
行中のデータ転送終了後、直ちに次のデータ転送を実行
することができるため、データ転送用バスの使用効率を
あげることができる。

【０００８】

【実施例】以下、添付の図面に示す実施例により、さら
に詳細に本発明について説明する。図１は、本発明の一
実施例であるディスクアレイ装置の構成図である。本実
施例の装置は、コンピュータの記憶装置として動作す
る。本実施例では、汎用Ｉ／Ｏインタフェースであるホ
ストＳＣＳＩバス１１を介して、コンピュータと接続さ
れる。

【０００９】ディスクアレイ装置は、ホストＳＣＳＩバ
ス１１と、上位データ転送制御部である上位データ転送
制御回路１２と、主マイクロプロセッサ用バスである主
マイクロプロセッサ用データバス１３と、データ転送用
バスであるデータ転送用データバス１４と、データバッ
ファ制御回路１５と、データバッファ部であるデータバ
ッファ１６と、冗長データ生成／データ修復回路１７
と、主マイクロプロセッサ部である主マイクロプロセッ
サ１８と、プロセッサメモリ１９と、ドライブデータ転
送制御部であるドライブデータ転送制御回路２０と、デ
ィスク装置ユニット（ディスク駆動機構）２１とを有す
る。

【００１０】コンピュータからホストＳＣＳＩバス１１
を介して転送されたコマンドを、上位データ転送制御回
路１２を通して主マイクロプロセッサ１８が受信，解析
を行う。プロセッサ１８は、コマンド実行の最適化処理
を行い、データ転送要求であった場合、上位データ転送
制御回路１２及びドライブデータ転送制御回路２０に対
して、主マイクロプロセッサ用データバス１３を通して
データ転送指示を行う。コマンド受信後、直ちにデータ
転送を行うことができない場合、主マイクロプロセッサ
１８は、コンピュータから次のコマンドを受信すること
ができる。複数のコマンドを受信し、解析、最適化処理
途中にデータ転送の準備が整った場合、プロセッサ１８
は各データ転送制御回路１２，２０に対してデータバス
１３を通してデータ転送指示を行う。ここで、主マイク
ロプロセッサ用データバス１３とデータ転送用データバ
ス１４が分離されている。プロセッサ１８が使用するソ
フトウェア及びワーク用のメモリは、プロセッサメモリ
１９上に存在し、プロセッサメモリ１９は、データバス
１３に接続されているため、データ転送を実行している
間もコマンドの解析、最適化処理、次のデータ転送のた
めの転送指示を行うことができる。

【００１１】データ転送は、主マイクロロセッサ１８
が、上位データ転送制御回路１２，ドライブデータ転送
制御回路２０に対して転送指示を行うことにより開始す
る。コンピュータから転送されたデータをディスク装置
ユニット２１に書きこむ場合、上位データ転送制御回路
１２は、コンピュータから受信したデータを５１２バイ
トのデータ長で分割し、データバッファ１６と冗長デー
タ生成／データ修復回路１７へ５１２バイト毎に転送す
る。冗長データ生成／データ修復回路１７は、冗長デー
タの生成が終了すると、生成した冗長データをデータバ
ッファ１６へ転送する。ドライブデータ転送制御回路２
０は、転送データをデータバッファ１６から取りだし、
ディスク装置ユニット２１へ転送する。

【００１２】ドライブデータ転送制御回路２０は、必要
に応じて冗長データ生成のためにディスク装置ユニット
２１からデータを読みだし、冗長データ生成／データ修
復回路１７へ転送する場合もある。

【００１３】ディスク装置ユニット２１から読みだした
データをコンピュータへ転送する場合、ドライブデータ
転送制御回路２０は、ディスク装置ユニット２１から読
みだしたデータをデータバッファ１６へ転送する。上位
データ転送制御回路１２は、転送データをデータバッフ
ァ１６から取りだし、コンピュータへ転送する。

【００１４】図２〜５に本実施例でのデータ転送回路に
ついて示す。

【００１５】図２は、本実施例におけるデータバッファ
１６の構造を示す。データバッファは、１ＭビットＤＲ
ＡＭを使用し、１Ｍバイトの容量を持っている。このデ
ータバッファは、コンピュータとのデータ転送速度とデ
ィスク装置ユニット２１とのデータ転送速度の整合をと
ること及び、データ転送の多重処理を行った場合のデー
タ一時退避用として用いられる。本実施例では、コンピ
ュータから受信したデータを５１２バイト毎に分割し、
これにチェック用データを付加したものを１セグメント
としてデータ転送を行う。データバッファのアドレス管
理を容易にするため、図２に示す様に、データバッファ
を１Ｋバイト毎に区切り、これに１セグメントのデータ
を格納している。各データ転送制御回路１２，２０は、
データバッファをアクセスするためにセグメント単位の
アドレスを使用する。更に、このデータバッファは、デ
ィスク装置ユニット２１の物理的な分散に対応した８つ
の領域に分けて使用する場合がある。このとき、セグメ
ントアドレスの上位３ビットを領域番号として使用す
る。

【００１６】図３は、本実施例におけるデータバッファ
制御回路１５を示す。データバッファ制御回路１５は、
データ転送用データバス１４の使用権を調整するための
バスアービタ１０１、各データ転送制御部１２，２０か
ら転送された転送制御情報を解析する転送制御情報解析
回路１０２、データバッファ１６の領域毎のデータの入
出力セグメント数を数えるカウンタ１０３、転送制御情
報に従い、データの転送タイミング、データバッファへ
のリード／ライトタイミングを生成する転送タイミング
生成回路１０４、データの集合を検出するためのデータ
集合検出回路１０５から構成されている。

【００１７】図４は、各データ転送制御部１２，２０と
データバッファ１６の間のデータ転送時のタイミングを
示す。各データ転送制御回路１２，２０がデータ転送要
求信号１１１を出力すると、バスアービタ１０１が、デ
ータバス１４の調停を行い、選択したデータ転送制御回
路にたいしてデータ転送指示信号１１２を出力すると同
時にデータ転送タイミング生成回路１０４に転送開始指
示信号１１７を出力する。データ転送タイミング生成回
路１０４は、転送開始指示信号１１７を受けるとデータ
転送タイミング信号１１８を２回出力する。選択された
データ転送制御回路は、このデータ転送タイミング信号
１１８に合わせてデータバス１４上にデータ転送制御情
報を出力し、データバッファ制御回路１５内の転送制御
情報解析回路１０２がこのデータ転送制御情報を取りこ
む。

【００１８】転送制御情報解析回路１０２は、データ転
送制御情報から、データの転送方向、データの転送先、
１セグメントのデータ長等を取りだし、データ転送制御
信号１１４としてデータ転送タイミング生成回路１０４
に入力する。データ転送タイミング生成回路１０４は、
データ転送制御信号１１４に従い、１セグメント分のデ
ータ転送タイミング信号１１８、データバッファ転送制
御信号１１９、冗長データ生成回路転送制御信号１２０
を出力する。データ入出力数カウント１０３は、転送制
御情報から取りだしたデータ数カウント情報に従い、イ
ンクリメントまたはデクリメントされる。このカウンタ
１０３は、データバッファの８つの領域に対応した８つ
のアップダウンカウンタから構成され、各領域毎にデー
タバッファ内の残データセグメント数を示し、この値に
よりデータ転送の許可／不許可を行い、データバッファ
をＦＩＦＯとして使用可能にしている。このように多数
のデータ転送要求元がデータの転送先、転送先アドレス
などの転送情報を指定してデータ転送を行うことによ
り、１セグメント毎のデータ転送制御を連続してハード
ウェア制御で行うことができ、データバス１４上のバス
効率を上げることができる。本実施例では、データバス
幅を４バイト、データ転送周期を８０ｎＳとすることに
より、データ転送速度最大５０Ｍバイト／秒としてい
る。また、転送制御情報の転送などのオーバヘッドを含
めた場合でも、４０Ｍバイト／秒以上の高速データ転送
が可能である。

【００１９】図５は、上位データ転送制御回路１２の構
成を示す。上位データ転送制御回路１２は、上位データ
転送制御回路１２を制御するための副プロセッサ２０
１、副プロセッサ用のメモリ２０２、主マイクロロセッ
サ１８とのデータ受け渡しをするための共用メモリ２０
３、上位インタフェース回路２０４、データ転送制御回
路２０５、転送制御情報生成手段である転送制御情報生
成回路２０７、ＦＩＦＯメモリ２０６とを有する。デー
タ転送時、副プロセッサ２０１は共用メモリ２０３をと
おしてデータ転送を行うための情報として、データの分
散形態（データの転送先の番号）、使用するデータバッ
ファドレス、転送データ量などを主マイクロロセッサ１
８から受け取る。主マイクロプロセッサ１８から受け取
った情報にしたがって、副プロセッサ２０１は各回路２
０４，２０５，２０７の初期化を行い、データ転送を開
始する。

【００２０】上位インタフェース回路２０４はコンピュ
ータとのインタフェースを行う回路である。コンピュー
タから転送されたデータは上位インタフェース回路２０
４をとおしてＦＩＦＯメモリ２０６に格納される。コン
ピュータから転送されたデータがＦＩＦＯ２０６に５１
２バイトたまったとき、データ転送制御回路２０５はデ
ータバッファ制御回路１５にたいしてデータ転送要求信
号１１１を出力する。データバッファ制御回路１５から
のデータ転送指示信号１１２を受信すると、データ転送
制御回路２０５は転送制御情報生成回路２０７に対して
２ワードのデータ転送制御情報の出力を指示し、出力終
了後、１セグメントのデータ転送を開始する。

【００２１】下記の表１にデータ転送制御情報を示す。

【００２２】

【表１】

【００２３】なお、データ転送制御情報は、内容により
同一ビットに複数の項目を割り当て、８バイトに納め
る。

【００２４】転送制御情報生成回路２０５は、１セグメ
ントのデータ長、転送方向、データ転送先等を設定する
レジスタと、転送先データバッファのアドレスを生成す
るアドレス生成回路からなる。データバッファが、ディ
スク装置ユニット毎に物理的に割り当てられている場
合、データバッファとの転送時にデータの分散／集合を
行う。このときの転送先データバッファアドレスは、デ
ータ分散形態、データバッファの使用開始アドレス等に
より一義的に求まるため、ハードウェアによるアドレス
生成が可能である。転送制御情報生成回路２０７は、転
送制御情報２ワードを出力すると次の転送先アドレスを
計算し、次の１セグメントのデータ転送に備える。

【００２５】ドライブデータ転送制御回路２０の構成
は、上位データ転送制御回路１２と同じであり動作も同
様となっている。ドライブデータ転送制御回路２０で
は、データバッファとのデータ転送時にデータの分散／
集合を意識しなくてよいため、アドレス生成回路が簡略
化されている。

【００２６】図６，７に本実施例におけるデータ転送制
御例を示す。データ転送の具体的な制御方式は、コンピ
ュータとのデータ転送時、小さいデータを高トランザク
ション処理するか、大きなデータを転送するか、により
異なる。

【００２７】図６は、１回の転送データ量が小さく、高
トランザクションを要求される場合の処理例として、コ
ンピュータから転送されたデータをディスク装置ユニッ
ト２１に書きこむ場合を示す。この場合、データバッフ
ァ制御回路１５のデータ入出力数カウンタ１０３は使用
せず、データバッファとディスク装置ユニットとの物理
対応はとらない。すなわち、従来と同じ転送制御方式で
行う。

【００２８】コンピュータからのコマンドを受信する
と、主マイクロプロセッサ１８はコンピュータとの転送
データを格納するために必要なデータバッファ１６の領
域を確保する。データバッファ１６の領域を確保できる
と、主マイクロプロセッサ１８は、上位データ転送制御
回路１２にたいしてデータバッファ１６の使用アドレス
とデータ転送の指示を行い、転送の終了報告があるま
で、次のコマンドの解析、データ転送指示を行う。上位
データ転送制御回路１２は転送指示を受けると、コンピ
ュータからのデータ受信を開始し、ハードウェア制御に
よりデータ転送をコンピュータからのデータ受信が終了
するまで続け、転送すべきデータがなくなったとき、主
マイクロプロセッサ１８に対して転送終了の報告を行
う。この後、次のデータ転送が指示されていれば続けて
これを行う。

【００２９】主マイクロプロセッサ１８は、上位データ
転送制御回路１２からデータ転送終了の報告を受ける
と、ドライブデータ転送制御回路２０に対して転送すべ
きデータの格納されているデータバッファアドレスと転
送の開始を指示し、コマンド待ち・コマンド解析に戻
る。ドライブデータ転送制御回路２０は、指示に従いデ
ータバッファ１６からディスク装置ユニット２１へのデ
ータ転送を行う。転送すべきデータを全て転送したと
き、ドライブデータ転送制御回路２０は主マイクロプロ
セッサ１８に転送の終了を報告する。主マイクロプロセ
ッサ１８は、転送を指示した全てのドライブデータ転送
制御回路２０からの転送終了報告を受信すると、確保し
ていたデータバッファの領域を開放する。

【００３０】以上の動作により、主マイクロプロセッサ
１８によるデータ転送管理は、セグメント毎の転送単位
ではなく、コンピュータからのコマンド単位で行うこと
ができる。このため、セグメント毎の転送単位ではソフ
トウェア処理によるオーバヘッドが発生せず、データバ
ス１４の使用効率があがり、コンピュータとのデータ転
送速度を向上させることができる。また、主マイクロプ
ロセッサ１８は、データ転送タイミングなどのリアルタ
イム処理から開放される。

【００３１】図７は、１回の転送データ量が大きく、コ
ンピュータとの転送データがデータバッファに入りきら
ない場合の処理例を示す。画像データ等、コンピュータ
との１回の転送データが非常に大きく、データバッファ
に入りきらないようなデータを取り扱うコンピュータシ
ステムに接続する場合、高トランザクション時と同様の
制御を行うと、主マイクロプロセッサ１８は、コンピュ
ータからの１コマンドを複数回の処理に分け、データバ
ッファ１６の空き状態に応じてデータ転送制御を行わな
ければならず、データ転送状態の監視が必要となる。

【００３２】このような場合、本装置では、データバッ
ファ１６をＦＩＦＯメモリとして使用することができ
る。このとき、データバッファ制御回路１５のデータ入
出力数カウンタ１０３を使用し、データバッファはディ
スク装置ユニット２１に物理的に対応した８つの領域に
分割して使用する。

【００３３】コンピュータから転送されたデータをディ
スク装置ユニット２１に書きこむ場合、主マイクロプロ
セッサ１８は、上位データ転送制御回路１２，ドライブ
データ転送制御回路２０に対してデータの分散形態情
報、データ転送の開始を指示する。転送指示を受けた上
位データ転送制御回路１２，ドライブデータ転送制御回
路２０は、コンピュータとデータバッファ１６間、デー
タバッファ１６とディスク装置ユニット２０間のデータ
転送を開始する。このとき、上位データ転送制御回路１
２，ドライブデータ転送制御回路２０内の転送制御情報
生成回路２０７では、データバッファ１６の領域に合わ
せたデータバッファアドレスを計算し、データ転送を行
う。このとき、アドレスは、領域毎に指定されたアドレ
ス範囲でラップアラウンドする。また、データ転送制御
情報でデータ数カウントを指示してデータ転送を行うこ
とにより、データバッファ制御回路１５では、各データ
バッファの領域毎にデータ数カウンタ１０３によるデー
タ入出力管理を行い、データバッファ１６をＦＩＦＯと
して用いる。上位データ転送制御回路１２，ドライブデ
ータ転送制御回路２０は、指定されたデータ転送数を全
て終了すると、主マイクロプロセッサ１８に対して、転
送終了報告を行う。以上の動作により、ハードウェア制
御で、データの分散、データバッファ１６のＦＩＦＯ制
御を行い、データバッファに入りきらない大量データ転
送時でも主マイクロプロセッサ１８は、コンピュータの
コマンド単位で処理を行うことができる。

【００３４】また、本装置では、小さいデータを高トラ
ンザクション処理する場合も、大きなデータを転送する
場合も柔軟に対応できる。データバッファをＦＩＦＯと
して制御するか否かは、データ入出力数カウンタを使用
するかしないかにより選択できる。この選択が上位デー
タ転送制御回路１２，２０により可能となっており、デ
ータバッファの各領域毎でラップアラウンドするアドレ
ス範囲を限定するだけで、小さいデータを高トランザク
ション処理する場合と大きなデータを転送する場合が共
存可能である。

【００３５】さらに、本装置では、データの集合を検出
する機能を有している。これは、ディスク装置ユニット
２１から読みだしたデータを集合してコンピュータへデ
ータを送る場合、ディスク装置ユニット２１から読みだ
したデータの集合が終了したことをハードウェアにより
検出する機能である。

【００３６】図８にデータ集合検出回路１０５を示す。
データ集合検出回路１０５は、終了検出手段である終了
検出回路３０１と、終了状態ラッチ３０２と、集合検出
条件設定手段である集合検出条件レジスタ３０３と、集
合検出手段である集合検出回路３０４と、転送対象ディ
スク転送制御回路番号３０５とを有する。

【００３７】データ集合検出を行う場合、先ず、主マイ
クロプロセッサ１８により集合検出条件レジスタ３０３
に、どのドライブデータ転送制御回路２０からの転送終
了で集合検出するかを設定し、ドライブデータ転送制御
回路２０に対して転送開始を指示する。ドライブデータ
転送制御回路２０では、最終セグメントのバッファ転送
時に、転送終了情報１１５の転送終了フラグがＯＮとな
るモードでデータ転送を開始する。データ集合検出回路
１０５ではデータ転送時に転送終了情報１１５の転送終
了フラグがＯＮとなっていると、この時転送を実行して
いる回路２０の回路番号である、転送対象ディスク転送
制御回路番号３０５と、転送終了情報１１５により終了
情報ラッチ３０２の回路２０に対応したビットをＯＮす
る。

【００３８】この終了状態ラッチ３０２と集合検出条件
レジスタ３０３を比較し、集合検出条件が成立したと
き、主マイクロ主マイクロプロセッサ１８に対して、デ
ータ集合検出割り込み信号１２１を出力する。

【００３９】この機能により、主マイクロプロセッサ１
８は、複数のディスク転送制御回路２０の転送終了報告
によりデータが集合したことを調べるのでなく、ただ一
つの割り込みによりデータが集合したことを知ることが
できる。

【００４０】また、この機能は、データの集合を検出す
るだけでなく、各ドライブデータ転送制御回路２０の準
備が全て整ったことを検出する場合にも使用できる。こ
の場合、各ドライブデータ転送制御回路２０では、それ
ぞれ準備が整ったとき、データ転送制御情報の転送終了
フラグをセットし、データ転送先を指定せずにデータ転
送を行う。このとき、回路１５では、終了状態ラッチ３
０２をセットするだけでデータ転送動作を終了し、必要
なドライブデータ転送制御回路２０対応の終了状態のラ
ッチがそろったとき、主マイクロプロセッサ１８に割り
込みを行う。

【００４１】本実施例によれば、データ転送時、主マイ
クロプロセッサは、各データ転送制御部に対して、使用
するデータバッファアドレス，データ分散のための情報
などを指示することにより、複数のセグメントのデータ
転送を、その間主マイクロプロセッサの介在なしに、行
うことができる。このデータ転送を行っている間、主マ
イクロプロセッサは、次の転送のための情報を生成して
各転送制御部へ指示することができ、各転送制御部は、
実行中のデータ転送終了後、直ちに次のデータ転送を実
行することができるため、データ転送用データバスの使
用効率をあげることができる。

【００４２】この結果、マイクロプロセッサを頻繁に発
生するデータ転送管理から開放できる。コンピュータと
の転送データを分割し、コントローラ内部のデータ転送
及び転送状態の管理をセグメント単位で行う場合、この
管理は、頻繁に発生する。従来は、マイクロプロセッサ
でこの管理を行ったいるため、データ転送を行っている
間マイクロプロセッサは他の仕事を行う余裕がなくなる
上、データ転送自体も、マイクロプロセッサの処理によ
り発生するオーバヘッドのため、性能の低下を招いてい
た。

【００４３】また、転送データサイズがデータバッファ
に収まらないような大量データ転送を必要とする上位装
置に接続する場合、データバッファをＦＩＦＯとして使
用することによりデータ転送時のバス使用効率をあげる
ことができる。

【００４４】すなわち、コンピュータとの転送データが
データバッファに入りきらない大きさの場合でも、最大
のデータ転送速度が得られる。また、少量データ高トラ
ンザクション処理から大量データデータ処理まで柔軟な
対応ができる。

【００４５】さらに、データ集合の検出器により、主マ
イクロプロセッサは、この検出器からの１つの割り込み
によりデータが集合されたことを知ることができる。こ
のため、主マイクロプロセッサは、データが集合された
ことを知るための、複数のドライブとのデータ転送制御
部とのコミュニケーションが不要となり、処理の軽減が
できる。すなわち、独立して動作するドライブデータ転
送制御回路の動作状態の検出処理を簡単にし、処理速度
の向上が可能となる。

【００４６】

【発明の効果】本発明によれば、上位装置との高速デー
タ転送を実現するディスクアレイ装置を提供できる。

【図面の簡単な説明】

【図１】ディスクアレイ装置のブロック図である。

【図２】データバッファの説明図である。

【図３】データバッファ制御回路のブロック図である。

【図４】データ転送時のタイミング図である。

【図５】上位データ転送制御回路のブロック図である。

【図６】高トランザクション時の転送制御の説明図であ
る。

【図７】大量データ時の転送制御の説明図である。

【図８】データ集合検出回路のブロック図である。

【符号の説明】

１１…ホストＳＣＳＩバス、１２…上位データ転送制御
回路、１３…主マイクロプロセッサ用データバス、１４
…データ転送用データバス、１５…データバッファ制御
回路、１６…データバッファ、１７…冗長データ生成／
データ修復回路、１８…主マイクロプロセッサ、１９…
プロセッサメモリ、２０…ドライブデータ転送制御回
路、２１…ディスク装置ユニット、１０１…バスアービ
タ、１０２…転送制御情報解析回路、１０３…データ入
出力数カウンタ、１０４…データ転送タイミング生成回
路、１０５…データ集合検出回路、１１１…データ転送
要求信号、１１２…データ転送指示信号、１１３…デー
タ数カウント情報、１１４…データ転送制御信号、１１
５…転送終了情報、１１６…データ転送許可信号、１１
７…転送開始指示信号、１１８…データ転送タイミング
信号、１１９…データバッファ転送制御信号、１２０…
冗長データ生成回路転送制御信号、１２１…データ集合
検出割り込み、２０１…副プロセッサ、２０２…副プロ
セッサ用メモリ、２０３…共用メモリ、２０４…上位イ
ンタフェース回路、２０５…データ転送制御回路、２０
６…ＦＩＦＯメモリ、２０７…転送制御情報生成回路、
２０８…副プロセッサ用バス、２０９…上位側データ転
送制御信号、２１０…上位データバス、２１１…転送制
御情報生成回路制御信号、３０１…終了検出回路、３０
２…終了状態ラッチ、３０３…集合検出条件レジスタ、
３０４…集合検出回路、３０５…転送対象ディスク転送
制御回路番号。

フロントページの続き (72)発明者 常田 義則 神奈川県小田原市国府津2880番地 日立コ ンピュータ機器株式会社内 (72)発明者 水野 克敏 神奈川県小田原市国府津2880番地 日立コ ンピュータ機器株式会社内 (72)発明者 馬場 英美 神奈川県小田原市国府津2880番地 日立コ ンピュータ機器株式会社内

Claims (7)

【特許請求の範囲】
1. 【請求項１】複数のディスク装置ユニットを有し、上記
   ディスク装置ユニットは複数のグループに分割され、上
   記ディスク装置ユニットが記憶しているデータを上位装
   置に提供するディスクアレイ装置であって、 上位装置との間で行われる上記データの転送を制御する
   上位データ転送制御部と、 上記上位データ転送制御部が上位装置とデータ転送をす
   るときに上記データを一時的に記憶するデータバッファ
   と、 上記データバッファを制御するデータバッファ制御回路
   と、 上記グループ毎に設けられ、上記データバッファと上記
   グループに属するディスク装置ユニットとの間で行われ
   る上記データの転送を制御するドライブデータ転送制御
   部と、 上記上位データ転送制御部と、上記データバッファ制御
   回路と、上記ドライブデータ転送制御部とを制御する主
   マイクロプロセッサ部とを有し、 さらに、上記主マイクロプロセッサ部が、上記上位デー
   タ転送制御部と、上記データバッファ制御回路と、上記
   ドライブデータ転送制御部とを制御するための主マイク
   ロプロセッサ用バスと、 上記上位データ転送制御部と、上記データバッファ制御
   回路と、上記データバッファと、上記ドライブデータ転
   送制御部との間でデータを転送するためのデータ転送用
   バスとを有し、 上記データ転送用バスを介して、上記主マイクロプロセ
   ッサ部は、上記上位データ転送制御部と、上記データバ
   ッファ制御回路と、上記ドライブデータ転送制御部とを
   制御し、 上記データ転送用バスを介して、上記上位データ転送制
   御部または上記ドライブデータ転送制御部と、上記デー
   タバッファとの間で上記データを転送することを特徴と
   するディスクアレイ装置。
2. 【請求項２】請求項１記載のディスクアレイ装置におい
   て、 上記上位データ転送制御部または上記ドライブデータ転
   送制御部は、上記データバッファ制御回路との間で転送
   するデータの転送先アドレス及び量に関するデータを送
   受信することにより、上記上位データ転送制御部または
   上記ドライブデータ転送制御部と上記データバッファと
   の間で上記データを転送することを特徴とするディスク
   アレイ装置。
3. 【請求項３】請求項記載のディスクアレイ装置におい
   て、 上記上位データ転送制御部または上記ドライブデータ転
   送制御部は、上記データバッファ制御回路との間で転送
   するデータの転送先アドレス及び量に関するデータを生
   成し、送信する転送制御情報生成手段を有し、上記上位
   データ転送制御部または上記ドライブデータ転送制御部
   と上記データバッファとの間で上記データを転送するこ
   とを特徴とするディスクアレイ装置。
4. 【請求項４】請求項１、２または３記載のディスクアレ
   イ装置において、 上記データバッファは、記憶領域が上記グループに対応
   して物理的に分割されていることを特徴とするディスク
   アレイ装置。
5. 【請求項５】請求項４記載のディスクアレイ装置におい
   て、 上記上位データ転送制御部および上記ドライブデータ転
   送制御部は、主マイクロプロセッサからデータの転送先
   および上記データバッファの使用アドレス情報を受けて
   データ転送を行い、 上記データバッファ制御回路は、上記データバッファの
   分割された記憶領域へのデータの入出力量をカウントす
   ることによりＦＩＦＯ制御を行い、 上記上位データ転送制御部または上記ドライブデータ転
   送制御部と上記データバッファとの間で上記データを転
   送することを特徴とするディスクアレイ装置。
6. 【請求項６】請求項１、２、３、４または５記載のディ
   スクアレイ装置において、 上記グループから上記ドライブデータ転送制御部により
   上記データバッファへ転送された上記データが上記デー
   タバッファ上で集合されたことを検出するデータ集合検
   出回路を有することを特徴とするディスクアレイ装置。
7. 【請求項７】請求項６記載のディスクアレイ装置におい
   て、 上記データ集合検出回路は、 データ転送の終了したドライブデータ転送制御手段を検
   出する終了検出手段と、 データが集合したかを判定する対象となるドライブデー
   タ転送制御手段を設定する集合検出条件設定手段と、 上記終了検出手段と上記集合検出条件設定手段とを比較
   して集合が終了したかを検出する集合検出回路３０４と
   を有することを特徴とするディスクアレイ装置。