CN1060872C - 一种盘阵列系统集成方法 - Google Patents

一种盘阵列系统集成方法 Download PDF

Info

Publication number
CN1060872C
CN1060872C CN96104467A CN96104467A CN1060872C CN 1060872 C CN1060872 C CN 1060872C CN 96104467 A CN96104467 A CN 96104467A CN 96104467 A CN96104467 A CN 96104467A CN 1060872 C CN1060872 C CN 1060872C
Authority
CN
China
Prior art keywords
bus
slave
host
memory
code translator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96104467A
Other languages
English (en)
Other versions
CN1149159A (zh
Inventor
张江陵
金海�
周功业
张威
赵跃龙
周欣荣
冯丹
姚荻
汪振华
郭海宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN96104467A priority Critical patent/CN1060872C/zh
Publication of CN1149159A publication Critical patent/CN1149159A/zh
Application granted granted Critical
Publication of CN1060872C publication Critical patent/CN1060872C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Multi Processors (AREA)

Abstract

本发明涉及计算机领域，特别是适用于一种使用计算机通用板卡和专用高速主、从通讯接口构成计算机外存储系统的系统集成场合。它使用软件和硬件手段实现各部分之间的联接和协调一致；用路由分配器实现多串之间的并行或并发操作技术；采用高速主从通讯接口设计技术；采用阵列控制、Cache管理与系统调度的策略与技术。

Description

一种盘阵列系统集成方法
本发明涉及计算机领域，特别适用于一种使用计算机通用板卡和专用高速主、从通讯接口构成计算机外存储系统的系统集成场合。
1987年美国人David Patterson总结以往的成就，首先提出了构造磁盘阵列的理论，并定义了0、1、2、3、4、5等六种阵列结构，以后一些厂商进行了实用化开发，制造和设计了几种盘阵列卡，这些阵列控制卡都是使用专用芯片构成的，它不利于随着计算机科学技术的革命和控制软件版本的更新而更新，限制了自身的使用范围和成本的降低。
针对上述现有技术存在的缺点，本发明的任务是提供一种盘阵列的系统集成方法。
本发明通过以下措施实施。它是一种利用通用的计算机板、卡和专用的高速主、从通讯接口构成盘阵列系统的集成方法，其高速主、从通讯接口2一端与主机1的总线12联接，另一端与从机的总线11联接，总线11上挂接存入基本输入输出系统的只读存储器3，从机中央处理器4、用于存放分块数据的静态随机存取存贮器5、测试监控设备7、用于控制盘阵列工作的路由分配器6、只读光盘10和多个串控制器8，串控制器8一端与总线11联接，另一端串接存贮器设备9。所述路由分配器6由指令译码16、地址转换17、命令排队18、设备驱动19、超高速缓冲存储器(Cache)调度和缓冲存储器(Buffer)预置15构成，指令流13和数据流14经指令译码16和地址转换17，在超高速缓冲存储器(Cache)调度和缓冲存储器(Buffer)预置15的控制下进行排队，经设备驱动19形成设备驱动命令，由设备总线20输出。所述的高速主、从通讯接口2，由双口随机存储器(RAM)31、32、33、通用逻辑阵列集成电路(GAL)34、主机地址译码器30、从机数据缓冲器35和从机地址译码器36构成，主机数据缓冲器29一端与主机总线21、22、23联接，另一端与双口随机存储器31联接，主机地址译码器30一端与主机总线23的低位地址联接，另一端与双口随机存储器31、32、33联接，主机数据缓冲器和主机地址译码器的选中由主机总线的高位地址线25、26、27、28、经通用逻辑阵列集成电路34实现，从机数据缓冲器35一端与双口随机存储器31联接，另一端与从机总线42、43联接，从机地址译码器36的一端与双口随机存储器31联接，另一端与从机总线的低位地址37联接，从机数据缓冲器35和从机地址译码器36的选中由从机总线的高位地址线38、39、40、41经通用逻辑阵列集成电路34完成。
本发明的优点为：(1)采用通用计算机板卡，通过总线与设备串连接，由路由分配器实现调度。除路由分配器外，可以使用多种通用板卡以利于吸收计算机新技术成果，达到提高品质性能和降低成本的目的；(2)系统功能可以随意扩展，不受专用器件的限制；(3)可以挂接磁盘驱动器或光盘驱动器或多种存储设备的组合；(4)系统规模和系统结构柔性可变，有利于形成适合不同用户要求的系列产品；(5)主、从通讯接口采用非标准高速双端口随机存储器及通讯协议实现，具有极高的数据传输速度。
附图说明如下：
附图1：系统集成原理图；
附图2：路由分配器；
附图3：高度主、从通讯接口。

Claims (3)

1．一种利用通用计算机板，卡和专用的高速主、从通讯接口构成盘阵列系统的集成方法，其特征在于，高速主、从通讯接口(2)一端与主机(1)的总线(12)联接，另一端与从机的总线(11)联接，总线(11)上挂接存放基本输入输出系统的只读存储器(3)，从机中央处理器(4)、用于存放分块数据的静态随机存取存贮器(5)、测试监控设备(7)、用于控制盘阵列工作的路由分配器(6)、只读光盘(10)和多个串控制器(8)，串控制器(8)一端与总线(11)联接，另一端串接存贮器设备(9)。
2．根据权利要求1所述的集成方法，其特征在于，所说的路由分配器(6)由指令译码(16)、地址转换(17)、命令排队(18)、设备驱动(19)、超高速缓冲存储器调度及缓冲存储器的预置(15)构成，指令流(13)和数据流(14)经指令译码(16)和地址转换(17)，在超高速缓冲存储器调度和缓冲存储器预置(15)的控制下进行排队，经设备驱动(19)形成设备驱动命令，由设备总线(20)输出。
3．根据权利要求1所述的集成方法，其特征在于，所说的高速主、从通讯接口(2)，由双口随机存储器(31)、(32)、(33)、通用逻辑阵列集成电路(34)、主机地址译码器(30)、从机数据缓冲器(35)和从机地址译码器(36)构成，主机数据缓冲器(29)一端与主机总线(21)、(22)、(23)联接，另一端与双口随机存储器(31)联接，主机地址译码器(30)一端与主机总线(23)的低位地址联接，另一端与双口随机存储器(31)联接，主机数据缓冲器和主机地址译码器的选中由主机总线的高位地址线(25)、(26)、(27)、(28)、经通用逻辑阵列集成电路(34)实现，从机数据缓冲器(35)一端与双口随机存储器(31)联接，另一端与从机总线(42)、(43)联接，从机地址译码器(36)的一端与双口随机存储器(31)联接，另一端与从机总线的低位地址(37)联接，从机数据缓冲器(35)和从机地址译码器(36)的选中由从机总线的高位地址线(38)、(39)、(40)、(41)经通用逻辑阵列集成电路(34)完成。
CN96104467A 1996-05-03 1996-05-03 一种盘阵列系统集成方法 Expired - Fee Related CN1060872C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN96104467A CN1060872C (zh) 1996-05-03 1996-05-03 一种盘阵列系统集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN96104467A CN1060872C (zh) 1996-05-03 1996-05-03 一种盘阵列系统集成方法

Publications (2)

Publication Number Publication Date
CN1149159A CN1149159A (zh) 1997-05-07
CN1060872C true CN1060872C (zh) 2001-01-17

Family

ID=5118369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96104467A Expired - Fee Related CN1060872C (zh) 1996-05-03 1996-05-03 一种盘阵列系统集成方法

Country Status (1)

Country Link
CN (1) CN1060872C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383721C (zh) * 2006-05-12 2008-04-23 华中科技大学 一种异构双系统总线的对象存储控制器
CN101344876B (zh) * 2007-07-11 2011-05-11 台达电子工业股份有限公司 主从式扩充板系统的操作方法
CN105412257B (zh) * 2015-12-15 2020-06-30 大连大学 元胡止痛颗粒及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0505792A1 (en) * 1991-03-28 1992-09-30 International Business Machines Corporation Computer system with mechanism for dynamically changing the hardware I/O configuration
US5287462A (en) * 1991-12-20 1994-02-15 Ncr Corporation Bufferless SCSI to SCSI data transfer scheme for disk array applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0505792A1 (en) * 1991-03-28 1992-09-30 International Business Machines Corporation Computer system with mechanism for dynamically changing the hardware I/O configuration
US5287462A (en) * 1991-12-20 1994-02-15 Ncr Corporation Bufferless SCSI to SCSI data transfer scheme for disk array applications

Also Published As

Publication number Publication date
CN1149159A (zh) 1997-05-07

Similar Documents

Publication Publication Date Title
DE10214700B4 (de) Kombinierter ATA/SATA-Controller als integrierter Schaltkreischip und dazugehöriges Verfahren zum Betreiben
CN1050917C (zh) 带有数据传送用可编程门限先入先出寄存器的个人计算机
US9081904B2 (en) Methods for eliminating intermediate bussing and bridging requirements between a solid state memory device with PCI controller and a main system bus
CA2087162A1 (en) High-speed, high-capacity, fault-tolerant, error-correcting storage system for binary computers
EP1310874A2 (en) Fly-by XOR
US20080040533A1 (en) Solid State Memory Device with PCI Controller
EP0797141A1 (en) Computer system
CN1304509A (zh) 基于通用串行总线的pc闪存盘的体系结构
US20090164691A1 (en) Io processor
CA2236225A1 (en) Dynamically allocating space in ram shared between multiple usb endpoints and usb host
GB2220509A (en) Data processing system
DE10211054A1 (de) USB-Hostcontroller
CN1060872C (zh) 一种盘阵列系统集成方法
CN100432970C (zh) 流水线化的ata设备初始化平台和装置
WO1992001987A1 (en) Interface system for data transfer with remote peripheral independently of host processor backplane
CN1096029C (zh) 个人计算机中容量超过528兆字节的dasd装置和方法
CN1243313C (zh) 具有大容量存储器的数据流处理板
US5666556A (en) Method and apparatus for redirecting register access requests wherein the register set is separate from a central processing unit
Toledo et al. A plug and play approach to data acquisition
CN101135950B (zh) 磁盘适配卡
CN1046040C (zh) 与总线位数相匹配的存贮器直接存取结构
CN1151443C (zh) 非软驱存储器接口转换为软驱接口的装置
CN1841270A (zh) 一种用于智能卡仿真调试系统的接口
CN1707404A (zh) 共性总线接口结构及其实现方法
CN2261647Y (zh) 外接式can接口通讯卡

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Assignee: Wuhan Haiheng Information Storage Co., Ltd.

Assignor: Wuhan Huazhong Science and technology large Industry Group Co Ltd

Contract fulfillment period: 2006.7.25 to 2023.8.8 contract change

Contract record no.: 2008420000001

Denomination of invention: Disc matrix system integrating method

Granted publication date: 20001125

License type: Exclusive license

Record date: 2008.5.28

LIC Patent licence contract for exploitation submitted for record

Free format text: EXCLUSIVE LICENCE; TIME LIMIT OF IMPLEMENTING CONTACT: 2006.7.25 TO 2023.8.8

Name of requester: WUHAN SEA OF INFORMATION STORAGE HENG CO.

Effective date: 20080528

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee