CN1726399A - 集成电路及相应封装集成电路 - Google Patents

集成电路及相应封装集成电路 Download PDF

Info

Publication number
CN1726399A
CN1726399A CN200380106080.9A CN200380106080A CN1726399A CN 1726399 A CN1726399 A CN 1726399A CN 200380106080 A CN200380106080 A CN 200380106080A CN 1726399 A CN1726399 A CN 1726399A
Authority
CN
China
Prior art keywords
integrated circuit
integrated
mark
identification element
labelling apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200380106080.9A
Other languages
English (en)
Other versions
CN100516914C (zh
Inventor
T·泽特勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1726399A publication Critical patent/CN1726399A/zh
Application granted granted Critical
Publication of CN100516914C publication Critical patent/CN100516914C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明系有关一种集成电路(IC)及相应封装集成电路，具有待测试的一集成功能电路(1)，及可连接该功能电路(1)至对该功能电路(1)执行功能测试以确保测试结果的测试装置(3A)的一测试接口(TI)，并具有以该测试结果为基础自动制造标记的集成自我标记装置(2)。此达成测试集成半导体电路显著成本降低。

Description

集成电路及相应封装集成电路
本发明系有关集成电路及相应封装集成电路，且特别有关具有改良测试能力的集成电路。
为了确保制造集成半导体电路及封装或装设集成电路的品质，重要测试步骤系决定半导体晶片上的尚未分割工作芯片，且对被封装于外壳中的半导体器件做最后测试作为最终项目。这些集成半导体电路或芯片及最后被装设封装集成电路的测试成本系构成半导体制造总成本明显部分。
此情况中，特别是当实行便宜，快速及可靠制造测试时，集成半导体电路连续上升集成密度会产生一连串问题。此首先因为集成半导体电路内部元件数量上速度远较封装上存在的连接插脚数量为快。特别是此导致观测性问题。此外，典型系统频率会上升，其意指操作条件下的测试需更昂贵高效能测试器。相同地，时脉频率通常并不与例如被集成于系统中的存储器中的存储单元数量增加相同程度。针对相同测试算法，此意指每产品绝对上升测试时间及上升测试成本。
同样地，例如当使用不同承包商来分割晶片制造及装设时，目前不同标准中的测试结果一致传输系出现逻辑性挑战。
藉由涵盖电路设计，测试概念，测试器及装设设计及组合方式及数理逻辑的组合方法，可最有效降低测试时间，测试及逻辑成本。
例如，该改良测试方法系已知来自已出版文献EP 1 178 323，其中被测试的集成电路各具有集成自我测试单元(BISTs)，且该自我测试系被执行于较读取自我测试的测试结果更早的时点。
图1显示依据这些传统方法的具有多个被形成其上的集成半导体电路IC的半导体晶片W简单平面图。此例中，半导体晶片W上的所有集成电路IC均实际被供给晶片位准处的供给电压，其意指被制造于多个集成电路IC中的自我测试单元可于此时点实际执行同时自我测试。此意指仅所获得测试信息或必须藉由标示个人接触来读取的测试结果，例如及随后使用这些测试结果以一般方式来标记的有缺陷集成电路IC系产生操作错误事件。
此情况中的一般标记方法系为当作下游装设单元选择准则的”印墨”，其中功能性受损的集成电路系被提供随后导致被标记芯片被拒绝的印墨点。
然而，此情况的缺点系特别是”自我测试单元”(BIST，内建自我测试)被使用时，该测试结果必须被储存于存储器中。一方面，此可以依电性可读存储器非易失可读存储器来达成，该依电性存储器需固定电源供应；另一方面，非易失存储器会产生递增制造成本且需与标准供给电压相较下被增加的附加电压。
针对此，因为自我测试每个集成半导体电路或每个芯片IC必须被与测试器再接触之后，该结果随后必须被评估，所以尽管潜在高成本优势，特别用于晶片的内建自我测试方法或自我测试方法的唯一使用仍尚未被实行于广泛位准。然而，因为这些处理及接触时间系占用大部分测试时间及测试成本，所以这些自我测试方法(内建自我测试方法)系被明显降低。
因此，本发明系以提供集成电路及进一步改良测试能力且特别是降低测试成本的相应封装集成电路的目的为基础。
依据本发明，此目的系针对权利要求1特性的集成电路及权利要求12及16特性的封装集成电路来达成。
特别是因为使用集成自我标记装置以测试装置所获得的测试结果为基础来制造标记，所以被外部标记装置正常施加的标记可首次藉由集成电路来自动制造。
较佳是，该集成自我标记装置系具有用于制造标记的一标记元件，及用于激活该标记元件的一标记元件激活单元，其首先非常容易实行该标记，其次允许已存在系统继续被用于辨识该标记。
较佳是，由于标记元件为用于制造光学可读标记的光学标记元件，用于制造磁性可读标记的磁性标记元件及/或用于制造电子可读标记的电子标记元件，所以该标记为为非易失标记。前两个例子中，该标记可被无接触侦测，也就是不需任何接触，从而产生显著时间利益。
较佳是，测试装置系具有集成自我测试单元，特别是其可与被引用于开头的该测试方法一起允许测试时间被明显降低。然而，相同方法中，亦额外或可替代使用外部测试单元作为测试装置，其允许更复杂测试结果得以被评估。
此外，集成自我标记装置可具有以来自集成功能电路的测试结果元件为基础来制造标记元件的多个自我标记装置元件，其意指被测试集成电路甚至可被分类。
此外，该集成电路可具有缓冲储存测试结果的非易失存储器元件，其意指如晶片测试及接续产品测试的”多阶段测试”可被不同配置。
至于封装集成电路，至少位于自我标记装置区域中，该集成电路系较佳被封装于外壳中，其包含允许集成电路上的标记被读取。此意指被装设集成电路的标记可被自动制造，及使用不仅位于晶片位准亦位于产品位准的相同自我标记装置。
例如，此情况的封装系为光学可透或具有自我标记装置区域中的检查窗。
然而，由于该封装自我标记装置的设计再次与集成电路中的集成自我标记装置相同，所以可替代或额外地，封装集成电路亦具有被形成于外壳中以测试结果为基础制造独立封装标记的封装自我标记装置。此允许封装测试被进一步改良。
进一步从属权利要求系具有本发明进一步有利改进的特性。
本发明系参考附图使用实施例作更详细说明，其中：
图1显示用于描绘传统测试方法的具有集成电路的半导体晶片简单平面图；
图2显示依据第一实施例的具有自我标记装置的集成电路简单方块图；
图3显示依据第二实施例的具有自我标记装置的集成电路简单方块图；
图4A至图4C显示温度感应自我标记装置的简单平面图及简单剖面图；
图5A及图5B显示磁场感应自我标记装置的简单平面图及简单剖面图；及
图6显示封装集成电路的简单平面图。
图2显示依据第一实施例的集成电路，例如可被发现于依据图1及另一集成电路IC的半导体晶片W上的简单方块图。然而，相同方式中，其亦可为如所见例子中的单独半导体芯片或集成电路IC型式。
依据图2，集成电路IC系具有被测试的一集成功能电路1，及可连接该功能电路1至包含为了自我测试通常被制造于集成电路中的至少一集成自我测试单元3A(BIST，内建自我测试)的一测试接口TI。例如，外部测试接口ETI可被用来激活此自我测试单元3A或于自我测试操作期间提供其附加资料。此情况中，测试接口TI系传送待测试装置传送的刺激资料及被功能电路传送的响应资料。
自我测试单元3A型式的测试装置于是对集成功能电路1执行功能测试来确认测试结果，例如该功能电路可为初级逻辑电路而该测试结果为简单”成功/失败”结果。
此外，图2所示集成电路IC现在具有可以来自测试装置或自我测试单元3A的被确认测试结果为基础来制造标记的”集成”自我标记装置2(SMV)。
可选择是，该被确认测试结果亦可经由虚线所示可额外电子评估可能测试结果的附加接口测试输出(TO)而被传送至外部。
考虑集成自我标记装置2，其系采用测试结果作为制造标记较佳于集成半导体电路表面上的基础，因此不再需要遵循自我测试结果作进一步接触来读取及评估该测试结果，及以该被确认测试结果及目前有接触的半导体电路为基础制造标记。
特别是多个集成电路IC实际以晶片位准执行同时自我测试的上述测试方法例中，近一步平行化可经由针对个别集成电路IC同时制造标记而获得。因此，测试时间及测试成本均可被显著降低。
图3显示依据第二实施例的集成电路简单方块图，其中相同参考符号系标示相同或相应元件，以下重复说明系被省略。
依据图3，由于测试装置不再具有集成自我测试单元3A，而为经由测试接口TI再次被连接至待测试的测试接口TI的外部测试器3B，所以以上发明亦可被扩展至外部测试方法。此情况中，测试接口TI再次传送待测试装置传送的刺激资料及被功能电路传送的响应资料。
再次，外部测试器3B系采用这些刺激资料作为确认测试结果基础，并经由测试结果接口将其供应至集成电路且特别至被集成于此的自我标记装置2。再次，自我标记装置2系采用此测试结果作为制造标记于集成电路IC上的基础。
依据此第二实施例，尽管所使用测试方法中的内建自我测试或自我测试部份增加，但仍允许实际发展，其中集成半导体电路IC仍使用外部测试单元3B及相应外部测试方法而有助益地检查。
依据此第三实施例(无图标)，由于功能电路1或集成电路IC的部件系藉由外部测试器3B来检查，而集成电路IC的其它部件系藉由集成自我测试单元3A来检查，所以图2所示内部自我测试单元3A及图3所示外部测试器3B的组合亦可能及合适。
然而，特别是当自我测试单元3A被使用时，上述如图1所示的平行测试概念应用系适当地。
图4A至图4C显示例如可被制造于图2及图3的集成电路IC中的温度感应集成自我标记装置的简单平面图及简单剖面图。
图4A显示依据第一实施例的例如可被制造于集成电路IC最上层中的集成电路IC表面上的集成自我标记装置2简单平面图。
依据图4A，集成自我标记装置2系包含用于制造实际标记的一热感应标记元件M，及用于激活该标记元件M的一标记元件激活单元。依据图4A，因为温度感应标记元件M系藉由热能或以温度变化为基础来激活，所以该标记元件激活单元系为”热标记元件激活单元”。
例如，该热标记元件激活单元系具有藉由电导互连或电阻结构R彼此相连的连接电极4。
图4B显示从图4A沿着区段A-B的简单剖面图，相同参考符号系标示相同或相应元件，以下重复说明系被省略。
依据图4B，该热标记元件激活单元本质上系为最上互连中的曲折互连区域或集成半导体电路IC中的金属化平面型式，或藉由最后绝缘或钝化层I与该标记元件M分隔。
最简单例中，该热标记元件激活单元系包含直接接近标记元件M且藉由电流供应来加热的电导互连R。例如针对有缺陷集成半导体电路IC，为了施加测试结果至连接电极4，大电流系被压缩入以互连电阻或电阻元件R为基础加热的互连R。若此加热使标记元件M区域中的温度T超过标记元件M从第一状态改变为第二状态的临界温度T0，则标记元件M中的此改变系产生集成半导体电路IC的预期标记。
图4C显示依据热感应自我标记装置2第二实施例沿着区段A-B的简单剖面图，相同参考符号系标示相同或相应元件，以下重复说明系被省略。
依据图4C，由于标记元件M被直接制造或互连或电阻元件R上的非常薄绝缘层，钝化开口0(图4A需线显示)可被制造于标记元件激活单元或电阻元件R的区域中。此给予电阻元件R及标记元件M间允许温度增加的递增热耦合。
为了制造一开口，可视个别被使用绝缘或钝化层I而使用传统蚀刻方法。
为了提供该热集成自我标记装置，例如提供互补金属氧化半导体(CMOS)电路，例如一般制造处理随后系为使用传统方法的最上金属化平面中的电阻元件R光刻图案(例如)，而最终敷设微量适用为标记元件M的物质。由于仅需确保充分热耦合电阻结构R，标记元件M可例如藉由实行喷墨印表方法，化学沉积方法(CVD，化学汽相沉积)，溅射(PVD，物理汽相沉积)等而被敷设。
标记元件M的适当物质系为承受临界温度T0处的温度改变的全热感应染料。例如，1988年Giacomel所说明的”运用marman效应相变抹除于硫族元素薄膜中的可抹除光学存储器”，所使用标记元件M可为硫族元素薄膜。该层或该物质系具有临界温度T0＝200℃时从弱反射相位至高反射结晶相位的相位变化。此变化可例如使用激光侦测器或电荷耦合装置(CCD)相机被光学评估。
然而，相同方式中，液晶(LC)及亦进一步物质亦适用为提供光学可读标记的光学标记元件。
因此，这些光学标记元件可使简单”成功/失败”信息被直接指示，其为自我标记装置2为何取代正常必要”印墨处理”工作步骤及装设的原因。此例中，标记元件M所制造的标记可藉由既存评估系统来评估，且不需附加成本而被整合为既存制造处理。
然而，上述提供光学可读标记的光学标记元件的替代，亦可以相同方式使用磁性标记元件提供磁性可读标记与依据图4A至图4C的热标记元件激活单元。
因此，除了依据此实施例的光学标记元件的外，磁性标记元件M系藉由依据图4B接近电阻结构R的钝化层I被分隔或依据图4C直接或经由非常薄绝缘层(无图标)被制造于电阻结构R上。
例如，该磁性标记元件可为被以预磁化型式被敷设于绝缘层I或直接敷设至电阻结构R上的铁磁物质。此情况中，由于临界温度T0以上的加热提高其静态磁化且使其顺磁，所以磁性标记元件M可利用预磁化铁磁物质。
例如，该磁性标记元件M合适物质系为镍(T0(Ni)＝649K)，钆(T0(Gd)＝302K)及各种合金。
相对于光学读取，为了例如使用激光或使用具有接续影像处理及图案辨识的电荷耦合装置相机来读取磁性标记，扫描标记元件M的线圈或磁场传感器系被使用，例如已知为硬盘机。此情况的优点系再次为具有快速且保护物质及标记隐藏性的无接触式读取方法。
此外，由于物质系被以相同于磁性随机访问存储器(MRAM)的方式来激活，所以被选为标记元件M的磁性物质亦可为已知磁性随机访问存储器的”巨磁阻”物质。
此外，由于该电子可读标记元件具有接触的缺点，所以例如被使用的电子标记元件M可为互连熔丝或介电抗熔丝等。
图5A及图5B显示磁场感应集成自我标记装置的简单平面图及简单剖面图，相同参考符号系标示如图4A至图4C的相同或相应元件，以下重复说明系被省略。
依据图5A及图5B，E场激活集成自我标记装置2系被显示，电场感应标记元件M现在并非藉由温度变化而系藉由电场变化来激活。
依据图5A，标记元件激活单元系包含彼此分隔的一第一电极E1及一第二电极E2，其个别依序被连接至连接电极4。当电压或正测试结果被施加时，电场E系被制造于电极E1及E2，例如其系以梳状物方式被交错插入，该电场E系产生E场激活标记元件M的改变。
依据图5B，电极E1及E2再次被形成于最上互连平面或金属化平面中，且其具有如图5A所示的梳状物结构。再次，标记元件M可藉由绝缘层或钝化层I被与标记元件激活单元或电极E1及E2分隔，但其较佳被直接敷设于电极E1及E2或仅被非常薄绝缘层(无图标)分隔。
例如，被用于该E场激活或电场感应标记元件M的物质可为已知来自液晶显示器的液晶及类似物。
例如，可被使用的E场感应物质可为1999年Smith”静电放电指针”及1999年Comiskey”分离电子装置制造方法所说明的电泳物质(电子印墨)。
上述测试方法例中，虽然电源供应特别于自我测试操作期间可得，但被用于标记元件M的物质系较佳为留下非易失标记，也就是即使无电源供应，光学或磁性或电子特性被改变之后并不返回原始状态的物质。此意指被与电源供应分隔的集成电路亦可维持其标记的不可逆性。
此外，多个自我标记装置元件亦可以来自被制造于集成电路IC中的集成功能电路的测试结果元件为基础来制造标记元件。为了更精确，上述如图4及图5所示的自我标记装置2系可较佳被制造于集成电路IC表面，其提供分类的选择。
例如，为了更精确，此允许芯片速度等级的光学或磁性指针被自动实行。然而，相同方式中，亦可为集成电路光学或磁性标示存储器大小或声音品质等级。
除了上述(较佳为非易失)标记元件M的外，亦可使用电子可抹除可程序只读存储器(EEPROMs)，快闪可程序只读存储器(FlashPROMs)，磁性随机访问存储器，铁电随机访问存储器(FRAM)，硫族元素存储器(Ovonics)等型式的电子可读非易失存储器，其意指特别当自我测试单元被使用时，获得自先前测试通过的测试结果可被缓冲储存，因此，例如首先晶片测试然后产品测试的多阶段测试系可被不同配置。
此情况中，各测试可依序被指派直到”正确”测试选择才被激活的专用标记元件(元件)M。
图6显示封装集成电路的简单平面图，相同参考符号系标示如图1至图5的相同或相应元件，以下重复说明系被省略。
本发明另一优点系亦可用于产品测试或用于最后装设封装。
依据图6，例如发明性集成电路IC系被封装于具有多个连接插脚7的产品封装5。于是，由于封装5中的最后装设或封装被依序跟随着外部及/或自我测试效能，所以集成自我标记装置2亦可被用于产品测试或封装测试。
此情况中，集成电路IC的内部测试接口TI或外部测试接口ETI系被连接至产品封装5上的连接插脚7(被特定提供)，其意指最后装设或封装集成电路IC亦可接受功能测试。
当使用磁性标记元件时，此情况甚至可使用普通弹性物质来制造产品封装5。
然而，若光学标记元件被用于自我标记装置2时，则封装5应包含至少自我标记装置2的区域6中允许集成电路IC上的标记被读取的物质。
例如，光学可透塑料封装因此可被使用，或由光学可透物质制成的窗6系被制造于自我标记装置2的区域中的封装5中。
相同方式中，当磁性标记元件被使用时，封装5应可穿透至少自我标记装置2的区域6中的磁场。
然而，依据另一实施例(无图标)，封装集成电路亦可具有一封装自我标记装置(与集成电路IC中的自我标记装置2相较)，其较佳被制造于封装5表面区域上且适用以测试结果为基础来制造封装标记。
此情况中，此封装自我标记装置的设计本质上系相应上述自我标记装置2的设计，其为为何以下重复说明被省略的原因。
本发明已参考用于制造个别标记元件的特定物质作以上说明。然而，并不限于此，且包含相同方式适用于标记元件的替代物质。
相同方式中，本发明不仅有关热及场感应自我标记装置，亦有关相应替代自我标记装置。于是，本发明并不限于上述温度感应及场感应物质，且包含相同方式适用于标记元件的替代物质。

Claims (17)

1.一种集成电路，具有
待测试的一集成功能电路(1)，及可连接该功能电路(1)至对该功能电路(1)执行功能测试以确保测试结果的测试装置(3A；3B)的一测试接口(TI；ETI)，
其特征为
以该测试结果为基础制造标记的一集成自我标记装置(2)。
2.如权利要求1的集成电路，其中该集成自我标记装置(2)系具有用于制造该标记的一标记元件(M)，及用于激活该标记元件(M)的一标记元件激活单元(4，R；E1，E2)。
3.如权利要求1或2的集成电路，其中该标记系为一非易失标记。
4.如权利要求2及3任一项的集成电路，其中该标记元件(M)系具有一热感应标记元件，而该标记元件激活单元系引起温度改变。
5.如权利要求2及3任一项的集成电路，其中该标记元件(M)系具有一电场感应标记元件，而该标记元件激活单元系引起电场(E)改变。
6.如权利要求2至5任一项的集成电路，其中该标记元件(M)系为用于制造光学可读标记的一光学标记元件。
7.如权利要求2至6任一项的集成电路，其中该标记元件(M)系为用于制造磁性可读标记的一磁性标记元件。
8.如权利要求2至7任一项的集成电路，其中该标记元件(M)系为用于制造电子可读标记的一电子标记元件。
9.如权利要求1至8任一项的集成电路，其中该测试装置系具有一外部测试单元(3B)及/或一集成自我测试单元(3A)。
10.如权利要求1至9任一项的集成电路，其中该集成自我标记装置(2)系具有以来自该集成功能电路(1)的测试结果元件为基础来制造标记元件的多个自我标记装置元件。
11.如权利要求1至10任一项的集成电路，其特征为用于缓冲储存该测试结果的非易失存储器元件。
12.一种封装集成电路，具有
如权利要求1至11的一被封装于一封装(5)中的一集成电路(IC)，其中该封装(5)系包含至少该自我标记装置(2)的区域(6)中允许该集成电路(IC)上的该标记被读取的物质。
13.如权利要求12的封装集成电路，其中该封装(5)系可穿透至少该自我标记装置(2)的区域(6)中的光线。
14.如权利要求12及13任一项的封装集成电路，其中该封装(5)系可穿透至少该自我标记装置(2)的区域(6)中的磁场。
15.如权利要求12至14任一项的封装集成电路，其中该集成电路(IC)中的该测试接口(TI；ETI)可藉由该封装(5)上的连接插脚(7)来激活。
16.一种封装集成电路，具有
待测试的一集成电路(IC)，及可连接该集成电路(IC)至对该集成电路(IC)执行功能测试以确保测试结果的测试装置的一测试接口(7)，其特征为被形成于该封装(5)中以该测试结果为基础制造封装标记的封装自我标记装置。
17.如权利要求16的封装集成电路，其中该封装自我标记装置系具有类似如权利要求2至11任一项的集成自我标记装置(2)的设计。
CN200380106080.9A 2002-12-14 2003-12-13 集成电路及相应封装集成电路 Expired - Fee Related CN100516914C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10258511.3 2002-12-14
DE10258511A DE10258511A1 (de) 2002-12-14 2002-12-14 Integrierte Schaltung sowie zugehörige gehäuste integrierte Schaltung

Publications (2)

Publication Number Publication Date
CN1726399A true CN1726399A (zh) 2006-01-25
CN100516914C CN100516914C (zh) 2009-07-22

Family

ID=32477643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200380106080.9A Expired - Fee Related CN100516914C (zh) 2002-12-14 2003-12-13 集成电路及相应封装集成电路

Country Status (8)

Country Link
US (1) US7233161B2 (zh)
EP (1) EP1570280B1 (zh)
JP (1) JP4368805B2 (zh)
CN (1) CN100516914C (zh)
AU (1) AU2003296540A1 (zh)
DE (2) DE10258511A1 (zh)
TW (1) TWI256122B (zh)
WO (1) WO2004055534A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109406922A (zh) * 2017-08-15 2019-03-01 昆山维信诺科技有限公司 电子产品及其测试方法和装置
CN109964277A (zh) * 2016-10-20 2019-07-02 德州仪器公司 用于检测及移除有缺陷集成电路封装的方法及设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0329516D0 (en) * 2003-12-19 2004-01-28 Univ Kent Canterbury Integrated circuit with debug support interface
WO2006064921A2 (en) * 2004-12-13 2006-06-22 Tokyo Electron Limited Semiconductor chip with identification codes, manufacturing method of the chip and semiconductor chip management system
US7403027B2 (en) * 2006-10-30 2008-07-22 Intel Corporation Apparatuses and methods for outputting signals during self-heat burn-in modes of operation
US7573393B2 (en) * 2007-02-08 2009-08-11 Allegro Microsystems, Inc. Integrated fault output/fault response delay circuit
US7924045B2 (en) * 2008-07-11 2011-04-12 International Business Machines Corporation Apparatus, system, and method for error detection in a stand alone power supply
FR2973560A1 (fr) * 2011-04-01 2012-10-05 St Microelectronics Rousset Tri de puces d'une plaquette de circuits électroniques
US10714427B2 (en) 2016-09-08 2020-07-14 Asml Netherlands B.V. Secure chips with serial numbers
US10079206B2 (en) 2016-10-27 2018-09-18 Mapper Lithography Ip B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623603A (en) * 1967-08-31 1971-11-30 Western Electric Co Magnetic identification and separation of small parts
JPS6164137A (ja) 1984-09-05 1986-04-02 Sharp Corp 半導体装置
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
JPS63102332A (ja) 1986-10-20 1988-05-07 Matsushita Electronics Corp 半導体装置の検査方法
CA1303901C (en) * 1988-06-24 1992-06-23 Normand Nadeau Low profile inker
JPH04139850A (ja) * 1990-10-01 1992-05-13 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその検査方法
US5424651A (en) * 1992-03-27 1995-06-13 Green; Robert S. Fixture for burn-in testing of semiconductor wafers, and a semiconductor wafer
JP2839411B2 (ja) 1992-05-15 1998-12-16 三菱電機株式会社 不良ｉｃの検査装置
JPH0653292A (ja) 1992-07-31 1994-02-25 Sony Corp 半導体装置及びその検査方法
US5673028A (en) * 1993-01-07 1997-09-30 Levy; Henry A. Electronic component failure indicator
US5570035A (en) * 1995-01-31 1996-10-29 The United States Of America As Represented By The Secretary Of The Army Built-in self test indicator for an integrated circuit package
DE19528733C1 (de) * 1995-08-04 1997-01-02 Siemens Ag Integrierte Schaltung
US6040773A (en) * 1995-10-11 2000-03-21 Motorola, Inc. Radio frequency identification tag arranged for magnetically storing tag state information
JPH10125742A (ja) 1996-10-22 1998-05-15 Mitsubishi Electric Corp 半導体集積回路の良否判定方法及び半導体集積回路
JPH1126650A (ja) 1997-06-30 1999-01-29 Mitsumi Electric Co Ltd 樹脂封止型パッケージ
DE69831592T2 (de) * 1997-11-14 2006-06-22 Toppan Printing Co. Ltd. Zusammengesetzte ic-karte
JP3097643B2 (ja) * 1998-01-14 2000-10-10 日本電気株式会社 半導体装置の試験方法及び半導体装置
US6753830B2 (en) * 1998-09-11 2004-06-22 Visible Tech-Knowledgy, Inc. Smart electronic label employing electronic ink
JP2001127236A (ja) 1999-10-28 2001-05-11 Mitsumi Electric Co Ltd Ｉｃパッケージ
US6421794B1 (en) * 2000-03-09 2002-07-16 John T. Chen Method and apparatus for diagnosing memory using self-testing circuits
DE10037866A1 (de) 2000-08-01 2002-03-07 Voith Turbo Kg Flanschmitnehmer für ein Kardangelenk und Gelenkwelle
DE10037794A1 (de) * 2000-08-03 2002-02-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Testen einer integrierten Schaltung, zu testende integrierte Schaltung, und Wafer mit einer Vielzahl von zu testenden integrierten Schaltungen
US6466007B1 (en) * 2000-08-14 2002-10-15 Teradyne, Inc. Test system for smart card and indentification devices and the like
US6969006B1 (en) * 2000-09-15 2005-11-29 Ultracard, Inc. Rotable portable card having a data storage device, apparatus and method for using same
DE10108924A1 (de) * 2001-02-23 2002-09-05 Infineon Technologies Ag Wafer-Test- und Markierverfahren für Halbleiterbausteine mit Schmelzstrukturen
JP2002329731A (ja) 2001-04-27 2002-11-15 Hitachi Ltd 半導体装置の製造方法
US6788091B1 (en) * 2001-11-05 2004-09-07 Lsi Logic Corporation Method and apparatus for automatic marking of integrated circuits in wafer scale testing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109964277A (zh) * 2016-10-20 2019-07-02 德州仪器公司 用于检测及移除有缺陷集成电路封装的方法及设备
CN109964277B (zh) * 2016-10-20 2023-08-11 德州仪器公司 用于检测及移除有缺陷集成电路封装的方法及设备
CN109406922A (zh) * 2017-08-15 2019-03-01 昆山维信诺科技有限公司 电子产品及其测试方法和装置
CN109406922B (zh) * 2017-08-15 2020-09-22 昆山维信诺科技有限公司 电子产品及其测试方法和装置

Also Published As

Publication number Publication date
JP4368805B2 (ja) 2009-11-18
EP1570280A1 (de) 2005-09-07
DE10258511A1 (de) 2004-07-08
DE50303142D1 (de) 2006-06-01
US20050225348A1 (en) 2005-10-13
AU2003296540A1 (en) 2004-07-09
EP1570280B1 (de) 2006-04-26
WO2004055534A1 (de) 2004-07-01
TWI256122B (en) 2006-06-01
JP2006510209A (ja) 2006-03-23
US7233161B2 (en) 2007-06-19
TW200415772A (en) 2004-08-16
CN100516914C (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
US7233161B2 (en) Integrated circuit and associated packaged integrated circuit having an integrated marking apparatus
US8890338B2 (en) Method of identifying and/or programming an integrated circuit
CN1145168C (zh) 磁阻随机存取存储器的写/读结构
US7781890B2 (en) Structure and method for parallel testing of dies on a semiconductor wafer
CN103578562B (zh) 用于存储器器件的内置自测试和自修复方法
CN103003827B (zh) 安全文件或有价文件及其制造和验证的方法
KR100721356B1 (ko) 반도체 장치의 생산 관리 방법
CN101078746A (zh) 多芯片封装体内部连接的边界扫描测试结构及测试方法
CN1815737A (zh) 包括温度检测电路的集成电路小片及其校准系统和方法
CN107076782A (zh) 用于探针卡测试的组装装置
JP3733298B2 (ja) 半導体チップの機能検査用テスト装置
CN106356312A (zh) 对封装芯片进行测试及失效分析的方法
CN109669113A (zh) 测试互连电路的装置和方法以及制造半导体器件的方法
CN1622221A (zh) 分析磁性随机存取存储器的设备与方法
CN100514642C (zh) 半导体集成电路
US9784787B2 (en) Electric field sensor, system, and method for programming electronic devices on a wafer
TWI326893B (en) Method and systems for repairing an integrated circuit device
WO2007013386A1 (ja) 半導体装置の検査方法、半導体装置、半導体集積回路、半導体集積回路のテスト方法およびテスト装置
US5994715A (en) Semiconductor device and method for discriminating bad semiconductor devices from good ones
Thomas-Brans et al. New diagnostic forensic protocol for damaged secure digital memory cards
US6285047B1 (en) Linear image sensor device, IC assembling substrate and method for assembling the same
US10483213B2 (en) Die identification by optically reading selectively blowable fuse elements
JP4479950B2 (ja) 識別情報発生回路
CN104952487B (zh) 一种操作多芯片封装装置的方法
US20020099512A1 (en) Method and circuit configuration for identifying an operating property of an integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20181213