JPS63102332A - 半導体装置の検査方法 - Google Patents
半導体装置の検査方法Info
- Publication number
- JPS63102332A JPS63102332A JP24874786A JP24874786A JPS63102332A JP S63102332 A JPS63102332 A JP S63102332A JP 24874786 A JP24874786 A JP 24874786A JP 24874786 A JP24874786 A JP 24874786A JP S63102332 A JPS63102332 A JP S63102332A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- color
- couping
- defective
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000007689 inspection Methods 0.000 title claims 2
- 230000002950 deficient Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000011347 resin Substances 0.000 claims abstract description 13
- 229920005989 resin Polymers 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 230000005611 electricity Effects 0.000 claims description 2
- 239000000523 sample Substances 0.000 abstract description 11
- 238000004040 coloring Methods 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 abstract 1
- 239000011111 cardboard Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004677 Nylon Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の検査方法に関するものである。
従来の技術
第２図に従来例の模式図を示す。従来半導体装置の電気
特性検査工程において、次工程のダイスボンド工程で良
品と不良品とを分別するために、色素を含有する熱硬化
性インクを針金あるいはナイロンテグスのリードを有す
るインカー６で不良品チップ４の表面に付着させた後、
オーブンで加熱して硬化および安定化させている。この
加熱処理により、インクはスクライブ時の圧力水シャワ
ーによってはがれないようになる。
特性検査工程において、次工程のダイスボンド工程で良
品と不良品とを分別するために、色素を含有する熱硬化
性インクを針金あるいはナイロンテグスのリードを有す
るインカー６で不良品チップ４の表面に付着させた後、
オーブンで加熱して硬化および安定化させている。この
加熱処理により、インクはスクライブ時の圧力水シャワ
ーによってはがれないようになる。
発明が解決しようとする問題点
上述の従来技術によれば、インクの種類によっては粘度
の調整が困難で、熟練を要する。たとえば、インクの粘
度が低い場合はインカー６のインクつぼからインクがこ
ぼれやすく、万一、良品のプローブカード基板１にイン
クが付着すると、リークの原因となる。またインク５は
、チップ表面で広がりやすく、最悪の場合、隣接する良
品チップまで汚染することもある。一方、粘度が高い場
合は、チップ表面でインクが盛り上って高くなり、不良
チップにインクを付着させた後、次のチップへ移動する
場合、プローブ２の先端が、インク５の山にひっかかっ
て汚染され、これが接触不良の原因となる。
の調整が困難で、熟練を要する。たとえば、インクの粘
度が低い場合はインカー６のインクつぼからインクがこ
ぼれやすく、万一、良品のプローブカード基板１にイン
クが付着すると、リークの原因となる。またインク５は
、チップ表面で広がりやすく、最悪の場合、隣接する良
品チップまで汚染することもある。一方、粘度が高い場
合は、チップ表面でインクが盛り上って高くなり、不良
チップにインクを付着させた後、次のチップへ移動する
場合、プローブ２の先端が、インク５の山にひっかかっ
て汚染され、これが接触不良の原因となる。
また、チップサイズが小さい場合、インカーの位置合わ
せおよび高さ調整が困難である。第２図の従来例に示す
ように通常は、チップ４の周辺にパッド３があり、イン
ク５はチップ４の中央付近に付着させるが、チップサイ
ズが小さくなるとインク５を付着させることのできる領
域の面積が小さくなり、インカー６の位置および高さ調
整が困難になると同時に、プローブ２をインクで汚染す
る率が高（なり、前述のように接触不良やリークの原因
となる。
せおよび高さ調整が困難である。第２図の従来例に示す
ように通常は、チップ４の周辺にパッド３があり、イン
ク５はチップ４の中央付近に付着させるが、チップサイ
ズが小さくなるとインク５を付着させることのできる領
域の面積が小さくなり、インカー６の位置および高さ調
整が困難になると同時に、プローブ２をインクで汚染す
る率が高（なり、前述のように接触不良やリークの原因
となる。
本発明はかかる問題点を解決する手段を提供するもので
ある。
ある。
問題点を解決するための手段
本発明は、チップ表面に熱発色性色素あるいは熱発色性
色素を含有する樹脂を塗布し、後工程の電気特性検査で
不良と判別されるものは、同チップ内の発熱要素に通電
して、その熱発色性色素あるいは熱発色性色素を含有す
る樹脂を硬化、変色させるものである。
色素を含有する樹脂を塗布し、後工程の電気特性検査で
不良と判別されるものは、同チップ内の発熱要素に通電
して、その熱発色性色素あるいは熱発色性色素を含有す
る樹脂を硬化、変色させるものである。
作用
本発明によれば、半導体装置の電気特性を測定し不良品
チップと判定した場合、同半導体装置内の発熱要素に電
流を流して発熱させて、熱発色性色素あるいは熱発色性
色素を含有する樹脂を発色させることにより、ダイスボ
ンド工程において良品チップと不良品チップの選別を可
能にすることができる。
チップと判定した場合、同半導体装置内の発熱要素に電
流を流して発熱させて、熱発色性色素あるいは熱発色性
色素を含有する樹脂を発色させることにより、ダイスボ
ンド工程において良品チップと不良品チップの選別を可
能にすることができる。
実施例
第１図は、本発明の詳細な説明するための模式的斜視図
であり、この図に示すように、半導体装置チップ４の周
辺部に、ポリシリコンで約１００Ω程度の発熱用抵抗体
７を、両端にパッドを有するように形成し、所定の製造
工程を経た後、ウェハ表面に熱発色性色素（発色ＩＨ度
４０℃〜１５０℃）を含有するチップコート樹脂８を塗
布し、フォトリソグラフィ工程およびドライエツチング
工程によってパッド部３およびスクライブレーン１０上
のチップコート樹脂８を選択的に除去する。このように
して作製した半導体装置の電気特性を、プローブカード
基板１に装着された多数のプローブ２を有するＩＣテス
ターを用いて、そのプローブ２をチップ４上のパッド３
に当接して特性測定し、不良品チップと判定した場合、
既に形成しているポリシリコンの発熱用抵抗体７の両端
パッドに１０Ｖ以上の電圧を印加して発熱させ、熱発色
性色素を発色させ、この部分を熱発色部９として残存さ
せる。これにより、良品チップと不良品チップとの分別
が可能になる。
であり、この図に示すように、半導体装置チップ４の周
辺部に、ポリシリコンで約１００Ω程度の発熱用抵抗体
７を、両端にパッドを有するように形成し、所定の製造
工程を経た後、ウェハ表面に熱発色性色素（発色ＩＨ度
４０℃〜１５０℃）を含有するチップコート樹脂８を塗
布し、フォトリソグラフィ工程およびドライエツチング
工程によってパッド部３およびスクライブレーン１０上
のチップコート樹脂８を選択的に除去する。このように
して作製した半導体装置の電気特性を、プローブカード
基板１に装着された多数のプローブ２を有するＩＣテス
ターを用いて、そのプローブ２をチップ４上のパッド３
に当接して特性測定し、不良品チップと判定した場合、
既に形成しているポリシリコンの発熱用抵抗体７の両端
パッドに１０Ｖ以上の電圧を印加して発熱させ、熱発色
性色素を発色させ、この部分を熱発色部９として残存さ
せる。これにより、良品チップと不良品チップとの分別
が可能になる。
発明の効果
本発明によれば、従来技術の問題点がことごと（排され
、ダイスボンド工程での良品チップの選別がチップコー
ト樹脂の発色によって容易に可能である。また、チップ
コート樹脂を塗布することが標準工程となっている品種
では、製造工程と増加させることな（、本発明の適用が
可能でありその工業的価値は大きい。
、ダイスボンド工程での良品チップの選別がチップコー
ト樹脂の発色によって容易に可能である。また、チップ
コート樹脂を塗布することが標準工程となっている品種
では、製造工程と増加させることな（、本発明の適用が
可能でありその工業的価値は大きい。
第１図は本発明の半導体装置の検査方法の概要を示す斜
視図、第２図は従来例の概要を示す斜視図である。 １・・・・・・プローブカード基板、２・・・・・・プ
ローブ、３・・・・・・パッド、４・・・・・・チップ
、５・・・・・・インク、６・・・・・・インカー、７
・・・・・・発熱用抵抗体、８・・・・・・熱発色性色
素あるいは熱発色性色素を含有する樹脂、９・・・・・
・熱発色部、１０・・・・・・スクライブレーン。
視図、第２図は従来例の概要を示す斜視図である。 １・・・・・・プローブカード基板、２・・・・・・プ
ローブ、３・・・・・・パッド、４・・・・・・チップ
、５・・・・・・インク、６・・・・・・インカー、７
・・・・・・発熱用抵抗体、８・・・・・・熱発色性色
素あるいは熱発色性色素を含有する樹脂、９・・・・・
・熱発色部、１０・・・・・・スクライブレーン。
Claims (1)
- 半導体装置形成後に同半導体装置チップの表面に熱発色
性色素あるいは熱発色性色素を含有する樹脂を塗布し、
電気特性測定後に不良品チップ上の前記熱発色性色素あ
るいは熱発色性色素を含有する樹脂を、同不良品チップ
内の発熱要素に通電して、加熱変色させることを特徴と
する半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24874786A JPS63102332A (ja) | 1986-10-20 | 1986-10-20 | 半導体装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24874786A JPS63102332A (ja) | 1986-10-20 | 1986-10-20 | 半導体装置の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63102332A true JPS63102332A (ja) | 1988-05-07 |
Family
ID=17182766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24874786A Pending JPS63102332A (ja) | 1986-10-20 | 1986-10-20 | 半導体装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63102332A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211689B1 (en) | 1998-01-14 | 2001-04-03 | Nec Corporation | Method for testing semiconductor device and semiconductor device with transistor circuit for marking |
| FR2868600A1 (fr) * | 2004-04-05 | 2005-10-07 | St Microelectronics Sa | Procede de preparation de puces electroniques, et ensemble de puces en resultant |
| US7233161B2 (en) | 2002-12-14 | 2007-06-19 | Infineon Technologies Ag | Integrated circuit and associated packaged integrated circuit having an integrated marking apparatus |
-
1986
- 1986-10-20 JP JP24874786A patent/JPS63102332A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211689B1 (en) | 1998-01-14 | 2001-04-03 | Nec Corporation | Method for testing semiconductor device and semiconductor device with transistor circuit for marking |
| US7233161B2 (en) | 2002-12-14 | 2007-06-19 | Infineon Technologies Ag | Integrated circuit and associated packaged integrated circuit having an integrated marking apparatus |
| FR2868600A1 (fr) * | 2004-04-05 | 2005-10-07 | St Microelectronics Sa | Procede de preparation de puces electroniques, et ensemble de puces en resultant |
| WO2005101482A1 (fr) * | 2004-04-05 | 2005-10-27 | Stmicroelectronics Sa | Procede de preparation de puces electroniques, et ensemble de puces en resultant |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7452438B2 (en) | Method of fixing a probe needle to a needle fixture of a probe card in semiconductor inspection equipment | |
| ITVI20100159A1 (it) | Struttura di rilevamento dell'allineamento di una sonda atta a testare circuiti integrati | |
| DE19717369A1 (de) | Prüfkarte und diese verwendende Untersuchungsvorrichtung | |
| JPS63102332A (ja) | 半導体装置の検査方法 | |
| EP1021704B1 (de) | Verfahren zur detektion von kondensationen an oberflächen | |
| US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
| JPS62136039A (ja) | 半導体チツプの不良マ−キング方法 | |
| KR0154164B1 (ko) | 반도체소자의 제조방법 | |
| JPH0346246A (ja) | 検査装置 | |
| JPS6233433A (ja) | 高耐圧半導体素子の製造方法 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPH0376241A (ja) | 半導体装置 | |
| JPH0322456A (ja) | 半導体装置及びその検査方法 | |
| KR200221077Y1 (ko) | 전도성 고분자 프루브 카드 | |
| JPS6225432A (ja) | 半導体回路形成部の検査法 | |
| JP2755220B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JPH03200347A (ja) | 不揮発性メモリ装置の測定方法 | |
| JPS6143441A (ja) | 半導体装置のテスト方法 | |
| JPH03185744A (ja) | 半導体素子 | |
| JPS5946417B2 (ja) | 不良半導体チツプ表示方法 | |
| JPH0584669B2 (ja) | ||
| TW202009501A (zh) | 與面向受測裝置側之光源整合的晶圓探針卡及製造方法 | |
| JPH01108737A (ja) | 半導体集積回路の検査方法 | |
| JPH05299466A (ja) | 半導体チップ構造およびその製造方法 | |
| JPH05157780A (ja) | 抵抗素子プロセスモニター装置 |