JPH01108737A - 半導体集積回路の検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体基板上に形成された半導体集積回路素子
の電気的特性を検査する半導体集積回路の検査方法に関
する。

［従来の技術］ 従来、第３図に示すように、′半導体基板（以下、ウェ
ハという）１上に集積回路（ＩＣ）素子が形成されて作
製されたチップ２の電気的特性を測定する場合には、測
定装置（図示せず二以下、テスタという）に電気的に接
続された探針（以下、プローブという）４をＩＣチップ
２の集積回路素子に電気的に接続する。この場合に、プ
ローブ４は検査袋ｆ（以下、プローバという）の支持板
５に固定されており、ウェハ１はこのプローバにセット
されて、プローブ４に対する位置合わせがなされる。そ
して、プローブ４が集積回路素子の端子に接触してテス
タと集積回路素子とを電気的に接続し、テスタがその電
気的特性を測定してＩＣチップ２が良品であるか又は不
良品であるかを検出すると、その不良品にはスクラッチ
マーカ又はインクノズル等のマーキング部材１１により
キズ又はインクによる印が付加される。

［発明が解決しようとする問題点］ この従来の測定検査方法においては、ウェハ状態で特性
を測定するため、ＩＣチップ２上には何も存在しない、
しかしながら、通常、ＩＣチップ２はプラスチック封止
されるため、最終製品においては封止材料の誘電率に応
じた容量がＩＣチップ２内の各配線に付加される。この
ため、最終製品でのＩＣ特性は、ウェハ段階でのＩＣ特
性から変動してしま、うという欠点がある。

また、不良品のＩＣチップ２にキズを付加してマーキン
グした場合には、再測定が不可能になり、更に、インク
によるマーキングの場合でも、インクの不純物が付着す
ることによって再測定したＩＣチップはその信頼性が低
下するという問題点がある。

本発明はかかる問題点に鑑みてなされたものであって、
最終製品に極めて近い状態でＩＣ特性を測定することが
でき、また、不良品の場合にもその信頼性を低下させる
ことなく再測定が可能である集積回路の検査方法を提供
することを目的とする。

［問題点を解決するための手段］ 本発明に係る半導体集積回路の検査方法は、半導体基板
に形成された集積回路素子表面にフォトレジスト膜を設
け、前記集積回路素子に探針を接続してその電気的特性
を測定し、この測定結果に基づいて前記集積回路素子が
良品であるが不良品であるかを選別して選択的に前記フ
ォトレジスト膜を露光し、次いで、現像することにより
不良品の集積回路素子上にのみ前記フォトレジスト膜を
残存させることを特徴とする。

［作用］ 本発明においては、集積回路素子の、電気的特性を測定
するときに、フォトレジスト膜が集積回路素子上に設け
られている。これにより、フォトレジスト膜が有する誘
電特性によって集積回路内の配線に容量を付加すること
ができるので、封止された最終製品の特性に極めて近い
状態でその電気的特性を測定することができる。

そして、集積回路素子が不良品であるか、又は、良品で
あるかを選別してその集積回路素子上のフォトレジスト
を選択的に露光し、測定完了後、現像することにより、
不良品の集積回路素子上にのみフォトレジスト膜を残存
させる。このフォトレジスト膜により、不良品であるこ
とが判別されると共に、キズ又はインク汚染がないから
、電気的特性の再測定を行った集積回路装置であっても
その信頼性が低下することはない。

【実施例〕

次に、本発明の実施例について添付の図面を参照して説
明する。第１図は、本発明の第１の実施例を示す断面図
である。ウェハ１上に集積回路素子が形成されて作製さ
れたＩＣチップ２の表面には、先ず、ポジ型のレジスト
膜３が被着される。

そして、各ＩＣチップ２毎にポジ型レジスト膜３が設け
られたウニハトは集積回路素子の電気的特性を検査する
プローバに装着される。

このプローバにおいては、支持板５にプローブ４が固定
されて配設されており、プローバに装着されたウェハ１
のＩＣチップ２をプローブ４に対して位置調整すること
により、プローブ４をＩＣチップ２の集積回路素子の所
定の端子に電気的に接続する。

また、このプローバには、電気的特性が測定されている
ＩＣチップ２の直上域に、シャッタ６を介して、レジス
ト露光用光源８及び収束レンズ７が配設されている。

次いで、ＩＣチップ２の電気的特性をＩＣテスタ（図示
せず）を使用して測定する。この場合に、ＩＣチップ２
上にポジ型レジスト膜３が被着されているため、ＩＣチ
ップ２の配線に、レジスト膜３の誘電率に基づく容量が
付加され、封止されて組立が完了した後の最終製品に近
い状態で電気的特性を測定することができる。

そして、ＩＣチップ２が良品であった場合は、シャッタ
６を開にすることによって、プローバに設置された露光
用光源８からの光９をＩＣチップ２上に照射する。これ
により１．ＩＣチップ２上のレジスト膜３が露光される
。

一方、電気的特性を測定した結果、ＩＣチップ２が不良
品であった場合には、シャッタ６は閉にしたままであり
、レジスト膜３を露光することなく、次層のＩＣチップ
２の検査に移る。

そして、ウェハ１の全てのＩＣチップ２の測定が完了し
た後、ウェハ１を現像する。そうすると、良品のＩＣチ
ップ２上のフ・オドレジスト膜３のみが除去され、不良
品のＩＣチップ２上にはフォトレジスト膜３が残存、す
る、これにより、後工程でＩＣチップ２が良品か又は不
良品かをレジスト膜３の有無により判断することができ
る。また、−旦、不良品と判定されたＩＣチップ２であ
っても、マーカ用インク等の不純物の付着による汚染の
虞れがないから、信頼性を低下させることなく再測定に
供することができる。

第２図は本発明の第２の実、Ｍ例を示す断面図である。

第２図において、第１図と同一物には同一符号を付して
説明を省略する。この実施例においては、第１の実施例
と異なり、ウェハ１のＩＣチップ２上に被着されるフォ
トレジスト膜１０がネガタイプである。従って、電気的
特性を測定した結果、チップ２が良品であれば、シ讐ツ
タ６を閉じたままにして、光９がチップ２上に照射され
ないようにし、不良品の場合にシャッタ６を開けて光９
によりフォトレジスト膜１０を露光する。

１０が除去されるから、レジスト膜１０は不良品チップ
２上にのみ残存する。従って、良品か又は不良品かを、
後工程で判別することができ、第１の実施例と同様の効
果を奏する。

［発明の効果］ 以上説明したように本発明によれば、レジスト膜を半導
体集積回路素子の表面上に形成した後、電気的特性を測
定するから、集積回路内の配線にレジスト膜の容量が付
加されることになり、封止されて組立が完了した後の特
性に極めて近い特性の測定が可能になる。

また、本発明においては、集積回路素子が良品であるか
又は不良品であるかに基づいて選択的にレジスト膜を露
光した後現像し、不良品チップの上にのみレジスト膜を
残存させるから、従来のインク又はスクラッチマーカに
よるマーキング方法と比較して、ＩＣチップの信頼性を
劣化させることなく、その再測定をすることができる。

【図面の簡単な説明】

第１図はポジ型レジスト膜を使用した場合の本発明の第
１の実施例を示す断面図、第２図はネガ型レジストを使
用した場合・の本発明の第２の実施例を示す断面図、第
３図は従来のプローバによる測定方法を示す断面図であ
る。 １；ウェハ、２；ＩＣチップ、３；ポジ型レジスト膜、
４；プローブ、６；シャッタ、８；レジスト露光用光源
、９；光、１０；ネガ型レジスト膜、１１；マーキング
部材

Claims (1)

【特許請求の範囲】
1. 　半導体基板に形成された集積回路素子表面にフォトレ
   ジスト膜を設け、前記集積回路素子に探針を接続してそ
   の電気的特性を測定し、この測定結果に基づいて前記集
   積回路素子が良品であるか不良品であるかを選別して選
   択的に前記フォトレジスト膜を露光し、次いで、現像す
   ることにより不良品の集積回路素子上にのみ前記フォト
   レジスト膜を残存させることを特徴とする半導体集積回
   路の検査方法。