CN109964277A - 用于检测及移除有缺陷集成电路封装的方法及设备 - Google Patents

用于检测及移除有缺陷集成电路封装的方法及设备 Download PDF

Info

Publication number
CN109964277A
CN109964277A CN201680090288.3A CN201680090288A CN109964277A CN 109964277 A CN109964277 A CN 109964277A CN 201680090288 A CN201680090288 A CN 201680090288A CN 109964277 A CN109964277 A CN 109964277A
Authority
CN
China
Prior art keywords
lead frame
frame unit
test
leadframe strip
database
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680090288.3A
Other languages
English (en)
Other versions
CN109964277B (zh
Inventor
殷辉
吴清波
陈天胜
文关权
韩丁
范正清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN109964277A publication Critical patent/CN109964277A/zh
Application granted granted Critical
Publication of CN109964277B publication Critical patent/CN109964277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/789—Means for monitoring the connection process
    • H01L2224/78901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7898—Apparatus for connecting with wire connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种用于制造集成电路IC封装的方法包含提供具有多个引线框单元的引线框条带(602)及将所述引线框条带提供给操作站。所述操作站可操作以在IC封装制造时对所述多个引线框单元执行一或多次测试(604)。所述方法包含获得数据库，所述数据库具有存储在所述数据库中的所述引线框条带中的引线框单元的位置(606)。所述方法还包含对所述多个引线框单元执行所述一或多次测试(608)及响应于所述测试的结果而更新所述数据库(610)。

Description

用于检测及移除有缺陷集成电路封装的方法及设备
背景技术
几乎所有集成电路(IC)封装都存在引线框。引线框将IC裸片电连接到IC封装内的其它电组件。引线框还将IC封装中的电组件连接到IC封装外的电路。另外，引线框充当上方安装有其它IC组件的基础结构。
引线框最初是通过蚀刻或冲压薄金属平板(通常铜、铝或金)形成引线框条带而形成。每一引线框条带通常包含若干纵向隔开的引线框面板。每一面板又包括布置成矩形网格的一体连接引线框阵列，所述矩形网格在所有四条边上由引线框条带的未成形部分界定。每一引线框条带经历最终产生多个单独IC封装的一系列过程。每一IC封装通常包含至少一个引线框、安装在所述引线框上且电连接到所述引线框的至少一个裸片，及固化模制化合物的硬保护涂层。模制化合物覆盖且保护(若干)引线框及裸片以及任何其它封装组件。暴露引线框引线的部分以使IC封装电路能够连接到外部电路。
引线框在IC封装形成期间经历的过程通常产生数个有缺陷IC封装。在将IC封装运送给客户之前，必须检测及移除这些有缺陷IC封装。
发明内容
一种用于制造集成电路(IC)封装的方法包含提供具有多个引线框单元的引线框条带及将所述引线框条带提供给操作站。所述操作站可操作以在IC封装制造时对所述多个引线框单元执行一或多次测试。所述方法包含获得数据库，所述数据库具有存储在所述数据库中的所述引线框条带中的引线框单元的位置。所述方法还包含对所述多个引线框单元执行所述一或多次测试及响应于所述测试的结果而更新所述数据库。
一种集成电路(IC)封装生产装置用于在IC封装生产时对多个引线框单元执行至少一个程序，所述引线框单元经固定到引线框条带。所述引线框条带具有位于其中的条带识别标志。所述IC封装生产装置包含读取器，所述读取器可操作以读取固定到所述引线框条带的所述条带识别标志。所述生产装置具有可操作以对所述多个引线框单元执行一或多个生产程序的机构。所述生产装置具有处理器，所述处理器可操作以将所述引线框条带的识别与识别所述引线框条带上的引线框单元的位置的数据库相关。所述处理器可操作以更新所述数据库以识别对其执行所述一或多个生产程序的引线框单元的位置。
一种集成电路(IC)测试站用于测试固定到引线框条带的多个引线框单元。所述引线框条带具有位于其上的识别标志。所述站包含读取器，所述读取器可操作以读取固定到所述引线框条带的所述识别标志。所述站还包含测试装置，所述测试装置可操作以测试所述多个引线框单元。所述站具有处理器，所述处理器可操作以将所述引线框条带的识别与识别所述引线框条带上的引线框单元的位置的数据库相关。所述处理器还可操作以响应于由所述测试装置执行的所述测试而更新所述数据库以识别引线框单元的位置。
附图说明
图1是集成电路(IC)封装的剖切等距视图。
图2是引线框条带的示意俯视平面图。
图3是IC封装生产线的流程图。
图4是引线框条带纸图的俯视平面图。
图5是操作员执行用于在引线框条带纸图上记录有缺陷引线框单元的位置的手动过程的等距视图。
图6是实例IC封装生产线的流程图。
图7是实例电子引线框条带图的示意说明。
图8是标记有引线框条带识别标志的引线框条带的示意俯视平面图。
图9是实例IC封装生产线的流程图。
图10是说明制造集成电路封装的方法的流程图。
具体实施方式
本发明描述集成电路(IC)封装生产期间执行的各种过程。现将描述本文中所使用的某些术语。短语“引线框条带”是指包含一体连接引线框的冲压或蚀刻金属板。引线框条带进入IC封装生产线的第一阶段且随着其经过生产线而对其执行各种生产过程。在对引线框条带执行一或多个操作之后，所得引线框条带组合件在本文中仍被称为“引线框条带”。短语“引线框单元”在本文中用来指引线框条带上的未处理引线框。如本文中所使用，“引线框单元”也意指具有附接到其的任何其它结构或材料的引线框，例如具有经附接裸片的引线框。已从引线框条带囊封及分割的引线框单元在本文中被称为“经分割引线框单元”或“集成电路(IC)封装”。
图1是集成电路(IC)封装1的剖切等距视图。IC封装1包含引线框2及安装在引线框2的裸片垫4上的集成电路裸片3。接合导线5连接裸片3上的表面触点与引线框2的引线6。囊封模制化合物块7覆盖引线框2、裸片3及接合导线5。引线6的底表面及侧表面以及裸片垫4的底表面是通过模制化合物块7暴露。
图2是具有通过面板间隔件部分15分离的多个引线框面板12、14等的引线框条带10的示意俯视平面图。每一面板12、14等经布置成一体连接引线框单元18的网格16。在图2的实例中，网格16是方形的，但是在其它实例中其可具有其它形状。图2展示每一面板中的引线框单元的7x7布置，但是任何特定引线框面板或条带中的引线框单元的数目是一个设计选择问题且通常大于图2中示意性地展示的引线框单元的数目。引线框条带10具有外围边界部分11，外围边界部分11包含顶轨17、底轨19及相对端轨21(仅展示一个)。尽管引线框单元具有各种配置，但是大多数包含至少一个居中定位的裸片附接垫22及多个外围引线24，如图2中的一个引线框单元18中示意性地展示。
图3是IC封装生产线200的流程图。引线框条带(例如图2的引线框条带10)在第一站210处进入生产线200。接着，引线框条带进入裸片附接站212，其中将集成电路裸片(例如，图1的裸片3)附接到对应裸片附接垫(例如图2的裸片附接垫22)。裸片附接可能涉及焊料附接或粘合剂附接。取决于IC封装设计，附接媒体可导电或不导电。
在裸片附接站212处使用一或多个测试装置(未展示)来测试引线框单元在裸片安装期间出现的缺陷。裸片附接站处使用的常见测试装置包含例如模式辨识(PR)系统。在裸片附接站212处利用一或多个测试装置进行缺陷测试的结果是呈人类可读形式提供，例如呈纸质打印输出或视频显示。现将在描述生产线200的剩余部分之前参考图4及5简要地描述缺陷的记录。
图4是引线框条带纸图240的俯视平面图。引线框条带纸图240具有用于写入引线框条带识别标志(例如引线框条带编号)的空白空间242。引线框条带纸图240具有布置成行及列的单元246的网格244。可使用适当引线框条带纸图240使得其网格244的选定部分对应于主题引线框条带(例如，图2的引线框条带10)的引线框面板网格(例如，12、14)。替代地，引线框条带纸图240可印有恰好对应于引线框条带的引线框布置的网格244。
图5说明操作员252执行在引线框条带纸图240上用标记仪器248记录有缺陷引线框单元的位置的手动过程。操作员252查看可操作地与裸片附接站212测试装置相关联的监视器256的显示器254。显示器254指示由测试装置确定由裸片附接站处理的引线框条带上的哪些引线框单元是有缺陷的。在查看显示器254之后，操作员252标记对应于由显示器254指示的有缺陷引线框单元的位置的引线框条带纸图单元246。这个过程非常繁琐且极易受人为错误影响。在引线框条带纸图240上存在许多小单元246，且操作员在标记时非常容易意外地将纸图240向左、向右、向上或向下移位一个单元。此无意移位的结果是将良好单元标记为有缺陷及不将有缺陷单元标记为有缺陷。
再次参考图3，在离开裸片附接站212之后，图2的引线框条带10进入导线接合站214。在导线接合站214处，现将在裸片附接站212处安装在引线框裸片附接垫(例如，图2的垫22)上的裸片电连接到对应引线框引线(例如，图2的引线24)。导线接合过程本质上是焊接过程，在所述过程期间被称为毛细管的夹具使用热及压力来将薄接合导线(例如，图1的接合金线5)的相对端附接到裸片及引线(例如图1的裸片3及引线6)。测试装置(例如接合完整性测试系统(BITS)或模式辨识(PR)系统)用来检测含有缺陷导线接合的引线框单元。现在导线接合站214处本质上重复上文参考图4及5所描述的用于记录引线框条带纸图240上的有缺陷引线框单元的位置的手动过程。导线接合站处检测的缺陷通常是接合导线附接缺陷或由毛细管产生的热及压力引起的其它缺陷。
接着，具有经附接裸片及导线接合的引线框条带(例如图2的10)移动到模制/去毛刺站216。在这个站处，囊封引线框条带10。在一些实例中，囊封包含用熔融模制化合物(其固化成硬保护覆盖物)覆盖引线框条带及经附接电组件。在囊封引线框条带之后，执行模制去毛刺。通常由操作员有时借助于放大视频监视器检测这些过程期间检测的任何缺陷。如上文所描述，操作员252手动地将任何经检测的有缺陷引线框单元记录在引线框条带纸图240上。
接着，引线框条带进入符号操作站218，其中“符号化”所有引线框单元，即，用传达关于引线框单元的某些信息的标志(例如引脚1指示符、装置代码及批次跟踪代码)标记机器。在符号操作站218或其下游的另一站处，操作员“喷墨”，即，手动地标记如通过读取引线框条带纸图240所确定的有缺陷引线框单元。这个手动标记也是繁琐过程，其中由于引线框单元的小尺寸及由于总是正确地读取引线框条带纸图240的困难，可能容易错误地标记错误引线框单元。
接着，符号化及手动标记的引线框条带移动到分割操作站220，其中通常利用分割锯分割引线框条带。分割将经连接的个别引线框单元分成单独引线框单元，其此时也可被称为集成电路(IC)封装。
接着，将因此形成的经分割引线框单元/集成电路(IC)封装移动到刮削站222，其中手动地从在分割之前上方安装有主题引线框条带的黏性切割胶带表面刮掉所述经分割引线框单元/集成电路(IC)封装。接着，由操作员对IC封装进行分类，操作员分离手动标记的有缺陷封装与未手动标记的良好(无缺陷)集成电路封装。
下一操作站通常是最终测试站224，其中在一些生产线中最后一次测试良好(无缺陷)集成电路封装。接着，在包装及运送操作站226处包装通过最终测试的引线框封装以(通常)呈胶带盘运送。接着，将胶带盘或其它IC封装容器运送给客户。
图6是实例IC封装生产线300的流程图。图7是实例条带图数据库350的示意图，其可为可操作地与IC封装生产线300相关联的数据库或其部分。在一个实例实施例中，条带图数据库350是具有对应于引线框条带的引线框单元的位置的单元的二维阵列。条带图数据库350可在硬件(例如固件)或软件(例如由计算机可读数据库或计算机可读程序)上实施。
如图6所展示，可与图2的引线框条带10相同或类似的未处理引线框条带在第一站310处进入生产线300。
接着，引线框条带进入裸片附接站312，其中将集成电路裸片附接到裸片附接垫，例如引线框条带(例如，图2的引线框条带10)的引线框单元(例如，引线框单元18)的裸片附接垫22(图2)。在裸片附接站312处，可包括一或多个裸片附接测试装置的裸片附接站测试系统313测试引线框条带的缺陷。一或多个测试装置可为例如模式辨识系统(PRI)。在条带图数据库350上电记录由裸片附接站测试系统313确定为有缺陷的任何引线框单元。在图7中由交叉阴影线单元352指示电记录的有缺陷引线框单元位置。
接着，引线框条带(例如图2的引线框条带10)进入导线接合站314。其中，通过接合导线(例如图1的接合导线5)将集成电路裸片(例如图1的裸片3)电连接到每一引线框单元(例如图2的单元18)的引线(例如，图1的引线6)。在导线接合站314处，可包括一或多个导线接合测试装置的导线接合测试系统315测试引线框条带上的引线框单元的缺陷。一或多个测试装置可包含例如接合完整性系统(BITS)或模式辨识(PR)系统。在条带图数据库350上记录由导线接合站测试系统315确定为有缺陷的任何引线框单元，如在图7中由斑纹单元354示意性地展示。在生产线300的一些实施例中，与由导线接合站测试系统315检测的有缺陷引线框单元相关联的单元354是以使其可与由裸片附接站测试系统313检测的有缺陷引线框单元相关联的单元352区分开的方式记录。这个区别可帮助确定主题操作站是否负责生产不可接受的大量有缺陷引线框单元，从而可采取纠正措施。
接着，引线框条带进入模制及去毛刺站316，其中发生模制及去毛刺。如果在这个站处操作员注意到引线框单元中的任何缺陷，那么在一些实例实施例中他/她可通过使用输入装置(例如键盘)来手动地在条带图数据库350上记录有缺陷引线框单元的位置。
接着，引线框条带进入符号化站318。在这个站处，使用条带图数据库350上记录的信息，符号化系统对引线框单元执行操作(例如用标志标记单元或不用标志标记单元)，以指示引线框单元是否有缺陷。在一些实例实施例中，仅符号化良好引线框单元且保持有缺陷单元未符号化。符号化系统可使用机器视觉或其它手段来检测符号化操作中符号化的每一引线框单元的精确位置。在一些实施例中，这个站318处执行的标记的类型对应于图2的站218的符号标记，即，传达关于引线框单元的某些信息的标志，例如引脚1指示符、装置代码及批次跟踪代码。然而，在这个实例性实施例中，仅标记无缺陷单元。因此，在这个实例性实施例中，符号化具有两个功能--其提供关于经标记单元的信息且还指示经符号化单元无缺陷。此消除对上文参考图2所描述的有缺陷单元的单独“喷墨”的需要，其中相关联地节省时间、材料成本及人工成本—明显改进技术。
接着，引线框条带进入分割站320，其中分割经囊封且经符号化的引线框条带以将引线框单元分成个别集成电路(IC)封装。在其中在符号化站处仅符号化良好引线框单元的实例性实施例中，仅良好IC封装将带有符号标记。
接着，此时是多个IC封装的经分割引线框条带进入分类站322。在这个站处，机器视觉系统或其它系统(例如用于读取RFID类型标记的RFID读取器)确定IC封装中的每一者是良好还是有缺陷。基于那个确定，拾放机器等如通过以下步骤物理上区分有缺陷IC封装与良好封装：将其转移到单独收集箱。在其中仅符号化良好引线框单元的实例实施例中，机器视觉系统将符号化IC封装识别为良好封装且分离符号化IC封装与未符号化IC封装。
接着，在一些实例实施例中，将良好IC封装转移到最终测试站324，其中最后一次测试良好IC封装是否有缺陷。在这个最终测试之后，可将通过最终测试的IC封装发送到包装及运送站326，其中例如可将IC封装放置在胶带盘上，随后运送给客户。在一些生产线中，在运送之前对名义上良好的IC封装执行一或多个最终测试且移除任何新检测到的有缺陷IC封装。在其它实施例中，不执行此最终测试及分类。
已如此描述一个实例IC封装生产系统及方法，现将参考图8及9描述另一实例IC封装生产系统及方法。图8是引线框条带370的另一实施例的示意俯视平面图。引线框条带370具有通过面板间隔件部分385等分离的多个引线框面板382、384等。每一面板382、384等经布置成一体连接引线框388的网格386。引线框条带370具有外围边界部分381，外围边界部分381包含顶轨387、底轨389及相对端轨391(仅展示一个)。每一引线框388可包含至少一个裸片附接垫392及多个外围引线394。在由IC封装生产线的条带标记站处理之后，如下文参考图9所描述，引线框条带370具有提供在其上的ID代码393及395，ID代码393及395对于那个引线框条带是唯一的。
图9是另一实例IC封装生产线400的流程图。生产线400包括具有中央数据处理单元的控制系统402。数据库404可操作地与控制系统402相关联。在一个实例实施例中，数据库404包含经配置以对应于图8的主题引线框条带370的配置的二维阵列，例如上文参考图7所描述的阵列350。可使用各种工具(包含软件及固件)来生成二维阵列。控制系统402还包含或耦合到操作员输入装置406，例如键盘。
图8的未标记版本的引线框条带370在入口410处进入生产线400且接着进入引线框条带ID(识别)标记站412。在标记站412处，引线框条带370上标记有识别代码。在一些实例中，代码包含二维ID代码393及字母数字ID代码395，在一个实施例中其长度是18个字母数字字符。ID代码393、395可激光打印到引线框条带370的边界部分381上，例如在端轨391上。作为实例，ID代码393、395包含条带ID及批次ID。批次ID识别要从引线框条带370中的引线框388产生的IC封装的类型。条带ID对于每一引线框条带是唯一的。在另一实施例中，代码393、395两者是呈不同形式的相同唯一条带ID编号。
将引线框条带的批次识别代码输入到控制系统402中。在一些实例中，在裸片附接站420处例如由操作员输入批次识别代码。在其它实施例中，批次识别代码在其进入生产线410之前标记在引线框条带上，且在裸片附接站420处由可操作以读取识别代码的光学读取器或其它装置读取这个批次识别代码。在一些实例实施例中，在裸片附接站420处将批次识别代码与要使用的材料的配方及引线框条带上要执行的操作相关。在其它实例实施例中，材料的配方等可与条带ID相关。在其它实例实施例中，要结合输入引线框使用的配方通过其它手段输入到控制系统，例如通过操作员透过操作员输入装置460直接手动输入。裸片附接站420如由配方所指定般装载适当裸片及附接材料等。
在裸片附接站420处，根据配方将裸片附接到每一引线框裸片垫。接着，可包括一或多个单独裸片附接测试机的裸片附接测试系统424测试引线框条带370的有缺陷引线框单元。接着，将指示有缺陷引线框单元的位置的数据发送到控制系统402。控制系统402使用这个数据来更新数据库404以指示新检测的有缺陷引线框单元的位置。在系统400的一个实施例中，裸片附接测试系统424将对应于当前引线框条带370的数据库404上传到控制系统402。基于引线框条带ID选择对应数据库404。在其它实施例中，可基于如上文所描述的批次ID、直接操作员输入或其它手段来选择数据库404。
在上文所描述的裸片附接及检查操作的变型中，当裸片附接系统例如由于缺乏裸片附接膏而无法将裸片附接到主题引线框条带中的一或多个裸片垫时，裸片附接站处的设备检测这个故障且将记录这个失败操作的位置的这个信息输入到控制系统。系统检测缺失裸片膏等的操作也被认为是“测试”，且做出这个确定的硬件、软件等被认为是测试设备，因为在本发明中使用那些术语。因此，用这个信息以及由任何其它裸片附接站测试设备确定的任何缺陷信息更新数据库404。在一些实施例中，系统402如同其它测试信息般存储这个“尝试失败操作”信息，以指示其中操作不成功的单元的位置且使用这个信息来防止其中发生尝试失败操作的引线框单元的其它测试。此布置的优点是不会浪费时间、材料及能量来尝试测试可能由于尝试失败操作而无法测试的引线框单元。在一些情况下，尝试在没有安装裸片的情况下测试此类引线框单元可能会损坏生产站或主题引线框条带。因此，作为测试的部分检测何处发生“尝试失败操作”表示对参考图3所描述的系统的另一明显技术改进。
接着，具有经附接裸片的引线框条带370移动到导线接合站430。在导线接合站430处，相关联代码读取器432读取识别代码以识别引线框条带370。识别代码读取可包含上文所描述的两个ID代码393、395中的至少一者。在一些实施例中，从ID代码393及/或395读取的条带ID代码与输入到系统的批次ID代码相关。如果条带ID代码及批次ID代码未恰当地对应，那么系统将指示错误及/或关闭生产线以使得可采取纠正措施。
在导线接合站430处，将经附接裸片导线接合到相关联引线框引线。接着，可包含一或多个导线接合测试机的导线接合测试系统434测试引线框条带370的缺陷。例如，可测试个别引线框单元上的导线接合以识别有缺陷引线框单元。接着，由测试系统434将指示所有经检测的有缺陷引线框单元的位置的数据发送到控制系统402，控制系统402使用所述数据来更新数据库404。导线接合站，如同裸片附接站可具有与另一缺陷测试设备分离、向控制系统402通知其中未成功地尝试导线接合的引线框单元位置的设备。此测试信息可用来防止进一步测试那些引线框单元等。
接着，将具有经附接且经导线接合的裸片的引线框条带370移动到光学检查系统440。在透过使用代码读取器442识别引线框条带370之后，例如上文所描述，光学地检查引线框条带370。光学检查系统440可识别不太可能由裸片附接测试系统424及导线接合测试系统434发现的某些预定类型的缺陷的位置。例如，光学检查站440处的测试可检测任何以下类型的缺陷：裸片垫防黏、引线防黏、升球、断线、垂线等。在一些实例性实施例中，由光学检查系统440自动地将此类缺陷的位置上传到控制系统402，控制系统402使用这个信息来更新数据库404。在其它实例实施例中，可在操作员直接地或在相关联监视器(未展示)上查看引线框条带370之后透过使用操作员输入装置406(例如键盘)，手动地将有缺陷引线框单元位置信息上传到控制系统402。
接着，引线框条带370进入模制及去胶带站450。在这个站处，例如通过用模制化合物(其硬化成保护壳)覆盖引线框条带370来囊封引线框条带370。在进入生产线400之前，用引线框条带背侧上的支撑胶带粘贴一些引线框条带(“预粘贴引线框条带”)以在某些IC封装形成过程期间为引线框条带提供额外支撑。在模制及去胶带站处，从预粘贴引线框条带移除胶带。在一些实例性实施例中，将任何模制或去胶带缺陷上传到控制系统402。例如，可使用操作员输入装置406手动地将由操作员注意到的缺陷上传到控制系统402。接着，控制系统402用有缺陷引线框单元的位置更新数据库404。
接着，将如通过囊封修改的引线框条带370发送到x射线检查站460，其中对引线框条带370进行x射线检查。而且，将有缺陷引线框单元的位置传输到控制系统402以更新数据库404。例如，操作员可复查x射线检查结果且操作员使用操作员输入装置406，手动地将他/她看到的有缺陷引线框单元的位置上传到控制系统402。接着，控制系统402如上文所描述般更新数据库404。
接着，引线框条带370进入去毛刺站470，其中从引线框条带370移除模制毛刺。将在移除毛刺期间被认为有缺陷的引线框单元的位置传输到控制系统402，控制系统402相应地更新数据库404。在一些实施例中，操作员检查引线框条带370是否存在由去毛刺操作产生的缺陷，且使用输入装置406手动地将他/她看到的所有有缺陷引线框单元的位置上传到控制系统402。控制系统402用这个信息更新数据库404。
在去毛刺站下游的另一光学读取器站482处，经模制且经去毛刺的引线框条带370可经受如上文所描述的另一识别及/或相关性操作或测试。如果引线框条带360通过识别/相关性测试，那么引线框条带370经过生产线400到符号化站480。在符号化站480处，控制系统402使用数据库404中的信息，以指示其是有缺陷还是无缺陷(良好)的方式符号化(标记)引线框单元。在一个实例实施例中，仅符号化良好(无缺陷)引线框单元且保持有缺陷单元未符号化。如上文所描述，引线框单元的符号化提供关于引线框单元的某些预定信息，例如引脚1指示符。符号化站480处关于良好单元提供的符号化可包含激光标记或喷墨标记。如参考图6所描述，仅符号化良好单元消除对参考图3所描述的“喷墨”过程的需要。
接着，符号化引线框条带370进入条带安装站490，其中代码读取器492读取识别代码以识别引线框条带370。在这个站490处，将引线框条带安装在附接到环的切割胶带上。将由代码读取器492读取的ID代码393及395转换为打印在条带标签(未展示)上的格式，例如条形代码。将这个条带标签附接到切割胶带使得可在分割发生之后在一或多个下游站处读取引线框条带的ID代码。执行这个操作是因为下一站处发生的分割移除或遮蔽上方提供有ID代码393、395的引线框条带370的外围部分391。
接着，在分割站500处引线框条带370经历“切割”/“分割”，此时将引线框条带370的引线框单元分成或分割成多个单独IC封装。图1中展示此IC封装1的实例。可透过使用分割锯、“隐形激光器”、冲压机等来执行分割。
接着，将此时包括附接到切割胶带的多个IC封装的引线框条带370移动到分类站510。在分类站510处，可采用机器视觉来读取识别(例如在条带安装站490处安装在切割胶带上的条形编码条带标签)，以识别经分割引线框条带370且将其与如先前所描述的批号相关。还可在分类站510处采用机器视觉来确定每一IC封装是符号化IC封装还是未符号化IC封装。在其中有缺陷引线框单元未符号化的实例实施例中，在分类站510处透过使用常规拾放机器(未展示)，从生产线移除未符号化封装。在一些实例实施例中，此时在过程中，剩余(即，符号化)IC封装进入包装及运送站530。在这个站处，在适当运送媒体(例如胶带盘)中包装符号化IC封装且运送给客户。在其它实施例中，符号化IC封装在最终测试站520处经历进一步测试以获得名义上良好的单元。接着，将仅在最终测试站520处通过(若干)最终测试的那些符号化IC封装发送到包装及运送站530，其中准备这些IC封装以装运且发送到客户。
图10是说明制造集成电路(IC)封装的方法的流程图。如框602处所展示，所述方法包含提供具有多个引线框单元的引线框条带。如框604处所展示，所述方法还包含将引线框条带提供给操作站操作站，所述操作站可操作以在IC封装制造时对多个引线框单元执行至少一次测试。如框606处所展示，所述方法还包含获得具有存储在其中的引线框条带中的引线框单元的位置的数据库。如框608处所展示，所述方法包含对多个引线框单元执行至少一次测试。如框610处所展示，所述方法包含响应于测试结果而更新数据库。
因此，如上文详细描述，可实时分析数据库404以确定是否正在不恰当地执行制造过程。例如，如果在对相应引线框条带上的特定位置处的所有引线框单元应用特定制造过程之后确定所述引线框单元是有缺陷的，那么相关联生产站可能存在问题。可实时分析数据库404以确定这个问题的存在及来源使得可解决所述问题。此实时分析不可用于上文所描述的纸基IC生产线200。
与其它IC封装生产系统中使用的卡等相比，数据库402提供许多其它益处。例如，在一些实例过程中，对引线框条带执行过程的生产站仅对引线框单元执行过程，实际上已对所述引线框单元执行所有下游配方过程及/或在数据库404中识别所述引线框单元是无缺陷的。在导线接合的情况下，仅对其执行裸片附接且已通过先前测试的引线框单元是导线接合的。这通过不导线接合非完整或有缺陷的引线框单元来节省时间，且通过不花费金线尝试导线接合非完全处理或有缺陷的引线框单元来降低成本。在纸系统中，在确定缺陷时不输入识别有缺陷引线框单元的位置的数据等，因此对包含有缺陷单元的所有引线框单元执行那个站处执行的程序。在生产线400中，仅可以类似方式对如由数据库404识别的良好引线框单元执行测试。因此，节省测试有缺陷引线框单元所花费的时间及能量，且生产线400也节省花费的时间及精力以及对有缺陷单元执行生产操作使用的材料。因此，所描述生产线400表示对纸基生产线(例如生产线200)的大幅改进。
尽管本文中已明确地详细描述用于制造集成电路封装的系统及方法的某些特定实施例，但是在阅读本发明之后，所属领域技术人员将想到此类系统及方法的替代实施例。除受现有技术限制之外，所附权利要求书的语言旨在广义地被解释为涵盖此类替代实施例。

Claims (20)

1.一种用于制造集成电路IC封装的方法，所述方法包括：
提供具有多个引线框单元的引线框条带；
将所述引线框条带提供给操作站，所述操作站可操作以在所述IC封装制造时对所述多个引线框单元执行至少一次测试；
获得具有存储在其中的所述引线框条带中的引线框单元的位置的数据库；
对所述多个引线框单元执行所述至少一次测试；及
响应于所述至少一次测试的结果而更新所述数据库。
2.根据权利要求1所述的方法，其进一步包括对所述多个引线框单元执行至少一个程序，其中所述至少一次测试测试所述至少一个程序。
3.根据权利要求2所述的方法，其中更新所述数据库包含识别对其执行所述至少一个程序的引线框单元的位置。
4.根据权利要求1所述的方法，其进一步包括：
囊封所述引线框单元；
读取所述数据库以确定通过所述测试的引线框单元的位置；
用标志标记通过所述测试的引线框单元；
分割所述引线框单元；
读取所述引线框单元上的所述标志；及
响应于读取所述引线框单元上的所述标志而区分通过所述测试的所述引线框单元与未通过所述测试的引线框单元。
5.根据权利要求1所述的方法，其进一步包括：
将所述引线框条带提供给操作站，所述操作站可操作以对所述多个引线框单元执行至少一个程序；
读取所述经更新数据库以确定通过所述至少一次测试的引线框单元的位置；及
仅对通过所述至少一次测试的所述引线框单元执行至少一个程序。
6.根据权利要求5所述的方法，其中所述经获得数据库包含与要对所述引线框单元执行的所述至少一个程序相关联的信息；且其中所述对所述多个引线框单元执行所述至少一个程序包含响应于与所述数据库中包含的所述至少一个程序相关联的所述信息而执行所述至少一个程序。
7.根据权利要求5所述的方法，其进一步包括：
对应用至少一个第二程序的所述多个引线框单元执行第二测试；及
响应于所述第二测试而更新所述数据库。
8.根据权利要求6所述的方法，其进一步包括：
囊封所述引线框单元；
读取所述数据库以确定通过所述第一测试及所述第二测试的引线框单元的位置；
用标志标记通过所述第一测试及所述第二测试的引线框单元；
分割所述引线框单元；
读取所述经分割引线框单元上的所述标志；及
区分通过所述第一测试及所述第二测试的所述经分割引线框单元与未通过所述第一测试及所述第二测试的引线框单元。
9.根据权利要求1所述的方法，其进一步包括：
用条带识别标志标记所述引线框条带；及
读取所述条带识别标志；
其中获得具有存储在其中的所述引线框条带中的引线框单元的位置的数据库包括获得与所述经读取条带识别标志相关的数据库。
10.根据权利要求1所述的方法，其中更新所述数据库包含更新所述数据库以识别通过所述测试的引线框单元的位置。
11.根据权利要求1所述的方法，其中更新所述数据库包含更新所述数据库以识别未通过所述测试的引线框单元的位置。
12.一种用于在集成电路IC封装生产时对多个引线框单元执行至少一个程序的IC封装生产装置，所述引线框单元经固定到引线框条带，所述引线框条带具有位于其中的条带识别标志，所述装置包括：
读取器，其可操作以读取固定到所述引线框条带的所述条带识别标志；
可操作以对所述多个引线框单元执行至少一个生产程序的机构；及
处理器，其可操作以将所述引线框条带的识别与识别所述引线框条带上的引线框单元的位置的数据库相关，且可操作以更新所述数据库以识别对其执行所述至少一个生产程序的引线框单元的位置。
13.根据权利要求12所述的装置，其进一步包括测试器，所述测试器可操作以测试对其执行所述至少一个生产程序的所述引线框单元且更新所述数据库以识别通过所述测试的引线框装配单元的位置。
14.根据权利要求13所述的装置，其进一步包括：
分割装置，其可操作以从所述引线框条带分割引线框单元；及
分类装置，其可操作以分离通过所述测试的经分割引线框单元与未通过所述测试的经分割引线框单元。
15.根据权利要求13所述的装置，其中所述机构可操作以囊封所述引线框单元，且进一步包括：
标记装置，其用于用标志标记通过所述测试的经囊封引线框单元；
分割装置，其可操作以分割所述引线框单元；
读取装置，其可操作以读取所述经分割引线框单元上标记的所述标志；及
分类装置，其可操作以响应于读取所述标志而区分通过所述测试的经分割引线框单元与未通过所述测试的经分割引线框单元。
16.根据权利要求13所述的装置，其中所述测试器可操作以仅测试应用所述至少一个生产程序的引线框单元。
17.根据权利要求12所述的装置，其中所述机构可操作以执行裸片附接或导线接合中的至少一者。
18.一种用于测试固定到引线框条带的多个引线框单元的集成电路IC测试站，所述引线框条带具有位于其上的识别标志，所述站包括：
读取器，其可操作以读取固定到所述引线框条带的所述识别标志；
测试装置，其可操作以测试所述多个引线框单元；及
处理器，其可操作以将所述引线框条带的识别与识别所述引线框条带上的引线框单元的位置的数据库相关，且可操作以响应于由所述测试装置执行的所述测试而更新所述数据库以识别引线框单元的位置。
19.根据权利要求18所述的站，其进一步包括用于仅对通过所述测试的所述引线框单元执行程序的机构。
20.根据权利要求18所述的站，其中所述数据库识别先前应用所述至少一个程序的引线框单元的位置，且其中对先前应用所述程序的所述引线框单元执行所述测试。
CN201680090288.3A 2016-10-20 2016-10-20 用于检测及移除有缺陷集成电路封装的方法及设备 Active CN109964277B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/102753 WO2018072183A1 (en) 2016-10-20 2016-10-20 Method and apparatus for detecting and removing defective integrated circuit packages

Publications (2)

Publication Number Publication Date
CN109964277A true CN109964277A (zh) 2019-07-02
CN109964277B CN109964277B (zh) 2023-08-11

Family

ID=61970515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680090288.3A Active CN109964277B (zh) 2016-10-20 2016-10-20 用于检测及移除有缺陷集成电路封装的方法及设备

Country Status (3)

Country Link
US (1) US10504801B2 (zh)
CN (1) CN109964277B (zh)
WO (1) WO2018072183A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707138B1 (en) * 2017-03-29 2020-07-07 Xilinx, Inc. High yield package assembly technique

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000037950A1 (en) * 1998-12-21 2000-06-29 Kaitech Engineering, Inc. Lead frame structure for testing integrated circuits
CN1726399A (zh) * 2002-12-14 2006-01-25 因芬尼昂技术股份公司 集成电路及相应封装集成电路
CN101379407A (zh) * 2006-01-31 2009-03-04 联发科技股份有限公司 集成电路封装以及用于制造具有两个带有为测试该封装而可直接访问的该晶片的集成电路的输入、输出端子的晶片的集成电路封装的方法
CN101669203A (zh) * 2007-04-27 2010-03-10 密克罗奇普技术公司 实现sot-23封装等的条带测试的引线框配置
CN201522545U (zh) * 2009-06-11 2010-07-07 致茂电子(苏州)有限公司 半导体元件独立测试机台及测试分类系统
CN102709202A (zh) * 2011-03-25 2012-10-03 美国博通公司 一种集成电路封装及其组装方法
US20120252142A1 (en) * 2011-04-01 2012-10-04 Texas Instruments Incorporated Singulation and Strip Testing of No-Lead Integrated Circuit Packages Without Tape Frame
CN104637828A (zh) * 2013-11-12 2015-05-20 英飞凌科技股份有限公司 电隔离引线框架带的引线的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6901984B1 (en) * 2001-02-27 2005-06-07 Cypress Semiconductor Corporation Method and system for controlling the processing of an integrated circuit chip assembly line using a central computer system and a common communication protocol
US6931298B1 (en) * 2001-02-27 2005-08-16 Cypress Semiconductor Corporation Integrated back-end integrated circuit manufacturing assembly
US7235421B2 (en) * 2003-09-16 2007-06-26 Nasreen Chopra System and method for developing production nano-material
US20120066899A1 (en) * 2007-11-05 2012-03-22 Utac Thai Limited Qfn process for strip test
US8552567B2 (en) * 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
ITTO20110875A1 (it) * 2011-09-30 2013-03-31 Stmicroelectronics Malta Ltd Metodo per il test in striscia di dispositivi mems, striscia di test di dispositivi mems e relativo dispositivo mems
US20140176174A1 (en) * 2012-12-26 2014-06-26 Advanced Inquiry Systems, Inc. Designed asperity contactors, including nanospikes for semiconductor test, and associated systems and methods
EP2963430B1 (en) * 2014-07-03 2019-10-02 Rasco GmbH Contactor arrangement, test-in-strip handler and test-in-strip handler arrangement

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000037950A1 (en) * 1998-12-21 2000-06-29 Kaitech Engineering, Inc. Lead frame structure for testing integrated circuits
CN1726399A (zh) * 2002-12-14 2006-01-25 因芬尼昂技术股份公司 集成电路及相应封装集成电路
CN101379407A (zh) * 2006-01-31 2009-03-04 联发科技股份有限公司 集成电路封装以及用于制造具有两个带有为测试该封装而可直接访问的该晶片的集成电路的输入、输出端子的晶片的集成电路封装的方法
CN101669203A (zh) * 2007-04-27 2010-03-10 密克罗奇普技术公司 实现sot-23封装等的条带测试的引线框配置
CN201522545U (zh) * 2009-06-11 2010-07-07 致茂电子(苏州)有限公司 半导体元件独立测试机台及测试分类系统
CN102709202A (zh) * 2011-03-25 2012-10-03 美国博通公司 一种集成电路封装及其组装方法
US20120252142A1 (en) * 2011-04-01 2012-10-04 Texas Instruments Incorporated Singulation and Strip Testing of No-Lead Integrated Circuit Packages Without Tape Frame
CN104637828A (zh) * 2013-11-12 2015-05-20 英飞凌科技股份有限公司 电隔离引线框架带的引线的方法

Also Published As

Publication number Publication date
US10504801B2 (en) 2019-12-10
US20180114733A1 (en) 2018-04-26
CN109964277B (zh) 2023-08-11
WO2018072183A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
JP5315186B2 (ja) 半導体装置の製造方法
JP4951811B2 (ja) 半導体装置の製造方法
JP5968705B2 (ja) 半導体装置の製造方法
US8188866B2 (en) Circuit board with radio frequency identification for collecting stage-by-stage manufacturing metrics
US7127365B2 (en) Method for identifying a defective die site
JP3055104B2 (ja) 半導体パッケ―ジの製造方法
CN102640253B (zh) 分立组件后向可追溯性和半导体装置前向可追溯性
KR100721356B1 (ko) 반도체 장치의 생산 관리 방법
JPH1126333A (ja) 半導体装置及びその情報管理システム
KR101441326B1 (ko) 자동광학검사기의 티칭데이터 자동 생성 장치 및 그 방법
CN109964277A (zh) 用于检测及移除有缺陷集成电路封装的方法及设备
JP2014062828A (ja) パターンマッチング方法および半導体装置の製造方法
JP5298141B2 (ja) 半導体装置の製造方法
JP2013157626A (ja) 半導体装置の製造方法
CN203225236U (zh) 半导体产品检测机
JP6415411B2 (ja) 半導体装置の製造方法
KR20020061677A (ko) 광학적 문자 인식을 통한 반도체 제품의 마킹 결함 검사방법
JP2007059948A (ja) 半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法。
CN103700608B (zh) 半导体封装的不合格品地图产生方法和装置
CN203103271U (zh) 半导体导线架条的辨识系统
JP2006339211A (ja) 半導体装置ダイの選別方法及び半導体基板
JP2012204455A (ja) 実装不良解析システム及び工程異常モニタリングシステム
TWI501341B (zh) 半導體物件之承載盤自動辨位系統及方法
JP2008053443A (ja) 半導体装置の製造方法
JP2003124365A (ja) 半導体集積回路チップ管理情報付与方法、半導体集積回路チップ管理情報管理方法、半導体集積回路チップ管理情報付与装置および管理情報を有する半導体集積回路チップ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant