CN1713529B - △-∑调制器和△-∑调制方法 - Google Patents

△-∑调制器和△-∑调制方法 Download PDF

Info

Publication number
CN1713529B
CN1713529B CN2005100791314A CN200510079131A CN1713529B CN 1713529 B CN1713529 B CN 1713529B CN 2005100791314 A CN2005100791314 A CN 2005100791314A CN 200510079131 A CN200510079131 A CN 200510079131A CN 1713529 B CN1713529 B CN 1713529B
Authority
CN
China
Prior art keywords
signal
random noise
output
delta sigma
integration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005100791314A
Other languages
English (en)
Other versions
CN1713529A (zh
Inventor
铃木伸和
市村元
野口雅义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1713529A publication Critical patent/CN1713529A/zh
Application granted granted Critical
Publication of CN1713529B publication Critical patent/CN1713529B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H03M3/36—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability by temporarily adapting the operation upon detection of instability conditions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3006—Compensating for, or preventing of, undesired influence of physical parameters
    • H03M7/3011—Compensating for, or preventing of, undesired influence of physical parameters of non-linear distortion, e.g. by temporarily adapting the operation upon detection of instability conditions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/45—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedforward inputs, i.e. with forward paths from the modulator input to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3028—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及Δ-∑调制器和Δ-∑调制方法，其能够保证在从声频信号复制状态到无声状态的过渡时间具有较小失真的稳定1位信号同时在代表音乐等的声频信号的复制期间保持高声质，并且同时能够在从无声状态到声频信号复制状态的过渡时间保持高声质。该Δ-∑调制器把Δ-∑调制应用于输入信号以输出1位数字信号，并且包括：积分部分，它对输入信号进行积分；量化部分，它量化来自积分部分的积分输出；随机噪声发生部分，它产生一个随机噪声信号，该信号的增益已经根据积分部分的积分输出被调节；检测部分，它检测来自输入信号的预定图案；及切换部分，它根据检测部分的检测结果切换从随机噪声发生部分到量化部分的随机噪声信号的供给和供给的中止。

Description

△-∑调制器和△-∑调制方法
相关申请的交叉引用 
本发明包含与在日本专利局于2004年6月24日申请的日本专利申请JP2004-186926有关的主题，该申请的全部内容包括在里以供参考。 
技术领域
本发明涉及把Δ-∑调制用于模拟输入信号或具有多位的数字输入信号以产生一位数字信号的一种Δ-∑调制器和一种Δ-∑调制方法。
背景技术
Δ∑调制的1位声频信号具有一种格式，该格式与在传统数字声频中使用的数据的格式(例如，44.1kHz的抽样频率和16位的数据字长)相比，具有非常高的抽样频率和短的数据字长(例如64乘44.1kHz的抽样频率和1位的数据字长)。Δ∑调制的1位声频信号具有宽的可传输频率范围的优点。即使对于1位信号，Δ∑调制也使得有可能在与64倍过抽样频率相关的低频率声频范围中得到一个宽的动态范围。利用这种特征，Δ∑调制能应用于记录器和用于高质量声音的数据传输。
Δ∑调制电路本身不是一种特别新颖的技术；该电路通常用在传统A/D转换器等内，因为电路构造适于集成到IC中并且电路能实现较容易地实现高A/D转换精度。通过使Δ∑调制的信号通过一个简单的模拟低通滤波器，能把Δ∑调制的信号复原成模拟声频信号。
在传统上，在Δ∑调制器中，当输入具有一定恒定频率的信号时，在Δ∑调制器内重复同一信号，因为Δ∑调制器具有一个反馈系统，结果是输出失真或不稳定的信号。
图1表示传统上已知的一种Δ∑调制器100的构造。Δ∑调制器100是一个具有五个积分器109、111、113、115、及117的五阶Δ∑调制器。积分器的每一个包括一个加法器和一个延迟器。例如，积分器109包括一个加法器109a和一个延迟器109b。
经一个输入终端101输入的输入信号同时供给到系数计算器102、103、104、105、106、及107。系数计算器102、103、104、105、106、及107是用来对输入信号进行像增益控制或滤波器控制之类的计算控制的计算器，并且分别具有前馈系数ff0、ff1、ff2、ff3、ff4、及ff5。
系数计算器102、103、104、105、及106对前馈系数ff0、ff1、ff2、ff3、及ff4进行计算。得到的相应计算输出供给到积分器109、111、113、115、及117的加法器109a、111a、113a、115a、及117a。系数计算器107对前馈系数ff5进行计算。得到的计算输出供给到加法器118，并且添加到积分器117的积分输出上。加法器118的添加输出供给到一个量化器119。
量化器119对添加输出进行量化，并且供给一个具有量化输出的输出终端125，并且同时，把量化输出反馈到以后描述的系数计算器120、121、122、123、及124。量化器119通过在参照一个0阈值的同时对添加输出进行量化而产生一个1位输出信号，这个0阈值相对于时间在所有时刻都是恒定的。就是说，量化器119通过使用0阈值确定两个值电平，就是说确定输入信号是0或更大还是小于0，对是一个输入信号的添加输出进行量化。
系数计算器120、121、122、123、及124保存当量化输出反馈到积分器109、111、113、115、及117时使用的反馈系数fb0、fb1、fb2、fb3、及fb4。来自系数计算器120、121、122、123、及124的相应计算输出供给到提供在积分器109、111、113、115、及117前面的加法器108、110、112、114、及116，并且然后反馈到相应的积分器。
在例如像渐强或渐弱之类的衰减控制或增益控制的情况下，系数计算器102、103、104、105、106、及107的前馈系数ff0、ff1、ff2、 ff3、ff4、及ff5由一个未表示的控制器确定，并且控制输入信号的增益。
而且，在只通过或堵塞一个希望频带的滤波器控制的情况下，系数计算器102、103、104、105、106、及107的前馈系数ff0、ff1、ff2、ff3、ff4、及ff5；和系数计算器120、121、122、123、及124的反馈系数fb0、fb1、fb2、fb3、及fb4由该控制器确定，并且输入信号经受滤波器控制。
在图1中表示的五阶Δ∑调制器100中，当输入具有称作固定图案的恒定重复频率的信号时，或者当在打开Δ∑调制器的输入时的时刻输入一个0电平信号时，输出一个失真或不稳定的信号，因为Δ∑调制器100具有一种反馈积分器的输出与其量化值之差的构造。
图2表示在输入固定图案的一个信号的情况下一个128fs(fs＝44.1kHz)的1位输出信号的频率分析结果。图3表示在输入一个0电平信号作为输入信号的情况下一个128fs(fs＝44.1kHz)的1位输出信号的频率分析结果。如能从图2和3看到的那样，当输入一定固定图案的信号或0电平信号时反馈积分器的输出与其量化值之差的构造，使是Δ∑调制器的特征之一的噪声成形无效，结果是输出一个失真或不稳定的信号。
为了避免这点，在传统的Δ∑调制器中，经Δ∑调制器的输入侧元件(例如，在图1的Δ∑调制器100的情况下经加法器108)输入一个随机噪声信号。要不然，把一个随机分量插入在Δ∑调制器中进行量化的前级处，以消除固定图案。
然而，随机分量的插入可能降低信号特性。为了处理这个问题，有一种适用的方法，该方法计算随机分量的适用量，并且把它等效地输入到量化器，如由本申请人在日本专利申请公开出版物No.2002-314425(专利申请No.2001-157947)中公开的那样。在日本专利申请公开出版物No.2002-314425中公开的Δ-∑调制器相对于时间轴以可变方式控制在量化器的量化处理中要参照的阈值电平，以便把随机分量的计算适用量等效地输入到量化器。
图4表示根据日本专利申请公开出版物No.2002-314425的上述Δ-∑调制器130的构造例子，该调制器130使用随机分量的适用量。Δ∑调制器130是一种具有五个积分器139、141、143、145、及147的五阶Δ∑调制器。积分器的每一个包括一个加法器和一个延迟器。例如，积分器139包括一个加法器139a和一个延迟器139b。
在Δ-∑调制器130中，一个通过使用来自CH 1至CH 6的1位声频数据代表的多通道声频信号通过一个未表示的盘复制设备从例如一个像超级声频CD(SA-CD)之类的光盘131复制，并且同时供给到系数计算器132、133、134、135、136、及137。系数计算器132、133、134、135、136、及137是对于相应6-通道多通道声频信号进行像增益控制、滤波器控制、或混合控制之类的计算控制的计算器，并且对于相应计算过程具有系数b0、b1、b2、b3、b4、及b5。在混合控制的情况下，系数b0、b1、b2、b3、b4、及b5由以后描述的一个控制器确定，并且相应的多通道信号被混合。
系数计算器132、133、134、135、及136对系数b0、b1、b2、b3、及b4进行计算。得到的相应计算输出供给到积分器139、141、143、145、及147的加法器139a、141a、143a、145a、及147a。系数计算器137对系数b5进行计算。得到的计算输出供给到加法器148，并且添加到积分器147的积分输出上。加法器148的添加输出供给到提供在一个量化器150前面的加法器149。
而且，一个随机噪声信号供给到加法器149。该随机噪声信号已经由产生像颤振信号之类的随机噪声信号的随机噪声发生器152设置成一个适用量。因而，加法器149把随机信号的一个适用量添加到加法器148的添加输出上，并且把包括随机噪声信号的添加输出供给到量化器150。
随机噪声发生器152把随机噪声信号供给到量化器150，根据最后一级积分器147至加法器149的积分输出已经把该随机噪声信号的增益设置为一个适用量。就是说，一个增益计算器151根据最后一级积分器147的积分输出计算增益，并且设置在随机噪声发生器152中。
增益计算器151计算一个增益，一个随机噪声信号Rn倍增该增益，从而随机噪声信号Rn的绝对值变得小于或等于一个可变阈值Δq(|Rn|≤Δq)，可变阈值Δq基于在最后一级积分器147内的信号的幅值。
加法器149把其增益已经如上述那样被调节的随机噪声信号Rn添加到最后一级积分器147的积分输出上，并且量化器150量化添加的输出信号。
已经由增益计算器151计算的增益的适用量等于量化器的阈值±Δq，该阈值相对于时间是可变的。根据在最后一级积分器147中产生的信号的幅值，计算可变阈值Δq。更具体地说，得到可变阈值Δq，作为通过把在最后一级积分器147中产生的信号的幅值的最大值Dend乘以一个预定常数Sα而计算的SαDend。
图5表示一个使用相对于时间可变的阈值的量化器的概念图。  ±Δq的适用量相对于量化器的±1.0例如是不大于75。当输入超过该值的量时，Δ-∑调制变得不稳定，使得不可能抑制失真。
量化器150对于对其已经添加随机噪声信号的适用量的添加输出进行量化，并且把量化的输出供给到一个输出终端159，以及把量化的输出反馈到以后要描述的系数计算器153、154、155、156、及157。
系数计算器153、154、155、156、及157保存当量化的输出反馈到积分器139、141、143、145、及147时使用的反馈系数a0、a1、a2、a3、及a4。来自系数计算器153、154、155、156、及157的相应计算输出供给到提供在积分器139、141、143、145、及147前面的加法器138、140、142、144、及146，并且然后反馈到相应的积分器。图4的具有上述构造的Δ∑调制器130能对在最佳可变阈值电平下的输入信号进行量化。
发明内容
在图4中表示的Δ∑调制器130中，由增益计算器151计算的随机分量的适用量，不仅在输入信号在预定时间内成为固定图案或0电平的无声状态期间，而且在代表音乐等的声频信号的复制期间，被等效地输入到一个量化器。由于在代表音乐等的声频信号的复制期间添加随机分量，所以不必保持高声质，同时有可能在无声状态下保证具有较小失真的稳定1位信号。
鉴于以上情形已经形成本发明，并且希望提供一种Δ∑调制器和一种Δ∑调制方法，该调制器和调制方法能够在代表音乐等的声频信号的复制期间保持高声质且在从声频信号复制状态到无声状态的过渡时间保证具有较小失真的稳定1位信号、及同时能够在从无声状态到声频信号复制状态的过渡时间保持高声质。
为了解决以上问题，根据本发明，提供有一种把Δ-∑调制应用于输入信号以输出1位数字信号的Δ-∑调制器，包括：积分装置，用来对输入信号进行积分；量化装置，用来对来自积分装置的积分输出进行量化；随机噪声发生装置，用来产生一个随机噪声信号，该信号的增益已经根据积分装置的积分输出被调节；检测装置，用来检测来自输入信号的预定图案；切换装置，用来根据检测装置的检测结果切换从随机噪声发生装置到量化装置的随机噪声信号的供给和供给的中止；以及系数计算装置，用来使用一个计算系数对输入信号进行计算控制，其中检测装置从系数计算装置的计算输出检测预定图案。
当检测装置检测到代表哑图案或延续预定时间段的0电平的固定图案作为预定图案时，切换装置把由随机噪声发生装置产生的随机噪声信号供给到量化装置；而当检测装置没有检测到预定图案时，切换装置使供给中止。
为了解决以上问题，根据本发明，提供有一种把Δ-∑调制应用于输入信号以输出1位数字信号的Δ-∑调制器，包括：积分装置，用来对输入信号进行积分；量化装置，用来对来自积分装置的积分输出进行量化；检测装置，用来检测来自输入信号的预定图案；控制装置，用来根据检测装置的检测结果控制一个用于由量化装置进行的量化的阈值；以及系数计算装置，用来使用一个计算系数对输入信号进行计算控制，其中检测装置从系数计算装置的计算输出检测预定图案。
该Δ-∑调制器还包括一个随机噪声发生装置，用来产生一个随机 噪声信号，该信号的增益已经根据积分装置的积分输出被调节。因此，当检测装置检测到代表哑图案或延续预定时间段的0电平的固定图案作为预定图案时，控制装置以与相对于时间轴由量化装置进行的量化中参照的阈值电平的可变控制相等效的方式，控制要供给到随机噪声发生装置的增益；而当检测装置没有检测到预定图案时，控制装置把增益设置到0。
为了解决以上问题，根据本发明，提供有一种把Δ-∑调制应用于输入信号以输出1位数字信号的Δ-∑调制方法，包括：积分步骤，对输入信号进行积分；量化步骤，对来自积分步骤的积分输出进行量化；随机噪声发生步骤，产生一个随机噪声信号，该信号的增益已经根据积分步骤的积分输出被调节；检测步骤，检测来自输入信号的预定图案；切换步骤，用来根据检测步骤的检测结果切换从随机噪声发生步骤到量化步骤的随机噪声信号的供给和供给的中止；以及系数计算步骤，用来使用一个计算系数对输入信号进行计算控制，其中检测步骤从系数计算步骤的计算输出检测预定图案。
当检测步骤检测到代表哑图案或延续预定时间段的0电平的固定图案作为预定图案时，切换步骤把由随机噪声发生步骤产生的随机噪声信号供给到量化步骤；而当检测步骤没有检测到预定图案时，切换步骤使供给中止。
为了解决以上问题，根据本发明，提供有一种把Δ-∑调制应用于输入信号以输出1位数字信号的Δ-∑调制方法，该Δ-∑调制方法包括：积分步骤，用来对输入信号进行积分；量化步骤，用来对来自积分步骤的积分输出进行量化；检测步骤，用来检测来自输入信号的预定图案；及控制步骤，用来根据检测步骤的检测结果控制一个用于由量化步骤进行的量化的阈值。
该Δ-∑调制方法还包括一个随机噪声发生步骤，用来产生一个随机噪声信号，该信号的增益已经根据积分步骤的积分输出被调节。因此，当检测步骤检测到代表哑图案或延续预定时间段的0电平的固定图案作为预定图案时，控制步骤以与相对于时间轴由量化步骤进行的量化中参照的阈值电平的可变控制相等效的方式，控制要供给到随机噪声发生步骤的增益；而当检测步骤没有检测到预定图案时，控制步骤把增益设置到0。
附图说明
图1表示一种传统已知的Δ∑调制器的构造；
图2是频谱图，表示在传统Δ∑调制器中输入一个固定图案的信号的情况下一个1位输出信号的频率分析结果；
图3是频谱图，表示在传统Δ∑调制器中输入一个0电平信号的情况下一个1位输出信号的频率分析结果；
图4表示使用随机元件的适用量的一种Δ-∑调制器的构造的例子，该Δ-∑调制器公开在日本专利申请公开出版物No.2002-314425中；
图5表示一种使用相对于时间可变的阈值的量化器的概念图；
图6是根据本发明一个实施例的一种Δ∑调制器的构造图；
图7是用来解释构成Δ∑调制器的一种检测器的0电平检测原理；
图8是表示一个系数计算器的符号位的变化；
图9A至9C表示代表音乐的声频信号，包括一个DSD1位信号；
图10是在DSD1位与一个多电平之间的比较表；
图11是一个哑图案信号的频谱图；
图12是表示用来检测哑图案信号的过程的流程图；
图13是频谱图，表示在输入一个0电平信号的情况下一个具有128fs(fs＝44.1kHz)的抽样频率和1位数据字长的输出信号的频率分析结果；
图14是频谱图，表示在输入一个固定图案的信号的情况下一个具有128fs(fs＝44.1kHz)的抽样频率和1位数据字长的输出信号的频率分析结果；及
图15是根据另一个实施例的一种Δ∑调制器的构造图。
具体实施方式
下面参照附图将描述本发明的实施例。根据本实施例的一种Δ-∑ 调制器10把Δ-∑调制应用于一个输入信号以输出一个1位数字信号。如图6中所示，Δ-∑调制器10包括：一个积分部分，具有以后要描述的五个积分器19、21、23、25、及27；一个量化器30，它量化来自积分部分的积分输出；一个随机噪声发生器32，它产生一个随机噪声信号，该信号的增益已经根据来自积分部分的积分输出由一个增益计算器31调节；一个检测器34，它检测来自输入信号的代表哑图案和延续一个预定时间的0电平的固定图案，作为一个预定图案；一个切换开关33，它切换从随机噪声发生器32到量化器30的随机噪声信号的供给和供给的中止。
当检测器34检测到预定图案时，切换开关33把由随机噪声发生器32产生的随机噪声信号供给到量化器30；而当检测器34没有检测到预定图案时，切换开关33使供给中止。
下面将描述Δ∑调制器10的构造的细节。在图6中，五个积分器19、21、23、25、及27分别由加法器19a、21a、23a、25a、及27a和延迟器19b、21b、23b、25b、及27b构成。
由来自CH1至CH6的1位声频数据代表的一个多通道声频信号被输入到Δ∑调制器10。来自CH1至CH6的多通道声频信号由一个未表示的盘复制设备从例如像超级声频CD(SA-CD)之类的光盘11复制，并且同时供给到系数计算器12、13、14、15、16、及17。
系数计算器12、13、14、15、16、及17是对于相应6-通道多通道声频信号进行像增益控制、滤波器控制、或混合控制之类的计算控制的计算器，并且对于相应计算过程具有系数b0、b1、b2、b3、b4、及b5。例如在混合控制的情况下，系数b0、b1、b2、b3、b4、及b5由以后描述的一个控制器35确定，并且相应的多通道信号被混合。
系数计算器12、13、14、15、及16对系数b0、b1、b2、b3、及b4进行计算。得到的相应计算输出供给到积分器19、21、23、25、及27的加法器19a、21a、23a、25a、及27a。系数计算器17对系数b5进行计算。得到的计算输出供给到加法器28，并且添加到积分器27的积分输出上。加法器28的添加输出供给到提供在一个量化器30前 面的加法器29。
也供给到加法器29的是来自随机噪声发生器32的随机噪声信号，如其增益已经以适用量调节的颤振信号、粉红噪声信号、或已经切除高频分量的噪声信号。因而，加法器29把其增益已经以适用量调节的随机噪声信号添加到加法器28的添加输出上，并且把包括随机噪声信号的添加输出供给量化器30。
随机噪声发生器32通过加法器29把随机噪声信号供给到量化器30，该信号的增益已经根据五个积分器的最后一级积分器27的积分输出被调节。就是说，一个增益计算器31根据最后一级积分器27的积分输出调节该增益，并且把调节的增益设置在随机噪声发生器32中。
增益计算器31计算一个增益，一个颤振信号Rn倍增该增益，从而随机噪声信号Rn的绝对值变得小于或等于一个可变阈值Δq(|Rn|≤Δq)，可变阈值Δq基于在最后一级积分器27内的信号的幅值。
加法器29把其增益已经如上述那样被调节的随机噪声信号Rn添加到最后一级积分器27的积分输出上，并且量化器30量化加法器29的添加输出信号。
其增益已经以一个适用量调节的、由增益计算器31计算的颤振信号等于量化器的阈值±Δq，该阈值相对于时间是可变的。根据在最后一级积分器27中产生的信号的幅值，计算可变阈值Δq。更具体地说，得到可变阈值Δq，作为通过把在最后一级积分器27中产生的信号的幅值的最大值Dend乘以一个预定常数Sα而计算的SαDend。
与图5的情形类似，±Δq的适用量相对于量化器的±1.0例如是不大于75。当输入超过该值的量时，Δ-∑调制变得不稳定，使得不可能抑制失真。
这里，Δ∑调制器10控制切换开关33的通和断，以便把由随机信号发生器32以适用量已经调节的随机噪声信号Rn供给到量化器30。只有当输入引起无声状态的像哑图案之类的固定图案的信号、或延续一个预定时段的0电平信号时，切换开关才接通而把随机噪声信 号Rn供给到量化器30。为了实现这种构造，检测器34从系数计算器12的输出检测固定图案和延续一个预定时间的0电平，并且根据检测结果控制切换开关33的通和断。
切换开关33根据检测结果把由随机信号发生器32已经产生的随机噪声信号Rn的适用量供给到加法器29，或者中止该供给。因此，只有当检测器34检测到固定图案或0电平时才接通切换开关33，这允许只有当输入固定图案的信号或延续一个预定时间的0电平信号时随机噪声信号Rn才供给到量化器30。当输入信号不是固定图案的信号或延续一个预定时间的0电平信号时，就是说，在代表音乐等的声频信号的复制期间，随机噪声信号Rn不供给到量化器30。
量化器30对已经添加或未添加随机噪声信号Rn的输出进行量化，并且把量化的输出供给到一个输出终端41，以及把量化的输出反馈到系数计算器36、37、38、39、及40。
系数计算器36、37、38、39、及40保存当量化的输出反馈到积分器19、21、23、25、及27时使用的反馈系数a0、a1、a2、a3、及a4。来自系数计算器36、37、38、39、及40的相应计算输出供给到提供在积分器19、21、23、25、及27前面的加法器18、20、22、24、及26，并且然后反馈到相应的积分器。
其次参照图7和8，将描述当通过使用系数计算器12、13、14、15、及16和系数计算器36、37、38、39、及40对于从光盘11复制的一个多通道信号进行混合控制时的时刻，在检测器34中的0电平检测的原理。
图7用来解释当控制器35指令系数计算器12至17和系数计算器36至40进行增益控制、和增益从1.0转移到0电平时，检测器34如何检测0电平。
当控制器35指令系数计算器12至17进行增益控制时，系数计算器12至17确定系数b0至b5。同样对系数b0至b5进行增益控制，从而检测器34仅检测在系数b0至b5中的一个系数就够了。在图6中表示的构造中，检测器34监视系数计算器12的系数b0。在根据来 自控制器35的指令增益从1.0转移到0电平的情况下，检测器34有可能仅通过检测b0[M-1:0](系数字长是M位)的符号位(最高阶位)确定电平是否是0。
图8表示当控制器35指令系数计算器12至17对渐弱进行增益控制时系数计算器12的系数b0的符号位的变化。当渐弱区结束时，b0[M-1:0](系数字长是M位)的符号位(最高阶位)成为“0”一个预定时间段。当检测器34检测到“0”的预定时间段延续例如100至500毫秒时，有可能确定输出电平已经从1.0转移到0电平并且不是代表音乐等的声频信号的0电平延续。要延续的预定时间可以设置到100毫秒、200毫秒、300毫秒、或400毫秒，只要它落在100至500毫秒的范围内。而且，它可以设置到100至200、300、或400毫秒的范围；200至300、400、或500毫秒的范围；或300至400、或500毫秒的范围。
不像图9A的模拟输入信号波形和图9B的PCM波形，在图9C中表示的根据DSD(直接流数字)的音乐等的声频信号通过数字脉冲流的密度表示声频信号的幅值。在图9C中表示的DSD输出信号中其中“1”延续例如时间段EX的时间段在时间方向上断续地存在。其中幅值是“0”的、在相应时间段EX之间作为空白区域断续存在的静音部分，例如时间段BL，是其中“0”延续的时间段。
在图8中的代码“0”是在多位中的符号代码。0代码是指在信号波形中的正数量或静音(0电平)。另一方面，假定代码“0”是指DSD1位的“0”，它成为负的最大值，如能从图10中表示的表中看到的那样。重要的是，在DSD1位的情况下，中间值即0值不存在。因此，当声频信号由像DSD1位之类的二进位值表示时，包含相同数量的“1”或“0”的信号图案，如“10010110...”或“10101010...”，成为静音信号。当DSD1位的“0”在一个信号中延续时，这意味着负最大信号的序列，信号近似为没有结尾的负最大电平。
在代表音乐等的声频信号的情况下，其中“0”延续的一部分的持续时间是约10至80毫秒。因此，当检测器34监视系数计算器12的 系数b0并由此检测到“0”符号位延续一个比在声频信号的情况下“0”延续的时间段长的预定时间段时，能确定除代表音乐等的声频信号之外的信号的0电平延续。
如上所述，在图6中表示的构造的情况下，不必检测所有输入计算系数b0至b5的符号位。例如，仅检测b0[M-1]位以确定“0”符号位是否延续一个预定时间，从而有可能减小电路规模。当然，检测器34可以监视其它系数计算器13、14、15、16、及17的系数。
类似地，在固定图案检测的情况下，不必确定系数计算之后的输出是否是固定图案。在这种情况下的固定图案是包含相同数量的“1”和“0”的信号图案，如由像DSD1位之类的二进制值代表的“10010110...”或“10101010...”。当图案“10010110...”由十六进制数表示时，得到9(＝1001)和6(＝0110)的重复。在包括每单位数量包含相同数量的“0”或“1”并且重复相同图案的脉冲串的信号中，如图11中所示，只有一个或两个频谱在例如比几百kHz大的频带处升高，并且在比这个频带低的频带处理论上电平成为-∞dB。上述信号称作哑图案。
为了检测哑图案，检测器34在图6中表示的Δ∑调制器10中根据图12的过程操作。在这种情况下，检测器34包括两个8位寄存器和一个计数器。
检测器34监视系数计算器12的系数b0。当在步骤S1中输入一个1位信号时，检测器34在步骤2使用两个8位寄存器进行在当前输入8位与以前输入8位之间的8位图案匹配并且检查是否已经成功地完成匹配。当确定已经成功地完成8位图案匹配(是)时，检测器34前进到步骤S3，并且检查是否有相同数量的“0”和“1”。当确定有相同数量的“0”和“1”(是)时，检测器34前进到步骤S4，并且累计计数值。检测器34然后在步骤S5检查计数是否已经达到4或更大。当确定计数已经达到4或更大(是)时，能确定检测器34检测到例如“10010110...”已经重复4次。在这种情况下，检测器34在步骤S6输出一个哑检测标志并且接通切换开关33。
当在步骤S2中确定8位图案匹配还没有成功地完成(否)，或者在步骤S3确定有不同数量的“0”和“1”(否)时，检测器34在步骤S7复位计数器，并且在步骤S8取消哑检测过程。当在步骤S5确定计数还没有达到4时，检测器重复从步骤S1开始的过程。
因而只需要检测器34确定在系数计算之后的输出是否是固定图案，即使当已经输入像哑图案之类的固定图案时也是如此。
如上所述，当在代表音乐等的声频信号的复制期间增益设置到0电平时，Δ∑调制器10把随机噪声信号输入到量化器30；而在代表音乐等的声频信号的复制期间Δ∑调制器10不把随机噪声信号输入到量化器30。图13是频谱图，表示在增益被设置到0电平(就是说，输出一个0电平信号)的情况下一个具有128fs(fs＝44.1kHz)的抽样频率和1位数据字长的输出信号的频率分析结果。如能从图13看到的那样，有可能保证具有较小失真的稳定1位信号和正常地应用噪声成形。
当输入像哑图案之类的固定图案时，Δ∑调制器10把随机噪声信号输入到量化器30；而在代表音乐等的声频信号的复制期间Δ∑调制器10不把随机噪声信号输入到量化器30。图14是频谱图，表示在输入一个固定图案的信号的情况下一个具有128fs(fs＝44.1kHz)的抽样频率和1位数据字长的输出信号的频率分析结果。如能从图14看到的那样，有可能保证具有较小失真的稳定1位信号和正常地应用噪声成形。
因而，在代表音乐等的声频信号的复制期间，Δ∑调制器10能保证在从声频信号复制状态到无声状态的过渡时间具有较小失真同时保持高声质的稳定1位信号。类似地，Δ∑调制器10能保证在从无声状态到声频信号复制状态的过渡时间的高声质。
其次，参照图15将描述根据本发明另一个实施例的一种五阶Δ∑调制器50。Δ∑调制器50的构造基本上与在图6中表示的Δ∑调制器10的构造相同。不同点在于，检测器34不控制切换开关33的切换，而是通过控制器35控制增益计算器31的增益。更具体地说，当检测 到输入0电平或固定电平时，检测器34把一个检测信号供给到控制器35。控制器35然后以与相对于量化器的±1.0量化到不大于75的可变阈值Δq的动态控制相等效的方式(在图5中表示)，控制增益计算器31的增益。在检测器34没有检测到输入0电平或固定电平时，控制器35把增益计算器31的增益设置到0，以便允许随机噪声发生器32产生随机噪声。
如上所述，当在代表音乐等的声频信号的复制期间增益被设置到0电平时，Δ∑调制器50把随机噪声信号输入到量化器30；而在代表音乐等的声频信号的复制期间Δ∑调制器50不把随机噪声信号输入到量化器30。
而且，当输入像哑图案之类的固定图案时，Δ∑调制器10把随机噪声信号输入到量化器30；而在代表音乐等的声频信号的复制期间Δ∑调制器10不把随机噪声信号输入到量化器30。
因而，在代表音乐等的声频信号的复制期间，Δ∑调制器50能保证在从声频信号复制状态到无声状态的过渡时间具有较小失真同时保持高声质的稳定1位信号。类似地，Δ∑调制器50能保证在从无声状态到声频信号复制状态的过渡时间的高声质。
在本发明中使用的声频信号可以包括代表音乐、以及只有声音(如自然声音、语音、人工声音等)的声频信号。
本领域的技术人员应该理解，依据至此的设计要求和其它因素可能出现各种修改、组合、子-组合和变更，像它们在附属权利要求书或其等效物的范围内那样。

Claims (15)

1.一种把Δ-∑调制应用于输入信号以输出1位数字信号的Δ-∑调制器，包括：
积分装置，用来对输入信号进行积分；
量化装置，用来对来自积分装置的积分输出进行量化；
随机噪声发生装置，用来产生一个随机噪声信号，该信号的增益已经根据积分装置的积分输出被调节；
检测装置，用来检测来自输入信号的预定图案；
切换装置，用来根据检测装置的检测结果切换从随机噪声发生装置到量化装置的随机噪声信号的供给和供给的中止；以及
系数计算装置，用来使用一个计算系数对输入信号进行计算控制，其中
检测装置从系数计算装置的计算输出检测预定图案。
2.根据权利要求1所述的Δ-∑调制器，其中，当检测装置检测到预定图案时，切换装置把由随机噪声发生装置产生的随机噪声信号供给到量化装置；而当检测装置没有检测到预定图案时，切换装置使供给中止。
3.根据权利要求1所述的Δ-∑调制器，其中，检测装置检测代表一个哑图案和延续一个预定时间段的0电平的固定图案作为预定图案。
4.根据权利要求1所述的Δ-∑调制器，其中，通过切换装置由随机噪声发生装置供给到量化装置的随机噪声信号，以与由量化装置相对于时间轴进行的量化中参照的阈值电平的可变控制相等效的方式被调节，并且供给到量化装置。
5.根据权利要求1所述的Δ-∑调制器，其中
积分装置由多级串级连接的积分器构成，并且
量化装置对紧与量化装置相邻连接的最后一级积分器的积分输出进行量化。
6.根据权利要求1所述的Δ-∑调制器，其中
积分装置由m级串级连接的积分器构成，其中m是不小于2的自然数，并且系数计算装置由m+1个系数计算器构成，其中
检测装置从系数计算器之一的计算输出检测预定图案。
7.一种把Δ-∑调制应用于输入信号以输出1位数字信号的Δ-∑调制器，包括：
积分装置，用来对输入信号进行积分；
量化装置，用来对来自积分装置的积分输出进行量化；
检测装置，用来检测来自输入信号的预定图案；
控制装置，用来根据检测装置的检测结果控制一个用于由量化装置进行的量化的阈值；以及
系数计算装置，用来使用一个计算系数对输入信号进行计算控制，其中
检测装置从系数计算装置的计算输出检测预定图案。
8.根据权利要求7所述的Δ-∑调制器，还包括随机噪声发生装置，用来产生一个随机噪声信号，该信号的增益已经根据积分装置的积分输出被调节，其中
当检测装置检测到预定图案时，控制装置以与相对于时间轴由量化装置进行的量化中参照的阈值电平的可变控制相等效的方式，控制要供给到随机噪声发生装置的增益；而当检测装置没有检测到预定图案时，控制装置把增益设置到0。
9.根据权利要求7所述的Δ-∑调制器，其中，检测装置检测代表一个哑图案和延续一个预定时间段的0电平的固定图案作为预定图案。
10.根据权利要求7所述的Δ-∑调制器，其中
积分装置由多级串级连接的积分器构成，并且
量化装置对紧与量化装置相邻连接的最后一级积分器的积分输出进行量化。
11.根据权利要求7所述的Δ-∑调制器，其中
积分装置由m级串级连接的积分器构成，其中m是不小于2的自然数，并且系数计算装置由m+1个系数计算器构成，其中
检测装置从系数计算器之一的计算输出检测预定图案。
12.一种把Δ-∑调制应用于输入信号以输出1位数字信号的Δ-∑调制方法，包括：
积分步骤，对输入信号进行积分；
量化步骤，对来自积分步骤的积分输出进行量化；
随机噪声发生步骤，产生一个随机噪声信号，该信号的增益已经根据积分步骤的积分输出被调节；
检测步骤，检测来自输入信号的预定图案；
切换步骤，用来根据检测步骤的检测结果切换从随机噪声发生步骤到量化步骤的随机噪声信号的供给和供给的中止；以及
系数计算步骤，用来使用一个计算系数对输入信号进行计算控制，其中
检测步骤从系数计算步骤的计算输出检测预定图案。
13.根据权利要求12所述的Δ-∑调制方法，其中，当检测步骤检测到预定图案时，切换步骤把由随机噪声发生步骤产生的随机噪声信号供给到量化步骤；而当检测步骤没有检测到预定图案时，切换步骤使供给中止。
14.根据权利要求12所述的Δ-∑调制方法，其中，检测步骤检测代表一个哑图案和延续一个预定时间段的0电平的固定图案作为预定图案。
15.根据权利要求12所述的Δ-∑调制方法，其中，通过切换步骤由随机噪声发生步骤供给到量化步骤的随机噪声信号，以与在量化步骤中相对于时间轴进行的量化中参照的阈值电平的可变控制相等效的方式被调节，并且供给到量化步骤。
CN2005100791314A 2004-06-24 2005-06-24 △-∑调制器和△-∑调制方法 Expired - Fee Related CN1713529B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2004186926 2004-06-24
JP2004186926 2004-06-24
JP2004-186926 2004-06-24
JP2005167317A JP4539446B2 (ja) 2004-06-24 2005-06-07 デルタシグマ変調装置及びデルタシグマ変調方法
JP2005167317 2005-06-07
JP2005-167317 2005-06-07

Publications (2)

Publication Number Publication Date
CN1713529A CN1713529A (zh) 2005-12-28
CN1713529B true CN1713529B (zh) 2011-07-27

Family

ID=35505108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100791314A Expired - Fee Related CN1713529B (zh) 2004-06-24 2005-06-24 △-∑调制器和△-∑调制方法

Country Status (5)

Country Link
US (1) US7126517B2 (zh)
JP (1) JP4539446B2 (zh)
KR (1) KR20060049666A (zh)
CN (1) CN1713529B (zh)
DE (1) DE102005029490A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7940833B2 (en) * 2006-06-21 2011-05-10 Telefonaktiebolaget Lm Ericsson (Publ) Transmitter with intelligent preconditioning of amplifier signal
JP2009088924A (ja) 2007-09-28 2009-04-23 Fujitsu Ltd 信号変調方法、信号変調装置、電子装置および信号変調プログラム
CN101540608A (zh) * 2008-03-20 2009-09-23 扬智科技股份有限公司 降低静音时量化噪声的装置与方法
JP4791505B2 (ja) * 2008-04-24 2011-10-12 ルネサスエレクトロニクス株式会社 Δς型ａ／ｄ変換器
GB2466674B (en) 2009-01-06 2013-11-13 Skype Speech coding
GB2466669B (en) * 2009-01-06 2013-03-06 Skype Speech coding
GB2466672B (en) 2009-01-06 2013-03-13 Skype Speech coding
GB2466671B (en) * 2009-01-06 2013-03-27 Skype Speech encoding
GB2466673B (en) * 2009-01-06 2012-11-07 Skype Quantization
GB2466675B (en) * 2009-01-06 2013-03-06 Skype Speech coding
GB2466670B (en) * 2009-01-06 2012-11-14 Skype Speech encoding
JP2010273307A (ja) * 2009-05-25 2010-12-02 Canon Inc 信号伝送装置
US8452606B2 (en) * 2009-09-29 2013-05-28 Skype Speech encoding using multiple bit rates
JP2012049777A (ja) * 2010-08-26 2012-03-08 Rohm Co Ltd 音声出力装置
CN104035826A (zh) * 2013-03-07 2014-09-10 安凯(广州)微电子技术有限公司 一种消除软件噪声方法及装置
US10965307B2 (en) 2017-12-05 2021-03-30 Sony Corporation Signal processing apparatus, signal processing method, and program
US10615821B2 (en) 2018-04-30 2020-04-07 Microchip Technology Incorporated Charge-based digital to analog converter with second order dynamic weighted algorithm
DE102018128734A1 (de) 2018-11-15 2020-05-20 Endress+Hauser SE+Co. KG Vibronischer Sensor mit Temperaturkompensation
TWI690164B (zh) * 2019-04-24 2020-04-01 智原科技股份有限公司 差和式類比數位轉換器及其操作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793316A (en) * 1995-12-27 1998-08-11 Sony Corporation Digital signal processing method and apparatus
CN1319276A (zh) * 1999-07-28 2001-10-24 皇家菲利浦电子有限公司 可变阶数sigma－delta调制器
CN1360759A (zh) * 1999-07-09 2002-07-24 特利泰尔R&D丹麦有限公司 ∑－△调制器
US6462685B1 (en) * 2001-04-05 2002-10-08 Nokia Corporation Dither signal insertion inversely proportional to signal level in delta-sigma modulators

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0225116A (ja) * 1988-07-14 1990-01-26 Toshiba Corp シグマーデルタ変調回路
JPH07118651B2 (ja) * 1990-11-22 1995-12-18 ヤマハ株式会社 ディジタル・アナログ変換回路
US5745061A (en) * 1995-07-28 1998-04-28 Lucent Technologies Inc. Method of improving the stability of a sigma-delta modulator employing dither
JP3302574B2 (ja) * 1996-09-10 2002-07-15 シャープ株式会社 デルタシグマ変調回路
JP4061764B2 (ja) * 1999-02-09 2008-03-19 ソニー株式会社 Ｄ／ａコンバータ
JP2002076898A (ja) * 2000-08-25 2002-03-15 Nippon Precision Circuits Inc ノイズシェーパ
JP4649777B2 (ja) * 2001-02-09 2011-03-16 ソニー株式会社 デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法
US6445318B1 (en) * 2001-04-05 2002-09-03 Nokia Mobile Phones, Ltd. Method and apparatus for providing signal dependent dither generator for sigma-delta modulator
US6473019B1 (en) * 2001-06-21 2002-10-29 Nokia Corporation Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator
US6975255B1 (en) * 2004-09-21 2005-12-13 Texas Instruments Incorporated Random interleaving dither for sigma-delta analog-to-digital converters

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793316A (en) * 1995-12-27 1998-08-11 Sony Corporation Digital signal processing method and apparatus
CN1360759A (zh) * 1999-07-09 2002-07-24 特利泰尔R&D丹麦有限公司 ∑－△调制器
CN1319276A (zh) * 1999-07-28 2001-10-24 皇家菲利浦电子有限公司 可变阶数sigma－delta调制器
US6462685B1 (en) * 2001-04-05 2002-10-08 Nokia Corporation Dither signal insertion inversely proportional to signal level in delta-sigma modulators

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
全文.

Also Published As

Publication number Publication date
DE102005029490A1 (de) 2006-01-19
CN1713529A (zh) 2005-12-28
KR20060049666A (ko) 2006-05-19
US7126517B2 (en) 2006-10-24
US20050285765A1 (en) 2005-12-29
JP2006042315A (ja) 2006-02-09
JP4539446B2 (ja) 2010-09-08

Similar Documents

Publication Publication Date Title
CN1713529B (zh) △-∑调制器和△-∑调制方法
US6340940B1 (en) Digital to analog conversion circuits and methods utilizing single-bit delta-SIGMA modulators and multiple-bit digital to analog converters
US4507791A (en) Analog and digital signal apparatus
JP3272438B2 (ja) 信号処理システムおよび処理方法
US6438434B1 (en) Mixing, coding and decoding devices and methods
KR20060039914A (ko) 신호 처리를 위한 장치 및 방법
EP0826274A2 (en) Lossless coding method for waveform data
KR100279078B1 (ko) 아날로그/디지탈컨버터
US6784816B2 (en) Circuits, systems and methods for volume control in 1-bit digital audio systems
KR20110000020A (ko) 오디오 디지털/아날로그 변환기 및 이를 구비하는 오디오 처리 장치
US20110054913A1 (en) Asynchronous sampling rate converter for audio applications
JPH08274646A (ja) ディジタル信号処理方法及び装置
JPH08186497A (ja) 自動ミューティング機能を備えたオーバーサンプリング型デジタル−アナログ変換器
CN116913294B (zh) Pcm信号的处理方法、装置、数字音频系统及电子设备
JP2002314425A (ja) デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法
JP2009510919A (ja) オーディオ用途における低ノイズディジタル・信号間隔変換器
KR100466643B1 (ko) 음질을처리하는신호처리장치및음질처리에사용되는신호처리장치가설치된기록장치,재생장치및혼합장치
TW408531B (en) Signal processing method and device
US6940437B2 (en) Multibit delta-sigma modulator with variable-level quantizer
US7183954B1 (en) Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
US20050047613A1 (en) System and method for digital volume control
JP2004004274A (ja) 音声信号処理切換装置
US4622690A (en) Audio frequency multiplication device
Prosalentis et al. A 2-bit adaptive delta modulation system with improved performance
CN101595524B (zh) 信号处理设备、信号处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110727

Termination date: 20120624