CN1702549B - 图形数据的制作方法、图形验证方法及其应用 - Google Patents

图形数据的制作方法、图形验证方法及其应用 Download PDF

Info

Publication number
CN1702549B
CN1702549B CN2005100734720A CN200510073472A CN1702549B CN 1702549 B CN1702549 B CN 1702549B CN 2005100734720 A CN2005100734720 A CN 2005100734720A CN 200510073472 A CN200510073472 A CN 200510073472A CN 1702549 B CN1702549 B CN 1702549B
Authority
CN
China
Prior art keywords
exposure
making
range
allowable error
graph data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005100734720A
Other languages
English (en)
Other versions
CN1702549A (zh
Inventor
野岛茂树
田中聪
小谷敏也
出羽恭子
井上壮一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1702549A publication Critical patent/CN1702549A/zh
Application granted granted Critical
Publication of CN1702549B publication Critical patent/CN1702549B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种图形数据的制作方法，包括：准备含有设计图形的集成电路图形；设定复制所述设计图形时形成在处理基板上的第1图形、或将第1图形用作掩模加工所述处理基板所形成的第2图形的容许误差范围；在所述容许误差范围内，制作目标图形；在考虑到复制所述设计图形时的影响、形成第1图形时的影响及形成第2图形时的影响中的一种或一种以上的影响的预定条件下，对所述目标图形进行修正，制作第1修正图形。

Description

图形数据的制作方法、图形验证方法及其应用
技术领域
本发明涉及半导体集成电路上的图形数据的制作方法、图形验证方法、光掩模的制作方法及半导体器件的制造方法。
背景技术
近年来半导体制造技术的进步非常惊人，开始批量生产最小加工尺寸70nm大小的半导体。通过掩模工艺技术、光刻技术及刻蚀技术等微细图形形成技术的飞跃般的发展，可实现如此的微细化。在图形尺寸十分大的年代，作为设计图形，在晶片上直接描绘要形成的集成电路图形的平面形状，按该设计图形制作照原样的掩模图形，通过投影光学系统将该掩模图形复制在晶片上，通过刻蚀衬底，能够在晶片上形成大致如设计图形的图形。但是，随着集成电路图形的微细化的进展，难用各工艺照原样地形成图形，结果出现最终的完工尺寸达不到设计图形原样的问题。
尤其在对于达到微细加工最重要的光刻及刻蚀工艺中，配置在要形成的图形的周边的其它图形布局配置，大大影响该图形的尺寸精度。
因此，为避免上述影响，而开发的有所谓的被称为光邻近效应修正(OPC：Optical PoximityCorrection)或工艺邻近效应修正(PPC：ProcessProximity Correction)的技术。这是使加工后的尺寸达到设计图形(所要求值)地预先附加辅助图形，或者使图形的宽度变粗或变细的修正方法，例如，如特开平09-319067号公报或SPIE Vol.2322(1994)374(Large AreaOptical Proximity Correction using Pattern Based Correction，D.M.Newmark et.al)所报告。
通过采用此技术，能够在晶片上形成设计者所描绘的集成电路图形。但是，现在广泛使用的OPC/PPC的方法，以工艺条件是最佳的条件，修正后形成在晶片上的图形是如设计者所描绘的图形为前提。换句话讲，是在最佳的条件下，按照设计者所描绘的在晶片上形成图形的技术。不考虑各种工艺的偏差。
然而，由于上述方法不考虑所谓的工艺的各种偏差因素(曝光装置的聚焦变动、曝光量变动等)，因此发生实际的形成在晶片上的集成电路图形，在各工艺出现偏差时突然偏离所要求的形状的问题。此外，对于集成电路图形的任一部分，例如晶体管部分和布线部分、或布线折弯的角部分等，也都按相同基准修正。因此，即使在电路的性能上或制造上容许范围大的部位，也与应严格管理的部位一样严格地修正，所以出现处理时间增多、掩模形状的复杂化。
发明内容
根据本发明的第1观点，提供一种图形数据的制作方法，包括：
准备包括有设计图形的集成电路图形；
设定复制所述设计图形时形成在处理基板上的第1图形、或将第1图形用作掩模，加工所述处理基板所形成的第2图形的容许误差范围；
在所述容许误差范围内，制作目标图形；
在已考虑复制所述设计图形时的影响、形成第1图形时的影响及形成第2图形时的影响等中的一种或一种以上的影响的预定条件下，对所述目标图形进行修正，制作第1修正图形。
根据本发明的第2观点，提供一种图形数据的制作方法，包括：
准备包括有设计图形的集成电路图形；
设定复制所述设计图形时形成在处理基板上的第1图形、或将第1图形用作掩模，加工所述处理基板所形成的第2图形的容许误差范围；
在已考虑复制所述设计图形时的影响、形成第1图形时的影响及形成第2图形时的影响中的一种或一种以上的影响的预定条件下，对所述集成电路图形进行修正，制作第1修正图形；
基于所述第1修正图形，在所述容许误差范围内，制作用于确保所述处理基板上的预定的工艺裕度的目标图形；
在已考虑复制所述设计图形时的影响、形成第1图形时的影响及形成第2图形时的影响的预定条件下，对所述目标图形进行修正，制作第2修正图形。
根据本发明的第3观点，提供一种图形验证方法，包括：
在采用通过所述第1或第2观点所述的图形数据的制作方法所制成的图形数据，在所述基板上复制该图形时，求出复制在所述基板上的第3图形；
验证所述第3图形的边缘位置是否在所述第1图形的所述容许误差范围内。
根据本发明的第4观点，提供一种图形验证方法，包括：
在采用通过所述第1或第2观点所述的图形数据的制作方法所制成的图形数据，在所述基板上复制该图形时，求出加工所述基板得到的第3图形；
验证所述第3图形的边缘位置是否在所述第2图形的所述容许误差范围内。
根据本发明的第5观点，提供一种图形验证程序，是可利用计算机执行的图形验证程序，包括：
在采用通过所述第1或第2观点所述的图形数据的所制成方法制作的图形数据，在所述基板上复制该图形时，求出复制在所述基板上的第3图形；
验证所述第3图形的边缘位置是否在所述第1图形的所述容许误差范围内。
根据本发明的第6观点，提供一种图形验证程序，是可利用计算机执行的图形验证程序，包括：
在采用通过所述第1或第2观点所述的图形数据的制作方法所制成的图形数据，在所述基板上复制该图形时，求出加工所述基板得到的第3图形；
验证所述第3图形的边缘位置是否在所述第2图形的所述容许误差范围内。
根据本发明的第7观点，提供一种光掩模制作方法，采用通过所述第1或第2观点所述的图形数据的制作方法所制成的图形数据，制作光掩模。
根据本发明的第8观点，提供一种半导体器件的制造方法，采用由上述第7观点所述的光掩模制作方法所制成的光掩模，制造半导体器件。
附图说明
图1是表示第1实施方式的掩模数据的制作方法的流程图。
图2是表示包含于设计图形数据的图形的平面图。
图3是表示形成某线宽的图形的曝光量及聚焦位置的图示。
图4是表示图形的平面图。
图5是表示含有130nmL/S及130nm孤立线的集成电路图形的平面图。
图6是表示第2实施方式的曝光数据制作方法的顺序的流程图。
图7是表示对第10PC图形进行了ED-tree解析的结果的图示。
图8A是表示130nmL/S图形的ED-tree的图示。
图8B是表示130nm孤立图形的ED-tree的图示。
图9是表示第2实施方式的目标图形的图示。
图10是表示对目标图形进行了ED-tree解析的结果的图示。
图11是表示第3实施方式的曝光数据制作方法的顺序的流程图。
图12是表示第3实施方式的容许范围层的图示。
图13是表示通过模拟所得到的图形的图示。
图14是重合容许范围层和通过模拟所得到的图形的图示。
具体实施方式
以下，参照附图说明本发明的实施方式。
(第1实施方式)
说明由集成电路的设计数据，制作用于曝光用的掩模的图形的数据的方法。然后，说明所制作的图形的验证方法。
图1是表示本发明的第1实施方式的掩模数据的制作方法的流程图。
首先，准备集成电路的设计图形数据(步骤ST11)。在本实施方式中，准备包含图2所示的图形的设计图形数据。在以下的说明中，说明对图2所示的图形进行处理，制作掩模图形的数据的方法。
接着，相对图形，分配在晶片上所容许的误差(步骤ST12)。例如在分配该容许误差的方法中，可以考虑如下述(1)～(6)的方法。此处，对复制在抗蚀剂上的第1图形或将第1图形用作掩模加工基板所得到的第2图形，分配容许误差。但是，在本实施方式中，对复制在抗蚀剂上的第1图形分配容许误差。
(1)作为误差，分配与图形的线宽及相邻的图形间距离对应的相同比例(例如，±10％)。
(2)作为容许误差，分配不依据图形的线宽及相邻的图形间距离的固定的值(例如按最小线宽的10％所预定的值、130nm为最小线宽时为±13nm)。
(3)根据图形的线宽及相邻的图形间距离，分配容许误差。例如在设布线宽为W的情况下，如表1所示地分配容许误差。
表1
线宽W 容许误差
100nm＜W≤130nm ±10nm
130nm＜W≤180nm ±15nm
180nm＜W ±20nm
(4)改变根据集成电路图形的形状所分配的量。对线端、角等处分配各自的尺寸容许误差。
(5)按与其它层的关系，例如在布线层的情况下按上层及/或下层配置有接触孔图形的情况和未配置的情况，改变分配量。在晶体管的栅电极层的情况下，按实际上作为栅电极发挥功能的部分和作为布线发挥功能的部分区分。
(6)按每个工艺阶段分配尺寸容许误差。例如，对于130nm的线宽，在曝光工艺中为±10nm，对加工工艺分配±9nm，整体中为±13nm等。
表2表示对图2所示的图形可提供的容许误差范围。另外，在图2中，设计图形的宽度W1为130nm、设计图形的宽度W2为180nm。
表2
容许误差范围
E1 +20nm-13nm
E2 无
E3 +20nm-18nm
W1 ±13nm
W2 ±18nm
表2所示的容许误差范围，是通过组合上述的方法(1)和方法(4)的方法分配而成的。此处，边缘E1、E3是线端，对边缘E1作为容许误差范围分配+20nm、-13nm，对边缘E2作为容许误差范围分配+20nm、-18nm。对线宽W1、W2，作为容许误差范围分配所着眼的图形的线宽的10％。由于边缘E2是小台阶，因此不分配容许误差范围。此外，边缘E3，假设即使在后面的修正阶段也不变动。
接着，设定用于在晶片上形成的目标形状(步骤ST13)。在以往的技术中，只限于分配在步骤ST11所容许的误差，不设定该目标形状。
在设定目标形状时可考虑以下的方法。
(a)在步骤ST12所设定的容许误差范围的上限和下限的中间，设定目标形状。
(b)应用光刻-模拟。
(c)应用工艺模拟。
(d)考虑过去的晶片的成品率，设定目标形状。
关于方法(a)，如果在容许误差范围的上限和下限均等时(如±10％时)，目标与设计图形数据重合。如边缘E1、E3所示的线端，在正侧的容许值和负侧的容许值不同的情况下，与设计图形数据不同的部分为修正的目标。
关于方法(b)，例如图2考虑按以下的条件在晶片上形成线宽W1的图形。使用投影光学系统的波长248nm、数值孔径(Numerical Aperture：NA)0.6、相干因数(coherence factor)(σ)0.75、环形遮蔽率2/3的曝光装置及半色调型移相掩模(遮光部分的透射率6％、相位差180度)。通过计算求出在变化曝光量及聚焦位置时所形成的图形尺寸。然后，计算求出在确保光刻的10％曝光量裕度的情况下，能够确保最大的聚焦裕度的尺寸。
图3是表示形成某线宽的图形的曝光量及聚焦位置的图示，以称为所谓的ED-tree解析的方式表示。在宽度W2的容许尺寸范围为±10％的情况下，表示实线为尺寸-10％、虚线为目标尺寸、单点划线为+10％。
在将设计图案作为目标图形的情况下，在确保10％的曝光量裕度时，在虚线所示的区域内，能够确保0.26μm(DOF1)的聚焦裕度。在用图3的实线所包围的四角形求出聚焦裕度的情况下，能够确保0.37μm的聚焦裕度。因此，通过使作为晶片上的目标图形为其中心O是最佳聚焦的线宽，能够在尺寸容许范围内确保晶片上的最大的曝光量裕度。在本实施方式的情况下，曝光量裕度为0.135μm。在此种情况下，在用以下的步骤进行修正时的晶片上的目标图形的线宽为0.135μm，目标图形的各边缘幅宽扩大2.5nm(图4)。
方法(d)是应用过去的经验的方法。例如对于最终在晶片上容许的误差(步骤ST12)，将与每个工艺的设计电路图形所示的边缘位置不同的边缘位置作为目标的一方，有时也提高成品率。此时设定不同的边缘位置。
实施用于实现在步骤ST13所设定的目标形状的修正，形成修正图形(步骤ST14)。由于此时的修正存在模型基、规则基等各种方法，因此能够与图形的配置一致地适宜选择。例如关于图2所示图形中的边缘E1/边缘E3，由于其尺寸容许范围宽，按规则基修正，延长边缘的终端。关于线宽W1，由于其线宽容许值小，因此采用利用作为模拟器搭载有高精度模拟器(例如向量模型)的模型基进行修正。关于线宽W2，由于其线宽容许范围大，因此采用利用作为模拟器搭载有高速模拟器(例如标量模型)的模型基进行修正。即，该修正图形的制作方法，是根据目标图形的边的长度修正的方法。此处，所谓向量模型、标量模型，是在光刻模拟时所用的光学计算方法。在本实施方式中，使用不同的模型，但是也可以用同一方法修正全部。
通过对设计图形数据所含的各图形进行以上的处理，能够形成掩模图形数据。
(第2实施方式)
下面，说明验证是否能通过由所形成的掩模图形数据所形成的掩模，形成目标图形的方法。
在本实施方式中，说明，在使用投影光学系统的波长248nm、数值孔径(Numerical Aperture：NA)0.68、相干因数(σ)0.75、环形遮蔽率2/3的曝光装置及半色调型移相掩模(遮光部分的透射率6％、相位差180度)，在晶片上形成以图5所示的130nm线/130nm空间(130nmL/S)图形P1及130nm孤立线P2所形成的集成电路图形的情况下，采用模型基OPC修正的步骤。
图6是表示本发明的第2实施方式的曝光数据制作方法的顺序的流程图。
首先，对设计图形数据所含的各个图形，设定容许尺寸误差范围(步骤ST21)。例如，相对L/S图形及孤立图形，设定±13nm。
相对设计图形，进行模型基OPC修正，制作第1 OPC图形(步骤ST22)。图7表示对第1 OPC图形进行ED-tree解析的结果。在图7中，ED+10-L/s是形成+10％宽的L/S图形的ED-tree、ED0-L/S是形成±0％的L/S图形的ED-tree、ED-10-L/S是形成-10％宽的L/S图形的ED-tree、ED+10-ISO是形成+10％宽的孤立图形的ED-tree、ED0-ISO是形成±0％宽的孤立图形的ED-tree、ED-10-ISO是形成-10％宽的孤立图形的ED-tree。在最佳曝光量、最佳聚焦值中，ED0-L/S和ED0-ISO重合，按设计形成L/S图形及孤立图形。
求出相对L/S图形及孤立图形能够确保最大的曝光量裕度的点的方法有两种。第1种方法，如第1实施方式中所说明，求出确保了预定的曝光量裕度(例如10％)时能够确保最大的聚焦裕度的点。第2种方法，求出在确保了预定的聚焦裕度时能够确保最大的曝光量裕度的点。此点，求解图8A所示的Max E和Min E的值及图8B所示的Max E和Min E的值，设定在其中心。图8A表示130nmL/S图形的ED-tree，图8B表示孤立图形的ED-tree。
采用所述第2方法说明，相对L/S图形及孤立图形能够确保最大的曝光量裕度的点的求出方法。求出在散焦值为0μm时设定±10％尺寸容许变动量的曝光量Emax-df0(与尺寸变动-10％对应)及Emin-df0(与尺寸变动+10％对应)。然后，求出例如在defocus＝0.2μm时，设定±10％尺寸容许变动量的曝光量Emax-df200及Emin-df200。如果将Emax-df0和Emax-df200内的小的一方作为Emax，将Emin-df0和Emin-df200内的大的一方作为Emin，则能够确保最大的曝光量裕度的点，能够用(Emax+Emin)/2求出。
在通过(Emax+Emin)/2求出能够确保最大的曝光量裕度的点后，求出此点处的尺寸。这由于已知照明条件、曝光量及图形形状，因此能够采用光刻模拟求出。其结果，在是130nmL/S图形时，为与原尺寸相同的130nm。另外，在是130nm孤立线时，为135nm。将孤立图形的线宽变形为135nm，如图9所示，制作目标图形(步骤ST23)。
对在步骤ST23中所设定的目标图形，采用使用预定的曝光量及聚焦值(最佳曝光量、最佳聚焦值)的模拟模型的模型基OPC进行修正(步骤ST24)。修正的结果如图10所示，能够确保比图7所示的曝光量裕度宽的裕度。具体是，在确保10％的曝光量裕度时，在图7的情况下，为0.282μm的聚焦余量，而在图10中为0.356μm。
为了更严密地求出曝光量裕度达到最大的点，优选，多次地基于所修正的修正图形和容许误差范围，制作新的目标图形，对新的目标图形进行修正。
(第3实施方式)
图11是表示本发明的第3实施方式的曝光数据制作方法的顺序的流程图。
首先，准备集成电路的设计图形数据(步骤ST31)。相对于图形，分配在晶片上所容许的容许误差范围(步骤ST32)。制作目标图形(步骤ST33)。制作修正图形(步骤ST34)。修正图形的制作，基于在步骤ST32所分配的容许误差范围，按在第1及第2实施方式中说明的方法制作。
容许误差范围的设定，有在第1实施方式中说明的对各图形边缘提供容许误差范围的方法。此外，如图12所示，还有在数据上生成容许范围层的方法。
利用模拟求出在晶片上形成的图形的边缘位置(步骤ST35)。图13表示对图2所示的图形进行模拟所得到的图形。图形的边缘，在图13中由用线连结各边缘而成的形状表示，但也能够通过修正时所设定的计算求出。
进行所求出的图形边缘位置和设计图形数据的比较(步骤ST36)。此外，为了确认上述所求出的图形边缘位置是否在晶片上图形容许的上述容许误差范围内，进行图形边缘位置和容许误差范围的比较(步骤ST37)。另外，进行所求出的图形边缘位置和目标图形的比较(步骤ST38)。
步骤ST36是公知的验证方法，步骤ST37、ST38是本实施方式的验证。例如，如果是步骤ST37，如图14所示，边缘位置从所设定的容许范围(斜线区域)突出的部分为验证结果NG，其以外的部分为OK。
另外，上述各实施方式所述的验证方法，作为能够在计算机中执行的程序，也能够存储在磁盘(软磁盘(登录商标)、硬盘等)、光盘(CD-ROM、DVD等)、光磁盘(MO)及半导体存储器等存储介质上实现。
此外，作为此种存储介质，只要是能够存储程序，并且为计算机能够读取的存储介质，其存储方式也可以是任何方式。
此外，基于从存储介质安装在计算机上的程序的指示，在计算机上运行的OS(操作系统)、数据库管理软件及网络软件等的MW(中间软件)等，也可以执行实现本实施方式的各处理的一部分。
另外，存储介质，不局限于与计算机独立的介质体，也包括下载由LAN或英特网等传送的程序，存储或暂时存储的存储介质。此外，存储介质不局限于1个，也可以包括多个介质。
另外，计算机，是基于存储在存储介质中的程序，进行本实施方式的各处理的计算机，也可以是由个人计算机等单个构成的装置或网络连接多个装置的系统等之中的任何的构成。
此外，所谓的计算机，不局限于个人计算机，也包括信息处理设备中所包括的运算处理装置、微型计算机等，是可通过程序实现本发明的功能的设备、装置的统称。
对于本领域的技术人员，可以很容易实现附加的优点和变更。因此，在更广的方面，本发明并不仅限于在此所表示和描述的具体细节及有代表性的示例。在不偏离由附加技术方案及其等价内容所定义的基本发明观点的精神或范围内，可以进行各种变更。

Claims (17)

1. 一种图形数据的制作方法，包括：
准备含有设计图形的集成电路图形；
设定复制所述设计图形时形成在处理基板上的第1图形、或将第1图形用作掩模加工所述处理基板所形成的第2图形的容许误差范围；
在所述容许误差范围内，制作目标图形；
在考虑到复制所述设计图形时的影响、形成第1图形时的影响及形成第2图形时的影响中的一种或一种以上的影响的预定条件下，对所述目标图形进行修正，制作第1修正图形。
2. 如权利要求1所述的图形数据的制作方法，其中，所述目标图形的制作，包括：
设定曝光量裕度的范围；
求出在所设定的曝光量裕度的范围内，能够确保预定范围的聚焦裕度的曝光量的中心值；
求出所述中心值的曝光量下的处理基板上的图形的边缘位置。
3. 如权利要求1所述的图形数据的制作方法，其中，所述目标图形的制作，包括：
求出两个聚焦值的各自中的与所述设定的容许误差范围的下限值对应的曝光量，和与所述设定的容许误差范围的上限值对应的曝光量；
求出所述两个聚焦值中的与所述下限值对应的曝光量中小的一方的曝光量的值；
求出所述两个聚焦值中的与所述上限值对应的曝光量中大的一方的曝光量的值；
设定在所述求出的两个曝光量值的范围内的曝光量；
求出在所述设定的曝光量下所形成的处理基板上的图形的边缘位置。
4. 如权利要求1所述的图形数据的制作方法，其中，所述目标图形的制作，包括：
求出两个聚焦值的各自中的与所述设定的容许误差范围的下限值对应的曝光量，和与所述设定的容许误差范围的上限值对应的曝光量；
求出所述两个聚焦值中的与所述上限值对应的曝光量中大的一方的曝光量的值；
求出所述两个聚焦值中的与所述下限值对应的曝光量中小的一方的曝光量的值；
设定在所述求出的两个曝光量值的范围内的曝光量；
求出在所述设定的曝光量下形成形成的处理基板上的图形的边缘位置。
5. 如权利要求1所述的图形数据的制作方法，其中，所述第1修正图形的制作，选择根据目标图形的边的长度的修正方法。
6. 如权利要求1所述的图形数据的制作方法，其中，所谓考虑到在处理基板上形成集成电路图形时的影响的预定的条件下，是用于在处理基板上形成图形时的条件。
7. 一种图形数据的制作方法，包括：
准备含有设计图形的集成电路图形；
设定复制所述设计图形时形成在处理基板上的第1图形、或将第1图形用作掩模加工所述处理基板所形成的第2图形的容许误差范围；
在考虑到复制所述设计图形时的影响、形成第1图形时的影响及形成第2图形时的影响中的一种或一种以上的影响的预定条件下，对所述集成电路图形进行修正，制作第1修正图形；
基于所述第1修正图形，在所述容许误差范围内，制作用于确保所述处理基板上的预定的工艺裕度的目标图形；
在考虑到复制所述设计图形时的影响、形成第1图形时的影响及形成第2图形时的影响的预定条件下，对所述目标图形进行修正，制作第2修正图形。
8. 如权利要求7所述的图形数据的制作方法，包括：
基于所述第2修正图形，在所述容许误差范围内，制作用于确保所述处理基板上的预定的工艺裕度的新的目标图形；
为在所述处理基板上形成所述新的目标图形，对所述集成电路图形进行修正，制作第3修正图形。
9. 如权利要求7所述的图形数据的制作方法，包括：
设定曝光量裕度的范围；
求出在所设定的曝光量裕度的范围内，能够确保预定范围的聚焦裕度的曝光量的中心值；
求出所述中心值的曝光量下的处理基板上的图形的边缘位置。
10. 如权利要求7所述的图形数据的制作方法，其中，所述目标图形的制作包括：
求出两个聚焦值的各自中的与所述设定的容许误差范围的下限值对应的曝光量，和与所述设定的容许误差范围的上限值对应的曝光量；
求出所述两个聚焦值中的与所述下限值对应的曝光量中小的一方的曝光量的值；
求出所述两个聚焦值中的与所述上限值对应的曝光量中大的一方的曝光量的值；
设定在所述求出的两个曝光量值的范围内的曝光量；
求出在所述设定的曝光量下形成的处理基板上的图形的边缘位置。
11. 如权利要求7所述的图形数据的制作方法，其中，所述目标图形的制作，包括：
求出两个聚焦值的各自中的与所述设定的容许误差范围的下限值对应的曝光量，和与所述设定的容许误差范围的上限值对应的曝光量；
求出所述两个聚焦值中的与所述上限值对应的曝光量中大的一方的曝光量的值；
求出所述两个聚焦值中的与所述下限值对应的曝光量中小的一方的曝光量的值；
设定在所述求出的两个曝光量值的范围内的曝光量；
求出在所述设定的曝光量下所形成的处理基板上的图形的边缘位置。
12. 如权利要求7所述的图形数据的制作方法，其中，所述第1及第2修正图形的制作，选择根据目标图形的边的修正方法。
13. 如权利要求7所述的图形数据的制作方法，其中，所谓考虑到在处理基板上形成集成电路图形时的影响的预定的条件下，是用于在处理基板上形成图形时的条件。
14. 一种图形验证方法，包括：
在采用通过如权利要求1或7所述的图形数据的制作方法所制作的图形数据，在所述基板上复制该图形时，求复制在所述基板上的第3图形；
验证所述第3图形的边缘位置是否在所述第1图形的所述容许误差范围内。
15. 一种图形验证方法，包括：
在采用通过如权利要求1或7所述的图形数据的制作方法所制作的图形数据，在所述基板上复制该图形时，求加工所述基板而得到的第3图形；
验证所述第3图形的边缘位置是否在所述第2图形的所述容许误差范围内。
16. 一种光掩模制作方法，采用通过如权利要求1或7所述的图形数据的制作方法所制作的图形数据，制作光掩模。
17. 一种半导体器件的制造方法，采用由如权利要求16所述的光掩模制作方法所制作的光掩模，制造半导体器件。
CN2005100734720A 2004-05-28 2005-05-30 图形数据的制作方法、图形验证方法及其应用 Expired - Fee Related CN1702549B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004160127A JP4528558B2 (ja) 2004-05-28 2004-05-28 パターンのデータ作成方法、及びパターン検証手法
JP160127/2004 2004-05-28

Publications (2)

Publication Number Publication Date
CN1702549A CN1702549A (zh) 2005-11-30
CN1702549B true CN1702549B (zh) 2011-10-12

Family

ID=35450411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100734720A Expired - Fee Related CN1702549B (zh) 2004-05-28 2005-05-30 图形数据的制作方法、图形验证方法及其应用

Country Status (5)

Country Link
US (1) US7788626B2 (zh)
JP (1) JP4528558B2 (zh)
KR (1) KR100632328B1 (zh)
CN (1) CN1702549B (zh)
TW (1) TW200617610A (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4592438B2 (ja) * 2005-02-08 2010-12-01 株式会社東芝 半導体集積回路のレイアウト方法、製造方法及びレイアウトプログラム
JP2007310085A (ja) * 2006-05-17 2007-11-29 Toshiba Corp 半導体装置のパターンデータ検証方法、半導体装置のパターンデータ検証プログラム、半導体装置のパターンデータ補正方法、および半導体装置のパターンデータ補正プログラム
KR100818999B1 (ko) 2006-10-09 2008-04-02 삼성전자주식회사 마스크 제작 방법
CN101315885B (zh) * 2007-05-28 2011-03-23 中芯国际集成电路制造(上海)有限公司 半导体器件栅极残留最大允许值确定方法
KR100997302B1 (ko) 2007-10-31 2010-11-29 주식회사 하이닉스반도체 광학 근접 보정 방법
KR101350980B1 (ko) * 2007-12-31 2014-01-15 삼성전자주식회사 Ｃｄ 선형성을 보정할 수 있는 가변 성형 빔을 이용한 노광방법 및 이를 이용한 패턴 형성 방법
JP4568341B2 (ja) * 2008-03-19 2010-10-27 株式会社東芝 シミュレーションモデル作成方法、マスクデータ作成方法、及び半導体装置の製造方法
JP2010044101A (ja) * 2008-08-08 2010-02-25 Toshiba Corp パターン予測方法、プログラム及び装置
JP2010211117A (ja) * 2009-03-12 2010-09-24 Toshiba Corp パターン補正装置およびパターン補正方法
CN101995763B (zh) * 2009-08-17 2012-04-18 上海宏力半导体制造有限公司 光学邻近校正方法
KR101926423B1 (ko) * 2010-02-26 2018-12-07 마이크로닉 아베 패턴 정렬을 수행하기 위한 방법 및 장치
JP5450262B2 (ja) 2010-05-28 2014-03-26 株式会社東芝 補助パターン配置方法、プログラムおよびデバイス製造方法
US9081293B2 (en) * 2013-03-12 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for lithography exposure with correction of overlay shift induced by mask heating
US10018922B2 (en) 2014-09-02 2018-07-10 Nikon Corporation Tuning of optical projection system to optimize image-edge placement
US10345715B2 (en) 2014-09-02 2019-07-09 Nikon Corporation Pattern-edge placement predictor and monitor for lithographic exposure tool
US10079185B1 (en) * 2017-06-23 2018-09-18 United Microelectronics Corp. Semiconductor pattern for monitoring overlay and critical dimension at post-etching stage and metrology method of the same
CN109857881B (zh) * 2019-01-31 2021-01-22 上海华虹宏力半导体制造有限公司 用于opc验证的验证图形的量化分析方法
US11846932B2 (en) 2019-07-05 2023-12-19 Industrial Technology Research Institute Part processing planning method, part processing planning system using the same, part assembly planning method, part assembly planning system using the same, and computer program product thereof
US11768484B2 (en) * 2021-03-31 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer cooling

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014456A (en) * 1995-07-17 2000-01-11 Sony Corporation Method of correcting mask pattern and mask, method of exposure, apparatus thereof, and photomask and semiconductor device using the same
JP2003255511A (ja) * 2002-03-01 2003-09-10 Dainippon Printing Co Ltd 片掘り型の基板掘り込み型位相シフトマスクにおけるマスク断面構造の決定方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3934719B2 (ja) * 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
JP3595166B2 (ja) * 1998-07-23 2004-12-02 株式会社東芝 マスクパターン設計方法
JP4160203B2 (ja) * 1998-07-23 2008-10-01 株式会社東芝 マスクパターン補正方法及びマスクパターン補正プログラムを記録した記録媒体
JP4226729B2 (ja) * 1999-06-30 2009-02-18 株式会社東芝 マスクパターンの補正方法
JP2001235850A (ja) * 2000-02-24 2001-08-31 Sony Corp フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法
JP2001272771A (ja) * 2000-03-27 2001-10-05 Toshiba Corp フォトマスクの寸法測定方法
US6519759B2 (en) * 2000-04-19 2003-02-11 Nec Corporation Photomask pattern shape correction method and corrected photomask
JP4064617B2 (ja) * 2000-10-26 2008-03-19 株式会社東芝 マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法
US6553559B2 (en) * 2001-01-05 2003-04-22 International Business Machines Corporation Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions
JP2002311561A (ja) * 2001-04-11 2002-10-23 Sony Corp パターン形成方法、パターン処理装置および露光マスク
JP4460794B2 (ja) * 2001-04-23 2010-05-12 株式会社東芝 露光マスクのパターン補正方法、パターン形成方法およびプログラム
JP3827544B2 (ja) * 2001-08-31 2006-09-27 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4043774B2 (ja) * 2001-12-11 2008-02-06 大日本印刷株式会社 位相シフトマスク用データ補正方法
US6749972B2 (en) * 2002-01-15 2004-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Optical proximity correction common process window maximization over varying feature pitch
DE10240085B4 (de) * 2002-08-30 2005-08-04 Infineon Technologies Ag Verfahren zum Strukturieren einer Maskenschicht
JP4297693B2 (ja) * 2003-01-31 2009-07-15 株式会社ルネサステクノロジ フォトマスク、フォトマスクの製造方法、およびフォトマスクの製造装置
US6978438B1 (en) * 2003-10-01 2005-12-20 Advanced Micro Devices, Inc. Optical proximity correction (OPC) technique using generalized figure of merit for photolithograhic processing
JP2005181523A (ja) * 2003-12-17 2005-07-07 Toshiba Corp 設計パターン補正方法、マスクパターン作成方法、半導体装置の製造方法、設計パターン補正システム、及び設計パターン補正プログラム
US7251806B2 (en) * 2004-04-09 2007-07-31 Synopsys, Inc. Model-based two-dimensional interpretation filtering

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014456A (en) * 1995-07-17 2000-01-11 Sony Corporation Method of correcting mask pattern and mask, method of exposure, apparatus thereof, and photomask and semiconductor device using the same
JP2003255511A (ja) * 2002-03-01 2003-09-10 Dainippon Printing Co Ltd 片掘り型の基板掘り込み型位相シフトマスクにおけるマスク断面構造の決定方法

Also Published As

Publication number Publication date
KR20060048140A (ko) 2006-05-18
JP4528558B2 (ja) 2010-08-18
US20050273754A1 (en) 2005-12-08
JP2005338650A (ja) 2005-12-08
TW200617610A (en) 2006-06-01
CN1702549A (zh) 2005-11-30
US7788626B2 (en) 2010-08-31
KR100632328B1 (ko) 2006-10-11
TWI307455B (zh) 2009-03-11

Similar Documents

Publication Publication Date Title
CN1702549B (zh) 图形数据的制作方法、图形验证方法及其应用
JP4488727B2 (ja) 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム
US7337421B2 (en) Method and system for managing design corrections for optical and process effects based on feature tolerances
US7401319B2 (en) Method and system for reticle-wide hierarchy management for representational and computational reuse in integrated circuit layout design
US7107573B2 (en) Method for setting mask pattern and illumination condition
US7624369B2 (en) Closed-loop design for manufacturability process
KR100750531B1 (ko) 리소그래피 시뮬레이션용 마스크 배치 데이타를 산출하기 위한 방법
JP4064617B2 (ja) マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法
JP2003525470A (ja) 混合モード光近接効果補正のための方法及び装置
US20060033049A1 (en) Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium
JP4047725B2 (ja) レチクル／マスク書き込みのためのデータ管理方法
JP2005181523A (ja) 設計パターン補正方法、マスクパターン作成方法、半導体装置の製造方法、設計パターン補正システム、及び設計パターン補正プログラム
US8234596B2 (en) Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method
US20220326604A1 (en) Mask Optimization Process
CN106469234A (zh) 基于模型的规则表产生
JP2006058452A (ja) マスクパターン補正方法、マスクパターン補正プログラム、フォトマスクの作製方法及び半導体装置の製造方法
JP3914085B2 (ja) プロセスパラメータの作成方法、プロセスパラメータの作成システム及び半導体装置の製造方法
US7730445B2 (en) Pattern data verification method for semiconductor device, computer-readable recording medium having pattern data verification program for semiconductor device recorded, and semiconductor device manufacturing method
JP2004279997A (ja) エッジ位置ずれ量の算出方法、検証方法、検証プログラム、及び検証システム。
CN110968981B (zh) 集成电路布局图生成方法和系统
US7614026B2 (en) Pattern forming method, computer program thereof, and semiconductor device manufacturing method using the computer program
JP2004004941A (ja) Ｌｓｉ用マスクデータの作成方法及びｌｓｉ用パターンの形成方法
US8146022B2 (en) Mask pattern data generation method, mask manufacturing method, semiconductor device manufacturing method, and pattern data generation program
JP2004040039A (ja) 露光方法の選択方法
JP5340534B2 (ja) 集積回路のためのマスク・レイアウト設計方法およびプログラムならびに集積回路のマスク・レイアウトの最適化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170807

Address after: Tokyo, Japan

Patentee after: Toshiba Storage Corporation

Address before: Tokyo, Japan

Patentee before: Toshiba Corp

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111012

Termination date: 20210530