CN1697164A - 载带、用载带制造电子器件的方法以及具有载带的载带包装 - Google Patents

载带、用载带制造电子器件的方法以及具有载带的载带包装 Download PDF

Info

Publication number
CN1697164A
CN1697164A CNA2005100548375A CN200510054837A CN1697164A CN 1697164 A CN1697164 A CN 1697164A CN A2005100548375 A CNA2005100548375 A CN A2005100548375A CN 200510054837 A CN200510054837 A CN 200510054837A CN 1697164 A CN1697164 A CN 1697164A
Authority
CN
China
Prior art keywords
carrier band
hole
area
straight line
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100548375A
Other languages
English (en)
Other versions
CN1697164B (zh
Inventor
高桥义和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1697164A publication Critical patent/CN1697164A/zh
Application granted granted Critical
Publication of CN1697164B publication Critical patent/CN1697164B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0084—Containers and magazines for components, e.g. tube-like magazines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种用在电子器件装配过程中的载带、用载带制造电子器件的方法以及具有载带的载带包装，该载带包括具有一长边的基膜和多个延伸穿过所述基膜的第一孔。第一孔沿着与基膜的长边相邻平行的一直线排列，并且以规则的间距间隔开。该载带还包括多个延伸穿过所述基膜并且沿着所述直线排列的多个第二孔。这些第二孔以规则的间距间隔开并且分别位于相邻第一孔对之间。还提供一种用载带制造电子器件的方法以及一种具有该载带的载带包装。

Description

载带、用载带制造电子器件的方法 以及具有载带的载带包装
技术领域
本发明涉及一种在连续制造多个相对较小的电子器件例如半导体器件时所使用的载带、一种利用该载带制造电子器件的方法以及具有该载带的电子器件包装。本发明与在这里被引用作为参考的2004年5月11日提交的日本专利申请No.2004-141401对应并且要求了其优先权。
背景技术
在现有技术中，载带具有多个沿着其两个长边形成的定位孔。这些定位孔沿着每个长边以标准的间距排列成直线。在装配过程中连续制造包括多个电子元件的电子器件之前，载带由链轮卷取。这些定位孔的每一个标准间距等于链轮齿之间的间距。根据产品类型，通过使用模具在沿着载带的两个长边排列的定位孔之间形成器件孔。为了使模具小型化，在文献1(日本专利特许公开No.2001-179693)中已经提出了一发明。如在该文献1的第3页上的段落[0012]至第4页上的段落[0018]中所述一样，在载带中的长边和定位孔的直线之间形成有多个导孔，这些导孔分成分别包括预定数量的导孔的多个组。在电子器件的装配过程中，这些导孔用来在电子元件和载带的器件孔之间进行对准。
但是，在如文献1所述的上述载带中，由于电子器件的位置由每组导孔决定，所以存在其中电子元件不能位于相邻导孔组之间的区域。也就是说，在载带中的相邻导孔组之间存在浪费的空间，另外在装配期间载带的更换频率增大。
发明内容
根据本发明的一个方面，提供一种载带，用在电子器件装配过程中，包括：具有一长边的基膜；多个第一孔，它们延伸穿过所述基膜并且沿着与基膜的长边相邻平行的一直线排列，其中所述第一孔以规则的间距间隔开；以及多个第二孔，它们延伸穿过所述基膜并且沿着所述直线排列，其中所述第二孔以规则的间距间隔开并且分别位于相邻第一孔对之间。
根据本发明的另一个方面，提供一种在装配过程中制造电子器件的方法，包括：提供一载带，该载带包括：(a)带一长边的基膜；(b)多个第一孔，它们延伸穿过所述基膜并且沿着与所述基膜的长边相邻平行的一直线排列，其中所述第一孔以规则的间距间隔开；以及(c)多个第二孔，它们延伸穿过所述基膜并且沿着所述直线排列，其中所述第二孔以规则的间距间隔开并且分别位于相邻第一孔对之间；使用至少一个所述第一孔使第一电子元件对准载带的第一区域，并且将所述第一电子元件安装在所述载带的第一区域处；然后通过具有伸入所述载带的所述第一孔或第二孔中的齿的链轮动作传送所述载带；然后使用至少一个所述第二孔将第二电子元件对准所述载带的第二区域，并且将所述第二电子元件安装在所述载带的第二区域处。
根据本发明的另一个方面，提供一种载带包装，它包括：一载带，包括：(a)带一长边的基膜；(b)多个第一孔，它们延伸穿过所述基膜并且沿着与所述基膜的长边相邻平行的一直线排列，其中所述第一孔以规则的间距间隔开；以及(c)多个第二孔，它们延伸穿过所述基膜并且沿着所述直线排列，其中所述第二孔以规则的间距间隔开并且分别位于相邻第一孔对之间；第一电子元件，它位于载带的第一区域并且与其中一个所述第一孔对准；第一树脂，它覆盖所述第一电子元件；第二电子元件，它位于载带的与所述第一区域不同的第二区域中并且与其中一个所述第二孔对准；以及第二树脂，它覆盖所述第二电子元件。
附图说明
图1为一平面图，用来说明根据本发明第一优选实施方式的包括半导体元件的载带包装。
图2为沿着图1中载带包装的虚线I-I′剖开的剖视图。
图3为一平面图，用来说明根据本发明第二优选实施方式的包括半导体元件的载带包装。
图4为沿着图3中载带包装的虚线II-II′剖开的剖视图。
图5为一平面图，用来说明根据本发明第三优选实施方式的包括半导体元件的载带包装。
图6为沿着图5中载带包装的虚线III-III′剖开的剖视图。
图7和图8为放大平面图，用来说明根据本发明第一至第三优选实施方式的载带的长边区域。
具体实施方式
下面将参照这些附图对本发明的实施方式进行说明。用于该说明书的附图显示出这些实施方式的主要特征部分以便使得本发明更容易理解。但是，本发明并不限于这些附图。
第一优选实施方式
图11为一平面图，用来说明根据本发明第一优选实施方式的包括半导体元件的载带包装。图2为沿着图1的载带包装的虚线I-I′剖开的剖视图。该载带1用在电子器件的装配过程中。在下面，将半导体器件当作电子器件的典型示例，并且将半导体元件当作电子元件的典型示例。还有，该载带包装被称为“TCP”。
如图1所示，该载带1包括具有长边区域2a的基膜2。该基膜2由高耐热性能的聚酰亚胺或聚酯制成。多个第一孔3延伸穿过该载带1的基膜2并且沿着与长边区域2a相邻并且平行的直线排列。第一孔3以规则的间距P间隔开。在装配过程中在连续制造包括多个半导体元件的半导体器件之前，该载带1由一链轮卷取。该链轮具有多个齿矩基本上等于第一孔3的规则间距P的齿。也就是说，第一孔3在该实施方式中用作定位孔。规则间距P是标准的，例如在该实施方式中为4.75mm。在装配过程中，利用延伸进入第一孔3中的链轮齿并且通过链轮转动来执行载带1的传输运动。载带1的传输运动方向在下面被称为“纵向方向”。在没有显示在这些附图中的半导体设备中通过电驱动单元来驱动该链轮。在该实施方式中的电驱动单元具有一脉冲马达，它能够根据施加该脉冲马达上的脉冲来控制链轮的转动角度。即，脉冲马达能使链轮每脉冲转动一个预定角度。还有，该电驱动单元具有用来使链轮的转动停止的摩擦制动器。在该实施方式中，如图1所示将每个第一孔3大致做成为四方形并且沿着纵向方向具有尺寸B。另外，第一孔3的形状不限于四方形。也就是说，第一孔3的形状可以为圆形，因此也可以为一些其它形状，只要链轮齿位于该第一孔3中时能够执行载带1的传输运动。
下面将对根据本发明第一优选实施方式的TCP型半导体器件4的结构进行说明。
在载带1的长边区域2a之间具有多个半导体元件安置区域2b。在每个半导体元件安置区域2b中形成有器件孔20。在该器件孔20周围的载带1上形成有多根用于输入信号的第一外部引线7和多根用于输出信号的第二外部引线8。还有，在器件孔20以及第一和第二外部引线7和8之间的载带1上形成有多根内部引线11。一部分内部引线11以及第一和第二外部引线7和8通过粘接层14固定在载带1上并且由阻焊剂12覆盖。包括第一和第二半导体元件10a和10b的多个半导体元件10分别安置在载带的器件孔20中。该半导体器件10具有多个与内部引线11连接的电极9。每个半导体元件10由模制树脂13覆盖。多个测试焊盘15与第二外部引线8连接，用于在将TCP分成每个半导体单元4之前对位于载带1上的半导体单元4进行电测试。每个半导体单元4通过包括第一和第二切割区域5a和5b的多个切割区域与载带1分开。
另外，如图1所示，多个第二孔17延伸穿过载带1的基膜2并且沿着排列第一孔3的直线排列。也就是说，第二孔17与长边区域2a相邻并且平行。每个第二孔17位于相邻第一孔3对之间。也就是说，第一孔3和第二孔17交替设置。优选的是，每个第二孔17位于相邻的第一孔3对之间的中间位置处。在该情况下，例如在相邻的第一孔3和第二孔17之间的间距为2.375mm。第二孔17以基本上等于链轮齿以及第一孔3的间距的规则间距P间隔开。在该实施方式中，每个第二孔17与第一孔3一样基本上做成为四方形，并且沿着纵向方向具有尺寸B。
如图2所示，检测器具有设置在载带1的长边区域2a之上的发光元件18a和设在载带1的长边区域2a下面的感光元件18b。也就是说，检测器例如光学传感器如此设置，以使载带1可以设在发光元件18a和感光元件18b之间。该检测器在感光元件18b通过第一孔3或第二孔17接收到来自发光元件18a的光时检测出第一孔3和第二孔17的前缘。另外，可以使用棘齿型定位标绘器来代替该检测器。可以通过改变在该标绘器中的棘齿角度来检测第一孔3和第二孔17。
当将其中分别安装有多个半导体元件10的多个切割区域设定成位于载带1上时，与纵向方向垂直的第一孔3或第二孔17的尺寸B的中心线与垂直于该纵向方向(与虚线I-I′一样)的切割区域之一的尺寸C(下面将被称为“切割区域尺寸C”)的中心线一致。在上述情况中的第一孔3或第二孔17可以被称为标准孔19。在该实施例中，通过将其中一个第二孔17作为第一标准孔19a而将其中安装有第一半导体元件10a的第一切割区域5a设置成位于载带1上。同样，通过将其中一个第一孔3作为第二标准孔19b而将其中安装有第二半导体元件10b的第二切割区域5b设置成位于载带1上。用于设定切割区域5的标准孔19以预定的间距L(下面被称为“标准孔间距L”)设置，以使相邻半导体单元4可以保持相互分开并且在相邻半导体单元4之间的每个间隔可以尽可能缩短。当考虑了测试焊盘15和第一外部引线7的半导体单元4的总器件尺寸由“T”表示时，标准孔间距L最好比该总器件尺寸T例如大0.05mm-0.2mm。
下面将对在装配过程中通过使用链轮和载带1制造多个包括第一和第二半导体元件10a和10b的半导体器件的方法进行说明。
首先，提供具有长边区域2a的载带1。该载带1具有多个第一孔3和多个第二孔17，这些孔延伸穿过基膜2并且沿着基膜2的长边区域2a排列。还有，基于从第一孔3和第二孔17中选择的标准孔19，以标准孔间距L在半导体元件安置区域2b中设置多个器件孔20。另外，通过在光刻和蚀刻工艺中蚀刻形成在半导体元件安置区域上的铜箔层而将内部引线11以及第一和第二外部引线7和8设置在器件孔20周围。
接着，提供多个包括第一和第二半导体元件10a和10b的半导体元件10。在将半导体元件10安置在器件孔20中之前，将有关第一标准孔17a(为第二孔17之一)的位置信息输入半导体设备中。在检测器18检测第一孔3和第二孔17的前缘的同时，通过链轮和脉冲马达来执行载带1的传输运动。当检测器18在检测到第一标准孔19a的前缘之前检测到第一孔3或第二孔17的前缘时，电驱动单元开始通过摩擦制动器的前馈控制来降低链轮的转动速度。上述链轮转速的降低防止了链轮齿置于其中的第一孔3或第二孔17由于快速停止而受损。当检测器18检测到第一标准孔19a的前缘时，通过摩擦制动器使载带1的传输运动中断。然后，将第一半导体元件10a安装在第一切割区域5a中。这时，与纵向方向垂直的第一半导体元件10a的中心线可以与垂直于纵向方向的第一切割区域5a的中心线一致。还有，例如通过取决于温度、压力和内部引线11与电极9借以连接的焊头的加载时间的共晶热压缩方法或者通过采用超声波的焊接方法使电极9与内部引线11连接。
在安装第一半导体元件10a之后，再次执行载带1的传输运动。当发光元件18a和感光元件18b在检测到第二标准孔19b的前缘之前检测到第一孔3或第二孔17的前缘时，电驱动单元开始通过摩擦制动器的前馈控制来降低链轮的转动速度，以便防止第一孔3或第二孔17由于快速停止而受损。于是，如上所述，第二标准孔19b为以标准孔间距L远离第一标准孔18a的第一孔3之一。当发光元件18a和感光元件18b检测到第二标准孔19b的前缘时，通过摩擦制动器中断载带1的传输运动。然后将第二半导体元件10b安放在第二切割区域5b中。这时，与纵向方向垂直的第二半导体元件10b的中心线可以与垂直于纵向方向的第二切割区域5b的中心线一致。还有，例如通过取决于温度、压力和内部引线11与电极9借以连接的焊头的加载时间的共晶热压缩方法或者通过采用超声波的焊接方法使电极9与内部引线11连接。
从那时起，将其余的半导体元件10顺序安放在载带1的半导体元件安置区域2b的其余切割区域5中，而且还安放第一和第二半导体元件10a和10b。在该实施方式中，所有半导体元件10和所有切割区域5以标准孔间距L位于半导体元件安放区域2b中。还有，在每个切割区域5中设有一个对准孔6。在将所有半导体元件10安放在一卷载带1上之后，通过冲床和小块切割机使切割区域5中的每个半导体单元4与载带1分开。或者，可以通过切割成矩形将载带1分成多个分别包括多个半导体单元4中的一些的半导体单元组。还有，在将切割成矩形的半导体单元组作为中间产品运送给电子制造商之后，在这些电子制造商中可以使在切割区域5中的每个半导体单元4与载带1分离成为单独的产品。
另外，在该实施方式中所述的链轮设置在与半导体元件10的安放操作位置不同的位置处。因此，该链轮不会妨碍检测器18检测第一孔3或第二孔17的前缘。还有，在该实施方式中所述的链轮具有成第一孔3和第二孔17的标准间距的齿。因此，当链轮齿进入第一孔3中时，该齿没有进入第二孔17。另一方面，当链轮齿进入第二孔17时，该齿不会进入第一孔3。
于是，下面将以实施例的方式对用载带1制造其整体器件尺寸T为14.6mm的多个半导体器件进行说明。当载带1只具有以4.75mm标准间距排列的第一孔时，切割区域5以由五个相邻第一孔3限定的间距设置在载带1上。在本发明中，这些间距中的每一个对应于由九个相邻的第一孔3和第二孔17所限定的间距。也就是说，标准孔间距L的数值设定为19mm。另一方面，当载带1具有与在本发明中一样以2.375mm的间距交替布置的第一孔3和第二孔17时，切割区域5在本发明中可以以由八个相邻的第一孔3和第二孔17限定的间距设置在载带1上。也就是说，在该实施例中，可以将标准孔间距L的数值设定为16.625mm。因此，当在现有技术和本发明中制造出相同数量的半导体器件时，在本发明中的载带1的整个长度可以比在现有技术中的载带的整个长度缩短12.5％。因此，可以实现载带的成本降低。
另外，下面以实施例的方式对用总长为40m的载带1制造多个其整体器件尺寸T为14.6mm的半导体器件进行说明。因此，假设载带1的提取率为95％。当载带1只具有以4.75mm的标准间距布置的第一孔3时，因为其中一个半导体器件需要19mm的载带，所以从一卷载带1可以制造出2000件半导体器件。相反，当使用在本发明中的载带1时，因为一个半导体器件需要16.625mm的载带，所以从一卷载带1中制造出2285件半导体器件。也就是说，在本发明中可以制造出的半导体器件的数量大约为现有技术的1.14倍。因此，可以降低载带的更换频率。因此，可以实现电子器件的生产效率的改善。
在本发明中，第一孔3和第二孔17的形状当前在附图中表示为四方形。但是，当使用用来检测第一孔3或第二孔17的(前)边缘的检测器时，该第二孔17的形状可以为矩形或圆形，只要该第二孔17的尺寸B沿着纵向方向等于第一孔3的尺寸B。
根据第一优选实施方式，具有多个以标准间距成直线布置的第一孔的载带包括以标准间距布置在与第一孔相同的直线上的多个第二孔。而且，每个第二孔位于多个第一孔的相邻第一孔之间。因此，其中分别安装有半导体器件的多个切割区域可以以更短的间距设置在载带上。因此，可以缩短载带的整个长度，因此降低了该载带的成本。还有，可以降低载带的更换频率，因此提高了电子器件的生产效率。还有，在本发明中，在不对结构进行复杂改变的情况可以在预先具有多个以规则间距间隔开的第一孔的载带中形成多个第二孔。因此，可以很容易实现产生出上述效果的载带。
另外，如果第二孔形成为它们具有让链轮齿安放在其中的结构，则在装配过程中可以很容易执行载带的更换而不用在第一孔和第二孔之间进行区分。因此可以提高在载带更换中的效率。还有，在本发明的第一优选实施方式中，由于第二孔形成在与第一孔相同的直线上，所以可以限制载带宽度的增加。因此，可以将本发明的载带应用于现有的制造设备。
另外，在本发明中，虽然第一和第二孔形成在载带的两个长边区域中，但是它们也可以只形成在该载带的一个长边区域中。还有，代替用来检测第一孔或第二孔的检测器，可以通过成像传感器例如CCD摄像机来检测第一和第二孔。当使用成像传感器时，检测第一孔或第二孔的中点。因此，第二孔的尺寸B不必沿着纵向方向等于第一孔的尺寸B。也就是说，可以很容易形成第二孔。
第二优选实施方式
图3为一平面图，用来说明根据本发明第二优选实施方式的包括半导体元件的载带包装。图5为沿着图3的载带包装的虚线II-II′剖开的剖视图。
在该第二实施方式中，在没有在载带1中形成器件孔的情况下将多个半导体器件10分别安放在切割区域5上。然后，如在第一优选实施方式中一样使每个切割区域5与载带1分开。这些类型的半导体器件中的每一个被称为片上膜(下面被称为“COF(Chip On Film)”)型半导体器件。根据第二优选实施方式的半导体器件21的其它结构与根据第一优选实施方式的相同。该半导体元件10具有其上形成有多个电极9的芯片表面。半导体元件10置于载带1上而这些芯片表面面向载带1。在将半导体元件10置于载带1上之后，模制树脂13位于每个半导体元件10和载带1之间。
在该第二实施方式中，依据与第一实施方式一样形成在长边区域2a上的标准孔19，半导体元件10顺序安放在载带1的切割区域5上。下面假设载带1具有如在第一优选实施方式中一样以4.75mm标准间距的一半交替布置的第一孔3和第二孔17。下面将以实施例的方式对用该载带1制造多个其整体器件尺寸T为14.6mm的COF型半导体器件21进行说明。在该实施例中，如第一实施方式所述，标准孔间距L的数值可以设定为16.625mm。另一方面，当载带1只具有以4.75mm标准间距布置的第一孔3时，标准孔间距L的数值被设定为19mm。因此，当在现有技术和本发明中制造出相同数量的COF型半导体器件21时，在本发明中的载带1的总长与在现有技术中的载带总长相比缩短12.5％。因此，降低了载带的成本。
另外，下面将以实施例的方式对用总长为40m的载带1制造多个其整体器件尺寸T为14.6mm的COF型半导体器件21进行说明。因此，假设载带1具有按4.75mm标准间距的一半交替布置的第一孔3和第二孔17并且载带1的提取率为95％。在该实施例中，从一卷载带1中制造出2285件COF型半导体器件21另一方面，当载带1只具有以4.75mm标准间距布置的第一孔3时，从一卷载带1中制造出2000件COF型半导体器件21。也就是说，在本发明中可以制造出的COF型半导体器件数量为在现有技术中的大约1.14倍。因此，可以降低载带的更换频率。因此，如在第一实施方式中一样提高了半导体器件的生产效率。
如上所述，根据第二优选实施方式，具有多个以标准间距布置在一直线上的第一孔的载带包括多个以标准间距布置在与第一孔相同的直线上的第二孔。而且，每个第二孔位于相邻第一孔之间。因此，其中分别安放有COF型半导体元件的多个切割区域可以以更短的间距设置在载带上。因此，可以缩短载带的总长，因此可以降低载带的成本。还有可以降低载带的更换频率，因此提高了COF型半导体器件的生产效率。还有，在本发明中，可以在不对结构进行复杂改变的情况下在预先具有多个以标准间距布置的第一孔的载带中形成多个第二孔。因此，可以很容易实现能够产生出上述效果的载带。
第三实施方式
图5为一平面图，用来说明根据本发明第三优选实施方式的包括半导体元件的载带包装。图6为沿着图5的载带包装的虚线III-III′剖开的剖视图。
在该第三实施方式中，在没有在载带1中形成器件孔的情况下将多个半导体元件31分别安装在切割区域5上。然后，如在第一优选实施方式中一样使每个切割区域5与载带1分开。在该实施方式中，这些类型的半导体器件31的每一个被称为球栅阵列(下面被称为“BGA”)型半导体器件。第一孔3和第二孔17的结构与根据第一和第二优选实施方式的那些相同。该半导体元件10具有其上形成有多个电极焊盘32的顶面和与该顶面相反的背面。载带1具有多个通过第一粘接层38形成在半导体元件安置区域2b上的布线图案33。这些布线图案33由阻焊剂层36覆盖。半导体元件10通过第二粘接层39安放在阻焊剂层36上。半导体元件10的电极焊盘32通过多个焊线34与布线图案33连接。在布线图案33的相对侧面上具有多个连接盘图案35。该载带1在每个切割区域5中具有多个连接盘开口41，并且这些连接盘图案35从连接盘开口41暴露出。多个外部电极40通过开口41形成在连接盘图案35上。
在该第三实施方式中，其中两个半导体元件10沿着与进行载带1的传输运动的纵向方向垂直的方向安装在载带1上。也就是说，根据标准孔19将每两个半导体元件安放在这些切割区域5中。在将半导体元件10安装在载带1上之后，这些电极焊盘32通过焊线34与布线图案33连接，然后用模制树脂37覆盖这些半导体元件10。
下面将以实施例的方式对用该载带1制造多个其整体器件尺寸T为11.189mm的BGA型半导体器件31进行说明。还有，假设载带1具有如在第一和第二优选实施方式中一样以4.75mm标准间距的一半交替布置的第一孔3和第二孔17。在该实施例中，切割区域5在本发明中以由五个相邻的第一孔3和第二孔17限定的间距设置在载带1上。也就是说，在该实施例中，标准孔间距L的数值可以设定为11.875mm。另一方面，当载带1只具有以4.75mm标准间距布置的第一孔3时，这些切割区域5以由三个相邻第一孔3限定的间距设置在载带1上。这些间距中的每一个在本发明中与由六个相邻第一孔3和第二孔17限定的间距对应。也就是说，将标准孔间距L的数值设定为14.25mm。因此，当在现有技术和本发明中制造出相同数量的BGA型半导体器件31时，在本发明中的载带1的总长比在现有技术中的载带总长缩短16.7％。因此，降低了该载带的成本。
另外，下面将以实施例的方式对用总长为40m的载带1制造多个其整体器件尺寸T为11.189mm的BGA型半导体器件31进行说明。因此，假设该载带1具有以4.75mm标准间距的一半交替布置的第一孔3和第二孔17并且该载带1的提取率为95％。在该实施例中，从一卷载带1中制造出6400件BGA型半导体器件31。另一方面，当载带1只具有以4.75mm标准间距布置的第一孔3时，从一卷载带1中制造出5332件BGA型半导体器件31。也就是说，在本发明中可以制造出的BGA型半导体器件数量为现有技术的大约1.20倍。因此，可以降低载带的更换效率。因此，可以如第一和第二优选实施方式一样实现半导体器件的生产效率的提高。
如上所述，根据第三优选实施方式，具有以标准间距布置在一直线上的多个第一孔的载带包括多个以标准间距布置在与第一孔相同的直线上的第二孔。而且，每个第二孔位于相邻第一孔之间。因此，可以将其中分别安放有BGA型半导体元件的多个切割区域以更短的间距设置在载带上。因此，可以缩短载带的总长，因此降低了载带的成本。还有，可以降低载带的更换频率，因此改善了BGA型半导体器件的生产效率。还有，在本发明中，在不对结构进行复杂改变的情况可以在预先具有多个以标准间距间隔开的第一孔的载带中形成多个第二孔。因此，可以很容易实现产生出上述效果的载带。
还有，在上述三个优选实施方式中的每一个中，只要这些第二孔17如图17所示一样以规则的间距P间隔开，则每个第二孔17可以布置成更靠近相邻的第一孔3中的任一个。或者，可以如图8所示一样以规则的间距R将一个第二孔17和一个第三孔22布置在相邻的第一孔3之间。尤其在后面的实施例中，相邻的第二孔17或相邻的第三孔22的任意间距基本上等于相邻的第一孔3的规则间距P。因此，可以更细微地限定标准孔间距。因此，可以进一步削减载带的成本，并且可以进一步提高半导体器件的生产效率。

Claims (23)

1.一种载带，用在电子器件装配过程中，包括：
具有一长边的基膜；
多个第一孔，它们延伸穿过所述基膜并且沿着与基膜的长边相邻平行的一直线排列，其中所述第一孔以规则的间距间隔开；以及
多个第二孔，它们延伸穿过所述基膜并且沿着所述直线排列，其中所述第二孔以规则的间距间隔开并且分别位于相邻第一孔对之间。
2.如权利要求1所述的载带，其中每个第二孔位于各相邻第一孔对之间的中间处。
3.如权利要求1所述的载带，其中所述规则间距为4.75mm。
4.如权利要求1所述的载带，其中在所述第一孔和所述第二孔之间的间距为2.375mm。
5.如权利要求1所述的载带，其中在所述直线的方向上，每个所述第一孔的尺寸基本上等于每个所述第二孔的尺寸。
6.如权利要求1所述的载带，其中每个所述第一孔的形状与每个所述第二孔的形状不同。
7.如权利要求1所述的载带，还包括：
多个第三孔，它们延伸穿过所述基膜并且排列在所述直线上，其中所述第三孔以规则的间距间隔开并且分别与第一和第二孔对相邻设置。
8.如权利要求1所述的载带，其中所述规则间距基本上等于用于载带在电子器件装配过程中的传输运动的链轮的齿矩。
9.一种在装配过程中制造电子器件的方法，包括：
提供一载带，该载带包括：(a)带一长边的基膜；(b)多个第一孔，它们延伸穿过所述基膜并且沿着与所述基膜的长边相邻平行的一直线排列，其中所述第一孔以规则的间距间隔开；以及(c)多个第二孔，它们延伸穿过所述基膜并且沿着所述直线排列，其中所述第二孔以规则的间距间隔开并且分别位于相邻第一孔对之间；
使用至少一个所述第一孔使第一电子元件对准载带的第一区域，并且将所述第一电子元件安装在所述载带的第一区域处；然后
通过具有伸入所述载带的所述第一孔或第二孔中的齿的链轮动作传送所述载带；然后
使用至少一个所述第二孔将第二电子元件对准所述载带的第二区域，并且将所述第二电子元件安装在所述载带的第二区域处。
10.如权利要求9所述的方法，其中所述第一电子元件与第一区域对准，以使与所述直线垂直的所述第一电子元件的中心线与垂直于所述直线的所述第一区域的中心线一致。
11.如权利要求9所述的方法，其中所述第一区域设置成位于所述基膜上，以使与所述直线垂直的所述第一区域的中心线与垂直于所述直线的所述第一孔的中心线一致。
12.如权利要求9所述的方法，其中所述第二电子元件与第二区域对准，以使与所述直线垂直的所述第二电子元件的中心线与垂直于所述直线的所述第二区域的中心线一致。
13.如权利要求9所述的方法，其中所述第二区域设置成位于所述基膜上，以使与所述直线垂直的所述第二区域的中心线与垂直于所述直线的所述第二孔的中心线一致。
14.如权利要求9所述的方法，还包括：
使其中分别安装有所述第一和第二电子元件的所述第一和第二区域与所述载带分离。
15.如权利要求9所述的方法，其中传输所述载带同时检测所述第一和第二孔中的一个。
16.如权利要求9所述的方法，其中所述链轮的齿矩基本上等于所述第一和第二孔的规则间距。
17.一种载带包装，它包括：
一载带，包括：(a)带一长边的基膜；(b)多个第一孔，它们延伸穿过所述基膜并且沿着与所述基膜的长边相邻平行的一直线排列，其中所述第一孔以规则的间距间隔开；以及(c)多个第二孔，它们延伸穿过所述基膜并且沿着所述直线排列，其中所述第二孔以规则的间距间隔开并且分别位于相邻第一孔对之间；
第一电子元件，它位于载带的第一区域并且与其中一个所述第一孔对准；
第一树脂，它覆盖所述第一电子元件；
第二电子元件，它位于载带的与所述第一区域不同的第二区域中并且与其中一个所述第二孔对准；以及
第二树脂，它覆盖所述第二电子元件。
18.如权利要求17所述的载带包装，还包括：
多个第一布线图案，它们形成在所述第一区域中并且与所述第一电子元件电连接；
多个第二布线图案，它们形成在所述第二区域中并且与所述第二电子元件电连接。
19.如权利要求18所述的载带包装，其中在所述第一布线图案和所述第二布线图案之间的距离为0.05至0.2mm。
20.如权利要求17所述的载带包装，其中每个所述第二孔形成在相邻第一孔对之间的中间位置处。
21.如权利要求17所述的载带包装，其中所述规则间距为4.75mm。
22.如权利要求17所述的载带包装，其中与所述直线垂直的所述第一电子元件的中心线与垂直于所述直线的所述第一区域的中心线一致。
23.如权利要求17所述的载带包装，其中与所述直线垂直的所述第二电子元件的中心线与垂直于所述直线的所述第二区域的中心线一致。
CN2005100548375A 2004-05-11 2005-03-17 载带、用载带制造电子器件的方法以及具有载带的载带包装 Expired - Fee Related CN1697164B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004-141401 2004-05-11
JP2004141401A JP4070135B2 (ja) 2004-05-11 2004-05-11 テープキャリア、半導体装置の製造方法および半導体装置
JP2004141401 2004-05-11

Publications (2)

Publication Number Publication Date
CN1697164A true CN1697164A (zh) 2005-11-16
CN1697164B CN1697164B (zh) 2010-04-28

Family

ID=35308395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100548375A Expired - Fee Related CN1697164B (zh) 2004-05-11 2005-03-17 载带、用载带制造电子器件的方法以及具有载带的载带包装

Country Status (4)

Country Link
US (1) US20050252828A1 (zh)
JP (1) JP4070135B2 (zh)
KR (1) KR101162939B1 (zh)
CN (1) CN1697164B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102673822A (zh) * 2012-05-18 2012-09-19 昆山诚业德精密模具有限公司 屏蔽罩平面度自动检测和载带包装一体机

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4283292B2 (ja) * 2006-09-08 2009-06-24 シャープ株式会社 半導体装置用テープキャリア、および半導体装置の製造方法
EP2461658A1 (en) * 2010-12-03 2012-06-06 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method and apparatus for assembling electric components on a flexible substrate as well as assembly of an electric component with a flexible substrate
CN103187385A (zh) * 2011-12-30 2013-07-03 联咏科技股份有限公司 薄膜覆晶封装的衬底
CN102673839B (zh) * 2012-05-18 2014-01-08 昆山诚业德通讯科技有限公司 屏蔽罩平面度自动检测和吸塑盘包装一体机
KR101791356B1 (ko) * 2016-09-20 2017-10-30 김부욱 차단기용 접촉자 제조 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2536153A (en) * 1947-02-04 1951-01-02 Time Inc Electronic register control for web pasting
JP2836208B2 (ja) * 1990-07-10 1998-12-14 日本電気株式会社 フィルムキャリアテープ
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP3398106B2 (ja) 1999-12-24 2003-04-21 株式会社鈴木 電子部品用フイルムの孔明け加工方法
JP4080683B2 (ja) * 2000-10-12 2008-04-23 三井金属鉱業株式会社 フィルムキャリア形成用テープおよび電子部品実装用フィルムキャリアテープ
JP3994809B2 (ja) * 2002-07-09 2007-10-24 株式会社日立ハイテクノロジーズ 電子回路部品の打ち抜き装置及びその供給リール交換方法
JP2005079365A (ja) * 2003-09-01 2005-03-24 Oki Electric Ind Co Ltd 基板フレーム及びこれを用いた半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102673822A (zh) * 2012-05-18 2012-09-19 昆山诚业德精密模具有限公司 屏蔽罩平面度自动检测和载带包装一体机
CN102673822B (zh) * 2012-05-18 2013-11-06 昆山诚业德通讯科技有限公司 屏蔽罩平面度自动检测和载带包装一体机

Also Published As

Publication number Publication date
US20050252828A1 (en) 2005-11-17
JP4070135B2 (ja) 2008-04-02
JP2005322852A (ja) 2005-11-17
CN1697164B (zh) 2010-04-28
KR101162939B1 (ko) 2012-07-05
KR20060043637A (ko) 2006-05-15

Similar Documents

Publication Publication Date Title
CN1127764C (zh) 布线部件和备有该布线部件的引线框
CN1697164A (zh) 载带、用载带制造电子器件的方法以及具有载带的载带包装
CN1246899C (zh) 半导体装置
CN1173417C (zh) 半导体发光器件及面发光装置
CN1052340C (zh) 塑料模制的具有小平直度偏差引线的集成电路组件
CN1577816A (zh) 形成包封器件和结构的方法
US6287895B1 (en) Semiconductor package having enhanced ball grid array protective dummy members
CN1215921A (zh) 模压球栅阵列型半导体器件及其制造方法
CN1499622A (zh) 引线框及制造方法以及树脂密封型半导体器件及制造方法
CN1820367A (zh) 表面安装多片器件
CN1269200C (zh) 集成电路器件和布线板
CN1856214A (zh) 布线电路基板
CN1106036C (zh) 芯片型半导体装置的制造方法
JP2002057371A (ja) 連鎖ｌｅｄ光源構造
CN1197290A (zh) 半导体器件
US11112094B2 (en) Method for manufacturing light-emitting device
CN1579015A (zh) 模块部件
US20140307406A1 (en) Ceramic multilayer wiring substrate and module including the same
CN1271711C (zh) 暴露信号线以及在信号线与基片之间有间隙的半导体器件
US20130001623A1 (en) Light-emitting apparatus and manufacturing method thereof
CN1892229A (zh) 传感设备
CN1405806A (zh) 芯片型电子部件
JP2011129754A (ja) 回路装置およびその製造方法
CN1577777A (zh) 半导体装置及其制造方法
CN1461051A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131210

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Semiconductor Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: yokohama

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: LAPIS SEMICONDUCTOR Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20131210

Address after: Tokyo, Japan

Patentee after: Oki Semiconductor Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Electric Industry Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100428

CF01 Termination of patent right due to non-payment of annual fee