JP2011129754A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2011129754A
JP2011129754A JP2009287627A JP2009287627A JP2011129754A JP 2011129754 A JP2011129754 A JP 2011129754A JP 2009287627 A JP2009287627 A JP 2009287627A JP 2009287627 A JP2009287627 A JP 2009287627A JP 2011129754 A JP2011129754 A JP 2011129754A
Authority
JP
Japan
Prior art keywords
bent
bent portion
circuit board
region
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009287627A
Other languages
English (en)
Inventor
Masahiko Mizutani
雅彦 水谷
Sadamichi Takakusaki
貞道 高草木
Haruhiko Mori
晴彦 森
Takanari Kusabe
隆也 草部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009287627A priority Critical patent/JP2011129754A/ja
Publication of JP2011129754A publication Critical patent/JP2011129754A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

【課題】基板を曲折する箇所に於ける機械的強度が確保された回路装置及びその製造方法を提供する。
【解決手段】回路装置10Aは、曲折領域14にて曲折された回路基板12と、回路基板の上面に形成された所定形状の導電パターン16と、導電パターン16に電気的に接続された半導体素子18等の回路素子と、を主要に備えている。そして、曲折領域14には、回路基板12を除去して設けた第1曲折部14Aと、第1曲折部14Aよりも厚い第2曲折部14Bとが含まれている。
【選択図】図1

Description

本発明は、回路装置およびその製造方法に関し、特に、曲折された回路基板の主面に複数個の回路素子が組み組まれた回路装置およびその製造方法に関する。
図11を参照して、背景技術にかかる回路装置100の構成を説明する(特許文献1および特許文献2を参照。)。
回路装置100は、曲折部113にて曲折された金属基板112と、金属基板112の上面に実装された半導体素子等から成る回路素子120とを備えている。
金属基板112は、厚みが1.5mm程度のアルミニウムから成る基板であり、長手方向の途中部分に2つの屈折部113が設けられている。更に、金属基板112は、曲折部113を境として、複数個のモジュール部111A、111B、111Cに分割されている。ここで、各モジュール部は平坦に形成されている。各曲折部113では、金属基板112の下面から曲折用の溝を形成し、この溝に沿って金属基板112が曲折されている。
金属基板112の上面は全面的に絶縁層124により被覆されており、この絶縁層114の上面に所定形状の導電パターン114が形成されている。更に、金属基板112の上面の所定箇所に回路素子120が固着されており、回路素子120と導電パターン114とは金属細線116を経由して接続されている。
この様な構成を備える回路装置100は、曲折部113にて金属基板112が曲折されているので、回路装置100が内蔵されるセットに即した形状とすることが出来る。例えば、回路装置100の形状を、自動車等の車両の角部に備え付けられた照明装置の内部構造や、回転する遊戯具の内部構造に即した形状とすることが出来る。
特開2009−59909号公報 特開2009−81193号公報
しかしながら、上記した構成の回路装置100では、曲折部113全体にわたり連続して溝を形成していたので、曲折部113に於ける金属基板112の強度が弱くなる問題があった。この様になると、曲折部113にて金属基板112が分離してしまう恐れがある。
更には、曲折部113を設けるために、金属基板112の上面から曲折用の溝を設けると、金属基板112の上面に形成された導電パターンは曲折部113にて分断されてしまう。この様になると、導電パターンにより、隣接する各モジュール部同士が接続されないので、金属細線等の接続手段を別途用意する必要があり、コスト高を招く。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、回路基板を曲折する箇所に於ける機械的強度が確保された回路装置及びその製造方法を提供することにある。
本発明の回路装置は、曲折領域にて曲折された回路基板と、前記回路基板の主面に形成された導電パターンと、前記導電パターンに電気的に接続された回路素子とを備え、前記曲折領域は、前記回路基板を厚み方向に除去して設けた第1曲折部と、前記第1曲折部よりも厚い第2曲折部とを含むことを特徴とする。
本発明の回路装置の製造方法は、厚み方向に除去して設けた第1曲折部と、前記第1曲折部よりも厚い第2曲折部を含む曲折領域を有し、主面に導電パターンが形成された回路基板を用意する工程と、前記導電パターンに回路素子を電気的に接続する工程と、前記曲折領域にて前記回路基板を曲折する工程と、を備えることを特徴とする。
本発明によれば、回路素子が組み込まれる基板を曲折領域にて曲折している。そして、基板の曲折領域には、基板を厚み方向に除去して設けた第1曲折部と、この第1曲折部よりも厚い第2曲折部が設けられている。この様にすることで、曲折領域にて基板を曲折しても、厚い第2曲折部により曲折領域の機械的強度が確保されるので、曲折された状態の基板が曲折領域にて分離してしまうことが防止される。
更に、比較的厚い第2曲折部を曲折領域に複数個設けることで、曲折領域の機械的強度を更に強くすることが可能となる。
本発明の回路装置を示す図であり、(A)は斜視図であり、(B)は一部分を示す斜視図であり、(C)は第1曲折部を示す断面図であり、(D)は第2曲折部を示す断面図である。 本発明の回路装置を示す図であり、(A)および(B)は第1曲折部の他の形態を示す断面図である。 本発明の回路装置を示す図であり、(A)および(B)は第2曲折部の他の形態を示す断面図である。 本発明の他の形態の回路装置を示す図であり、(A)は斜視図であり、(B)は第1曲折部を示す断面図であり、(C)は第2曲折部を示す断面図である。 本発明の他の形態の回路装置を示す図であり、(A)は斜視図であり、(B)は基板を曲折する前の状態を示す平面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)および(C)は断面図である。 本発明の回路装置の製造方法を示す平面図である。 本発明の回路装置の製造方法を示す平面図である。 本発明の回路装置の製造方法を示す平面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)および(C)は断面図である。 背景技術の回路装置の製造方法を示す平面図である。
図1を参照して、本形態の回路装置10Aの構成を説明する。図1(A)は回路装置10Aの斜視図であり、図1(B)は曲折領域14を部分的に示す斜視図であり、(C)は曲折領域14に含まれる第1曲折部14Aを示す断面図であり、(D)は第2曲折部14Bを示す断面図である。
本形態の回路装置10Aは、曲折領域14にて曲折された回路基板12と、回路基板の上面に形成された所定形状の導電パターン16と、導電パターン16に電気的に接続された半導体素子18等の回路素子とを主要に備えている。そして、曲折領域14には、回路基板12を除去して設けた第1曲折部14Aと、第1曲折部14Aよりも厚い第2曲折部14Bとが含まれている。
回路基板12は、アルミニウムまたは銅等の金属からなり、厚みは例えば1.0mm以上2.0mm以下の範囲である。図1(A)を参照して、回路基板12は、曲折領域14を境界にして曲折されており、実装領域11Aと実装領域11Bとから構成されている。実装領域11Aは紙面上にて垂直に配置されており、実装領域11Bは水平に配置されている。ここでは、実装領域11Aと実装領域11Bとは直交するように曲折されているが、両者の角度は任意である。また、回路基板12の材料は金属以外の材料も採用可能であり、例えば、ガラスエポキシ等の樹脂材料やセラミック等が回路基板12の材料として採用されても良い。
回路基板12の上面は、粒状のシリカ等のフィラーが添加されたエポキシ樹脂等の樹脂材料から成る絶縁層24(図1(C)参照)により被覆されており、この絶縁層24の上面に所定形状の導電パターン16が形成されている。
ここでは、一例として、実装領域11Bに複数個の発光素子20(LED)が実装され、この発光素子20に電力を供給する制御回路が実装領域11Aに組み込まれている。
実装領域11Aには、LSIである半導体素子18や、抵抗やコンデンサであるチップ素子が固着されている。実装領域11Aに形成される導電パターン16は、半導体素子18等が接続されるパッドや、このパッド同士を接続する配線を構成している。更に、実装領域11Aの上側側辺に沿って、外部との接続端子となる複数のパッドが設けられても良い。尚、実装領域11A、11Bは平坦に形成されている。
実装領域11Bには、ここでは、導電パターンにより互いに接続された複数個の発光素子20が配置されている。発光素子20としては、LEDが樹脂封止されたパッケージでも良いし、パッケージ化されていないベアのLEDチップが実装領域11Bの上面に直に固着されても良い。
ここで、上記説明では実装領域11Aおよび実装領域11Bの両方に回路素子が実装されたが、どちらか一方のみに回路素子が実装され、他方には回路素子が配置されなくても良い。この場合は、回路素子が実装されない領域は放熱に寄与する領域として作用する。例えば、実装領域11Aに回路素子を実装して実装領域11Bに実装しなければ、実装領域11Aに実装された回路素子から発生した熱の一部は、曲折領域14および実装領域11Bを経由して外部に良好に放熱される。即ち、実装領域11Bはヒートシンクとして機能する。また、実装領域11Aおよび実装領域11Bの両方に発光素子が配置されても良い。
更に、上記説明では、両実装領域11A、11Bの上面(内側を向く面)に、絶縁層24、導電パターン16および回路素子が配置されていたが、両実装領域11A、11Bの下面または両面にこれらが配置されても良い。
曲折領域14は、実装領域11Aと実装領域11Bとの境界に配置された領域であり、曲折領域14を境界として回路基板12は所定角度に曲折されている。ここでは、曲折領域14にて回路基板12は直角に曲折されているが、この角度θ1(図1(C)参照)は任意である。即ち、角度θ1は鋭角でも良いし鈍角でも良い。更に、曲折領域14では、回路基板12の曲折を容易とするために、回路基板12を厚み方向に部分的に除去している。
図1(B)を参照して、曲折領域14は、第1曲折部14Aと第2曲折部14Bとを備えている。ここでは、一例として、曲折領域14の左端部、中央部および右端部に3つの第1曲折部14Aが設けられ、第1曲折部14A同士の間に2つの第2曲折部14Bが配置されている。
図1(C)を参照して、第1曲折部14Aでは、回路基板12の下面からV字状の溝を設け、この溝が設けられた箇所にて回路基板12を曲折している。従って、第1曲折部14Aでは、溝が設けられていない厚み部分により、実装領域11Aと実装領域11Bとが連続している。この回路基板12が連結されている部分の厚みL1は、回路基板12の厚みが1.5mmであれば、例えば0.1mm以上0.5mm以下である。
図1(D)を参照して、第2曲折部14Bでは、第1曲折部14Aよりも浅い溝が設けられており、この浅い溝の部分にて回路基板12が曲折されている。従って、第1曲折部14Aにおける回路基板12の厚みL2は、第1曲折部14Aよりも厚くなる。具体的には、第2曲折部14Bにおける回路基板12の厚みL2は、例えば0.6mm以上1.0mm以下である。ここでは、離間した2個の第2曲折部14Bが設けられているが、設けられる第2曲折部14Bの個数は1個でも良いし3個以上でも良い。
上記した曲折領域14に形成される溝は、刃先がV字形状のカットソーを用いて、回路基板12を下面から研削加工することにより形成される。その際に、カットソーを一時的に回路基板12から離間する方向に移動させることにより、第2曲折部14Bは第1曲折部14Aよりも厚く成る。
更に、図1(B)および図1(D)を参照して、第2曲折部14Bにおける回路基板12の上面には、接続パターン22が設けられている。接続パターン22は、実装領域11Aに配置された回路素子と、実装領域11Bに配置された回路素子とを電気的に接続する役割を有する。本形態では、一例として、実装領域11Bの上面に配置された発光素子20が、接続パターン22を経由して、実装領域11Aに組み込まれた制御回路により制御される。
上記した構成の回路装置10Aは、自動車の角部に備え付けられた照明装置の内部や、回転する遊戯具の内部等に備えられる。
本形態のポイントは、曲折領域14に、第1曲折部14Aと、第1曲折部14Aよりも厚い第2曲折部14Bを設けたことにある。この様にすることで、厚い第2曲折部14Bにて、実装領域11Aと実装領域11Bとが強固に連結されるので、使用状況下にて実装領域11Aと実装領域11Bとが分離してしまうことが防止される。
更に本形態では、複数個の第2曲折部14Bを曲折領域14に設けているので、このことにより曲折領域14の機械的強度が更に向上される。
また、曲折領域14の大部分(半分以上)は、深い溝が形成される領域である第1曲折部14Aであるので、曲折加工の容易さが確保されつつ、第2曲折部14Bにより曲折領域14の機械的強度が確保されている。
更にまた、本形態では、厚い第2曲折部14Bの上面に接続パターン22を設けている。具体的には、基板の残りの厚み部分が薄い第1曲折部14Aは、使用状況下で作用する外力により破断してしまう恐れがある。従って、この部分に接続パターン22を設けると、第1曲折部14Aの基板部分と共に接続パターン22が破断する恐れがある。一方、厚い第2曲折部14Bは、外部の衝撃により破断する恐れが小さい。従って、第2曲折部14Bの上面に接続パターン22を設けることにより、衝撃等の外力により接続パターン22が破断してしまうことが防止される。
ここで、図1(C)および図1(D)を参照すると、第1曲折部14Aおよび第2曲折部14Bに設けられる溝は、回路基板12の下面(外側を向く面)から設けられていたが、この溝を上面(内側を向く面)から設けることも可能であり、両面から曲折用の溝を設けることも可能である。
ここで、回路基板12の構成は変更することが可能である。即ち、薄い可撓性に優れる樹脂基板の上面に導電パターンが形成されたフレキシブルシートを用意し、このフレキシブルシートを回路基板12の上面に貼着しても良い。更に、図1(D)に示す第2曲折部14Bの領域で、フレキシブルシートを回路基板に貼着せずに浮いた状態とする。この様にすることで、第2曲折部14Bにて回路基板を折り曲げても、この折り曲げに伴う応力がフレキシブルシートに伝わらないので、折り曲げに伴う導電パターンの断線が抑制される。
図2を参照して、第1曲折部14Aの他の形状を説明する。
図2(A)を参照して、ここでは、回路基板12の下面から四角形状の溝を形成し、この溝が形成された箇所で回路基板12を曲折させることにより第1曲折部14Aが形成されている。第1曲折部14Aに、断面が四角形状の溝を設けることにより、この部位に於ける回路基板12の曲折が容易になる。第1曲折部14Aに形成される溝の形状はこれ以外でも良く、例えばU字型でもよい。また、第1曲折部14Aにおける回路基板12の厚みL1は、上記と同様でよい。
図2(B)を参照すると、ここでは、回路基板12を貫通するスリットを設け、このスリットが設けられた箇所にて回路基板12を曲折することで第1曲折部14Aが形成されている。図からも明らかなように、第1曲折部14Aでは、実装領域11Aと実装領域11Bとが連続せず分離された状態となっている。この場合は、図1(B)を参照して、第2曲折部14Bにより、実装領域11Aと実装領域11Bとが連結される。この様に、第1曲折部14Aをスリット状に除去することで、この箇所にて回路基板12を容易に曲折することが出来る。
図3を参照して、第2曲折部14Bの他の形状を説明する。
図3(A)を参照して、この図に示す第2曲折部14Bでは、断面が四角形状の浅い溝が設けられた箇所にて回路基板12が曲折されている。第2曲折部14Bに於ける回路基板12の厚みL2は、上記と同様でよい。また、第2曲折部14Bにおける回路基板12の上面には、実装領域11Aから実装領域11Bまで連続して接続パターン22が形成されている。
図3(B)を参照して、ここでは、図3(A)に示すような溝が設けられない箇所にて、回路基板12を曲折することにより第2曲折部14Bが形成されている。この場合は、図1(B)に示す第1曲折部14Aの下面のみに曲折用の溝が設けられる。この様にすることで、第2曲折部14Bの機械的強度が更に向上される。
図4を参照して、他の形態の回路装置10Bの構成を説明する。この回路装置10Bの構成は図1に示した回路装置10Aと基本的に同様であり、相違点は、回路基板12の下面(外側を向く面)に導電パターンおよび回路素子を配置したことにある。図4(A)は回路装置10Bを示す斜視図であり、図4(B)は曲折領域14に含まれる第1曲折部14Aを示す断面図であり、図4(C)は第2曲折部14Bを示す断面図である。
上記したように回路装置10Bでは、回路基板12の外側を向く主面を絶縁層24により被覆し、この絶縁層24の表面に導電パターン16を形成している。そして、導電パターン16の所定箇所に半導体素子18や発光素子20を接続している。この様にすることで、外側に向かって発光素子20から発光された光を進行させることが出来る。
図4(B)を参照すると、第1曲折部14Aでは、回路基板12の下面から溝を形成し、この溝が形成された部分にて回路基板12を曲折することにより、第1曲折部14Aが形成されている。
図4(C)を参照して、ここでは、第2曲折部14Bには分離用の溝は形成されずに回路基板12が曲折されている。そして、第2曲折部14Bの表面には、実装領域11Aから実装領域11Bまで連続する接続パターン22が形成されている。この接続パターン22には、実装領域11Aに配置された半導体素子18と、実装領域11Bに配置された発光素子20とが電気的に接続される。第2曲折部14Bに曲折用の溝を設けないことにより、第2曲折部14Bの外側の面に、接続パターン22を設けることが可能となる。
図5を参照して、更なる他の形態の回路装置10Cを説明する。回路装置10Cの基本的な構成は上記した回路装置10A等と同様であり、回路装置10Cでは回路基板12を曲折加工することにより全体として6角柱の形状が実現されている。図5(A)は回路装置10Cを示す斜視図であり、図5(B)は曲折領域14にて回路基板12を曲折する前の状態の回路基板12を示す平面図である。尚、ここでは図示されていないが、実際は、各実装領域11A等には導電パターンおよび回路素子が配置されており、これらは上記した接続パターンにより接続される。
回路装置10Cは、中央部に配置された正六角形形状の実装領域11Aと、実装領域11Aの側辺と連続する矩形形状の6つの実装領域11B−11Gとを備えている。図5(B)に示す実装領域11Aの側辺である曲折領域14にて、各実装領域11B−11Gを直角に曲折することにより、図5(A)に示す形状が得られる。ここで、各曲折領域14には、図1(B)等に示すような第1曲折部14Aと第2曲折部14Bが含まれる。
ここで、回路装置10Cの形状としては六角柱形状が採用されているが、回路装置10Cの形状としては、直方体形状その他の多角柱状や円柱形状が採用されても良い。
図6から図10を参照して、上記した構成の回路装置の製造方法を説明する。
図6を参照して、先ず、分離用の溝が形成された基板30を用意する。図6(A)は本工程で用意される基板30を示す平面図であり、図6(B)は図6(A)のB−B’線に於ける断面図であり、図6(C)は図6(A)のC−C’線に於ける断面図である。尚、図6(A)では図示していないが、基板領域44の上面には所定形状の導電パターン16が形成されている。
図6(A)を参照して、基板30は、中央部に配置されて上記した回路基板12となる基板領域44A、44Bと、これらの基板領域を囲む枠状の支持部(第1支持部32−第4支持部38)とから構成されている。
基板30は、アルミニウムまたは銅を主材料とする金属から成る基板であり、厚みは上記したように1.0mm以上2.0以下程度である。図6(B)を参照して、基板30の上面は絶縁層24により被覆され、この絶縁層24の表面に所定形状の導電パターン16が形成されている。尚、基板30の材料としては、金属以外の材料(例えばセラミック等)を採用することも可能である。尚、ここでは2つの基板領域44A、44Bが隣接されているが、更に多数個の基板領域をマトリックス状に配置しても良い。
第1支持部32、第2支持部34、第3支持部36および第4支持部38は、基板領域44A、44Bを囲むように枠状に構成されている。これらの支持部は、回路基板を構成しない基板30の残余部分であり、製造工程に於いて各基板領域44A等を一体に保持する役割を有する。
基板30には、第1溝40A−40Dと、第2溝42A−42Bが形成されている。第1溝40A−40Dは、基板30を分離するための溝であり、第2溝42A、42Bは、基板領域44を曲折するための溝である。これらの溝は、カットソーによる研削加工により形成される。
第1溝40A−40Eは、基板領域44と支持部との間または基板領域44同士の間に設けられている。具体的には、基板領域44と第1支持部32−第4支持部38との間には、第1溝40A−40Dが設けられている。更に、基板領域44Aと基板領域44Bとの間には第1溝40Eが設けられている。後の工程にて基板30から各基板領域44を分離する際には、この第1分離溝第1溝40A−40Eを境にして基板30は分離される。また、第1溝40A−40Eは、基板30の厚みよりも浅く、基板30を下面から研削加工することにより形成される。
図6(A)を参照して、第2溝42Aは、基板領域44Aの内部に設けられた溝であり、後の工程にて基板領域44Aを曲折するために設けられている。第2溝42Aは、図1に示した第1曲折部14Aおよび第2曲折部14Bに対応した深さに形成されている。
図6(B)を参照して、第1曲折部14Aに対応する第2溝42Aは、後の工程にて基板の曲折を容易にするために、比較的に深く形成される。一例として、基板30の厚みL10が1.0mm以上2.0mm以下であれば、第2溝42Aの深さL11は、1.0mm以上1.5mm以下に形成される。
図6(C)を参照して、第2曲折部14Bに相当する箇所の第2溝42Aは、第1曲折部14Aに相当する箇所に設けられるものよりも浅く形成される。具体的には、この図に示す第2溝42Aの深さL12は、例えば0.5mm以上1.0mm以下である。
上記した各溝は、刃先がV字型の断面形状のカットソーにて、基板30を下面から研削加工することで形成される。また、図6(C)に示した浅い第2溝42Aは、一時的にカットソーを基板30から離間することで形成される。
ここで、上記した第1溝40A−40Eおよび第2溝42A−42Bは、基板30の下面から形成されても良いし、上面から形成されても良いし、上面および下面の両方から形成されても良い。
また、基板領域44Bに形成される第2溝42Bの形状も、上記した第2溝42Aと同様である。
更に、基板30に形成される第2溝42Aの形状は上記した形状以外の形状でも良い。即ち、第2曲折部14Bに於ける基板30の残りの厚さが、第1曲折部14Aよりも厚くなれば良い。例えば、図2(A)に示すような形状の第1曲折部14Aを設ける場合は、刃先が平坦なカットソーによる研削加工により断面が四角形状の第2溝42Aが形成される。また、図2(B)に示す構造の第1曲折部14Aが形成される場合は、図6(A)に示す第1曲折部14Aの領域を貫通するスリットが設けられる。更に、図3(A)に示す形状の第2曲折部14Bを形成する場合は図2(A)の場合と同様に、刃先が平坦なカットソーによる研削加工が行われる。また、図3(B)に示す第2曲折部14Bを形成する場合は、図6(A)を参照して、第1曲折部14Aのみに第2溝42Aを設ける。
図7を参照して、基板30に設けられる基板領域44Aの中央部には、曲折用の第2溝42Aが形成されている。換言すると第2溝42A(曲折領域14)を境界として、基板領域44Aは実装領域11Aと11Bに区分されている。また、上記したように、曲折領域14は、曲折を容易にするための深い第2溝42Aが設けられる第1曲折部14Aと、第1曲折部14Aよりも浅い第2溝42Aが設けられる第2曲折部14Bとを備えている。
本形態では、第2溝42Aが浅く形成される第2曲折部14Bの上面に、接続パターン22を形成している。接続パターン22は、実装領域11Aに設けられた導電パターン16と、実装領域11Bに設けられた導電パターン16とを連続するように形成されている。ここで、接続パターン22に替えて後に工程にて形成される金属細線を用いることも可能である。
図8を参照して、次に、基板領域44Aの各導電パターン16に、回路素子を電気的に接続する。ここでは、LSIである半導体素子18や発光素子20が、導電パターン16に接続されている。これらの回路素子の接続は、半田等の導電性固着材または金属細線を用いて行われる。
図9を参照して、次に、基板領域44A、44Bを基板30から分離する。即ち、先工程にて設けた第1溝40A−40Eに沿って、基板30を分離する。基板30の分離は、第1溝40A−40Eに沿って基板30を複数回曲折させることで行っても良いし、ダイシング等の他の切断手段により行っても良い。
具体的には、第1溝40Aおよび第1溝40Bに沿って規定された切断線46に沿って、第1支持部32および第2支持部34を分離する。次に、第1溝40Cおよび第1溝40Dに沿って規定された切断線48に沿って、第3支持部36および第4支持部38を分離する。このことにより、各基板領域44Aを支持するための支持部が除去される。更に、基板領域44Aと基板領域44Bとの間に設けられた切断線50(第1溝40E)に沿って、両基板を分離する。
図10を参照して、次に、基板領域44Aに対して曲折加工を行う。図10(A)は本工程を示す平面図であり、図10(B)は第1曲折部14Aを示す断面図であり、図10(C)は第2曲折部14Bを示す断面図である。
図10(A)を参照して、本工程では、実装領域11Aと実装領域11Bとの間の曲折領域14にて基板領域44Aを曲折する。曲折する際には、曲折用の治具が、実装された半導体素子に触れないように、各実装領域11A、11Bの側辺を固定した状態で曲折加工が行われる。
図10(B)および図10(C)を参照して、本工程では、実装領域11Aと実装領域11Bとの成す角θ1が90°となるように曲折加工が行われる。ここで、曲折される角度θ1はこの角度以外でも良く、鋭角でも良いし鈍角でも良い。本工程では、曲折領域14の第1曲折部14Aにて深い溝が形成されているので、曲折領域14にて容易に基板を曲折することが出来る。更に、曲折領域14に部分的に厚い第2曲折部14Bを設けているので、曲折後に於いてもこの第2曲折部14Bにより曲折領域14の機械的強度が確保される。
以上の工程が終了した後は、リード等の外部接続手段を導電パターンに接続する工程、回路素子等を封止樹脂等の封止手段により封止する工程等を経て図1等に示す回路装置10Aが製造される。
10A、10B、10C 回路装置
11A、11B実装領域
12 回路基板
14 曲折領域
14A 第1曲折部
14B 第2曲折部
16 導電パターン
18 半導体素子
20 発光素子
22 接続パターン
24 絶縁層
30 基板
32 第1支持部
34 第2支持部
36 第3支持部
38 第4支持部
40、40A、40B、40C、40D、40E 第1溝
42、42A、42B 第2溝
44、44A、44B 基板領域
46 切断線
48 切断線
50 切断線

Claims (11)

  1. 曲折領域にて曲折された回路基板と、前記回路基板の主面に形成された導電パターンと、前記導電パターンに電気的に接続された回路素子とを備え、
    前記曲折領域は、前記回路基板を厚み方向に除去して設けた第1曲折部と、前記第1曲折部よりも厚い第2曲折部とを含むことを特徴とする回路装置。
  2. 前記第2曲折部は、複数個が離間して配置されることを特徴とする請求項1に記載の回路装置。
  3. 前記回路基板は、前記曲折領域を境界として隣接する第1実装領域と第2実装領域とを含み、
    第1実装領域に実装された第1回路素子と、前記第2実装領域に実装された第2回路素子とは、前記第2曲折部に設けた接続パターンを経由して接続されることを特徴とする請求項2に記載の回路装置。
  4. 前記第1曲折部では、前記回路基板の主面から溝が設けられることを特徴とする請求項3に記載の回路装置。
  5. 前記第2曲折部は、前記第1曲折部よりも浅い溝が設けられることで、前記第1曲折部よりも前記回路基板の残りの厚み部分が厚く形成されることを特徴とする請求項4に記載の回路装置。
  6. 前記溝は、V字型の断面形状を備えることを特徴とする請求項5に記載の回路装置。
  7. 前記第1曲折部では、前記回路基板を溝状に貫通したスリットが設けられることを特徴とする請求項6に記載の回路装置。
  8. 前記回路基板は金属から成る基板であり、前記回路基板の主面を被覆する絶縁層の表面に前記導電パターンが形成されることを特徴とする請求項7に記載の回路装置。
  9. 厚み方向に除去して設けた第1曲折部と、前記第1曲折部よりも厚い第2曲折部を含む曲折領域を有し、主面に導電パターンが形成された回路基板を用意する工程と、
    前記導電パターンに回路素子を電気的に接続する工程と、
    前記曲折領域にて前記回路基板を曲折する工程と、を備えることを特徴とする回路装置の製造方法。
  10. 前記回路基板を用意する工程では、前記曲折領域に沿って前記回路基板を溝状に除去することで、前記第1曲折部を形成することを特徴とする請求項9に記載の回路装置の製造方法。
  11. 前記回路基板を用意する工程では、前記導電パターンが設けられる主面に対向する主面から前記曲折領域を溝状に除去することを特徴とする請求項10に記載の回路装置の製造方法。

JP2009287627A 2009-12-18 2009-12-18 回路装置およびその製造方法 Pending JP2011129754A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009287627A JP2011129754A (ja) 2009-12-18 2009-12-18 回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009287627A JP2011129754A (ja) 2009-12-18 2009-12-18 回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011129754A true JP2011129754A (ja) 2011-06-30

Family

ID=44292021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009287627A Pending JP2011129754A (ja) 2009-12-18 2009-12-18 回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2011129754A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121770A (ja) * 2018-01-11 2019-07-22 日本シイエムケイ株式会社 金属ベースプリント配線板とその製造方法
JP2019212675A (ja) * 2018-05-31 2019-12-12 日東電工株式会社 配線回路基板
US10633082B2 (en) * 2017-02-10 2020-04-28 Goodrich Corporation Heat resistant systems and methods for composite structures
US10744355B2 (en) 2017-03-29 2020-08-18 Goodrich Corporation Heat resistant systems and methods

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10633082B2 (en) * 2017-02-10 2020-04-28 Goodrich Corporation Heat resistant systems and methods for composite structures
US11260966B2 (en) 2017-02-10 2022-03-01 Goodrich Corporation Heat resistant systems and methods for composite structures
US10744355B2 (en) 2017-03-29 2020-08-18 Goodrich Corporation Heat resistant systems and methods
JP2019121770A (ja) * 2018-01-11 2019-07-22 日本シイエムケイ株式会社 金属ベースプリント配線板とその製造方法
JP7017416B2 (ja) 2018-01-11 2022-02-08 日本シイエムケイ株式会社 金属ベースプリント配線板とその製造方法
JP2019212675A (ja) * 2018-05-31 2019-12-12 日東電工株式会社 配線回路基板

Similar Documents

Publication Publication Date Title
JP5108496B2 (ja) 回路基板およびその製造方法、回路装置およびその製造方法
JP4688526B2 (ja) 半導体装置及びその製造方法
TWI233701B (en) Light-source module and its production method
US20140191350A1 (en) Image sensor chip package and fabricating method thereof
KR101901988B1 (ko) 반도체 패키지의 제조 방법
US9842794B2 (en) Semiconductor package with integrated heatsink
US9301387B2 (en) Printed circuit board with burr prevention structure
JP2013106033A (ja) 半導体パッケージ及びその製造方法
JP2011129754A (ja) 回路装置およびその製造方法
JP2009026843A (ja) 半導体装置
JP2004363379A (ja) 半導体装置
KR101668353B1 (ko) 칩 기판 및 칩 패키지 모듈
WO2018123381A1 (ja) 回路モジュールおよびその製造方法
JP2008147512A (ja) 発光装置およびその製造方法
KR101763893B1 (ko) 광원 유닛 및 이의 제조 방법
WO2011049234A1 (ja) 基板およびそれを用いた回路装置の製造方法
US10892212B2 (en) Flat no-lead package with surface mounted structure
JP2010278309A (ja) 回路基板の製造方法および回路装置の製造方法
JP2007242864A (ja) 半導体装置
KR101856481B1 (ko) 광 디바이스용 기판 및 그 제조방법 및 광 디바이스
JP2015146404A (ja) 半導体装置およびその製造方法
JPWO2011077968A1 (ja) 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器
WO2019225273A1 (ja) 回路基板の製造方法
EP3982402A1 (en) Electronic component with metallic cap
WO2011074684A1 (ja) 基板およびそれを用いた回路装置の製造方法