CN1682118A - 芯片载体 - Google Patents

Abstract

一种芯片载体，是为应用于TSOP插座而特别设计的。更具体地，所述芯片载体具有载体基片，载体基片上具有载体触点，其尺寸特别匹配上、下插座触点的位置。载体基片的厚度为145微米，还适于插在上和下插座触点之间。载体底部支撑部分仅位于一部分载体基片下面，并且不妨碍载体基片插入上和下插座触点之间的相对小的空间。通过在上和下插座触点之间从相反两侧夹持载体基片的边缘，可以避免损坏载体基片。在载体底部支撑部分内没有可以增大其尺寸并妨碍其插入插座的螺栓或螺母。相应的每对上和下插座触点形成双侧的牢固的电气连接。

Description

芯片载体

发明领域

本发明涉及一种用于临时夹持微电子芯片类型的芯片载体，以便进行芯片的老化和其它测试。本发明还涉及一种微电子芯片连接组件，包括可以连接到电路板的插座，以及为所述插座设计的芯片载体。

背景技术

集成电路通常在半导体晶片中以及在半导体晶片上制造。这种半导体晶片随后切割成各个芯片，每个芯片载有相应的集成电路。将晶片切割成各个芯片常常称为“划片”或“切割”。

一旦将晶片切割成各个芯片，通常有利的做法是在封装芯片之前测试每个芯片中的集成电路。通过首先识别芯片上的缺陷，可以避免封装芯片的额外支出。识别缺陷对于多芯片组件特别重要，因为其中一个缺陷芯片将危及整个组件的价值。

测试切割后未封装芯片的一种方式是临时将芯片插入芯片载体中载体主体中的夹持结构。夹持结构中多个芯片触点与芯片上多个端子中的相应端子接触。外部载体的触点电气连接到芯片触点，并提供形成电接触的表面，用于在载体触点与芯片上端子之间提供信号。

接着将芯片插入插座中。插座具有多个导电引脚，用于连接到电路板。插座还具有多个插座触点，用于电气连接到引脚并接触载体的触点。电流由此经过电路板、电路板接头和插座触点传导到载体触点。因此在电路板与未封装芯片之间形成电子通路，并且可以用于测试芯片上的集成电路。

有几个类型的插座用于测试薄型小尺寸封装(TSOP)电子器件。一个TSOP是一个微电子芯片的封装，它可以插入封模中并具有多个145μm的薄电子引线从其相反侧面伸出。没有芯片载体是设计用于TSOP型插座内部的。

发明内容

根据本发明一个方面，提供一种微电子芯片连接组件。该连接组件包括插座和芯片载体。插座包括插座主体、多个导电电路板接头、左右行分离的导电下插座触点、左右行分离的导电上插座触点。电路板接头位于插座主体外部。下插座触点和上插座触点也位于插座主体上，并且至少一些下插座触点和至少一些上插座触点电气连接到至少一些电路板接头。上插座触点是可以致动的，从而相对于左右行下插座触点分别在缩回和接触位置之间运动。芯片载体包括载体主体、多个芯片触点、左右载体触点行。载体主体具有夹持结构，用于临时性地和可拆卸性地装入微电子芯片。芯片触点位于夹持结构中，与芯片多个端子中的相应端子接触。载体触点位于载体主体相反侧上并从该相反侧伸出。载体触点电气连接到芯片触点。载体触点行彼此间隔选定的距离，从而当上插座触点处于其缩回位置时载体触点可以插入左右行上插座触点之间，从而当上插座触点处于其接触位置时，每个载体触点位于相应一对上下插座触点之间。

根据本发明的另一个方面，提供一种芯片载体，包括载体支撑部分、载体基片、多个芯片触点、多个载体触点。载体支撑部分具有第一宽度。载体基片位于载体支撑部分上，载体基片具有第二宽度，使载体基片的左右部分伸出载体底部支撑部分之外。载体主体位于载体基片上，载体主体具有可临时性地和可拆卸性地装入微电子芯片的结构。芯片触点位于载体基片上的夹持结构内，与芯片上多个端子中的相应端子接触。载体触点位于载体基片每个左右部分的至少一个表面上，载体触点电气连接到芯片触点。

根据本发明的另一个方面，提供一种芯片载体，包括载体底部、载体基片、载体铰接底部、载体主体、载体铰接部分、载体铰接销。载体基片位于载体底部部分上。载体铰接底部位于载体底部上。载体主体位于基片上，并具有可临时性地和可拆卸性地装入微电子芯片的结构。载体铰接销穿过载体铰接底部和载体主体的孔，将载体主体固定在载体铰接底部上，并穿过载体铰接部分的孔，将载体铰接部分可转动地固定在载体铰接底部上。

根据本发明另一个方面，提供一种芯片载体，包括载体基片、载体主体、多个芯片触点、多个下载体触点。载体主体位于载体基片上，并具有可临时性地和可拆卸性地装入微电子芯片的夹持结构。芯片触点位于基片上侧的夹持结构中，与芯片上多个端子中的相应端子接触。下载体触点位于基片左右部分的下侧，伸出载体主体以外，并电气连接到至少一些芯片触点上。

附图说明

下面参考附图并以例子的形式的进一步说明本发明，其中：

图1是本发明一个实施例的芯片载体的透视图；

图1A是表示图1芯片载体中柔性橡胶膜位置的侧剖视图；

图2是图1芯片载体的载体基片形成部分的上表面上的芯片触点、载体触点和扇出连线的顶视图；

图3是为图1的芯片载体设计的插座的局部剖视端视图；

图4是表示上插座触点运动到缩回位置的一部分插座的剖视端视图；

图5是表示根据本发明的微电子芯片测试的流程图；

图6是可以使用与图3相同的装置测试的典型TSOP电子器件的顶视图。

具体实施方式

附图中的图1表示根据本发明一个实施例的芯片载体10，包括载体底部支撑部分12、载体基片14、四个载体铰接底部16A-D、载体主体18、载体盖20、载体锁22、前和后载体铰接销24A和24B、前和后载体铰接弹簧26A和26B。

载体铰接底部16A-D与载体底部支撑部分12成形在一起并由此固定在载体底部支撑部分12上。载体铰接底部16A和16B彼此分开并从载体底部支撑部分12的前部向上延伸。载体铰接底部16C和16D彼此分开并从载体底部支撑部分12的后部向上延伸。

载体基片14的厚度约145微米。在另一个实施例中，载体基片14的厚度可以是135到155微米之间。载体基片14具有四个孔，每个孔分别位于载体铰接底部16A-D中的一个上方。如图1A所示，载体基片14的中央部分部分地靠在载体底部支撑部分12上，部分地靠在柔性橡胶膜15A上，其中柔性橡胶膜15A处于载体底部支撑部分12的顶表面的凹槽15B中。载体基片14的宽度为W-1，比载体底部支撑部分12的宽度W-2宽，使载体基片14的左和右部分30A和30B伸出载体底部支撑部分12以外。

载体主体18也有四个孔，每个孔分别位于载体铰接底部16A-D中的一个上方。载体铰接底部16A-D对准载体主体18与载体基片14。载体主体18中形成的夹持结构32。夹持结构32的侧面是由载体主体18的相应部分形成的，夹持结构32的底部是由载体基片14形成的。

载体盖20包括盖铰接部分34和盖加压板36。盖加压板36固定在盖铰接部分34上，固定的方式使盖加压板36相对于盖铰接部分34转动或摆动，并使盖加压板36朝盖铰接部分34压下。在盖铰接部分34与盖加压板36之间的压缩弹簧(未图示)使盖加压板36远离盖铰接部分34。

盖铰接部分34具有两个末端部分38，位于载体铰接底部16C和16D上。后载体扭转弹簧26B插入载体铰接底部16C和16D之间。

载体锁22具有两个末端部分40，位于载体铰接底部16A和16B上。前载体扭转弹簧26A插入载体铰接底部16A和16B之间。

前载体铰接销24A被插入载体主体18、载体锁22的末端部分40、载体铰接底部16A和16B的孔中，并穿过前载体扭转弹簧26A。前载体铰接销24A还通过载体铰接底部16A和16B将载体主体18的前部固定到载体底部支撑部分12上，而不需要任何额外的占用空间的螺栓和螺母，并同时将载体锁22可转动地固定在载体主体18上。

同样，后载体铰接销24B被插入载体主体18、盖铰接部分34的末端部分38、载体铰接底部16C和16D的孔中，并穿过后载体扭转弹簧26B。后载体铰接销24B还通过载体铰接底部16C和16D将载体主体18的后部固定在载体底部支撑部分12上，并同样将盖铰接部分34可转动地固定在载体主体18上。

在使用时，微电子芯片(未图示)插入夹持结构32中，微电子芯片的端子位于载体基片14上。此芯片的方向在电子工业中称为“倒装晶片”。通过载体基片14和载体底部支撑部分12中的抽吸孔41抽真空，用于向下保持芯片。

接着，载体盖20绕后载体铰接销24B转动并克服后载体弹簧26B产生的弹簧力，从而盖加压板36接触微电子芯片的上表面(在倒装晶片方向中芯片的背侧)。相对于盖铰接部分34转动盖加压板36使盖加压板36的表面与微电子芯片的上表面平齐。当压力施加到盖铰接部分34的外表面时，盖加压板36和盖铰接部分34之间的弹簧产生作用力，将微电子芯片压向载体基片14。

盖铰接部分34的尖端42推动载体锁22的接合结构44，克服前载体弹簧26A产生的弹簧力。接合结构44随后“咬住”尖端42并将载体盖20保持在关闭位置。微电子芯片由此保持在夹持结构32中。

如图2所示，不导电的载体基片14具有很多形成在其上面和其内部的导电特征，包括多个芯片触点50、多个载体触点52和多根扇出连线54。芯片触点50位于载体基片14的中央区域。芯片触点50对应于微电子芯片上端子的布局，使微电子芯片上的每个端子都与相应的一个芯片触点50接触。载体底部支撑部分12和装在凹槽中的柔性橡胶膜15A对载体基片14提供背面支撑。橡胶膜15A由于具有柔软性而使芯片触点可以相对于载体底部支撑部分12垂直运动，并保证载体基片14上的每个芯片触点50与每个芯片上端子恰当接触。在另一个实施例中，柔软性可以由载体基片14、芯片触点50或芯片上端子提供。

载体触点52在载体基片14的左部分30A和右部分30B的边缘分别位于左行52A和右行52B中。每个载体触点52A或52B通过相应的扇出连线54连接到相应一个芯片触点50。另外的载体触点(未图示)形成在载体基片14的下表面。在载体基片14下表面的载体触点具有对应于载体基片14上表面的载体触点52A和52B布局的布局。载体基片14中的各个过孔56将每个载体触点52A或52B与载体基片14下表面相应的每个载体触点互相连接。因此，载体基片14下表面的各个载体触点也通过各个过孔56和输出连线54电气连接到各个芯片触点50。

在特殊实施例中具有27个载体触点52A和27个载体触点52B。在另一个实施例中，在特定行中可以具有22到35个载体触点。另外的实施例可以在特定一侧具有33个载体触点。在特殊实施例中，载体基片14的宽度约为12mm，长度约为21mm。在另一个实施例中，宽度可以在9到13mm之间，长度可以在18到24mm之间。

芯片载体10首先插入测试接触器，以便进行芯片的预老化测试。测试接触器设计成容纳典型的TSOP电子器件，芯片载体10的形状、尺寸和触点布局设计成与测试接触器匹配和协同工作，载体基片14下表面的载体触点与测试接触器的相应触点接触。具有芯片的芯片载体10在预老化测试结束后从测试接触器上取下，并插入典型的TSOP老化插座进行老化测试。

图3和4表示典型的TSOP老化插座60，它是为图1的芯片载体10而设计的。图3的左半部表示插座60的外部，右半部表示内部剖面。图3中左半部的剖面与图示的右半部的剖面镜面对称。

插座60包括插座主体62、电路板连接引脚64、左和右行(仅图示右行)导电下插座触点66、左和右行(仅图示右行)导电上插座触点68、插座致动器部分70。

电路板连接引脚64固定在插座主体62的下表面并由此处伸出。电路板连接引脚64被插入老化板(未图示)电路板的相应孔中。很多插座以相似的方式连接到电路板上。电流可以从电路板经过电路板连接引脚64传导到下插座触点66和上插座触点68。诸如插座60的多个插座通常连接到一个电路板，并形成永久性或半永久性组件。

多个普通接头72固定在插座主体62内，并且彼此电气绝缘。每个电路板连接引脚64电气连接到相应的普通接头72。

每个下插座触点66电气连接到相应的普通接头72，并且是在相应下插座触点66的上表面暴露的位置。每个上插座触点通过相应的夹持弹簧74连接到相应的普通接头72。每个上插座触点68在图3所示的接触位置与图4所示的缩回位置之间可以移动。在接触位置，各个上插座触点68可以接触各个下插座触点66的上表面。这里的各个下插座触点66和上插座触点68都连接到相应的普通接头72，因此与相应的普通接头72处于相同电压。在缩回位置，如图4所示，夹持弹簧74弯曲，使各个上插座触点68向上移动并到达各个下插座触点66右侧。

插座致动器部分70固定在插座主体62上，在图3所示上升位置和图4所示下降位置之间运动。各个连接部分76固定在每个相应的上插座触点68上，并沿插座致动器部分70的表面78滑动。当插座致动器部分70下降时，连接部分76的尖端移动到右侧。连接部分76到右侧的运动使得上插座触点68向上运动并到达下插座触点66的右侧。

在特定行中的所有上插座触点68统一向上运动并到达右侧。插座60左半部的上插座触点同时统一向上运动并到达左侧。当插座致动器70下降时，左、右两行上插座触点68之间的距离增大。当在插座主体62与插座致动器部分70之间的插座弹簧80的回复力作用下，插座致动器部分70上升时，此距离又减小。

使用时，上插座触点68运动到图4所示的缩回位置，接着将图1所示的、其中装有微电子芯片的芯片载体10被插入插座60中。载体基片14下表面上的左、右行载体触点52被定位到左、右行下插座触点66顶部。接着，上插座触点68运动到图3所示位置，使载体基片14夹持在上插座触点68和下插座触点66之间。图3右侧的每个上插座触点68与图2右行中相应的一个载体触点52B接触。同样地，图3插座60左侧的每个上插座触点与图2左行中相应的一个载体触点52A接触。因此，右行中的载体触点52B之间的间距对应于上插座触点68之间的间距。而且，左行载体触点52A和右行载体触点52B之间的距离对应于左、右行上插座触点68之间的距离。经过各个电路板连接引脚64、普通接头72、各对上插座触点68和下插座触点66、载体基片14的上和下表面各对载体触点52(图示仅是上表面触点52)、各个扇出连线54以及各个芯片触点50，电流可以流入微电子芯片上的各个端子或从其中流出。

需要通常注意的是，图1的芯片载体10特别设计成用在插座60内。更具体地，芯片载体10具有基片14，基片14上面有载体触点52，所述载体触点尺寸特别匹配上插座触点68和下插座触点66的位置。载体基片14的厚度为145微米，也适合插在上插座触点68和下插座触点66之间。载体底部支撑部分12仅仅位于一部分载体基片14的下方，不会妨碍载体基片14插入上插座触点68和下插座触点66之间的较小空间内。通过在上插座触点68和下插座触点66之间从相反两侧夹持载体基片14的边缘，可以避免损坏载体基片14。还需要注意的是，在载体底部支撑部分12内部没有可以增大其尺寸，并妨碍其插入插座60中的螺栓或螺母。还需注意的是，每对上插座触点68和下插座触点66形成双侧的牢固的电气连接。

芯片载体10与插座60一起形成微电子芯片连接组件，使信号可以在电路板与微电子芯片之间传输，用于测试微电子芯片。一旦老化测试结束，就从插座中取出芯片载体10。

图5表示测试和封装芯片的整个工艺。首先，如同前面参考图1所作的说明将芯片装入芯片载体10(步骤102)。接着，将芯片载体10装入测试接触器，用于执行预老化测试(步骤104)。接着将芯片载体10从测试接触器上取下并插入老化插座60内，如同前面参考图3的说明，用于执行老化测试(步骤106)。更多的芯片载体，每个夹持一个相应的芯片，都插入老化板上相似的插座中，接着将老化板插入老化烘箱进行老化测试。在预老化测试之后，从老化烘箱中取出老化板，并从老化插座60中取出芯片载体10并将芯片载体10再次插入测试接触器，用于执行芯片的参数测试(步骤108)。接着，与参考图1描述的过程相反，从测试接触器中取出芯片载体10，从芯片载体中取出芯片(步骤110)。接着将芯片封装在传统TSOP中(步骤112)，或者以完全测试和老化的裸芯片交付用户。接着再次将封装芯片装入测试接触器(步骤114)。触点在TSOP上的布局与触点在芯片载体10上的布局相同，从而相同的测试接触器可以用于步骤114中测试封装的芯片，与步骤104和108的芯片测试一样。一旦封装芯片的最终测试结束，则从测试接触器中取出封装芯片。接着可以将封装芯片运输到用户(步骤116)。

图6表示步骤114中测试类型的TSOP电子器件130。TSOP电子器件130包括微电子芯片132，它永久性地用材料134密封，并且从材料134上伸出多个引脚136。引脚136的位置与图2中的载体触点52相同，可以使器件130在步骤114中在测试接触器中进行测试。相同的测试接触器和相同的插座60可以用于测试与器件130相同的其它TSOP电子器件。

虽然说明并在附图中图示了某些代表性实施例，但可以理解的是，这些实施例仅仅是解释性的，而不对本发明构成限制，并且本发明并不限于图示的和描述的特定结构和布置，因为本领域的一般技术人员可以做出修改。

Claims (28)

1.一种微电子芯片连接组件，包括：

插座主体；

位于插座主体外的多个导电电路板接头；

位于插座主体上的左右行分离的导电下插座触点，至少一些下插座触点电气连接到至少一些电路板接头；

位于插座主体上的左右行分离的导电上插座触点，上插座触点是可以致动的，从而相对于左右行下插座触点分别地在缩回和接触位置之间运动，至少一些上插座触点电气连接到至少一些电路板接头；

载体主体，该载体主体具有夹持结构，用于临时性地和可拆卸性地装入微电子芯片；

在所述夹持结构中的多个芯片触点，用于与芯片上的多个端子中的相应端子接触；以及

左右行载体触点，该载体触点位于载体主体相反侧上并从相反侧上伸出，并且电气连接到芯片触点，所述载体触点行彼此间隔选定的距离，从而当上插座触点处于其缩回位置时载体触点可以插入左右行上插座触点之间，并且当上插座触点处于其接触位置时，每个载体触点位于相应的一对上下插座触点之间。

2.如权利要求1所述的连接组件，其中当各个载体触点位于各对插座触点之间时，每个上插座触点与相应下插座触点间隔的距离在135到155微米之间。

3.如权利要求2所述的连接组件，其中当处于其接触位置时左右行插座触点之间的距离为9到13mm，每行下插座触点为18到24mm长。

4.如权利要求1所述的连接组件，还包括：

装在插座主体上的插座致动器部分，用于在升高位置和降低位置之间运动，插座致动器部分在从升高位置运动到降低位置时同时推动上插座触点从其接触位置到达其缩回位置。

5.如权利要求1所述的连接组件，其中所述电路板接头是从插座主体下表面伸出的引脚。

6.如权利要求1所述的连接组件，还包括：

固定在载体主体上的载体基片，芯片触点和形成在载体基片上的载体触点，还包括将芯片触点与载体触点相互连接的载体扇出连线。

7.如权利要求6所述的连接组件，其中所述载体触点是处于载体基片下表面的下载体触点，并电气接触各个下插座触点。

8.如权利要求6所述的连接组件，其中所述载体触点是处于载体基片上表面的上载体触点，并电气接触各个上插座触点。

9.如权利要求6所述的连接组件，其中所述载体触点包括处于载体基片下表面的、电气接触各个下插座触点的下载体触点，以及处于载体基片上表面的、电气接触各个上插座触点的上载体触点。

10.如权利要求1所述的连接组件，还包括：

固定在载体主体上的载体盖，用于在打开位置和关闭位置之间运动，当处于打开位置时芯片可以插入所述夹持结构或从夹持结构中取出，当处于关闭位置时载体盖将芯片夹持在夹持结构中。

11.如权利要求10所述的连接组件，其中所述载体盖位于载体基片上方。

12.一种芯片载体，包括：

具有第一宽度的载体底部支撑部分；

在所述载体支撑部分上的载体基片，所述载体基片具有第二宽度，使载体基片的左右部分伸出载体底部支撑部分之外；

载体主体，所述载体主体位于载体基片上，并具有用于临时性地和可拆卸性地装入微电子芯片的夹持机构；

多个芯片触点，所述芯片触点位于载体基片的夹持结构内，与芯片上的多个端子中的相应端子接触；以及

多个载体触点，所述载体触点位于载体基片每个左右部分的至少一个表面上，载体触点电气连接到芯片触点。

13.如权利要求12所述的芯片载体，其中所述载体基片的左右部分为135到155微米厚。

14.如权利要求12所述的芯片载体，还包括：

允许芯片触点相对于载体底部支撑部分运动的柔性部分。

15.如权利要求12所述的芯片载体，具有穿过载体基片和载体底部支撑部分的抽吸孔。

16.一种芯片载体，包括：

载体底部支撑部分；

在所述载体底部部分上的载体基片；

在所述载体底部上的载体铰接底部；

在所述载体基片上的载体主体，所述载体主体具有临时性地和可拆卸性地装入微电子芯片的结构；

载体铰接部分；以及

载体铰接销，所述载体铰接销穿过载体铰接底部和载体主体的孔，将载体主体固定在载体铰接底部上，并穿过载体铰接部分的孔，将载体铰接部分可转动地固定在载体铰接底部上。

17.如权利要求16所述的芯片载体，其中所述载体铰接部分是载体盖，所述载体盖可以在打开位置和关闭位置之间转动，当处于打开位置时芯片可以插入所述夹持结构或从夹持结构中取出，当处于关闭位置时载体盖将芯片夹持在夹持结构中。

18.如权利要求16所述的芯片载体，还包括：

多个芯片触点，所述芯片触点位于载体基片的夹持结构中，与芯片上的多个端子中的相应端子接触；以及

多个载体触点，所述载体触点位于载体基片上的夹持结构的外部，所述载体触点电气连接到所述芯片触点。

19.一种芯片载体，包括：

载体基片；

在所述载体基片上的载体主体，所述载体主体具有临时性地和可拆卸性地装入微电子芯片的夹持结构；

多个芯片触点，所述芯片触点位于载体基片上侧的夹持结构中，与芯片上的多个端子中的相应端子接触；以及

多个下载体触点，所述下载体触点位于载体基片的左右部分下侧，并伸出载体主体之外，所述下载体触点电气连接到至少一些芯片触点。

20.如权利要求19所述的芯片载体，还包括：

多个上载体触点，所述上载体触点位于载体基片的左右部分上侧，所述上载体触点电气连接到至少一些芯片触点。

21.一种芯片载体，包括：

载体主体，所述载体主体具有临时性地和可拆卸性地装入微电子芯片的夹持结构；

多个芯片触点，所述芯片触点位于所述夹持结构中，并且其位置与芯片上的多个端子中的相应端子接触；

延伸到所述载体主体左右侧的部分，每个部分具有上、下表面，其中至少一个表面至少部分由多个载体触点形成，所述载体触点电气连接到相应的芯片触点，各部分的上下表面之间的垂直高度在135到155微米之间。

22.如权利要求21所述的芯片载体，其中具有所述部分的载体主体的宽度在9到13mm之间，长度在18到24mm之间，并且在载体主体的特定侧具有22到35个载体触点。

23.如权利要求22所述的芯片载体，其中所述垂直高度约为145微米，宽度约为12mm，长度约为21mm。

24.如权利要求23所述的芯片载体，其中在载体主体的特定侧具有27个载体触点。

25.如权利要求23所述的芯片载体，其中在载体主体的特定侧具有33个载体触点。

26.一种测试电子器件的方法，包括：

将裸微电子芯片插入芯片载体中；

将装有微电子芯片的芯片载体插入插座中，芯片载体的载体触点接触插座的插座触点；

在芯片载体处于插座中的同时测试微电子芯片；

从插座中取出芯片载体，并从芯片载体中取出裸微电子芯片；

将TSOP电子器件插入插座中，TSOP电子器件包括微电子芯片、永久性密封微电子芯片的封装材料、从所述材料伸出的多个引脚，所述引脚接触插座的插座触点；

测试插座中TSOP封装的微电子芯片；以及

从插座中取出TSOP电子器件。

27.如权利要求26所述的方法，其中所述裸微电子芯片是TSOP电子器件的微电子芯片。

28.如权利要求26所述的方法，其中所述插座是老化板上多个插座中的一个。

Images