CN1681207B

CN1681207B - 在测试模式操作期间具有可调整摆动宽度的输出驱动器

Info

Publication number: CN1681207B
Application number: CN200510063921.3A
Authority: CN
Inventors: 李升勋; 权奇元; 崔桢焕
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-04-06
Filing date: 2005-03-30
Publication date: 2010-10-13
Anticipated expiration: 2025-03-30
Also published as: CN1681207A; JP2005304025A; TWI271032B; JP4980580B2; TW200605504A; EP1585222A3; US7259592B2; US20050218934A1; EP1585222A2

Abstract

一种输出驱动器响应于输入信号和摆动宽度控制信号(TE)。该输出驱动器被配置成生成下述输出信号，该输出信号当摆动宽度控制信号指定正常模式运行时具有第一摆动宽度(例如，小于轨对轨)，当摆动宽度控制信号指定测试模式运行时具有第二摆动宽度(例如，轨对轨)。

Description

在测试模式操作期间具有可调整摆动宽度的输出驱动器

技术领域

本发明涉及一种集成电路设备，更具体而言涉及一种高速输出驱动器电路。

背景技术

传统的集成电路设备可以包括配置为以高数据速率驱动芯片内(on-chip)或芯片外(off-chip)负载的多个输出驱动器电路。这些输出驱动器电路可以是具有连接到上拉(pull-up)负载(例如，电阻器、耗尽型晶体管等)的下拉(pull-down)晶体管的单级设备。下拉晶体管具有响应于输入信号的栅极端、耦合到驱动器电路的输出的漏极端、以及耦合到参考电源线(例如，Vss)的源极端。电阻器可以电耦合在驱动器电路的输出和正电压电源线(例如，Vdd)之间。在运行期间，输入信号可以具有最大摆动(full swing)宽度，由此在Vss和Vdd之间轨对轨(rail-to-rail)摆动。驱动器电路输出处的输出信号也可以具有最大摆动宽度。在美国专利6,130,563中公开了传统输出驱动电路的一个示例。

单级输出驱动器电路可以利用大的下拉晶体管，以用具有最大摆动宽度的输出信号驱动大电容负载。不幸的是，使用这样的大的下拉晶体管来轨对轨切换输出信号可能限制输出驱动器电路的运行速度。要解决此速度限制，已为高速应用开发了具有多级的输出驱动电路。在这种驱动器电路中，在一级或多级输出处生成的信号的信号摆动宽度可以更小，由此支持更高的切换速率。

图1是具有多个驱动器级的传统输出驱动器电路10的电示意图。这些级图示为输入驱动器级12、中间驱动器级13和输出驱动器级14。还提供了输入缓冲器11(例如，反相器)来为数据输入信号DIN提供缓冲。如图所示，输入驱动器级12包括NMOS下拉晶体管NM1和上拉电阻器R1。NMOS下拉晶体管NM1的栅极端接收由输入缓冲器11生成的互补数据输入信号DINB。中间驱动器级13包括NMOS下拉晶体管NM2和下拉电阻器R2。NMOS下拉晶体管NM2的栅极端电耦合到输入驱动器级12的输出(例如，NMOS晶体管NM1的漏极端)。输出驱动器级14包括NMOS下拉晶体管NM3和上拉/终端电阻器R3。NMOS下拉晶体管NM3的栅极端电耦合到中间驱动器级13的输出(例如，NMOS晶体管NM2的漏极端)。通常选取上拉/终端电阻器R3的值匹配正由输出驱动器级14的输出DOUT驱动的负载(未示出)的电阻，由此抑制输出DOUT处的信号反射。上拉电阻器R1和R2的电阻值通常选取为相对小的值(例如，50或75欧姆)，从而输入驱动器级12和中间驱动器级13的输出处的信号的摆动宽度小于轨对轨。

如本领域技术人员将理解的，输入驱动器级12的输出处的信号的摆动宽度将在从当NMOS下拉晶体管NM1截止时的最大电压Vdd到当NMOS下拉晶体管NM1导通时的最小电压Vdd(R_NM1/(R₁+R_NM1))的范围内变化。值R_NM1指定了NMOS下拉晶体管NM1的导通状态(on-state)电阻。因为在输入驱动器级12的输出处的信号的最小电压可以防止NMOS下拉晶体管NM2完全截止，所以在中间驱动器级13的输出处的信号的摆动宽度将在从小于Vdd的最大电压到当NMOS下拉晶体管NM2完全导通时的最小电压Vdd(R_NM2/(R₂+R_NM2))的范围内变化。值R_NM2指定了NMOS下拉晶体管NM2的导通状态电阻。在中间驱动器级13的输出处的信号的相对小摆动宽度转化成输出信号DOUT的甚至更小的摆动宽度。

图2是传统输出驱动器电路20的电示意图，其中输出驱动器电路20响应于一对差动输入信号DP和DN生成一对差动输出信号TXN和TXP。该输出驱动器电路20包括响应于偏置信号Vb的第一和第二偏置晶体管NM13和NM14、以及具有公共连接的源极端的第一和第二输入晶体管NM11和NM12。第一和第二偏置晶体管NM13和NM14作为建立第一和第二下拉电流I1和I2的电流源运行。输出驱动器电路20还包括耦合到一对输出OUT1和OUT2的第一和第二负载电阻器R11和R12。基于输出驱动器电路20的这种配置，输出信号TXN和TXP的摆动宽度将是负载/终端电阻器R11、R12的值(例如，50或70欧姆)和下拉电流I1、I2的值的函数。

图3是传统输入电路30和生成输入信号IN_DAT的输入信号取样器40的电示意图。如图所示，输入电路30包括一对终端电阻器R21和R22，一对负载电阻器R31和R32以及NMOS晶体管NM21、NM22和NM23。NMOS晶体管NM21和NM22的栅极端接收在输入IN1和IN2处的一对差动输入信号RXP和RXN。响应于时钟信号CLK的NMOS晶体管NM23作为确定输入电路30何时有效的使能晶体管来运行。这些输入信号的信号摆动宽度受终端电阻器R21和R22的值影响，终端电阻器R21和R22可以具有相对小的值(例如，50或70欧姆)。NMOS晶体管NM21和NM22的漏极端产生作为取样器40的输入的一对差动信号。

不幸的是，虽然具有相对小的摆动宽度的信号的生成可以增加驱动器电路的运行速度，但是如果摆动宽度不足以由测试器件可靠地检测到，则这些小摆动宽度可能使集成电路在晶片级别的测试变得复杂。从而，尽管具有小摆动宽度的驱动器电路提供的性能优势，但是仍继续存在对支持小摆动宽度也支持在晶片级别的可靠测试的驱动器电路的需要。

发明内容

根据本发明实施例的集成电路设备包括响应于输入信号和摆动宽度控制信号(也称为测试使能信号TE)的输出驱动器。输出驱动器被配置成生成下述输出信号，该输出信号当摆动宽度控制信号指定正常模式运行时具有第一摆动宽度，当摆动宽度控制信号指定测试模式运行时具有大于第一摆动宽度的第二摆动宽度。第二摆动宽度可以是轨对轨摆动宽度(例如，Vdd到Vss)。输出驱动器可以包括响应于输入信号的驱动器级以及响应于输入信号和摆动宽度控制信号的摆动宽度调整电路。

这些实施例还可以包括多级驱动器，该多级驱动器具有电耦合到输出驱动器的输入的输出。该多级驱动器配置成生成具有小于轨对轨摆动宽度的输出的输入信号。还提供了多级旁路缓冲器。该旁路缓冲器具有电耦合到输出驱动器的输入的输出。多级旁路缓冲器响应于摆动宽度控制信号，并且配置成当摆动宽度控制信号指定测试模式运行时选择性地增加输入信号的摆动宽度。当摆动宽度控制信号指定正常模式运行时，多级旁路缓冲器的输出还可以被置于高阻抗状态。

具体来讲，按照本发明的一个方面，提供了一种集成电路设备，该设备包括：响应于输入信号和摆动宽度控制信号的输出驱动器，所述输出驱动器被配置成生成下述输出信号，该输出信号当摆动宽度控制信号指定正常模式运行时具有第一摆动宽度，并且当摆动宽度控制信号指定测试模式运行时具有大于第一摆动宽度的第二摆动宽度；以及控制驱动器，该控制驱动器被配置成响应于摆动宽度控制信号生成具有多个摆动宽度的输入信号，其中所述控制驱动器包括多级旁路缓冲器，所述多级旁路缓冲器被配置成当摆动宽度控制信号指定测试模式运行时，在所述多级旁路缓冲器的输出处选择性地生成输入信号，以及还被配置成当摆动宽度控制信号指定正常模式运行时，将输出置于高阻抗状态。

按照本发明的另一个方面，提供了一种集成电路设备，包括：响应于输入信号和摆动宽度控制信号的输出驱动器，所述输出驱动器被配置成生成下述输出信号，该输出信号当摆动宽度控制信号指定正常模式运行时具有第一摆动宽度，并且当摆动宽度控制信号指定测试模式运行时具有大于第一摆动宽度的第二摆动宽度；多级驱动器，具有电耦合到所述输出驱动器的输入的输出，并且被配置成生成具有小于轨对轨摆动宽度的输入信号；以及多级旁路缓冲器，电耦合到所述输出驱动器的输入，并且响应于摆动宽度控制信号，所述多级旁路缓冲器被配置成当摆动宽度控制信号指定测试模式运行时选择性地增加输入信号的摆动宽度。

按照本发明的再一个方面，提供了一种集成电路设备，包括：响应于一对输入信号和摆动宽度控制信号的输出驱动器，所述输出驱动器被配置成生成下述一对输出信号，该一对输出信号当摆动宽度控制信号指定正常模式运行时具有第一摆动宽度，并且当摆动宽度控制信号指定测试模式运行时具有大于第一摆动宽度的第二摆动宽度；多级驱动器，该多级驱动器具有电耦合到所述输出驱动器的一对输入的一对输出，并且被配置成生成具有小于轨对轨摆动宽度的一对输入信号；以及多级旁路缓冲器，其电耦合到所述输出驱动器的一对输入，并且响应于摆动宽度控制信号，所述多级旁路缓冲器被配置成当摆动宽度控制信号指定测试模式运行时选择性地增加所述一对输入信号的摆动宽度。

按照本发明的再一个方面，提供了一种用于半导体设备的高速输出电路，所述电路包括：输出驱动电路，其响应于输出控制信号输出输出信号，并且响应于摆动宽度控制信号改变输出信号的电压摆动宽度；以及控制驱动电路，其响应于内部信号输出输出控制信号，并且响应于摆动宽度控制信号改变输出控制信号的电压摆动宽度的幅度，其中所述输出驱动电路包括：驱动器，其用于响应于输出控制信号向输出节点输出输出信号；以及摆动宽度改变电路，其响应于输出控制信号和摆动宽度控制信号改变输出信号的电压摆动宽度的幅度，其中，所述输出驱动电路的驱动器包括：连接到输出节点的第一终端电阻器；以及第一驱动晶体管，其通过输出节点串行连接到第一终端电阻器，并且响应于输出控制信号将预定的电流传导到地，并且，所述输出驱动电路的摆动宽度改变电路包括：第二驱动晶体管，其与第一驱动晶体管并行连接到输出节点，并且响应于输出控制信号使额外的电流流到地；第二终端电阻器，其与第一终端电阻器并行连接到输出节点，并且形成下述路径，通过所述路径将内部电压提供给第一和第二驱动晶体管；第一开关电路，其响应于摆动宽度控制信号而接通/断开，并且当其接通时通过第一终端电阻器将内部电压提供给第一和第二驱动晶体管；以及第二开关电路，其响应于摆动宽度控制信号而接通/断开，并且当其断开时将第二驱动晶体管与地分隔开。

按照本发明的再一个方面，提供了一种用于半导体设备的高速输出电路，所述电路包括：输出驱动电路，其响应于输出控制信号输出输出信号，并且响应于摆动宽度控制信号改变输出信号的电压摆动宽度；以及控制驱动电路，其响应于内部信号输出输出控制信号，并且响应于摆动宽度控制信号改变输出控制信号的电压摆动宽度的幅度，其中所述控制驱动电路包括：驱动器，用于响应于内部信号向输出节点输出输出控制信号；以及摆动宽度改变电路，其响应于内部信号和摆动宽度控制信号改变输出控制信号的电压摆动宽度的幅度，其中所述控制驱动电路的驱动器包括：连接到输出节点的第一电阻器；以及第一驱动晶体管，其通过输出节点串行连接到第一电阻器，并且响应于内部信号使预定的电流流到地，并且，所述控制驱动电路的摆动宽度改变电路包括：第二驱动晶体管，其与第一驱动晶体管并行连接到输出节点，并且响应于内部信号使额外的电流流到地；第二电阻器，其与第一电阻器并行连接到输出节点，并且形成下述路径，通过所述路径将内部电压提供给第一和第二驱动晶体管；第一开关电路，其响应于摆动宽度控制信号而接通/断开，并且当其接通时通过第一电阻器将内部电压提供给第一和第二驱动晶体管；以及第二开关电路，其响应于摆动宽度控制信号而接通/断开，并且当其断开时将第二驱动晶体管与地分隔开。

按照本发明的再一个方面，提供了一种用于半导体设备的高速输出电路，所述电路包括：输出驱动电路，其响应于输出控制信号输出输出信号，并且响应于摆动宽度控制信号改变输出信号的电压摆动宽度；控制驱动电路，其响应于内部信号输出输出控制信号，并且响应于摆动宽度控制信号改变输出控制信号的电压摆动宽度的幅度；以及旁路电路，其响应于摆动宽度控制信号接收内部信号，并且向输出驱动电路输出所接收的内部信号，其中所述输出驱动电路如果同时接收到内部信号和输出控制信号则响应于内部信号来操作。

按照本发明的再一个方面，提供了一种用于半导体设备的高速输出电路，所述电路包括：输出驱动电路，其响应于输出控制信号输出输出信号，并且响应于摆动宽度控制信号改变输出信号的电压摆动宽度；以及控制驱动电路，其响应于内部信号输出输出控制信号，并且响应于摆动宽度控制信号改变输出控制信号的电压摆动宽度的幅度，其中所述输出驱动电路响应于多个输出控制信号输出多个外部输出信号，并且响应于摆动宽度控制信号改变外部输出信号的电压摆动宽度的幅度，并且所述控制驱动电路响应于多个内部信号输出输出控制信号，并且响应于摆动宽度控制信号改变输出控制信号的电压摆动宽度的幅度。

附图说明

图1是具有多级的传统输出驱动器电路的电示意图。

图2是生成一对差动输出信号的传统输出驱动器电路的电示意图。

图3是传统输入电路和输入信号取样器的电示意图。

图4是根据本发明实施例的具有多级的输出驱动器的电示意图。

图5是根据本发明实施例配置的具有输出驱动器级的输出驱动器的电示意图。

图6是示出了对于图5的输出驱动器信号摆动宽度与终端电阻的关系曲线图。

图7是根据本发明另外实施例的输出驱动器和旁路电路的电示意图。

图8是图7的旁路电路的电示意图。

图9是根据本发明实施例的具有多级的差动输出驱动器的电示意图。

图10是图9的差动输出驱动器级的实施例的电示意图。

图11是图9的差动输出驱动器级的实施例的电示意图。

图12是图9的差动输出驱动器级的实施例的电示意图。

图13是图9的差动输出驱动器级的实施例的电示意图。

图14是图9的差动输出驱动器级的实施例的电示意图。

图15是可用作相对于图10到图14的输出驱动器级的对比示例的差动输出驱动器级的电示意图。

图16是根据本发明实施例的具有多级和差动旁路电路的差动输出驱动器的电示意图。

图17是图16的差动旁路电路的电示意图。

图18是根据本发明实施例的差动输入电路和输入信号取样器的电示意图。

具体实施方式

现将参考其中示出了本发明优选实施例的附图，在这里更全面地描述本发明。但是，本发明可以以许多不同的形式实施，并且不应被解释为限制于这里提出的实施例；而是，提供这些实施例从而本公开将是彻底的和完全的，并且将向本领域的技术人员完全传达本发明的范围。贯穿始终，类似的标号指类似的元件，并且其上的信号线和信号由相同的参考字符指示。信号也可以被同步和/或经历较小的布尔运算(例如，反转)，而不被认作不同的信号。例如，信号名字的后缀B(或前缀符号“/”)也可以指示互补数据或者信息信号或者有效低电平控制信号。

图4是根据本发明实施例的多级输出驱动器电路100的电示意图。此输出驱动器电路100包括控制驱动器级120和输出驱动器级130。控制驱动器级120包括输入驱动器级和中间驱动器级。输入驱动器级包括驱动器140和摆动宽度调整电路160，中间驱动器级包括驱动器150和摆动宽度调整电路170。输出驱动器级130包括驱动器180和摆动宽度调整电路190。也可以提供缓冲器110(例如，反相器)以对数据输入信号DI进行缓冲。在缓冲器110的输出DIB生成的信号通常是最大摆动信号(即，当切换到高和低时在Vdd和Vss之间摆动)。

驱动器140图示为包括NMOS下拉晶体管141，其中NMOS下拉晶体管141具有连接到缓冲器110的输出DIB的栅极端和连接到地参考引线(例如，Vss＝0伏)的源极端。NMOS下拉晶体管141的漏极端连接到驱动器140的输出节点ND1和正常模式电阻器Rn1的第一端子。正常模式电阻器Rn1的电阻通常相对小(例如50欧姆)。摆动宽度调整电路160包括NMOS下拉晶体管161，其中NMOS下拉晶体管161具有连接到输出节点ND1和测试模式电阻器Rt1的第一端子的漏极端，测试模式电阻器Rt1通常具有相对大的值(例如，1K欧姆)。测试模式电阻器Rt1的第二端子连接到电源线(例如，Vdd)。摆动宽度调整电路160还包括如图所示连接的第一开关元件162和第二开关元件163。第一开关元件162响应于互补测试使能信号TEB，互补测试使能信号TEB在本文中可视为反转的摆动宽度控制信号。第二开关元件163响应于真正的测试使能信号TE，真正的测试使能信号TE可视为真正的摆动宽度控制信号。

当真正的测试使能信号TE是无效(inactive)的(即，TE＝0，TEB＝1)时，第一开关元件162将闭合而第二开关元件163将断开。第一开关元件162的闭合将使得正常模式电阻器Rn1和测试模式电阻器Rt1彼此并行。当存在此并行关系时，对于Rn1＜＜Rt1的情况，输出节点ND1和电源线Vdd之间的有效电阻将近似等于正常模式电阻器Rn1的电阻。因此，在正常模式操作期间将真正的测试使能信号TE设置为无效电平将使得输出节点ND1处的控制信号ICTL相对于缓冲器110的输出处的信号DIB而言具有较小的摆动宽度。具体而言，当信号DIB从低切换到高(例如，从Vss切换到Vdd)时，NMOS下拉晶体管141将完全导通，并且通过正常和测试模式电阻器Rn1和Rt1的并联吸收(sink)下拉电流i1。作为响应，输出节点ND1将被下拉到等于Vdd(R₁₄₁/((Rn1‖Rt1)+R₁₄₁)的值，其中电阻值R₁₄₁指定NMOS下拉晶体管141的完全导通状态电阻，值((Rn1‖Rt1)代表正常模式和测试模式电阻器Rn1和Rt1的组合的并联电阻。相反，当信号DIB从高切换到低(例如，从Vdd切换到Vss)时，NMOS下拉晶体管141将完全截止，并且输出节点ND1将被拉升到等于约Vdd的值。对于其中Vdd等于1.8伏以及Vdd(R₁₄₁/((Rn1‖Rt1)+R₁₄₁)等于约0.6伏的情况，控制信号ICTL的摆动宽度将为约1.2伏。

但是，在测试模式运行期间，真正的测试使能信号TE将有效(active)，互补测试使能信号TEB将无效(即，TE＝1，TEB＝0)。当这种情况发生时，第一开关元件162将断开而第二开关元件163将闭合，对于其中Vdd等于1.8伏的情况，控制信号ICTL的摆动宽度将增加到约1.8伏(即，轨对轨)。具体而言，当信号DIB从低切换到高时，闭合第二开关元件163将使得NMOS下拉晶体管141和161的并行下拉电阻非常小，并且组合吸收电流i1+ia1是通过相对大的测试模式电阻器Rt1拉下(is pulled)的。使用传统的分压规则，当信号DIB从低切换到高时控制信号ICTL将切换到低电平约Vss，而当信号DIB从高切换到低时控制信号ICTL将切换到高电平约Vdd，且NMOS下拉晶体管141和161截止。因此，在测试模式运行期间设置真正的测试使能信号TE为有效电平而互补测试使能信号TEB为无效电平，将使得摆动宽度调整电路160将控制信号ICTL的摆动宽度增加到最大轨对轨电平(例如，对于其中Vdd＝1.8伏的情况，将摆动宽度从正常模式期间的约1.2伏增加到测试模式期间的约1.8伏)。

上述输入驱动器级的操作也将适用于中间驱动器级，中间驱动器级包括驱动器150和摆动宽度调整电路170。驱动器150图示为包括NMOS下拉晶体管151，NMOS下拉晶体管151具有连接到输入驱动器级的输出ICTL的栅极端和连接到地参考引线(例如，Vss)的源极端。NMOS下拉晶体管151的漏极端连接到驱动器150的输出节点ND2和正常模式电阻器Rn2的第一端子。正常模式电阻器Rn2的电阻通常相对小(例如，50欧姆)。摆动宽度调整电路170包括NMOS下拉晶体管171，其中NMOS下拉晶体管171具有连接到输出节点ND2和测试模式电阻器Rt2的第一端子的漏极端，测试模式电阻器Rt2通常具有相对大的值(例如，1K欧姆)。测试模式电阻器Rt2的第二端子连接到电源线(例如，Vdd)。摆动宽度调整电路170还包括如图所示连接的第一开关元件172和第二开关元件173。第一开关元件172响应于互补测试使能信号TEB。第二开关元件173响应于真正的测试使能信号TE。

当真正的测试使能信号TE无效(即，TE＝0，TEB＝1)时，第一开关元件172将闭合而第二开关元件173将断开。第一开关元件172的闭合将使得正常模式电阻器Rn2和测试模式电阻器Rt2彼此并行。当存在此并行关系时，对于Rn2＜＜Rt2的情况，输出节点ND2和电源线Vdd之间的有效电阻将近似等于正常模式电阻器Rn2的电阻。因此，在正常模式操作期间将真正的测试使能信号TE设置为无效电平将使得输出节点ND2处的控制信号ICTL相对于输入驱动器级的输出处的控制信号ICTL而言具有较小的摆动宽度。具体而言，当控制信号ICTL从低切换到高时，NMOS下拉晶体管151将完全导通，并且通过正常模式和测试模式电阻器Rn2和Rt2的并联吸收下拉电流i2。作为响应，输出节点ND2将被下拉到等于Vdd(R₁₅₁/((Rn2‖Rt2)+R₁₅₁)的值，其中电阻值R₁₁指定NMOS下拉晶体管151的完全导通状态电阻，值((Rn2‖Rt2)代表正常模式和测试模式电阻器Rn2和Rt2的组合的并联电阻。相反，当控制信号ICTL切换低到等于约Vdd(R₁₄₁/((Rn1‖Rt1)+R₁₄₁)的电平时，NMOS下拉晶体管151将部分截止，并且输出节点ND2将被拉升到小于Vdd的值。因此，在正常模式运行期间，中间驱动器级的输出处的控制信号OCTL的摆动宽度将小于输入驱动器级的输出处的控制信号ICTL的摆动宽度。

但是，在测试模式运行期间，真正的测试使能信号TE将有效，互补测试使能信号TEB将无效(即，TE＝1，TEB＝0)。当这种情况发生时，第一开关元件172将断开而第二开关元件173将闭合，对于其中Vdd等于1.8伏的情况，控制信号OCTL(以及控制信号ICTL)的摆动宽度将增加到约1.8伏(即，最大轨对轨)。具体而言，当控制信号ICTL从低切换到高时，闭合第二开关元件173将使得NMOS下拉晶体管151和171的并行下拉电阻非常小，并且组合吸收电流i2+ia2是通过相对大的测试模式电阻器Rt2拉下的。使用传统的分压规则，当控制信号ICTL从低切换到高时控制信号OCTL将切换到低电平约Vss，而当控制信号ICTL从高切换到低时控制信号OCTL将切换到高电平约Vdd，且NMOS下拉晶体管151和171截止。

提供控制信号OCTL作为输出驱动器级130内的驱动器180的输入。该驱动器180包括NMOS下拉晶体管181，其中NMOS下拉晶体管181具有连接到地参考引线Vss的源极端和连接到输出节点ND3、多级输出驱动器电路100的输出DQ、以及正常模式终端电阻器Rn3的第一端子的漏极端。摆动宽度调整电路190包括NMOS下拉晶体管191，其中NMOS下拉晶体管191具有连接到输出节点ND3和测试终端电阻器RT3的第一端子的漏极端，其中测试终端电阻器Rt3通常具有相对大的值(例如，1K欧姆)。测试模式终端电阻器Rt3的第二端子连接到电源线(例如，Vdd)。摆动宽度调整电路190还包括如图所示连接的第一开关元件192和第二开关元件193。当真正的测试使能信号TE无效(即，TE＝0，TEB＝1)时，电阻器Rn3和Rt3以并行方式运行，驱动器180将生成具有相对于控制信号OCTL的摆动宽度而言较小的摆动宽度的输出信号DQ。但是，当真正的测试使能信号TE有效(即，TE＝1，TEB＝0)时，控制信号ICTL、OCTL和输出信号DQ将类似于信号DI和DIB全部具有最大摆动宽度，且吸收电流i3和ia3将通过测试终端电阻器Rt3被拉下。

因此，图4图示了响应于输入信号(例如，OCTL)和在本文中描述为测试使能信号TE的摆动宽度控制信号的输出驱动器130。输出驱动器130配置成生成如下输出信号DQ，该输出信号DQ当摆动宽度控制信号TE指定正常运行时具有第一摆动宽度，以及当摆动宽度控制信号TE指定测试模式运行时具有大于第一摆动宽度的第二摆动宽度。第二摆动宽度可以是轨对轨摆动宽度(例如，Vdd到Vss)。输出驱动器可以包括响应于输入信号的驱动器级180和响应于输入信号(OCTL)和摆动宽度控制信号TE的摆动宽度调整电路190。

和图4的多级输出驱动器电路100形成对比，图5的多级输出驱动器电路50包括仅一个摆动宽度调整电路55，该摆动宽度调整电路55在测试模式运行期间响应于测试使能信号。具体而言，图5的输出驱动器电路50包括缓冲器51，该缓冲器51响应于数据输入信号DIN生成互补数据输入信号DINB。输出驱动器电路50的第一级包括第一驱动器52，第一驱动器52包含如图所示连接的NMOS下拉晶体管NM1和上拉电阻器R1。在NMOS下拉晶体管NM1的漏极端处产生的信号被提供为第二驱动器53的输入。该第二驱动器53包含如图所示连接的NMOS下拉晶体管NM2和上拉电阻器R2。在NMOS下拉晶体管NM21的漏极端处产生的信号S被提供为第三驱动器54和摆动宽度调整电路55的输入。如本领域技术人员将理解的那样，信号S将具有相对于数据输入信号DIN而言较小的摆动宽度，其中数据输入信号DIN可以在最大CMOS电平(例如，最大轨对轨)切换。

如图所示，第三驱动器54包括NMOS下拉晶体管NM3和正常电阻器Rn，摆动宽度调整电路55包括NMOS下拉晶体管NM4、测试终端电阻器Rt、第一开关元件61和第二开关元件62。第一和第二开关元件61、62分别响应于真正的测试使能信号和互补测试使能信号TE和TEB。如上所述，设置测试使能信号TE为有效电平(即，TE＝1，TEB＝0)将操作使得相对于信号S的摆动宽度而言增加数据输出信号DOUT的摆动宽度，其中信号S被提供为第三驱动器54的输入。但是，因为当测试使能信号TE有效时，信号S不具有最大摆动宽度，所以数据输出信号DOUT不能获得最大摆动宽度，即使当考虑到由摆动宽度调整电路55提供的摆动宽度调整时也如此。

图6图示了数据输出信号DOUT无法获得最大摆动宽度的情况。具体而言，图6是包括四条曲线A、B、C、D的图。图的y轴指定数据输出信号DOUT的摆动宽度，图的x轴指定摆动宽度调整电路55内的测试终端电阻器Rt的电阻值。曲线A相应示出了对于其中驱动器53内的电阻器R2具有第一值的情况下，作为测试终端电阻器Rt的函数的数据输出信号DOUT的摆动宽度。曲线B对应示出了对于其中驱动器53内的电阻器R2具有大于第一值的第二值的情况下，作为测试终端电阻器Rt的函数的数据输出信号DOUT的摆动宽度。曲线C对应示出了对于其中驱动器53内的电阻器R2具有大于第二值的第三值的情况下，作为测试终端电阻器Rt的函数的数据输出信号DOUT的摆动宽度。曲线D对应示出了对于其中驱动器53内的电阻器R2具有大于第三值的第四值的情况下，作为测试终端电阻器Rt的函数的数据输出信号DOUT的摆动宽度。

为了解决关于图5的多级输出驱动器电路50的上述局限，根据本发明另一实施例的多级输出驱动器200包括旁路电路240，该旁路电路240操作来在测试模式运行期间增加作为输出驱动器级230的输入提供的信号(例如，OCTL)的摆动宽度。如图7所示，输出驱动器200包括缓冲器210(可选)、控制驱动器级220、输出驱动器级230和旁路电路240。控制驱动器级220包括输入驱动器级250和中间驱动器级260。输出驱动器级230包括输出驱动器270和摆动宽度调整电路280。

缓冲器210响应于真正数据输入信号DI生成互补数据输入信号DIB。互补数据输入信号DIB可以具有建立在CMOS电平的最大摆动宽度。输入驱动器级250包括如图所示连接的NMOS下拉晶体管251和正常模式电阻器Rn1。输入驱动器级250的输出节点ND1生成控制信号ICTL，其中控制信号ICTL提供为中间驱动器级260的输入。当NMOS下拉晶体管251导通时，下拉电流i1将通过正常模式电阻器Rn1。中间驱动器级260包括如图所示连接的NMOS下拉晶体管261和正常模式电阻器Rn2。中间驱动器级260的输出节点ND2生成控制信号OCTL，其中控制信号OCTL提供为输出驱动器270的输入。当NMOS下拉晶体管261导通时，下拉电流i2将通过正常模式电阻器Rn2。在正常模式运行期间，类似于图5中所示的信号S，该控制信号OCTL具有相对小的摆动宽度的属性。但是，在测试模式运行期间，旁路电路240将控制信号OCTL的摆动宽度增加到最大轨对轨值。

如图8所示，该旁路电路240包括反相器241、第一旁路级242和第二旁路级243。当测试使能信号TE有效(即，TE＝1，TEB＝0)时，第一和第二旁路级242和243对由缓冲器210生成的互补数据输入信号DIB提供双缓冲。或者，当测试使能信号TE无效时，禁止第一和第二旁路级242和243。当被禁止时，第二旁路级243生成高阻抗输出(即，DIB*＝高Z)。第一旁路级242包括两个PMOS晶体管P11、P12和两个NMOS晶体管N11和N12的图腾柱(totempole)排列。当测试使能信号TE有效时，第一旁路级242作为CMOS反相器运行，这意味着第一旁路级242的输出节点OD1响应于互补数据输入信号DIB轨对轨切换。类似地，第二旁路级243包括两个PMOS晶体管P13、P14和两个NMOS晶体管N13和N14的图腾柱排列。当测试使能信号TE有效时，第二旁路级243作为CMOS反相器运行，这意味着输出节点OD2处的双缓冲后的互补数据输入信号DIB*轨对轨切换。此外，因为在测试模式运行期间，第一和第二旁路级242和243提供的总延迟约等于输入和中间驱动器级250和260提供的总延迟，所以双缓冲后的互补数据信号DIB*将把控制信号OCTL拉成轨对轨。

因此，在测试模式运行期间，当测试使能信号TE有效时，控制信号0CTL的摆动宽度将增加到最大轨对轨电平。此外，摆动宽度调整电路280将有效以支持输出信号DQ的最大摆动宽度。具体而言，增加控制信号OCTL的摆动宽度将使得CMOS下拉晶体管271在控制信号OCTL从低切换到高时完全导通，而在控制信号OCTL从高切换到低时完全截止。设置测试使能信号为有效电平也将使得开关元件283闭合而开关元件281断开，由此阻碍通过正常电阻器Rn3的电流传导。当NMOS下拉晶体管271和281响应于控制信号OCTL从低到高的转变而完全导通时，电流i3和ia3将通过测试终端电阻器Rte和节点ND3拉下，并且输出端DQ将被驱至地参考电压Vss。或者，当NMOS下拉晶体管271和281响应于控制信号OCTL从高到低的转变而完全截止时，节点ND3和输出端DQ将被拉升到电源电压Vdd。在这种方式下，图7到图8的旁路电路240可提供为图4的摆动宽度调整电路160和170的替代。

因此，图7到图8图示了响应于输入信号(OCTL)和摆动宽度控制信号TE的输出驱动器230。输出驱动器230配置成生成下述输出信号DQ，该输出信号DQ当摆动宽度控制信号指定正常模式运行时具有第一摆动宽度，而当摆动宽度控制信号指定测试模式运行时具有大于第一摆动宽度的第二摆动宽度。还提供了多级驱动器220。多级驱动器220具有电耦合到输出驱动器230的输入的输出。多级驱动器220配置成生成具有小于轨对轨摆动宽度的输入信号OCTL。还提供了多级旁路缓冲器240。多级旁路缓冲器240电耦合到输出驱动器230的输入，并且响应于摆动宽度控制信号TE。多级旁路缓冲器220配置成当摆动宽度控制信号指定测试模式运行时选择性地增加输入信号0CTL的摆动宽度。输出驱动器230包括驱动器级270和摆动宽度调整电路280，其中驱动器级270响应于输入信号OCTL，摆动宽度调整电路280响应于输入信号OCTL以及摆动宽度控制信号TE。摆动宽度调整电路280包括至少一个响应于摆动宽度控制信号TE的开关元件283。

现参考图9，根据本发明另外实施例的多级输出驱动器300类似于图4的输出驱动器100。但是，输出驱动器300的多个级的每个处理相应对的差动信号，而不是单个信号。这些差动信号图示为(DI，DIB)、(ICTL，ICTLB)、(OCTL，OCTLB)和(DQ，DQB)。具体而言，多级输出驱动器300包括缓冲器310(可选)、控制驱动器级320和输出驱动器级330。控制驱动器级320包括示作主驱动器(master driver)的输入驱动器级340、和示作从驱动器(slaved river)的中间驱动器级350。主驱动器340响应于一对数据输入信号DI和DIB生成一对控制信号ICTL和ICTLB。从驱动器350响应于该对控制信号ICTL和ICTLB生成一对控制信号OCTL和OCTLB。输出驱动器级330响应于控制信号0CTL和OCTLB生成一对数据输出信号DQ和DQB。主驱动器340、从驱动器350和输出驱动器级330都响应于测试使能信号TE并且可以配置为等价电路。当在测试模式运行期间将测试使能信号TE设置为有效电平时，信号ICTL、ICTLB、OCTL、OCTLB、DQ和DQB将轨对轨切换，由此具有最大摆动宽度以支持晶片级别和其它类型的测试。相反，当在正常模式运行期间将测试使能信号TE设置为无效电平时，信号ICTL、ICTLB、OCTL、OCTLB、DQ和DQB将具有小于最大摆动宽度的摆动宽度，其支持高速切换。

图10到图14图示了图9的输出驱动器级330(以及等价的主驱动器和从驱动器)的五个替换性实施例。具体而言，图10是输出驱动器330A的电示意图，输出驱动器330A包含负载电路411、比较电路412和电流源电路413，其中电流源电路413包含主电流源(primary current source)414和辅助电流源(secondary current source)415。负载电路411图示为包括一对终端电阻器Rt11和Rt12(其可以具有约1K欧姆的大电阻)和一对正常模式电阻器Rn11和Rn12(例如其可以具有约50欧姆的相对小的电阻)。还提供了PMOS上拉晶体管P11和P12。这些上拉晶体管P11和P12响应于测试使能信号TE。当设置测试使能信号TE为有效电平(即，TE＝1)时，PMOS上拉晶体管P11和P12截止，阻止正常模式电阻器Rn11和Rn12影响负载电路411的上拉阻抗。但是，当设置测试使能信号TE为无效电平(即，TE＝0)时，PMOS上拉晶体管P11和P12导通。当这种情况发生时，正常模式电阻器Rn11和终端电阻器Rt11的组合的并联电阻近似等于正常模式电阻器Rn11的电阻。类似地，正常模式电阻器Rn12和终端电阻器Rt12的组合的并联电阻近似等于正常模式电阻器Rn12的电阻。

比较电路412图示为包括具有公共连接的源极端的NMOS输入晶体管N11和N12。这些输入晶体管N11和N12响应于控制信号OCTL和OCTLB。NMOS输入晶体管N11和N12的漏极端连接到输出节点OUT1和OUT2，其产生一对输出信号DQ和DQB。如本领域技术人员将理解的那样，当将控制信号OCTL设置为高达Vdd以及将控制信号OCTLB设置为低到Vss时，将从负载电路411的右侧下拉出电流Id2。或者，当将控制信号OCTLB设置为高达Vdd以及将控制信号OCTL设置为低到Vss时，将从负载电路411的左侧下拉出电流Id1。

主电流源414包括一对NMOS下拉晶体管N13和N14，其响应于偏置电压Vb。提供吸收电流Is1和Is2穿过下拉晶体管N13和N14。辅助电流源415包括NMOS晶体管N15和N16。NMOS晶体管N15响应于偏置电压Vb，NMOS晶体管N16响应于测试使能信号TE。基于辅助电流源415的该配置，将仅在测试使能信号TE有效时的测试模式运行期间，将下拉电流Is3加到吸收电流Is1和Is2上。

因此，配置输出驱动器330A使得在正常模式运行期间，当具有稍微较大的摆动宽度的控制信号OCTL和OCTLB切换时，输出信号DQ和DQB将具有相对小的摆动宽度。在正常模式运行期间，输出驱动器330A作为下述差动放大器运行，该差动放大器具有输入晶体管N11和N12、公共连接到输入晶体管N11和N12的源极端的主电流源414、以及并行负载阻抗((Rn11‖Rt11)和(Rn12‖Rt12))，该并行负载阻抗((Rn11‖Rt11)和(Rn12‖Rt12))对于其中Rn11＜＜Rt11和Rn12＜＜Rt12的情况近似等于正常模式电阻器Rn11和Rn12的值。相反，在使能信号TE有效时的测试模式运行期间，控制信号OCTL和OCTLB的摆动宽度将是轨对轨信号，并且正常模式电阻器Rn11和Rn12将从负载电路411内的上拉路径断开连接，因为PMOS上拉晶体管P11和P12将截止。此外，辅助电流源415将有效以增加由电流源电路413提供的总下拉电流。当NMOS输入晶体管N11和N12响应于控制信号OCTL和OCTLB而交替地导通和截止时，该额外的电流支持输出信号DQ和DQB的摆动宽度的增加。

正常模式运行期间的图10的输出驱动器330A的切换速度受PMOS晶体管P11和P12的寄生栅极-漏极电容的影响。用虚线表示的电容器C11反映PMOS晶体管P11的寄生电容，PMOS晶体管P12具有类似的寄生电容(未示出)。将这些寄生电容值维持在相对低水平可以提高输出驱动器330A的切换速度，这是通过降低与由电阻器Rt11、Rn11和PMOS晶体管P11定义的RC网络以及由电阻器Rt12、Rn12和PMOS晶体管P12定义的RC网络相关联的RC时间常数实现的。

图11图示了根据本发明另一实施例的输出驱动器330B。该输出驱动器330B类似于图10的输出驱动器330A，但是，提供了一个改进的负载电路421。该改进的负载电路421包括额外的PMOS晶体管P23，PMOS晶体管P23具有连接到节点S1和S2的源极和漏极端。与PMOS晶体管P23的漏极端相关联的寄生电容图示为电容C22，其用虚线示出。虽然未示出，但是PMOS晶体管P23的源极端和PMOS晶体管P12的漏极端也具有寄生电容。当在可能包括输出驱动器330B的高速切换的正常模式运行期间，将测试使能信号TE设置为无效电平时，节点S1和S2电短路在一起并且电短路到电源线Vdd。当这种情况发生时，电阻器Rt11、Rt12、Rn11和Rn12以及寄生电容器可以视作连接的RC负载电路，其支持相对于图10的负载电路411内的负载网络而言更高的速度切换。但是，在测试使能信号TE有效(即，TE＝1)时的测试模式运行期间，相对于图10的负载电路411内的负载网络，负载电路421中的RC负载网络将提供稍高的寄生电容(因为MOS晶体管P23的加入)以及稍慢的切换速度特性。

图12图示了根据本发明另一实施例的输出驱动器330C。该输出驱动器330C类似于图10的输出驱动器330A，但是，提供了一个改进的负载电路431。该改进的负载电路431包括连接到节点S1和S2的额外的测量模式电阻器Rt31，但少了图10中所示的终端电阻器Rt11和Rt12。在测试使能信号TE无效时的正常模式运行期间，负载电路431有效以将正常电阻器Rn31和Rn31连接到电源线Vdd，并且将电压平衡在节点S1和S2，从而相对小的电流经过测试模式电阻器Rt31。或者，在测试使能信号TE有效时的测试模式运行期间，PMOS晶体管P11和P12截止，并且电源电压Vdd由连接到输出节点OUT1和OUT2的外部测试电路施加给负载电路431。

图13图示了根据本发明另一实施例的输出驱动器330D。该输出驱动器330D类似于图10的输出驱动器330A。但是，负载电路441中的终端电阻器Rt41和Rt42连接到节点S1和S2，而不是输出节点OUT1和OUT2。当测试使能信号TE有效时，PMOS晶体管P11和P12截止。当这种情况发生时，在输出节点OUT1和电源线Vdd之间提供了正常电阻器Rn41和终端电阻器Rt41的串联组合，并且在输出节点OUT2和电源线Vdd之间提供了正常电阻器Rn42和终端电阻器Rt42的串联组合。在正常电阻器Rn41和终端电阻器Rt41的串联组合大于图10的终端电阻器Rt11的情况下，相对于图10的驱动器330A而言，在图13的驱动器330D中，输出信号DQ和DQB的摆动宽度可以更大。

图14图示了根据本发明另一实施例的输出驱动器330E。该输出驱动器330E类似于图11的输出驱动器330C，但是，负载电路451包括PMOS均衡晶体管P53，其响应于测试使能信号TE。在正常模式运行期间，当测试使能信号TE无效(即，TE＝0)时，节点S1和S2将由PMOS晶体管P53短路在一起，并且由PMOS晶体管P11和P12拉升到电源电压。PMOS均衡晶体管P53将向节点S1和S2加入一些额外的寄生电容(例如，C52)，但是该额外的电容可以由在输出节点OUT1和OUT2上加载的较低的整体RC抵消。

图15是差动输出驱动器级70的电示意图，其可用作相对于图10到图14的输出驱动器级的对比示例。该驱动器级70包括负载电路71、比较电路72和电流源73。电流源73包括NMOS晶体管N73和N74，其分别响应于偏置电压和来自比较电路72的吸收电流Is1和Is2。比较电路72包括响应于一对差动输入信号DP和DN的输入晶体管N71和N72。NMOS晶体管N71和N72的漏极端连接到输出节点OUT1和OUT2，其产生一对差动输出信号TXP和TXN。负载电路71图示为包括如图所示连接的一对终端电阻器Rt71和Rt72、一对正常模式电阻器Rn71和Rn72、以及4个PMOS上拉晶体管P71-P74。在测试模式运行期间，当测试使能信号TE有效时，PMOS晶体管P73和P74导通，而PMOS晶体管P71和P72截止。在此测试模式期间，输出信号TXP和TXN的摆动宽度将增加，且相对大的电阻器Rt71和Rt72(例如，1K欧姆电阻器)将在负载电路71的上拉路径中有效。或者，在正常模式运行期间，当测试使能信号TE无效时，PMOS晶体管P71和P72导通，而PMOS晶体管P73和P74截止。但是，如果由OMOS晶体管P71-P74提供的寄生电容显著，则可能限制在正常模式运行期间的驱动器级70的最大运行速度。对于PMOS晶体管P71和P73，由C71和C72图示了这些寄生电容，其它的PMOS晶体管P72和P74具有类似的寄生电容(未示出)。

图16是根据本发明实施例的具有多级和差动旁路电路的差动多级输出驱动器500的电示意图。该输出驱动器500包括与图7的旁路电路240有关的差动旁路电路560、以及以类似于图9中所示级的方式处理差动信号的多个级。图17中详细图示了旁路电路560的电示意图。多级输出驱动器500包括缓冲器510(例如，反相器)、控制电路级520和输出驱动器级530。控制驱动器级520包括示作主驱动器的输入驱动器级540，以及示作从驱动器的中间驱动器级550。主驱动器540响应于一对数据输入信号DIB和DI而生成一对控制信号ICTL和ICTLB，从驱动器550响应于该对控制信号ICTL和ICTLB而生成一对控制信号OCTL和OCTLB。主驱动器540和从驱动器550都不响应于测试输入信号TE，这意味着不仅在正常和而且在测试模式运行期间控制信号ICTL和ICTLB都将具有减少的摆动宽度。将控制信号OCTL和OCTLB提供给输出驱动器530，输出驱动器530生成一对数据输出信号DQ和DQB，并且响应于测试使能信号TE。在测试模式运行期间，当控制信号OCTL和OCTLB的信号摆动宽度由旁路电路560增加时，数据输出信号DQ和DQB的信号摆动宽度可以维持在最大轨对轨电平。

因此，差动多级输出驱动器500响应于一对输入信号(OCTL，OCTLB)以及摆动宽度控制信号TE。输出驱动器500配置成生成下述一对输出信号(DQ，DQB)，该对输出信号(DQ，DQB)当摆动宽度控制信号指定正常模式运行时具有第一摆动宽度，当摆动宽度控制信号指定测试模式运行时具有大于第一摆动宽度的第二摆动宽度。如图10所示，输出驱动器可以包括响应于一对输入信号的比较电路412、负载电路411和电流源413。电流源413包括主电流源414和辅助电流源415。还提供了多级驱动器520和多级旁路缓冲器560来控制输入信号OCTL、OCTLB的摆动宽度。

如现在将参考图17详细描述的，旁路电路560包括真正旁路电路570和互补旁路电路580。真正旁路电路570包括缓冲器571、第一级572和第二级573。互补旁路电路580包括缓冲器581、第一级582和第二级583。第一级572包括示作PI11、PI12、NI11、NI12的PMOS和NMOS晶体管的图腾柱排列。第二级573包括示作PI13、PI14、NI13、NI14的PMOS和NMOS晶体管的图腾柱排列。第一级582包括示出为PI21、PI22、NI21、NI22的PMOS和NMOS晶体管的图腾柱排列。第二级583包括示出为PI23、PI24、N123、NI24的PMOS和NMOS晶体管的图腾柱排列。

这些级的每个响应于测试使能信号TE。设置测试使能信号TE为无效电平(即，TE＝0)使得真正旁路电路570的真正数据输出DI*和互补旁路电路580的互补数据输出DIB*进入高阻抗状态。具体而言，设置测试使能信号TE为无效电平禁止了NMOS晶体管NI12、NI14、NI22、NI24，并且禁止了响应于信号TEB的PMOS晶体管PI11、PI13、PI21、PI23。或者，在测试模式运行期间设置测试使能信号TE为有效电平使能真正和互补旁路电路570和580，并使得真正和互补数据输出信号DI*和DIB*维持真正和互补数据输入信号DI和DIB的最大摆动宽度。再参考图16，这些真正和互补数据输出信号DI*和DIB*提供为输出驱动器530的输入，由此使得输出驱动器530在测试模式运行期间驱动输出DQ和DQB在最大轨对轨电平。

根据本发明另外实施例的差动输入电路600和输入信号取样器700一起由图18图示。差动输入电路600包括负载电路610、比较电路620和使能电路630。使能电路630包括响应于时钟信号CLK的NMOS下拉晶体管N63。比较电路620包括第一和第二NMOS输入晶体管N61和N62。第一NMOS输入晶体管N61的栅极端连接到输入节点IN1，其接收真正输入信号RXP。第二NMOS输入晶体管N62的栅极端连接到输入节点IN2，其接收互补输入信号RXN。NMOS输入晶体管N61和N62的漏极端连接到输出节点OUT1和OUT2。输出信号IN_RXN和IN_RXP从这些节点产生并提供为取样器电路700的输入，取样器电路700生成数据输入信号IN_DAT。NMOS输入晶体管N61和N62的漏极端也连接到电阻器Rm1和Rm2，其中电阻器Rm1和Rm2直接连接到电源线Vdd。

负载电路610包括正常模式电阻器Rn61和Rn62，其影响输入信号RXP和RXN的摆动宽度。电阻器Rn61连接到节点S1，电阻器Rn62连接到节点S2。PMOS均衡晶体管P63具有连接到节点S1和S2的源极端和漏极端，如图所示。节点S1也连接到终端电阻器Rt61和PMOS上拉晶体管P61的漏极端。节点S2也连接到终端电阻器Rt62和PMOS上拉晶体管P62的漏极端。PMOS晶体管P61、P62和P63响应于测试使能信号TE。当测试使能信号TE设置为无效电平时，将终端电阻器Rt61和Rt61有效地从负载电路610去除，并且将节点S1和S2直接拉到电源电压Vdd。将节点S1和S2设置到电源电压Vdd将限制输入信号RXP和RXN的摆动宽度，由此限制了输出信号IN_RXN和IN_RXP的摆动宽度。相反，当测试使能信号TE设置为有效电平(即，TE＝1)时，PMOS晶体管P61、P62和P63截止。因此，由终端电阻器Rt61和正常模式电阻器Rn61定义的上拉路径作为分压器运行，由此保持输入信号RXP(以及输出信号IN_RXN)的最大摆动宽度。类似地，由终端电阻器Rt62和正常模式电阻器Rn62定义的上拉路径作为分压器运行，由此保持输入信号RXN(以及输出信号IN_RXP)的最大摆动宽度。

在附图和说明书中，已经公开了本发明的典型优选实施例，并且尽管采用了特定术语，但是特定术语仅在普通的和描述的意义上使用，而不是出于限制的目的，在所附权利要求书中阐述了本发明的范围。

本申请要求分别于2004年4月6日和2004年5月14日提交的序列号为Nos.10-2004-0023339和Nos.10-2004-0023339的韩国专利申请的优先权，其公开通过引用并入于此。

Claims

1.一种集成电路设备，包括：

响应于输入信号和摆动宽度控制信号的输出驱动器，所述输出驱动器被配置成生成下述输出信号，该输出信号当摆动宽度控制信号指定正常模式运行时具有第一摆动宽度，并且当摆动宽度控制信号指定测试模式运行时具有大于第一摆动宽度的第二摆动宽度；以及

控制驱动器，该控制驱动器被配置成响应于摆动宽度控制信号生成具有多个摆动宽度的输入信号，

其中所述控制驱动器包括多级旁路缓冲器，所述多级旁路缓冲器被配置成当摆动宽度控制信号指定测试模式运行时，在所述多级旁路缓冲器的输出处选择性地生成输入信号，以及还被配置成当摆动宽度控制信号指定正常模式运行时，将输出置于高阻抗状态。

2.如权利要求1所述的集成电路设备，其中所述输出驱动器包括响应于输入信号的驱动器级和响应于输入信号和摆动宽度控制信号的摆动宽度调整电路。

3.如权利要求2所述的集成电路设备，其中所述驱动器级的输出节点连接到摆动宽度调整电路的输出节点。

4.如权利要求2所述的集成电路设备，其中所述摆动宽度调整电路包括至少一个响应于摆动宽度控制信号的开关元件。

5.如权利要求1所述的集成电路设备，还包括多级驱动器，该多级驱动器具有电耦合到多级旁路缓冲器的输出和所述输出驱动器的输入的输出，所述多级驱动器被配置成生成具有小于轨对轨摆动宽度的输入信号。

6.一种集成电路设备，包括：

响应于输入信号和摆动宽度控制信号的输出驱动器，所述输出驱动器被配置成生成下述输出信号，该输出信号当摆动宽度控制信号指定正常模式运行时具有第一摆动宽度，并且当摆动宽度控制信号指定测试模式运行时具有大于第一摆动宽度的第二摆动宽度；

多级驱动器，具有电耦合到所述输出驱动器的输入的输出，并且被配置成生成具有小于轨对轨摆动宽度的输入信号；以及

多级旁路缓冲器，电耦合到所述输出驱动器的输入，并且响应于摆动宽度控制信号，所述多级旁路缓冲器被配置成当摆动宽度控制信号指定测试模式运行时选择性地增加输入信号的摆动宽度。

7.如权利要求6所述的集成电路设备，其中所述多级旁路缓冲器被配置成当摆动宽度控制信号指定测试运行模式时选择性地将输入信号的摆动宽度增加到约轨对轨电平。

8.如权利要求6所述的集成电路设备，其中所述输出驱动器包括响应于输入信号的驱动器级和响应于输入信号和摆动宽度控制信号的摆动宽度调整电路。

9.如权利要求8所述的集成电路设备，其中所述驱动器级的输出节点连接到摆动宽度调整电路的输出节点。

10.如权利要求9所述的集成电路设备，其中所述摆动宽度调整电路包括至少一个响应于摆动宽度控制信号的开关元件。

11.如权利要求8所述的集成电路设备，其中所述摆动宽度调整电路包括至少一个响应于摆动宽度控制信号的开关元件。

12.一种集成电路设备，包括：

响应于一对输入信号和摆动宽度控制信号的输出驱动器，所述输出驱动器被配置成生成下述一对输出信号，该一对输出信号当摆动宽度控制信号指定正常模式运行时具有第一摆动宽度，并且当摆动宽度控制信号指定测试模式运行时具有大于第一摆动宽度的第二摆动宽度；

多级驱动器，该多级驱动器具有电耦合到所述输出驱动器的一对输入的一对输出，并且被配置成生成具有小于轨对轨摆动宽度的一对输入信号；以及

多级旁路缓冲器，其电耦合到所述输出驱动器的一对输入，并且响应于摆动宽度控制信号，所述多级旁路缓冲器被配置成当摆动宽度控制信号指定测试模式运行时选择性地增加所述一对输入信号的摆动宽度。

13.如权利要求12所述的集成电路设备，其中所述输出驱动器包括：

比较电路，其响应于所述一对输入信号；

负载电路，其电耦合到所述比较电路和所述输出驱动器的输出端子；以及

电流源，其电耦合到所述比较电路。

14.如权利要求13所述的集成电路设备，其中所述负载电路和所述电流源响应于摆动宽度控制信号。

15.如权利要求14所述的集成电路设备，其中所述电流源包括不响应于摆动宽度控制信号的主电流源和响应于摆动宽度控制信号的辅助电流源。

16.如权利要求15所述的集成电路设备，其中所述辅助电流源当摆动宽度控制信号指定测试模式运行时增加由所述电流源提供的下拉电流。

17.一种用于半导体设备的高速输出电路，所述电路包括：

输出驱动电路，其响应于输出控制信号输出输出信号，并且响应于摆动宽度控制信号改变输出信号的电压摆动宽度；以及

控制驱动电路，其响应于内部信号输出输出控制信号，并且响应于摆动宽度控制信号改变输出控制信号的电压摆动宽度的幅度，

其中所述输出驱动电路包括：

驱动器，其用于响应于输出控制信号向输出节点输出输出信号；以及

摆动宽度改变电路，其响应于输出控制信号和摆动宽度控制信号改变输出信号的电压摆动宽度的幅度，

其中，所述输出驱动电路的驱动器包括：

连接到输出节点的第一终端电阻器；以及

第一驱动晶体管，其通过输出节点串行连接到第一终端电阻器，并且响应于输出控制信号将预定的电流传导到地，

并且，所述输出驱动电路的摆动宽度改变电路包括：

第二驱动晶体管，其与第一驱动晶体管并行连接到输出节点，并且响应于输出控制信号使额外的电流流到地；

第二终端电阻器，其与第一终端电阻器并行连接到输出节点，并且形成下述路径，通过所述路径将内部电压提供给第一和第二驱动晶体管；

第一开关电路，其响应于摆动宽度控制信号而接通/断开，并且当其接通时通过第一终端电阻器将内部电压提供给第一和第二驱动晶体管；以及

第二开关电路，其响应于摆动宽度控制信号而接通/断开，并且当其断开时将第二驱动晶体管与地分隔开。

18.如权利要求17所述的高速输出电路，还包括用于从内部电路接收内部信号以及向控制驱动电路输出所接收的内部信号的缓冲器。

19.如权利要求17所述的高速输出电路，其中所述内部信号在互补金属氧化物半导体电平范围内摆动，从控制驱动电路输出的输出控制信号当摆动宽度控制信号被使能时在互补金属氧化物半导体电平范围内摆动，而当摆动宽度控制信号被禁止时在模拟电平范围内摆动，该模拟电平范围包含于互补金属氧化物半导体电平范围内。

20.如权利要求17所述的高速输出电路，其中当第一开关电路接通时，第二开关电路断开。

21.如权利要求17所述的高速输出电路，其中所述控制驱动电路包括：

主驱动器，其响应于内部信号输出内部控制信号；

从驱动器，其响应于内部控制信号输出输出控制信号；

第一摆动宽度改变电路，其响应于内部信号和摆动宽度控制信号改变内部控制信号的电压摆动宽度；以及

第二摆动宽度改变电路，其响应于内部控制信号和摆动宽度控制信号改变输出控制信号的电压摆动宽度。

22.如权利要求17所述的高速输出电路，其中所述控制驱动电路包括：

主驱动器，其响应于内部信号输出内部控制信号；

彼此串行连接的多个从驱动器；

主摆动宽度改变电路，其响应于内部信号和摆动宽度控制信号改变内部控制信号的电压摆动宽度的幅度；以及

多个从摆动宽度改变电路，其响应于摆动宽度控制信号分别改变从所述多个从驱动器输出的输出信号的电压摆动宽度的幅度，

以及多个从驱动器中的第一从驱动器接收内部控制信号，其它的从驱动器分别接收连接到输入端子的从驱动器的输出信号，以及最后的从驱动器输出输出控制信号。

23.如权利要求17所述的高速输出电路，其中所述摆动宽度控制信号在测试模式被使能而在正常模式被禁止，所述输出驱动电路当摆动宽度控制信号被使能时增加输出信号的电压摆动宽度的幅度，当摆动宽度控制信号被禁止时减少输出信号的电压摆动宽度的幅度，以及所述控制驱动电路当摆动宽度控制信号被使能时增加输出控制信号的电压摆动宽度的幅度，当摆动宽度控制信号被禁止时减少输出控制信号的电压摆动宽度的幅度。

24.一种用于半导体设备的高速输出电路，所述电路包括：

其中所述控制驱动电路包括：

驱动器，用于响应于内部信号向输出节点输出输出控制信号；以及

摆动宽度改变电路，其响应于内部信号和摆动宽度控制信号改变输出控制信号的电压摆动宽度的幅度，

其中所述控制驱动电路的驱动器包括：

连接到输出节点的第一电阻器；以及

第一驱动晶体管，其通过输出节点串行连接到第一电阻器，并且响应于内部信号使预定的电流流到地，

并且，所述控制驱动电路的摆动宽度改变电路包括：

第二驱动晶体管，其与第一驱动晶体管并行连接到输出节点，并且响应于内部信号使额外的电流流到地；

第二电阻器，其与第一电阻器并行连接到输出节点，并且形成下述路径，通过所述路径将内部电压提供给第一和第二驱动晶体管；

第一开关电路，其响应于摆动宽度控制信号而接通/断开，并且当其接通时通过第一电阻器将内部电压提供给第一和第二驱动晶体管；以及

25.如权利要求24所述的高速输出电路，其中当第一开关电路接通时，第二开关电路断开。

26.一种用于半导体设备的高速输出电路，所述电路包括：

输出驱动电路，其响应于输出控制信号输出输出信号，并且响应于摆动宽度控制信号改变输出信号的电压摆动宽度；

控制驱动电路，其响应于内部信号输出输出控制信号，并且响应于摆动宽度控制信号改变输出控制信号的电压摆动宽度的幅度；以及

旁路电路，其响应于摆动宽度控制信号接收内部信号，并且向输出驱动电路输出所接收的内部信号，

其中所述输出驱动电路如果同时接收到内部信号和输出控制信号则响应于内部信号来操作。

27.如权利要求26所述的高速输出电路，还包括缓冲器，其从内部电路接收内部信号，并且向控制驱动电路和旁路电路输出所接收的内部信号。

28.如权利要求26所述的高速输出电路，其中所述控制驱动电路包括彼此串行连接的多个驱动器，并且多个驱动器中的第一驱动器接收内部信号，其它驱动器分别接收连接到输入端子的驱动器的输出信号，并且最后的驱动器输出输出控制信号。

29.如权利要求26所述的高速输出电路，其中所述旁路电路响应于摆动宽度控制信号和反转后的摆动宽度控制信号而被使能或禁止，并且包括反相器电路，该反相器电路当旁路电路被使能时接收内部信号并且向输出驱动电路输出所接收的内部信号。

30.如权利要求26所述的高速输出电路，其中所述摆动宽度控制信号在测试模式被使能而在正常模式被禁止，所述输出驱动电路当摆动宽度控制信号被使能时增加输出信号的电压摆动宽度的幅度，当摆动宽度控制信号被禁止时减少输出信号的电压摆动宽度的幅度。

31.一种用于半导体设备的高速输出电路，所述电路包括：

其中所述输出驱动电路响应于多个输出控制信号输出多个外部输出信号，并且响应于摆动宽度控制信号改变外部输出信号的电压摆动宽度的幅度，并且所述控制驱动电路响应于多个内部信号输出输出控制信号，并且响应于摆动宽度控制信号改变输出控制信号的电压摆动宽度的幅度。

32.如权利要求31所述的高速输出电路，其中所述控制驱动电路包括：

主驱动电路，其响应于内部信号输出内部控制信号，并且响应于摆动宽度控制信号改变内部控制信号的电压摆动宽度的幅度；以及

从驱动电路，其响应于内部控制信号输出输出控制信号，并且响应于摆动宽度控制信号改变输出控制信号的电压摆动宽度的幅度。

33.如权利要求32所述的高速输出电路，其中所述输出驱动电路、主驱动电路和从驱动电路分别包括：

主电流源电路，其响应于偏置电压生成源电流；

比较电路，其响应于源电流比较输入信号，并且根据比较结果通过输出节点输出输出信号；以及

负载电路，其通过连接到输出节点形成下述路径，通过所述路径将内部电压提供给比较电路，并且所述负载电路响应于摆动宽度控制信号改变输出节点处的阻抗。

其中当输出节点处的阻抗改变时，输出信号的电压摆动宽度也改变。

34.如权利要求33所述的高速输出电路，其中所述负载电路当摆动宽度控制信号被使能时将输出节点处的阻抗改变成第一预定值，当摆动宽度控制信号被禁止时将输出节点处的阻抗改变成第二预定值。

35.如权利要求33所述的高速输出电路，其中所述输出信号包括第一输出信号和第二输出信号，由源电流和输出节点处的阻抗确定输出信号的电压摆动宽度的幅度，并且当负载电路将输出节点处的阻抗改变成第一预定值时，比较电路向输出节点输出第一输出信号，以及当负载电路将输出节点处的阻抗改变成第二预定值时，比较电路向输出节点输出第二输出信号。

36.如权利要求35所述的高速输出电路，其中所述第一输出信号相应地具有第一电压摆动宽度，以及所述第二输出信号具有小于第一电压摆动宽度的第二电压摆动宽度。

37.如权利要求33所述的高速输出电路，其中所述负载电路包括：

多个第一电阻器，分别连接到输出节点；

多个第二电阻器，与所述多个第一电阻器并行分别连接到输出节点，并且形成下述路径，通过所述路径将内部电压提供给比较电路；以及

多个开关电路，响应于摆动宽度控制信号而接通/断开，并且当它们接通时通过所述多个第一电阻器将内部电压提供给比较电路。

38.如权利要求37所述的高速输出电路，其中第二电阻器的电阻大于第一电阻器的电阻。

39.如权利要求37所述的高速输出电路，其中所述摆动宽度控制信号在测试模式被使能而在正常模式被禁止，并且在正常模式和测试模式中，第二电阻器形成下述路径，通过所述路径将内部电压提供给比较电路。

40.如权利要求37所述的高速输出电路，其中所述开关电路是金属氧化物半导体晶体管。

41.如权利要求33所述的高速输出电路，其中所述输出驱动电路、主驱动电路和从驱动电路分别响应于摆动宽度控制信号而被使能或禁止，这些电路的每个还包括副电流源电路，该副电流源电路当被使能时响应于偏置电压生成额外的源电流，并且输出信号的电压摆动宽度的幅度由源电流、输出节点处的阻抗值和额外的源电流确定。

42.如权利要求33所述的高速输出电路，其中所述负载电路包括：

第一电阻器，连接在输出节点和开关节点之间；

第二电阻器，与第一电阻器并行地连接到输出节点，并且形成下述路径，通过所述路径将内部电压提供给比较电路；

第一开关电路，连接到开关节点，响应于摆动宽度控制信号而接通/断开，并且当其接通时通过第一电阻器将内部电压提供给比较电路；以及

第二开关电路，连接在开关节点之间，并且响应于摆动宽度控制信号而接通/断开。

43.如权利要求42所述的高速输出电路，其中所述第二电阻器的电阻大于第一电阻器的电阻，并且第一开关电路和第二开关电路同时接通/断开。

44.如权利要求33所述的高速输出电路，其中所述负载电路包括：

第一电阻器，连接在输出节点和开关节点之间；

开关电路，连接到开关节点，响应于摆动宽度控制信号而接通/断开，并且当其接通时通过第一电阻器将内部电压提供给比较电路；以及

第二电阻器，连接在开关节点之间，并且具有比第一电阻器的电阻大的电阻。

45.如权利要求33所述的高速输出电路，其中所述负载电路包括：

第一电阻器，连接在输出节点和开关节点之间；

第二电阻器，连接到开关节点，并且形成下述路径，通过所述路径经第一电阻器将内部电压提供给比较电路；以及

开关电路，分别与第二电阻器并行地连接到开关节点，响应于摆动宽度控制信号而接通/断开，并且当其接通时通过第一电阻器将内部电压提供给比较电路。

46.如权利要求33所述的高速输出电路，其中所述负载电路包括：

第一电阻器，连接在输出节点和开关节点之间；

第二电阻器，连接到开关节点，并且形成下述路径，通过所述路径将内部电压经第一电阻器提供给比较电路；以及

第一开关电路，分别与第二电阻器并行地连接到开关节点，响应于摆动宽度控制信号而接通/断开，并且当其接通时通过第一电阻器将内部电压提供给比较电路；以及第二开关电路，连接在开关节点之间，并且响应于摆动宽度控制信号而接通/断开。

47.如权利要求31所述的高速输出电路，其中所述控制驱动电路包括：

彼此串行连接的多个从驱动电路，

其中从驱动电路的每个响应于摆动宽度控制信号改变输出信号的电压摆动宽度的幅度，多个从驱动电路中的第一从驱动电路接收内部控制信号，其它的从驱动电路接收连接到输入端子的从驱动电路的输出信号，以及最后的从驱动电路输出输出控制信号。

48.如权利要求31所述的高速输出电路，还包括旁路电路，其响应于摆动宽度控制信号向输出驱动电路输出内部信号，

其中所述输出驱动电路当同时接收到内部信号和输出控制信号时响应于内部信号而运行。

49.如权利要求48所述的高速输出电路，其中所述旁路电路包括：

第一旁路电路，其响应于摆动宽度控制信号和反转后的摆动宽度控制信号而被使能或禁止，并且当其被使能时向输出驱动电路输出内部信号中的一个；以及

第二旁路电路，其响应于摆动宽度控制信号和反转后的摆动宽度控制信号而被使能或禁止，并且当其被使能时向输出驱动电路输出内部信号中的另一个信号。