CN1652325A - 强电介质存储装置及其制造方法 - Google Patents

强电介质存储装置及其制造方法 Download PDF

Info

Publication number
CN1652325A
CN1652325A CNA2005100525871A CN200510052587A CN1652325A CN 1652325 A CN1652325 A CN 1652325A CN A2005100525871 A CNA2005100525871 A CN A2005100525871A CN 200510052587 A CN200510052587 A CN 200510052587A CN 1652325 A CN1652325 A CN 1652325A
Authority
CN
China
Prior art keywords
mentioned
signal electrode
dielectric layer
strong dielectric
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100525871A
Other languages
English (en)
Other versions
CN100352039C (zh
Inventor
长谷川和正
名取荣治
西川尚男
小口幸一
下田达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1652325A publication Critical patent/CN1652325A/zh
Application granted granted Critical
Publication of CN100352039C publication Critical patent/CN100352039C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种单矩阵型强电介质存储装置的制造方法，其特征在于，包括：在绝缘性基体上形成多个槽的工序，在上述绝缘性基体上形成金属层以便填充上述槽的工序，通过对上述金属层进行研磨使上述绝缘性基体和上述金属层表面平坦化，在上述槽内形成第1信号电极的上述平坦化工序，在上述绝缘性基体和上述第1信号电极上形成强电介质层的工序，以及在上述强电介质层上与上述第1信号电极交叉的方向上形成第2信号电极的工序。

Description

强电介质存储装置 及其制造方法
本申请是申请号为01802788.1、申请日为2001年8月21日的原案申请的分案申请，该原案的在先申请为PCT/JP01/07144，最早优先权日为2000年9月18日。
技术领域
本发明涉及强电介质存储装置及其制造方法以及混载装置，特别是涉及没有单元晶体管，仅使用了强电介质电容器的单纯矩阵型的强电介质存储装置及其制造方法以及混载装置。
背景技术
没有单元晶体管，而仅使用了强电介质电容器的单纯矩阵型的存储单元阵列由于具有非常简单的构造，能够得到高集成度，因此正在期待其开发。
日本专利公开公报特开平9-91970A公开了一种强电介质存储装置，其中(参考说明书第18-20栏，图27-30)具体公开了以下技术特征：所述强电介质存储装置包括存储单元阵列21和周边电路115，其中存储单元阵列21以矩阵阵形排列存储单元，包括上部电极19，与该上部电极19交叉的方向排列的电极20，其中还包括配置在所述上部电极19和电极20之间的强电介质层125；从附图29和30中也可以明显看出所述存储单元阵列与所述周边电路部分配置在不同的层中；所述周边电路部分形成在所述存储单元阵列的外侧区域(参考第0120段落)。
发明内容
本发明的目的在于提供具有所希望的存储单元阵列的强电介质存储装置及其制造方法以及混载装置。
本发明的一种强电介质存储装置，
包括存储单元阵列和用于对上述存储单元选择性地进行信息的写入或者读出的周边电路部分，其中，存储单元阵列在基体上矩阵形地排列存储单元，包括第1信号电极，沿着与该第1信号电极交叉的方向排列的第2信号电极，至少配置在上述第1信号电极与上述第2信号电极的交叉区域中的强电介质层，其特征在于：
上述存储单元阵列和上述周边电路部分配置在不同的层中，
上述周边电路部分形成在上述存储单元阵列的外侧区域中，
在上述基体上形成具有与该基体的表面不同的表面特性的表面修饰层，
上述表面修饰层配置在没有形成上述存储单元的区域中，该表面修饰层的表面对于构成上述存储单元的材料具有比上述基体的表面低的亲和性。
本发明中，周边电路部分形成在存储单元阵列的外侧区域中。因此，存储单元阵列的下部的半导体基板是平坦的。其结果，在其半导体基板上能够容易地形成平坦的层间绝缘层。从而，在平坦的层间绝缘层上，能够可靠地形成存储单元阵列，能够容易地形成具有所希望的图形的存储单元阵列。
在本发明中，强电介质层能够取以下3种形态的任一种。
(1)强电介质层是沿着第1信号电极线形配置的形态。具体地讲，上述强电介质层是选择性地配置在上述第1信号电极上的形态。该形态的情况下，由于沿着第1信号电极线形地形成强电介质层，因此能够减小第2信号电极的杂散电容。
能够在上述基体上配置上述存储单元，并且在由上述第1信号电极以及上述强电介质层构成的叠层体的相互之间设置电介质层，使得覆盖上述基体的露出面。
另外，上述电介质层能够由具有比上述强电介质层小的介电率的材料构成。
在上述基体上，能够形成具有与该基体的表面不同的表面特性的表面修饰层。
上述表面修饰层能够配置在没有形成上述存储单元的区域中，该表面修饰层的表面对于构成上述存储单元的材料具有比上述基体的表面低的亲和性。另外，上述表面修饰层能够配置在形成上述存储单元的区域中，该表面修饰层的表面对于构成上述存储单元的材料具有比上述基体的表面高的亲和性。
(2)强电介质层是沿着第2信号电极线形配置的形态。具体地讲，上述强电介质层是选择性地配置在上述第2信号电极上的形态。在该形态的情况下，由于沿着第2信号电极线形地形成强电介质层，因此能够减小第1信号电极的杂散电容。
能够在基体上配置上述存储单元，并且在由上述强电介质层以及上述第2信号电极构成的叠层体的相互之间设置电介质层，使得覆盖上述基体以及上述第1信号电极的露出面。
上述电介质层能够由具有比上述强电介质层小的介电率的材料构成。
(3)上述强电介质层是仅配置在上述第1信号电极与上述第2信号电极的交叉区域中的形态。在该形态的情况下，由于在最小的区域中形成强电介质层，因此能够进一步减小信号电极的杂散电容。
能够在基体上配置上述存储单元，并且在由上述第1信号电极以及上述强电介质层构成的叠层体的相互之间设置电介质层，使得覆盖上述基体的露出面的一部分。
在上述基体上，进而还能够由电介质层覆盖上述基体以及上述第1信号电极的露出面。
上述电介质层能够由具有比上述强电介质层小的介电率的材料构成。
能够在上述基体上形成具有与该基体的表面不同的表面特性的表面修饰层。
上述表面修饰层能够配置在没有形成上述存储单元的区域中，该表面修饰层的表面对于构成上述存储单元的材料具有比上述基体的表面低的亲和性。另外，上述表面修饰层能够配置在形成上述存储单元的区域中，该表面修饰层的表面对于构成上述存储单元的材料具有比上述基体的表面高的亲和性。
另外，本发明的强电介质存储装置能够采用以下的结构。
(A)上述强电介质存储装置具有绝缘性基体，
上述存储单元阵列包括设置在上述绝缘性基体的槽内的上述第1信号电极，上述强电介质层和上述第2信号电极，
能够在形成了上述第1信号电极的上述绝缘性基体的上面，叠层上述强电介质层以及上述第2信号电极。
这里，所谓绝缘性基板指的是至少形成上述第1信号电极的表面部分具有绝缘性的基板，也可以仅使得在基于导电性材料的基板的表面部分上具有绝缘性(以下相同)。
(B)上述存储单元阵列具有绝缘性基体，
在绝缘性基体上具有以预定的图形形成的凹部以及凸部，
能够在形成了上述第1信号电极的绝缘性基体上，叠层上述强电介质层以及上述第2信号电极。
(C)把上述强电介质存储装置作为单位块，能够以预定的图形排列多个单位块。
(D)具有多组存储单元阵列，
能够叠层并形成上述多组存储单元阵列。
(E)在上述第1信号电极之间设置绝缘层，
上述第1信号电极的上表面与上述绝缘层的上表面是同一个平面。
(强电介质存储装置的制造方法)
强电介质存储装置的制造方法包括
(a)在半导体基板上形成用于对存储单元选择性地进行信息的写入或者读出的周边电路部分的工序，
以及
(b)至少形成第1信号电极，沿着与该第1信号电极交叉的方向排列的第2信号电极，至少配置在上述第1信号电极与上述第2信号电极的交叉区域中的强电介质层，形成矩阵形地排列了存储单元的存储单元阵列的工序，
上述周边电路部分形成在上述存储单元阵列的外侧区域中。
具体地讲，上述工序(b)能够包括形成上述第1信号电极的工序(b-1)，
形成上述强电介质层的工序(b-2)以及
形成上述第2信号电极的工序(b-3)。
上述工序(b-2)能够包括形成非晶质状态或者微结晶状态的强电介质统的工序以及把该非晶质状态或者微结晶状态的强电介质层进行热处理，形成上述强电介质层的工序。如果依据该工序，则在通过选择生长形成强电介质层的情况下，能够用比其它的形成方法低的温度，进行强电介质层的选择生长。
上述工序(b-2)能够采用以下3种形态中的任一种形态。
(1)作为第1形态，上述工序(b-2)是沿着上述第1信号电极形成线形的强电介质层的工序。
在该形态的情况下，能够包括在基体上形成第1区域和第2区域的工序，其中，第1区域具有优先堆积用于形成上述第1信号电极以及上述强电介质层的至少一方的材料的表面特性，上述第2区域与上述第1区域相比较，具有难以堆积用于形成上述第1信号电极以及上述强电介质层的至少一方的材料的表面特性，以及
提供用于形成上述第1信号电极以及上述强电介质层的至少一方的材料，在上述第1区域中选择性地形成该部件的工序。
另外，在上述基体的表面上能够形成上述第1以及第2区域。
另外，在上述第1区域中，使上述基体的表面露出，
在上述第2区域中，能够形成表面修饰层，该表面修饰层具有对于上述第1信号电极以及上述强电介质层的材料的亲和性比上述基体的第1区域中的露出面低的表面特性。
另外，能够在由上述第1信号电极以及上述强电介质层构成的叠层体的相互之间设置电介质层，使得覆盖上述基体的露出面。
上述电介质层由具有比上述强电介质层小的介电率的材料构成。
(2)作为第2形态，沿着与上述第1信号电极交叉的方向，形成上述强电介质层以及上述第2信号电极，
这是沿着上述第2信号电极线形地形成上述强电介质层的形态。
在该形态的情况下，上述强电介质层以及上述第2信号电极能够通过使用了同一个掩模的蚀刻进行图形化。
能够在由上述强电介质层以及上述第2信号电极构成的叠层体的相互之间设置电介质层，使得覆盖上述基体以及上述第1信号电极的露出面。
上述电介质层能够由具有比上述强电介质层小的介电率的材料构成。
(3)作为第3形态，包括在上述工序(b-3)以后，把上述强电介质层图形化，仅在上述第1信号电极与上述第2信号电极的交叉区域中块形地残留上述强电介质层的工序(b-4)。
在该形态的情况下，能够包括形成第1区域以及第2区域的工序，其中，第1区域具有优先堆积用于形成上述第1信号电极以及上述强电介质层的至少一方的材料的表面特性，第2区域与上述第1区域相比较，具有难以堆积用于形成上述第1信号电极以及上述强电介质层的至少一方的材料的表面特性，以及
提供用于形成上述第1信号电极以及上述强电介质层的至少一方的材料，在该第1区域中选择性地形成该部件的工序。
能够在上述基体的表面上形成上述第1以及第2区域。
在上述第1区域中使上述基体的表面露出，
在上述第2区域中形成表面修饰层，该表面修饰层具有对于上述第1信号电极以及上述强电介质层的材料的亲和性比上述基体的第1区域中的露出面低的表面特性。
另外，在上述第2区域中，使上述基体的表面露出，
在上述第1区域中形成表面修饰层，该表面修饰层具有对于上述第1信号电极以及上述强电介质层的材料的亲和性比上述基体的第2区域中的露出面高的表面特性。
上述强电介质层以及上述第2信号电极能够由使用了同一个掩模的蚀刻进行图形化。
能够在由上述第1信号电极以及上述强电介质层构成的叠层体的相互之间设置电介质层使得覆盖上述基体的露出面。
进而，能够在由上述强电介质层以及上述第2信号电极构成的叠层体的相互之间设置电介质层使得覆盖上述基体以及上述第1信号电极的露出面。
上述电介质层能够由具有比上述强电介质层小的介电率的材料构成。
本发明的强电介质存储装置的制造方法还能够包括以下的工序。
包括在上述工序(b-1)以后，在上述第1信号电极之间形成绝缘层的工序(b-5)，
上述绝缘层的上表面与上述第1信号电极的上表面是同一个表面。
通过包括工序(b-5)，能够在平坦的面上形成强电介质层。因此，形成具有所希望图形的强电介质层将很容易。
具体地讲，上述工序(b-5)是使用溶液涂敷法，形成绝缘层，把该绝缘层平坦化的工序。
(混载装置)
本发明的混载装置混载着本发明的强电介质存储装置和从闪速存储器，处理器，模拟电路以及SRAM的群中选择出的至少一种。
附图说明
图1是模式地示出第1实施形态的强电介质存储装置的平面图。
图2是沿着图1的A-A线模式地示出强电介质存储装置的一部分的剖面图。
图3是模式地示出强电介质存储装置的制造工序的剖面图。
图4是模式地示出强电介质存储装置的制造工序的剖面图。
图5是放大地示出存储单元阵列一部分的平面图。
图6是沿着图5的B-B线的剖面图。
图7是模式地示出强电介质存储装置1000的制造工序的剖面图。
图8是模式地示出强电介质存储装置1000的制造工序的剖面图。
图9是模式地示出具有第3实施形态的强电介质电容器的存储单元阵列的主要部分的平面图。
图10是沿着图9的C-C线的剖面图。
图11是模式地示出第3实施形态的存储单元阵列200C的制造工序的剖面图。
图12是模式地示出第3实施形态的存储单元阵列200C的制造工序的剖面图。
图13是模式地示出第3实施形态的存储单元阵列200C的制造工序的剖面图。
图14是模式地示出第3实施形态的存储单元阵列200C的制造工序的剖面图。
图15是模式地示出具有本实施形态的强电介质电容器的存储单元阵列的主要部分的平面图。
图16是沿着图15的D-D线的剖面图。
图17是沿着图15的E1-E1线的剖面图。
图18是沿着图15的E2-E2线的剖面图。
图19模式地示出本实施形态的存储单元阵列200D的制造工序。
图20模式地示出本实施形态的存储单元阵列200D的制造工序。
图21模式地示出本实施形态的存储单元阵列200D的制造工序。
图22模式地示出本实施形态的存储单元阵列200D的制造工序。
图23模式地示出本实施形态的存储单元阵列200D的制造工序。
图24模式地示出本实施形态的存储单元阵列200D的制造工序。
图25模式地示出本实施形态的存储单元阵列200D的制造工序。
图26模式地示出本实施形态的存储单元阵列200D的制造工序。
图27是模式地示出存储单元阵列的变形例的剖面图。
图28是模式地示出存储单元阵列的变形例的剖面图。
图29是模式地示出存储单元阵列的变形例的剖面图。
图30是模式地示出存储单元阵列的变形例的剖面图。
图31是模式地示出存储单元阵列的变形例的剖面图。
图32是模式地示出适用了本发明的强电介质存储装置的嵌入式装置的一例的平面图。
具体实施方式
以下，参照附图说明本发明的适宜的实施形态。
第1实施形态
(器件)
图1是模式地示出第1实施形态的强电介质存储装置的平面图，图2是沿着图1的A-A线模式地示出强电介质存储装置的一部分的剖面图。
本实施形态的强电介质存储装置1000具有存储单元阵列100和周边电路部分200。而且，存储单元阵列100与周边电路部分200形成在不同的层中。周边电路部分200形成在存储单元阵列100的外侧区域中。具体地讲，在存储单元阵列的形成区域A100的外侧区域中设置周边电路部分的形成区域A200。在该例子中，在下层形成周边电路部分200，在上层形成存储单元阵列100。作为周边电路部分200的具体例子，可以举出Y门，读出放大器，输入输出缓冲器，X地址译码器，Y地址译码器或者地址缓冲器。
存储单元阵列100配置成使得用于行选的第1信号电极(字线)12与用于列选的第2信号电极(位线)16正交。另外，信号电极也可以与上述相反，第1信号电极可以是位线，第2信号电极可以是字线。
而且，如图2所示，在第1信号电极12与第2信号电极16之间配置强电介质层14。从而，在第1信号电极12与第2信号电极16的交叉区域中，分别构成由强电介质电容器组成的存储单元。强电介质层14形成为使得在邻接的存储单元中的强电介质层14相互连接。具体地讲，在存储单元阵列的形成区域A100中连续地形成强电介质层14。
而且，形成由绝缘层构成的第1保护层36，使得覆盖第1信号电极12，强电介质层14以及第2信号电极16。进而，在第1保护层36上形成绝缘性的第2保护层38，使得覆盖第2布线层40。
周边电路部分200如图1所示，包括用于对上述存储单元选择性地进行信息的写入或者读出的各种电路，例如，包括用于选择性地控制第1信号电极12的第1驱动电路50，用于选择性地控制第2信号电极34的第2驱动电路52，读出放大器等信号检测电路(未图示)。
另外，周边电路部分200如图2所示，包含形成在半导体基板110上的MOS晶体管112。MOS晶体管112具有栅极绝缘层112a，栅极电极112b以及源/漏区112c。各个MOS晶体管112由元件分离区114分离。在形成了MOS晶体管112的半导体基板110上，形成着第1层间绝缘层10。而且，周边电路部分200与存储单元阵列100由第1布线层40电连接。
其次，说明本实施形态的强电介质存储装置1000中的写入，读出动作的一例。
首先，在读出动作中，在选择单元的电容器上加入读出电压「V0」。该电压同时兼进行‘0’的写入动作。这时，用读出放大器读出沿着被选择的位线流动的电流或者把字线置为高阻时的电位。这时，在非选择单元的电容器上，为了防止读出时的串音，加入预定的电压。
在写入动作中，在‘1’的写入的情况下，在选择单元的电容器上加入「-V0」的电压。在‘0’的写入的情况下，在选择单元的电容器上，加入使该选择单元的极化反转的电压，在读出动作时，保持被写入的‘0’的状态。这时，在非选择单元的电容器上，为了防止写入时的串音，加入预定的电压。
如果依据上述结构的强电介质存储装置，则在存储单元阵列100下不形成周边电路部分。因此，由于第1层间绝缘层10下的基体是平坦的，因此容易地使第1层间绝缘层10堆积时的膜厚恒定。第1层间绝缘层10在堆积时的膜厚越恒定，则就越容易进行第1层间绝缘层10的平坦化。其结果，能够容易地形成具有所希望图形的存储单元阵列100。
(器件的制造方法)
其次，说明上述的强电介质存储装置的制造方法的一例。图3以及图4是模式地示出强电介质存储装置1000的制造工序的剖面图。
如图3所示，使用众所周知的LSI工序，形成周边电路200。具体地讲，在半导体基板110上形成MOS晶体管112。例如，在半导体基板110上的预定区域中，使用槽分离法，LOCOS法等，形成元件分离区114，接着，形成栅极绝缘层112a以及栅极电极112b。然后，在半导体基板110中通过掺杂杂质，形成源/漏区112c。这样形成包含驱动电路50、52以及信号检测电路54等各种电路的周边电路部分200。接着，形成第1层间绝缘层10。
进而，在周边电路部分200的第1层间绝缘膜10上，形成第1信号电极12。作为第1信号电极12的材质，例如可以举出Ir，IrOx，Pt，RuOx，SrRuOx，LaSrCoOx。作为第1信号电极12的形成方法，能够举出溅射，蒸镀等方法。第1信号电极12能够具有单一的层或者叠层了多层的构造。
其次，蚀刻第1信号电极12，把第1信号电极12图形化。作为第1信号电极12的蚀刻方法，能够举出RIE，溅射蚀刻，等离子蚀刻等方法。
接着，在形成了第1信号电极12的第1层间绝缘层10上，形成强电介质层14。作为强电介质层14的材质，例如能够举出PZT(PbZrzTi1-zO3)，SBT(SrBi2Ta2O9)。作为强电介质层14的成形方法，例如可以举出使用了溶胶-凝胶材料或者MOD材料的旋转涂敷法或者浸渍法，溅射法，MOCVD法，激光研磨法。
接着，蚀刻强电介质层14，把强电介质层14图形化。强电介质层14的图形化按照仅在存储单元阵列的形成区域A100中残留强电介质层14那样进行。
接着，在强电介质层14上形成第2信号电极16。第2信号电极16的材质以及形成方法能够适用与第1信号电极12相同的材质和形成方法。然后，蚀刻第2信号电极16，把第2信号电极16图形化。第2信号电极16的蚀刻方法能够适用与第1信号电极12相同的方法。
接着，在形成了第2信号电极16的强电介质层14上，形成由绝缘层构成的第1保护层36，进而在第1保护层36的预定区域中形成通孔，然后，形成预定图形的第1布线层40。第1布线层40把周边电路部分100与存储单元阵列200电连接。进而在最上层，形成由绝缘层构成的第2保护层38。这样形成强电介质存储装置1000。
第2实施形态
图5是放大地示出存储单元阵列的一部分的平面图，图6是沿着图5的B-B线的剖面图。在平面图中，( )内的数字示出最上层的下面的层。在本实施形态中，在实质上具有与第1实施形态的存储单元阵列相同功能的部件上标注相同的符号进行说明。
第2实施形态的强电介质存储装置与第1实施形态的不同之点在于，沿着第2信号电极16线形地形成强电介质层14。通过线形地形成强电介质层14，能够减小第1信号电极12的杂散电容。另外，这样线形的强电介质层14如后述那样，能够使用在第2信号电极16的图形化中使用的掩模进行图形化而形成。
另外，在由强电介质层14与第2信号电极16构成的叠层体的相互之间形成着电介质层18，使得覆盖基体10以及第1信号电极12的露出面。该电介质层18最好具有比强电介质层14小的介电率。这样通过使比强电介质层14的介电率小的电介质层18存在于由强电介质层14以及第2信号电极16构成的叠层体的相互之间，能够减小第2信号电极16的杂散电容。其结果，能够更高速地进行强电介质存储装置1000中的写入以及读出的动作。
其次，说明上述第6变形例的制造方法的一例。图7以及图8是模式地示出强电介质存储装置1000的制造工序的剖面图。
(1)第1信号电极的形成工序
首先，如图7所示，在基体(例如层间绝缘层)10上，形成以预定图形配置的第1信号电极(下电极)12。第1信号电极12的形成方法例如在基体10上成膜用于形成第1信号电极12的电极材料，把被成膜了的电极材料图形化。
电极材料只要是具有成为强电介质电容器的一部分的功能的材料则没有特别的限定。例如，作为构成强电介质层14的材料使用了PZT的情况下，作为构成第1信号电极12的电极材料，能够使用白金，铱及其化合物等。作为第1信号电极12的材质，例如能够举出Ir，IrOx，Pt，RuOx，SrRuOx，LaSrCoOx。另外，第1信号电极12能够使用单层或者叠层了多层的材料。
作为电极材料的成膜方法，能够利用溅射，真空蒸镀，CVD等方法。作为图形化方法，能够利用光刻技术。作为选择性地去除被成膜了的电极材料的方法，能够使用RIE，溅射蚀刻，等离子蚀刻等蚀刻方法。
作为电极材料的形成方法，也可以不使用基于上述蚀刻的图形化，而使用在第3实施形态中叙述的使用了表面修饰层的方法(参照第3实施形态中的(器件的制造方法)栏目中的工序(1)，(2))。
(2)强电介质层的成膜工序
如图7所示，在形成了预定图形的第1信号电极12的基体10上，在整个面上形成由强电介质体构成的连续层140(以下，把其称为「强电介质层140」)。作为强电介质层140的成形方法，例如，能够举出使用了溶胶-凝胶材料或者MOD(metal organicdecomposition)材料的旋转涂敷法或者浸渍法，溅射法，MOCVD(metalorganic chemical vapor deposition)法，激光研磨法。
作为强电介质层的材质，只要示出强介电性，能够用作为电容器绝缘层，则其组成就可以适用任意的材质。作为这样的强电介体，例如，能够举出PZT(PbZr2Ti1-zO3)，SBT(SrBi2Ta2O9)，进而，还能够适用在这些材料中添加铌或者镍，镁等金属的材料等。作为强电介质体，具体地讲，能够使用钛酸铅(PbTiO3)，锆钛酸铅(Pb(Zr、Ti)O3)，锆酸铅(PbZrO3)，钛酸铅镧((Pb、La)、TiO3)，锆钛酸铅镧((Pb、La)(Zr、Ti)O3)或者镁铌酸锆钛酸铅(Pb(Zr、Ti)(Mg、Nb)O3)等。
作为上述强电介质体的材料，例如PZT的情况下，对于Pb能够使用Pb(C2H5)4，(C2H5)3PbOCH2C(CH3)3，Pb(C11H19O2)2等，对于Zr能够使用Zr(n-OC4H9)4，Zr(t-OC4H9)4，Zr(C11H19O2)4，Zr(C11H19O2)4等，对于Ti能够使用Ti(i-C3H7)4等，在SBT的情况下，对于Sr能够使用Sr(C11H10O2)2等，对于Bi能够使用Bi(C6H5)3等，对于Ta能够使用Ta(OC2H5)5等。
(3)第2信号电极的形成工序
如图7所示，在强电介质层140上，形成预定图形的第2信号电极(上部电极)16。其形成方法，例如在强电介质层140上成膜用于形成第2信号电极16的电极材料，把被成膜了的电极材料图形化。具体地讲，在被成膜了的电极材料层上形成预定图形的抗蚀剂层30，以该抗蚀剂层30为掩模通过选择性地蚀刻电极材料层，形成第2信号电极16。
第2信号电极16的材料，成膜方法，使用了光刻的图形化方法，由于与上述工序(1)的第1信号电极12的前端工序相同，因此省略记述。
(4)强电介质层的图形化工序
如图7以及图8所示，以抗蚀剂层30为掩模，进而选择性地去除强电介质层140，把强电介质层14图形化。作为选择性地去除被成膜了的强电介质体材料的方法，能够使用RIE，溅射蚀刻，等离子蚀刻等蚀刻方法。然后，用众所周知的方法，例如溶解或者灰化法去除抗蚀剂层30。
(5)电介质层的形成工序
如图6所示，在由强电介质层14和第2信号电极16构成的叠层体的相互之间形成电介质层18。作为电介质层18的形成方法，能够使用CVD，特别是MOCVD等汽相法，或者采用了旋转涂敷法或浸渍法等液相的方法。
电介质层18如上述那样，最好具有比构成强电介质电容器的强电介质层14小的介电率的电介质材料。例如，作为强电介质层使用了PZT材料的情况下，作为电介质层18的材料，例如能够使用SiO2，Ta2O5，SrTiO3，MgO等无机材料或者聚亚胺等有机材料，作为强电介质层14使用了SBT的情况下，作为电介质层18的材料，能够使用SiO2，Ta2O5，SrTiO3，SrTa2O6，SrSnO3等无机材料或者聚亚胺等有机材料。
通过以上的工序，形成存储单元阵列200B。如果依据读制造方法，则由于构成强电介质电容器20的强电介质层14把在第2信号电极16的图形化中使用的抗蚀剂层30作为掩模连续地进行图形化，因此能够减少工序数。进而该情况与把各层用一个个掩模进行图形化的情况相比较，由于不需要与一个掩模的配合余量，因此还能过实现存储单元阵列的高集成化。
第3实施形态
图9是模式地示出具有第3实施形态的强电介质电容器的存储单元阵列的主要部分的平面图，图10是沿着图9的C-C线的剖面图。
在第3实施形态中，在实质上具有与第1实施形态的存储单元阵列相同功能的部件上标注相同的符号进行说明。
本实施形态与第1实施形态的不同之点在于在第1信号电极(下电极)上线形地叠层形成构成强电介质电容器的强电介质层。
本实施形态的存储单元阵列200C在绝缘性的基体(例如层间绝缘层)10上叠层第1信号电极12、构成强电介质电容器的第1强电介质层14以及第2信号电极16。而且，由第1信号电极，强电介质层14以及第2信号电极16构成强电介质电容器2O。即，在第1信号电极与第2信号电极16的交叉区域中，构成分别由强电介质电容器20构成的存储单元。
如图9所示，沿着X方向以及Y方向分别以预定的间距排列第1信号电极12和以及第2信号电极16。
强电介质层14选择性地形成在第1信号电极12上。另外，在基体10上，在第1信号电极12的相互之间，配置着后面详述的表面修饰层22。在该表面修饰层22上形成着电介质层18。该电介质层18最好具有比强电介质层14小的介电率。这样在由第1信号电极12和强电介质层14构成的叠层体的相互之间，通过存在比强电介质层14的介电率小的电介质层18，能够减小第2信号电极16的杂散电容。其结果，能够更高速地进行强电介质存储装置中的写入以及读出的动作。
(器件的制造方法)
图11～图14是模式地释出第3实施形态的存储单元阵列200C的制造工序的剖面图。
(1)表面修饰层的形成
首先，进行在基体10的表面特性方面提供选择性的工序。这里，所谓在基体10的表面特性方面提供选择性，指的是在基体10表面上，对用于使在其表面堆积的材料，形成湿润性等表面特性不同的区域。
在本实施形态中，如图11所示，具体地讲，在基体10的表面上，形成第1区域24和第2区域26，其中，第1区域24对用于形成构成强电介质电容器的部件的材料，特别是用于形成电极的材料具有亲和性，第2区域26对用于形成构成强电介质电容器的材料，特别是用于形成电极的材料的亲和性比第1区域24小。而且，在后续的工序中，利用该表面特性的差异，根据各区域之间的材料的堆积速度或者与基体的粘接性中的选择性，在第1区域24中，选择性地形成强电介质电容器。
即，在后续的工序中，例如使用化学汽相生长法(CVD法)，物理汽相生长法或者液相法，能够在第1区域24以选择性的堆积工序过程形成强电介质电容器的第1信号电极12以及强电介质层14的至少一方。即使在这样的情况下，例如在基体10的表面具有易于堆积用于形成构成强电介质电容器的部件的材料的性质时，在第1区域24中使表面露出，在第2区域26中形成难以堆积上述材料的表面修饰层22，对于形成构成强电介质电容器的部件的材料的堆积提供选择性。
在本实施形态中，在基体10表面的整个面上形成了表面修饰层以后，如图11所示，在第1区域24中去除表面修饰层，在第2区域26中残留表面修饰层22。详细地讲进行以下的工序。
表面修饰层22既可以通过CVD等汽相生长法形成，也可以通过使用了旋转涂敷法或者浸渍法等液相的方法形成，在该情况下，使用在液体或者溶剂中溶解的物质。作为这样的物质，例如能够使用硅烷偶联剂(有机硅化合物)或者硫羟化合物。
这里，所谓硫羟化合物，指的是具有氢硫基(-SH)的有机化合物(R1-SH；R1是烷基等可置换的烃基)的总称。把这样的硫羟化合物例如溶解在二氯甲烷，三氯甲烷等有机溶剂中，做成0.1～10mM左右的溶液。
另外，作为硅烷偶联剂，是用R2 nSiX4-n(n是自然数，R2是氢，烷基等可置换的烃基)表示的化合物，X是-OR3，-COOH，-OOCR3，-NH3-nR3 n，-OCN，卤等(R3是烷基等可置换的烃基)。在这些硅烷偶联剂以及硫羟化合物中，特别是具有R1或者R3是CnF2n+1CmH2m(n，m是自然数)那样氟原子的化合物由于表面自由能量升高，与其它材料的亲和性减小，因此特别适于使用。
另外，能够使用以基于具有氢硫基或者-COOH基的化合物的上述方法得到的膜。基于以上材料的膜通过适当的方法能够以单分子膜或者其累积膜的形式使用。
在本实施形态中，如图11所示，在第1区域24中不形成表面修饰层。作为表面修饰层22例如使用了硅烷偶联剂时，通过照射光，在与基体10的界面，有时将切断并去除分子的结合。在由这样的光进行的图形化中，能够适用以光刻进行的掩模曝光。或者，也可以不使用掩模，而通过激光，电子线或者离子束等直接进行图形化。
另外，在其它的基体上形成表面修饰层22自身，通过把其复制在第2区域26中选择性地形成表面修饰层22，还能够与成膜的同时进行图形化。
这样，如图11所示，在第1区域24与成为用表面修饰层22覆盖的状态的第2区域26之间，使表面状态不同，能够在材料的亲和性方面产生差异，该材料用于形成后续的工序中的构成强电介质电容器的部件的。特别是，表面修饰层22由于具有氟分子等的理由，如果具有防水性，例如，在以液相提供构成强电介质电容器的部件的材料时，则能够在第1区域24选择性地提供该材料。另外，根据表面修饰层22的材料，在不存在表面修饰层的第1区域24中，能够以与材料的亲和性进行基于汽相法的成膜，其中，该材料用于形成上述部件。这样，在第1区域24和第2区域26的表面性质方面提供选择性，在后续的工序中，能够形成强电介质存储装置的强电介质电容器的部件(在本实施形态中是第1信号电极12以及强电介质层14)。
(2)第1信号电极的形成工序
如图12所示，对应第1区域24形成成为强电介质电容器的下部电极的第1信号电极12。例如，对于基体10的表面的总体，进行基于汽相法的成膜工序过程。通过这样做，进行选择堆积工序过程。即，由于在第1区域24中进行成膜，在第2区域26中难以进行成膜，因此仅在第1区域24中形成第1信号电极12。这里，作为汽相法最好适用CVD，特别是MOCVD。在第2区域26中，最好完全不进行成膜，但也可以比第1区域24中的成膜在成膜速度方面迟缓2位以上。
另外，在第1信号电极12的形成方面还可以采用以液相的状态在第1区域24中选择性地供给其材料的溶液的方法，或者使用超声波等把其材料的溶液汽化选择性地提供给第1区域24的雾化喷镀法。
作为构成第1信号电极12的材料，与在第1实施形态中叙述的相同，例如能够使用白金，铱等。在基体10上形成第1区域24和包括上述那样材料的表面修饰层22(第2区域26)，在形成了表面特性的选择性时，对于白金，例如把(C5H7O2)2Pt，(C5HFO2)2Pt，(C3H5)(C5H5)Pt作为用于形成电极的材料，对于铱，例如把(C3H5)3Ir作为用于形成电极的材料，能够使其选择性地堆积。
(3)强电介质层的形成工序
如图13所示，在第1信号电极12上形成强电介质层14。详细地讲，对于基体10表面的总体，例如进行基于汽相法的成膜工序。通过这样做，由于在第1信号电极12上进行成膜，在第2区域26中难以进行成膜，因此仅在第1信号电极12上形成强电介质层14。这里，作为汽相法，能够使用CVD，特别是MOCVD。
另外，在强电介质层14的形成方面，还能够采用以液相的状态在形成于第2区域26以外的区域中的第1信号电极12上用喷墨法等选择性地供给其材料的溶液的方法，或者使用超声波等把其材料的溶液汽化选择性地供给到第2区域26以外的部分中的雾化喷镀法。
作为强电介质层14，只要示出强介电性，能够用作为电容器绝缘层，则其组合能够适用任意的材料。例如，除去SBT系列材料，PZT系列材料以外，还能够适用添加了铌或者氧化镍，氧化镁等金属氧化物的材料。作为强电介质的具体例子，能够例示与在第2实施形态中叙述的相同的例子。进而，作为强电介质材料的具体例子，能够例示与在第2实施形态中叙述过的相同的例子。
另外，强电介质层14还能够如下形成。通过形成强电介质前驱层，把强电介质前驱层进行热处理，还能够形成强电介质层。作为强电介质前驱层，能够举出非晶质状态或者微结晶状态的SBT膜，非晶质状态或者微结晶状态的PTZ膜。作为强电介质前驱层的形成方法，能够举出涂敷法，溅射法，CVD法，激光研磨法等。热处理的温度因膜质而异，在非晶质状态的SBT膜的情况下是600～700℃，最好是600～650℃，在非晶质状态的PTZ膜的情况下，例如是400～500℃，最好是400～450℃。如果依据该强电介质层的形成方法，则与其它的形成方法相比较，能够降低形成温度，形成强电介质层。因此，与其它的形成法相比较，能够可靠地防止强电介质的构成物质从基体10剥离。
(4)电介质层的形成工序
如图14所示，在第2区域26上，即，在形成了第1区域24的，由第1信号电极12和强电介质层14构成的叠层体的相互之间的区域中，形成电介质层18。作为电介质层18的形成方法，能够使用CVD，特别是MOCVD等汽相法，或者采用了旋转涂敷法和浸渍法等的液相的方法。电介质层18例如通过CMP(化学机械研磨)法等，平坦化成使得具有与强电介质层14相同水平的平面。这样通过把电介质层18平坦化，能够容易而且正确地进行第2信号电极16的形成。
电介质层18最好使用具有比构成强电介质电容器的强电介质层14小的介电率的电介质材料。例如，作为强电介质层使用了PZT材料的情况下，作为电介质层18的材料，例如能够使用SiO2、Ta2O5、S2TiO3、MgO等无机材料或者聚亚胺等有机材料，作为强电介质层14使用了SBT的情况下，作为电介质层18的材料，能够使用SiO2、Ta2O5、SrTiO3、SrTa2O6、SrSnO3等无机材料或者聚亚胺等有机材料。
(5)第2信号电极的形成工序
如图10所示，在强电介质层14以及电介质层18上形成预定图形的第2信号电极(上部电极)16。其形成方法，例如在强电介质层14以及电介质层18上成膜用于形成第2信号电极16的电极材料，把被成膜了的电极材料图形化。
电极材料只要是具有成为强电介质电容器的一部分的功能的材料即可，没有特别的限制。例如，作为构成强电介质层14的材料使用PZT的情况下，与第2实施形态相同，作为构成第2信号电极16的电极材料，能够使用白金，铱及其化合物等。第2信号电极16能够使用单层或者叠层了多层的材料。
作为电极材料的成膜方法，与第1实施形态相同，能够使用溅射法，真空蒸镀，CVD等方法。作为图形化方法，能够使用光刻技术。
进而，根据需要，在强电介质层14，电介质层18以及第2信号电极16的表面整体地形成绝缘性的保护层。这样，能够形成本实施形态的存储单元阵列200C。
如果依据本实施形态的制造方法，则能够在第1区域24中选择性地形成构成强电介质电电容器的至少一部分部件，在第2区域26中难以形成该部件。这样，能够不进行蚀刻，而形成第1信号电极(下电极)以及强电介质层的至少一个(在本实施形态中是第1信号电极12以及强电介质层14)。如果依据该方法，则能够避免像作为第1信号电极的图形化使用了溅射蚀刻时那样，由蚀刻而产生的二次生成物引起的再次附着物的问题。
在本实施形态的制造方法中，在图13所示的工序以后，在第2区域26上，还可以去除表面修饰层22。该工序在完成了第1信号电极12以及强电介质层14的成膜工序以后进行。例如，能够用在表面修饰层的图形化工序中说明过的方法，去除表面修饰层22。在去除表面修饰层22时，最好也去除在其上面附着的物质。例如，在表面修饰层22上附着了第1信号电极12或者强电介质层14的材料时，也可以把它们去除。另外，去除表面修饰层22的工序并不是本发明的必要工作，也可以残留表面修饰层22。
另外，在第1信号电极12的侧面形成着强电介质层14的情况下，最好也把它们去除。在去除工序中，例如能够适用干法蚀刻。
在上述实施形态中，在第2区域26中形成表面修饰层22，使得第1区域24以及第2区域26的表面的每一个成为堆积容易程度不同的表面特性，其中，堆积容易程度即是用于接着形成的强电介质电容器的至少一个部件(第1信号电极以及强电介质层的至少一方)的材料的堆积性。作为其变形例，在第1区域24中形成表面修饰层22，调制液相或者汽相的组成，使得对于表面修饰层22的表面优先地堆积用于形成强电介质电容器的至少一个部件的材料，在第1区域24中选择性地形成强电介质电容器。
另外，例如在第2区域26的表面选择性地形成上述那样的表面修饰层薄的层，在包含第1区域24以及第2区域26的整个面上，以汽相或者液相供给用于形成强电介质电容器的至少一个部件的材料，在整个面上形成该部件材料的层，使用磨光方法和化学方法，仅选择性地去除表面修饰膜薄的层上的该部件的材料层，还能够在第1区域24上选择性地得到该部件的材料层。
另外，也可以在第1区域24以及第2区域26的每一个表面上，不特别明确地设置层，选择性地进行表面处理，在第1区域24上优先堆积用于形成强电介质电容器的至少一个部件的材料。
在本实施形态中作为特征的，有关使用了表面修饰层的第1信号电极(下电极)以及强电介质层的形成，记载在基于本发明申请人的专利合作条约的国际申请(申请号PCT/JP00/03590)中。
有关本实施例的强电介质存储装置的制造方法可以进行如下变形：也可以不使用表面修饰层，顺序堆积下部电极及强电介质层，用同一掩膜连续地使强电介质层及下部电极图像化。
第4实施形态
图15是模式地示出具有本实施形态的强电介质电容器的存储单元阵列的主要部分的平面图，图16是沿着图15的D-D线的剖面图。图17是沿着图15的E1-E1线的剖面图，图18是沿着图15的E2-E2线的剖面图。
在本实施形态中，在实质上具有与第1实施形态的存储单元阵列相同功能的部件上标注相同的符号进行说明。
本实施形态与第1以及第2实施形态的不同点在于构成强电介质电容器的强电介质层14仅形成于第1信号电极与第2信号电极的交叉区域中。
本实施形态的存储单元阵列200D在绝缘性的基体10上，叠层第1信号电极12，构成强电介质电容器的强电介质层14以及第2信号电极16。而且，由第1信号电极12、强电介质层14以及第2信号电极16构成强电介质电容器20。即，在第1信号电极12与第2信号电极16的交叉区域中，分别构成由强电介质电容器20构成的存储单元。如图15所示，分别以预定的间距沿着X方向以及Y方向排列第1信号电极12以及第2信号电极16。
强电介质层14仅选择性地形成在第1信号电极12以及第2信号电极16的交叉区域中。如图16所示，如果沿着第2信号电极16观看，则在基体10上，在第1信号电极12上叠层强电介质层14以及第2信号电极16，而且，在第1信号电极12的相互之间配置表面修饰层22，在该表面修饰层22上形成着电介质层18。另外，如图17所示，如果沿着第1信号电极12观看，则在第1信号电极12的预定位置，叠层着强电介质层14和第2信号电极16。而且是强电介质层14以及第2信号电极16的叠层体的相互之间不存在任何层的状态。如图17所示，如果沿着第1信号电极12上观看，则在第1信号电极12的预定位置，叠层着强电介质层14和第2信号电极16。如图18所示，如果对于X方向的没有形成第1信号电极12的部分观看，则在表面修饰层22上的预定位置，叠层着电介质层180和第2信号电极16。而且，在强电介质层14与第2信号电极16的叠层体的相互之间，以及电介质层180与第2信号电极16的叠层体的相互之间，能够根据需要形成电介质层。
电介质层180以及根据需要所形成的上述电介质层最好具有比强电介质层14小的介电率。这样通过在由第1信号电极12以及强电介质层14构成的叠层体的相互之间，或者由强电介质层14以及第2信号电极16构成的叠层体的相互之间，存在比强电介质层14的介电率小的电介质层，能够减小第1信号电极12以及第2信号电极16的杂散电容。其结果，能够更高速地进行强电介质存储装置中的写入以及读出的动作。
另外，在本实施形态中，构成强电介质电容器20的强电介质层14仅形成在第1信号电极12与第2信号电极16的交叉区域中。如果依据这样的构造，则在能够减小第1信号电极12以及第2信号电极16双方的杂散电容方面是有利的。
(器件的制造方法)
图19～图26是模式地示出本实施形态的存储单元阵列200D的制造工序的剖面图。
(1)表面修饰层的形成
首先，进行在基体10的表面特性方面提供选择性的工序。这里，所谓在基体10的表面特性方面提供选择性，指的是在基体10表面，对用于使堆积在该表面进行的材料，形成湿润性等表面特性不同的区域。关于这一点由于与在第2实施形态中详细说明过的相同，因此简单地进行说明。
在本实施形态中，如图20所示，具体地讲，在基体10的表面上，形成第1区域24和第2区域26，其中，第1区域24具有对用于形成构成强电介质电容器的部件的材料，特别是用于形成电极的材料具有亲和性，第2区域26与第1区域24相比较，对用于形成构成强电介质电容器的部件的材料，特别是用于形成电极的材料的亲和性小。而且，在后续的工序中，利用该表面特性的差异，根据各区域之间的材料的堆积速度或者与基体的粘接剂中的选择性，在第1区域24中，选择性地形成强电介质电容器。
即，例如基体10的表面在具有易于堆积用于形成构成强电介质电容器的部件的材料的情况下，在第1区域24中使表面露出，在第2区域26中形成难以堆积上述材料的表面修饰层22，能够提供对用于形成构成强电介质电容器的部件的材料的堆积的选择性。
在本实施形态中，在基体10表面的整个面上形成了表面修饰层以后，如图20所示，在第1区域24中去除表面修饰层，在第2区域26中残留表面修饰层22。关于表面修饰层22的形成方法，能够采用与在第2实施形态中叙述过的相同的方法。
(2)第1信号电极的形成工序
如图21所示，对应第1区域24形成作为强电介质电容器的下部电极的第1信号电极12。关于第1信号电极12的形成方法以及电极材料能够采用与在第2实施形态中叙述过的相同的方法和材料。
(3)强电介质层的形成工序
如图22所示，在第1信号电极12上形成强电介质层140。详细地讲，对于基体10表面的总体，例如进行基于汽相法的成膜工序。通过这样做，由于在第1信号电极12上进行成膜，在第2区域26中难以进行成膜，因此仅在第1信号电极12上形成强电介质层140。作为强电介质层140的成膜方法，能够采用与在第2实施形态中叙述过的相同的方法。
作为强电介质层14，只要示出强介电性，能够用作为电容器绝缘层，则其组成能够适用任何的材料。例如，除去SBT系列材料，PZT系列材料以外，还能够适用添加了铌或者镍，镁等金属等材料等的材料。作为强电介质的具体例子，能够例示与在第1实施形态中叙述过的相同的介质。进而，作为强电介质材料的具体例子，能够例示与在第1实施形态中叙述过的相同的材料。
(4)电介质层的形成工序
如图19以及图23所示，在第2区域26上，即在形成了第1区域24的由第1信号电极12与强电介质层14构成的叠层体的相互之间的区域中，形成电介质层180。图23是沿着图19的E3-E3线的剖面图。
作为电介质层180的形成方法，能够采用与在第1实施形态中叙述过的相同的方法。进而，电介质层180最好通过例如CMP法等进行平坦化使得具有与强电介质层140同一水平的表面。通过这样把电介质层180平坦化，能够容易而且正确地进行第2信号电极160的形成。
电介质层180最好使用具有比构成强电介质电容器的强电介质层14小的介电率的电介质材料。例如，作为强电介质层在使用了PZT材料的情况下，作为电介质层180的材料，例如能够使用SiO2、Ta2O5、SrTiO3、MgO等无机材料或者聚亚胺等有机材料，作为强电介质层14使用了SBT的情况下，作为电介质层180的材料，能够使用SiO2、Ta2O5、SrTiO3、SrTa2O6、SrSnO3等无机材料或者聚亚胺等有机材料。
通过以上的工序(1)～(4)，在第1区域24中叠层第1信号电极12以及强电介质层140，在第2区域26中叠层表面修饰层22以及电介质层180。
(5)第2信号电极的形成工序
如图24～图26所示，在强电介质层140以及电介质层180上形成预定图形的第2信号电极(上部电极)16。其形成方法，例如，在强电介质层140以及电介质层180上，成膜用于形成第2信号电极16的电极材料，把被成膜了的电极材料图形化。
电极材料只要是具有成为强电介质电容器的一部分的功能的材料则就没有特别限制。作为构成强电介质层140的材料，可以采用与在第2实施形态中叙述过的相同的材料。另外，作为电极材料的成膜方法，与第1实施形态相同，能够使用溅射，真空蒸镀、CVD等方法，作为图形化方法，能够利用光刻技术。
例如，与第2实施形态相同，在(用于形成)第2信号电极16的电极材料层上形成未图示的抗蚀剂层，通过以该抗蚀剂层为掩模进行蚀刻，能够把第2信号电极16图形化。
(6)强电介质层的图形化工序
如图17以及图18所示，以未图示的抗蚀剂层为掩模，进而选择性地去除强电介质层140，把强电介质层14图形化。作为选择性地去除被成膜了的强电介质材料的方法，与第2实施形态相同，能够使用RIE，溅射蚀刻，等离子蚀刻等蚀刻方法。然后，通过众所周知的方法例如溶解或者__＿＿去除抗蚀剂层。
(7)电介质层的形成工序
进而，根据需要，在由强电介质层14与第2信号电极16构成的叠层体的相互之间，以及由表面修饰层22与第2信号电极16构成的叠层体的相互之间，形成未图示的电介质层。作为电介质层的形成方法，能够使用与工序(4)的电介质层180相同的方法。
通过以上的工序，形成存储单元阵列200D。如果依据该制造方法，则具有第2实施形态以及第3实施形态中的优点。即，能够不进行蚀刻而形成第1信号电极(下电极)以及强电介质层的至少一个(在本实施形态中是第1信号电极12以及强电介质层14)。从而，能够避免像作为第1信号电极的图形化使用了溅射蚀刻时那样，起因于由蚀刻生成的二次生成物的再次附着物的问题。另外，由于把在第2信号电极16的图形化中使用的抗蚀剂层作为掩模连续地进行图形化，因此能够减少工序数。进而这种情况与用一个个掩模把各层图形化的情况相比较，由于不需要一个掩模的配合余量，因此还能够进行存储单元阵列的高集成化。
以上示出了在不存在强电介质电容器的区域中形成电介质层18或者180的例子，当然，本发明也能够适用在没有设置电介质层18或者180的结构中。
上述实施形态强电介质存储装置也能够如下形成。
在基体的上面通过CVD法等形成下部电极，把该下部电极图形化。然后在包含下部电极的基体的上面形成强电介质层，把该强电介质层图形化。接着，在包含强电介质层的基体的上面，形成上部电极，把上部电极图形化。
存储单元阵列的变形例
其次，参照图27～图31说明存储单元阵列的变形例。
(1)第1变形例
图27是示出存储单元阵列100E的主要部分的剖面图。该存储单元阵列100E具有绝缘性基板400，设置在形成于该绝缘性基板400的槽内的第1信号电极12，强电介质层14和第2信号电极16。该例中的特征在于使用所谓的波形花纹法形成第1信号电极12。例如，第1信号电极在由氧化硅层构成的绝缘性基板400中形成了预定图形的槽以后，在该槽内内通过电镀充填白金等金属，然后使用CMP法研磨金属层进行平坦化而形成。
通过这样使用织锦法形成第1信号电极，由于能够在绝缘性基板400上以没有阶差的状态形成强电介质层14，因此能够容易地形成强电介质层14。另外，由于通过加大第1信号布线12的高度能够减小其电阻，因此能够进行高速地写入、读出。
(2)第2变形例
图28是模式地示出存储单元阵列100F的主要部分的剖面图。在该例中，在绝缘性基板400上形成预定图形的凹部410和凸部420。而且，在凸部410的底面以及凸部420的上表面，分别形成第1信号电极12a以及12b。在形成了这些第1信号电极12a、12b的绝缘性基板400上形成强电介质层14，进而在强电介质层14上形成预定图形的第2信号电极16。在该构造的存储单元阵列100F中，由于以沿着上下方向离开的状态交互地形成强电介质电容器，因此平面地观看，在相邻接的第1信号电极12a与第1信号电极12b之间不需要隔开空间。因而，能够以极高的集成度配置存储单元。
(3)第3变形例
图29是模式地示出本实施形态的强电介质存储装置的平面图。该强电介质存储装置4000的特征之点例如把第1实施形态的强电介质存储装置1000作为单位块1000A并且排列了多个这样的块。这样通过以分割了强电介质存储装置的状态进行配置，能够使信号电极的布线长度取为适宜的长度，其结果能够进行高速地写入、读出。作为单位块，还能够代替具有与第1实施形态的存储装置相同结构的单位块1000A，而把第2实施形态的存储装置2000、3000作为单位块2000A、3000A。
(4)第4变形例
在上述实施形态中，存储单元阵列仅是一层。但是，并不是限定于此，也可以如图30所示那样是2层以上。即，可以经过层间绝缘层等保护层叠层了多个存储单元阵列100a、100b。
(5)第5变形例
如图31所示，能够在第1信号电极12之间，形成上表面与第1信号电极12的上表面是同一平面的绝缘层40。这种情况下，由于能够在平坦的面上形成强电介质层，因此能够提高强电介质层的图形化的精度。
作为该绝缘层的形成方法，能够举出溶液涂敷法。另外，还能够利用选择生长法形成绝缘层。具体的选择生长的方法能够适用在第3以及第4实施形态中叙述过的方法。
另外，还可以先形成绝缘层，然后在绝缘层之间充填金属层，形成第1信号电极。金属层的充填能够举出溶液涂敷法。所使用的溶液例如能够举出分散了3nm(30)的金属微粉末的溶液。
在嵌入式半导体装置中的适用例
图32是示出适用了上述实施形态强电介质存储装置的嵌入式装置的设计。在该例中，嵌入式装置2000在SOG(Sea of Gate)上混载着闪速存储器90，处理器94，模拟电路96。另外，还可以混载SRAM。
本发明不限定于上述的实施形态，在不超出本发明的宗旨的范围内能够进行种种变更。

Claims (10)

1.一种单矩阵型强电介质存储装置的制造方法，其特征在于，包括：
在绝缘性基体上形成多个槽的工序，
在上述绝缘性基体上形成金属层以便填充上述槽的工序，
通过对上述金属层进行研磨使上述绝缘性基体和上述金属层表面平坦化，在上述槽内形成第1信号电极的上述平坦化工序，
在上述绝缘性基体和上述第1信号电极上形成强电介质层的工序，以及
在上述强电介质层上与上述第1信号电极交叉的方向上形成第2信号电极的工序。
2.根据权利要求1所述的强电介质存储装置的制造方法，其特征在于：
上述金属层通过波形花纹法形成。
3.根据权利要求1所述的强电介质存储装置的制造方法，其特征在于：
使上述绝缘性基体表面和上述金属层表面平坦化的工序由CMP法实现。
4.一种单矩阵型强电介质存储装置的制造方法，其特征在于，包括：
在绝缘性基体上形成预定图形的凹部和凸部的工序，
在上述凹部的底面以及凸部的上表面形成第1信号电极的工序，
在形成了上述第1信号电极的绝缘性基体上形成强电介质层的工序，以及
在上述强电介质层上与上述第1信号电极交叉的方向上形成第2信号电极的工序。
5.一种单矩阵型强电介质存储装置，其特征在于，包括：
具有多个槽的绝缘性基体，
在上述绝缘性基体的上述多个槽内被埋入的多个第1信号电极，该第1信号电极的上表面与上述绝缘性基体的上表面在同一水平上，
在与上述第1信号电极交叉的方向上排列的多个第2信号电极，
至少在上述第1信号电极与上述第2信号电极的交叉区域中配置的强电介质层，以及
在上述第1信号电极与上述第2信号电极的交叉区域中形成的多个存储单元。
6.根据权利要求5所述的强电介质存储装置，其特征在于：
包括用于对上述存储单元选择性地进行信息的写入或者读出的周边电路部分。
7.根据权利要求6所述的强电介质存储装置，其特征在于：
上述周边电路部分形成在存储单元阵列的外侧区域中。
8.一种单矩阵型强电介质存储装置，其特征在于，包括：
凹部和凸部交替设置的绝缘性基体，
分别在上述绝缘性基体的上述凹部的底面以及上述凸部的上表面形成的多个第1信号电极，
在上述第1信号电极上形成的强电介质层，
在上述强电介质层上形成，并在与上述第1信号电极交叉的方向上排列的多个第2信号电极，以及
在上述第1信号电极与上述第2信号电极的交叉区域中形成的多个存储单元。
9.根据权利要求8所述的强电介质存储装置，其特征在于：
包括用于对上述存储单元选择性地进行信息的写入或者读出的周边电路部分。
10.根据权利要求9所述的强电介质存储装置，其特征在于：
上述周边电路部分形成在存储单元阵列的外侧区域中。
CNB2005100525871A 2000-09-18 2001-08-21 强电介质存储装置及其制造方法 Expired - Fee Related CN100352039C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP281725/00 2000-09-18
JP281725/2000 2000-09-18
JP2000281725A JP3940883B2 (ja) 2000-09-18 2000-09-18 強誘電体メモリ装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN018027881A Division CN1216425C (zh) 2000-09-18 2001-08-21 强电介质存储装置及其制造方法以及混载装置

Publications (2)

Publication Number Publication Date
CN1652325A true CN1652325A (zh) 2005-08-10
CN100352039C CN100352039C (zh) 2007-11-28

Family

ID=18766338

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005100525871A Expired - Fee Related CN100352039C (zh) 2000-09-18 2001-08-21 强电介质存储装置及其制造方法
CN018027881A Expired - Fee Related CN1216425C (zh) 2000-09-18 2001-08-21 强电介质存储装置及其制造方法以及混载装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN018027881A Expired - Fee Related CN1216425C (zh) 2000-09-18 2001-08-21 强电介质存储装置及其制造方法以及混载装置

Country Status (5)

Country Link
US (2) US6727536B2 (zh)
EP (1) EP1263048B1 (zh)
JP (1) JP3940883B2 (zh)
CN (2) CN100352039C (zh)
WO (1) WO2002023635A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498364B1 (en) * 2000-01-21 2002-12-24 Agere Systems Inc. Capacitor for integration with copper damascene processes
JP3940883B2 (ja) * 2000-09-18 2007-07-04 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
US20030001188A1 (en) * 2001-06-27 2003-01-02 Nakagawa Osamu Samuel High-dielectric constant metal-insulator metal capacitor in VLSI multi-level metallization systems
US7727777B2 (en) * 2002-05-31 2010-06-01 Ebrahim Andideh Forming ferroelectric polymer memories
JP2004031728A (ja) * 2002-06-27 2004-01-29 Matsushita Electric Ind Co Ltd 記憶装置
JP4525889B2 (ja) * 2002-08-14 2010-08-18 セイコーエプソン株式会社 強誘電体メモリ、強誘電体メモリの製造方法、及び半導体装置の製造方法
US7220985B2 (en) * 2002-12-09 2007-05-22 Spansion, Llc Self aligned memory element and wordline
US6774004B1 (en) * 2003-03-17 2004-08-10 Sharp Laboratories Of America, Inc. Nano-scale resistance cross-point memory array
US6977402B2 (en) 2003-03-25 2005-12-20 Sanyo Electric Co., Ltd. Memory device having storage part and thin-film part
JP3920827B2 (ja) * 2003-09-08 2007-05-30 三洋電機株式会社 半導体記憶装置
WO2005074032A1 (ja) * 2004-01-28 2005-08-11 Fujitsu Limited 半導体装置及びその製造方法
KR100709462B1 (ko) * 2004-02-16 2007-04-18 주식회사 하이닉스반도체 다층 나노 튜브 셀을 이용한 메모리 장치
JP4880894B2 (ja) 2004-11-17 2012-02-22 シャープ株式会社 半導体記憶装置の構造及びその製造方法
US7212431B2 (en) 2004-12-29 2007-05-01 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device and control method thereof
KR100590580B1 (ko) * 2005-03-21 2006-06-19 삼성전자주식회사 패턴된 강유전체 미디어의 제조방법
KR100689842B1 (ko) * 2006-01-06 2007-03-08 삼성전자주식회사 강유전체막을 정보저장요소로 채택하는 플래시 메모리소자들 및 그 제조방법들
EP2016591A1 (en) * 2006-04-28 2009-01-21 Agfa-Gevaert Conventionally printable non-volatile passive memory element and method of making thereof.
JP5010192B2 (ja) 2006-06-22 2012-08-29 株式会社東芝 不揮発性半導体記憶装置
FR2925748B1 (fr) * 2007-12-21 2010-01-29 Commissariat Energie Atomique Support de stockage de donnees et procede associe
KR102092776B1 (ko) * 2013-11-20 2020-03-24 에스케이하이닉스 주식회사 전자 장치
US10211258B2 (en) * 2014-04-14 2019-02-19 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of JFET-type compact three-dimensional memory
US10199432B2 (en) * 2014-04-14 2019-02-05 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of MOSFET-type compact three-dimensional memory
US10068918B2 (en) 2015-09-21 2018-09-04 Globalfoundries Inc. Contacting SOI subsrates
US11741428B1 (en) 2022-12-23 2023-08-29 Kepler Computing Inc. Iterative monetization of process development of non-linear polar material and devices
US11765908B1 (en) 2023-02-10 2023-09-19 Kepler Computing Inc. Memory device fabrication through wafer bonding

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2788265B2 (ja) * 1988-07-08 1998-08-20 オリンパス光学工業株式会社 強誘電体メモリ及びその駆動方法，製造方法
JP3570692B2 (ja) * 1994-01-18 2004-09-29 ローム株式会社 不揮発性メモリ
JP3480110B2 (ja) * 1995-03-15 2003-12-15 ソニー株式会社 半導体メモリ及びその作製方法
JPH0991970A (ja) * 1995-09-26 1997-04-04 Olympus Optical Co Ltd 非破壊型強誘電体メモリ及びその駆動方法
JPH09102587A (ja) * 1995-10-05 1997-04-15 Olympus Optical Co Ltd 強誘電体薄膜素子
JPH1098162A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体集積回路装置の製造方法
KR100370416B1 (ko) * 1996-10-31 2003-04-08 삼성전기주식회사 고밀도 데이터의 기록/재생을 위한 부호화/복호화 방법 및 그에 따른 장치
NO309500B1 (no) * 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
DE19744095A1 (de) * 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
JP2000004001A (ja) * 1998-06-15 2000-01-07 Toshiba Corp 半導体記憶装置及びその製造方法
US6351406B1 (en) * 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2002026280A (ja) 2000-06-30 2002-01-25 Seiko Epson Corp 強誘電体メモリ及びその製造方法
JP3915868B2 (ja) 2000-07-07 2007-05-16 セイコーエプソン株式会社 強誘電体メモリ装置およびその製造方法
JP3940883B2 (ja) * 2000-09-18 2007-07-04 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法

Also Published As

Publication number Publication date
US20040161887A1 (en) 2004-08-19
US20020036934A1 (en) 2002-03-28
WO2002023635A1 (fr) 2002-03-21
EP1263048B1 (en) 2007-05-30
EP1263048A1 (en) 2002-12-04
CN100352039C (zh) 2007-11-28
JP2002094020A (ja) 2002-03-29
US7169621B2 (en) 2007-01-30
US6727536B2 (en) 2004-04-27
JP3940883B2 (ja) 2007-07-04
EP1263048A4 (en) 2005-04-27
CN1393037A (zh) 2003-01-22
CN1216425C (zh) 2005-08-24

Similar Documents

Publication Publication Date Title
CN100352039C (zh) 强电介质存储装置及其制造方法
CN1149678C (zh) 强电介质存储元件及其制造方法
CN1284242C (zh) 半导体器件及其制造方法
CN1183601C (zh) 非易失性半导体存储器及其制造方法
CN1283008C (zh) 半导体器件
CN1238193C (zh) 电子器件用基板、电子器件和包含该电子器件的设备
CN1035291C (zh) 半导体存贮器件及其操作方法
CN1449045A (zh) 半导体装置及其制造方法
CN1171304C (zh) 半导体存储器及其制造方法
CN1898749A (zh) 具有可变电阻的存储器件、存储电路及半导体集成电路
CN1296283C (zh) 陶瓷膜及其制造方法和半导体装置及压电元件
CN1525553A (zh) 半导体装置的制造方法
CN1165380A (zh) 铁电元件及其制备方法
CN1461703A (zh) 压电元件、喷墨头、角速度传感器及其制法、喷墨式记录装置
CN1649157A (zh) 电容元件及其制造方法
CN1464861A (zh) 陶瓷膜及其制造方法 、以及铁电体电容器、半导体装置及其他元件
CN1471181A (zh) 压电元件、喷墨头、角速度传感器及其制法、喷墨式记录装置
CN1246905C (zh) 存储单元阵列及其制造方法以及强电介质存储装置
CN1917083A (zh) 半导体存储器件
CN1498428A (zh) 压电元件、喷墨头、角速度传感器及其制法、喷墨式记录装置
CN101079397A (zh) 制造半导体器件的方法
CN1445784A (zh) 强感应体存储器及其动作方法和存储器装置
CN1914733A (zh) 变电阻元件和使用其的非易失性存储器
CN1280891C (zh) 非挥发性存储器结构及其制造方法
CN1146981C (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071128

Termination date: 20120821